JP5377161B2 - グレーティング構造を有する基板型光導波路デバイスの設計方法 - Google Patents
グレーティング構造を有する基板型光導波路デバイスの設計方法 Download PDFInfo
- Publication number
- JP5377161B2 JP5377161B2 JP2009194510A JP2009194510A JP5377161B2 JP 5377161 B2 JP5377161 B2 JP 5377161B2 JP 2009194510 A JP2009194510 A JP 2009194510A JP 2009194510 A JP2009194510 A JP 2009194510A JP 5377161 B2 JP5377161 B2 JP 5377161B2
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- grating
- refractive index
- pitch
- waveguide device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Description
位相シフト法は、ステッパー露光装置を用いた縮小投影露光法における解像限界を向上させる方法として、従来から知られている。非特許文献2によると、位相シフト法の解像限界は通常の透過マスクによる露光法に比べて約2倍程度向上する。
本発明においては、Mを所定の1より大きい整数値とし、ΔzをP/Mとすることが好ましい。Mは、10以上が好ましく、20以上がより好ましい。
Zakharov-Shabat方程式を用いて前記逆散乱問題を解くことが好ましい。
Zakharov-Shabat方程式を用いて逆散乱問題を解くことによりグレーティング光導波路を設計したので、多数のDWDMチャネルを一括して光ファイバ伝送路の群遅延分散と分散スロープを同時に補償する光分散補償器のような複雑な機能の光学特性を有する基板型光導波路デバイスを短い導波路長で小型に構成することが可能になる。
CMOS製造工程を利用したシリコンフォトニクス技術により基板型光導波路デバイスを製造出来るようにしたので、大規模な量産が可能となり、将来の低価格化が期待出来ることとなった。また、高比屈折率差光導波路構造の採用により小型のデバイスとすることができる。
光導波路コアの一部に半導体シリコンを用い、電圧印加によって光導波路の実効屈折率を調整可能とした場合には、光学特性を動的に可変可能な光デバイスを実現することができる。
Zakharov-Shabat方程式を用いて逆散乱問題を解くことによりグレーティング光導波路を設計した結果、該グレーティング光導波路は光導波路のコア幅や溝状構造の幅が不均一でありピッチがある複数の離散値となるようなものとなる。グレーティングピッチがある複数の離散値をとるということにより、チャープ型と異なり工程管理が容易になる。
(基板型光導波路デバイスの第1実施形態)
図1に、本発明の基板型光導波路デバイスの第1実施形態を模式的に示す。図1(a)は光導波路のコア10の一部の斜視図、図1(b)はコア10の同じ部分の上面図、図1(c)はコア10の断面図である。なお、図1(c)においては、コア10の側壁及び溝状構造に関して、図1(a)及び(b)の凹部12a,13a及び凸部12b,13bの区別なしに、符号12,13を用いている。
この基板型光導波路デバイスは、光導波路が基板上に形成された基板型光導波路デバイスである。光導波路は、基板上に形成された下部クラッドと、下部クラッド上に形成されたコアと、コアおよび下部クラッドの上に形成された上部クラッドを有する。
また、光学特性の偏波依存性の問題を解消するため、光導波路コア側壁にグレーティング構造12を有するとともにコア上部に溝状グレーティング構造13を有する。コア10の底面14は平坦である。
光導波路の長手方向(図1(b)の左右方向)において凹部12aが継続する距離を、凹部の幅と呼ぶ。また、光導波路の長手方向において凸部12bが継続する距離を、凸部の幅と呼ぶ。隣接する凸部と凹部とを一組とし、その凸部の幅と凹部の幅とを加算したものが、その位置におけるグレーティングピッチ(図2のPG)である。
溝状グレーティング構造13においては、側壁グレーティング構造12の凸部12bに相当する位置において、コア10を形成する材料が凸状を成し溝状構造13の幅が狭くなっていて、凸部12bと同様にして凸部13bとなっている。また、側壁グレーティング構造12の凹部12aに相当する位置において、コア10を形成する材料が凹状を成し溝状構造13の幅が広くなっていて、凹部12aと同様に凹部13aとなっている。つまり、溝状構造13の幅winとしては、凸部13bにおいて溝状構造13の幅winが狭く、凹部13aにおいて溝状構造13の幅winが広いという逆転した関係になっている。
図1(b)には、グレーティングピッチが、光導波路の長手方向の位置によってP、P+ΔP、P−ΔPのように異なる値をとることが示されている。また、コア幅wout及び溝状構造13の幅winに関しては、図1(b)には左から右に向かってコア幅wout及び溝状構造13の幅winが増大する傾向をもつ部分を示している。後述するように、同じ光導波路が、他の部分(図示略)では左から右に向かってコア幅wout及び溝状構造13の幅winが減少する傾向をもつ部分を含んでいる。
このように、グレーティングピッチPGとコア幅wout及び溝状構造13の幅winとが、逆散乱問題を解いた結果として得られる複雑な変化をしているので、所望の機能性を光導波路に付与することができる。
図3に基板型光導波路デバイスの第2実施形態の断面図を示す。この基板型光導波路デバイス20は、光学特性を可変とするための内側コア21,22と、光学特性の偏波依存性の問題を解消するための外側コア24とを備えた二重コア構造を採用している。
この二重コア構造は、基板25上に形成された下部クラッド26上に存在する。内側コア21,22は例えばシリコン(Si)から構成され、外側コア24は例えば窒化ケイ素(SiN)から構成される。
複合コアの上部および両側方は、上部クラッド27で覆われている。上部クラッド27および下部クラッド26は、二重コア構造の平均屈折率よりも低い材料から構成される。上部クラッド27の材料と下部クラッド26の材料は、同じでも異なっても構わない。
外側コア24は内側コア21,22の上に配置されている。外側コア24の屈折率は、内側コア21,22の平均屈折率よりも低い。図3には現されていないが、外側コア24の側壁24b及び上面24aの溝状構造24cには、それぞれ図1のコア10と同様な側壁グレーティング構造及び上部溝状グレーティング構造が形成されている。具体的には、外側コア24の幅woutを周期的に変化させた側壁グレーティング構造と、外側コア24の上面24aに形成された溝状構造24cの幅winを周期的に変化させた上部溝状グレーティング構造を備えている。
内側コア21,22のそれぞれには電極が接続され、外部から電圧を印加することによりキャリアプラズマ効果によって屈折率を調整可能としている。
図4に、基板型光導波路デバイス101と光伝送路103,105とを接続した形態100の一例を示す。このデバイス101はグレーティング構造を有する反射型デバイスであるため、開始端が光信号の入射端であると同時に出射端となる。図4に示すように、通常はサーキュレータ102を介して入出力光ファイバを接続し、使用する。サーキュレータ102には、入射信号光を伝搬する入射用光ファイバ103と、基板型光導波路デバイス101と光サーキュレータ102とを接続する結合用光ファイバ104と、出射信号光を伝搬する出射用光ファイバ105が接続されている。
また、基板型光導波路デバイス101と結合用光ファイバ104とが光接続される箇所には、通常モードフィールドコンバーターあるいはスポットサイズコンバーターと呼ばれる入出力変換部を追加すると、結合用光ファイバ104とデバイス101との接続損失を低減できるので、好ましい。
所望の光学特性が得られるグレーティング構造を有する基板型光導波路デバイスを得るため、本発明では、該光導波路の光伝搬方向にわたるポテンシャル分布を求め、これをコアの等価屈折率分布に換算し、光導波路の寸法に変換する。ポテンシャル分布の算出は、光導波路の前方及び後方に伝搬する電力波振幅なる変数を導入した波動方程式より、例えば光導波路の等価屈折率の対数の微分から導かれるポテンシャルを有するZakharov-Shabat方程式などに帰着させ、グレーティング光導波路の反射率の強度および位相のスペクトルである複素反射スペクトルからポテンシャル関数を数値的に導く逆散乱問題として解き、所望の反射スペクトルを実現するためのポテンシャルを推測する設計法を用いて設計することが出来る。
これにより、従来公知の等ピッチグレーティング素子やチャープピッチグレーティング素子では実現出来ないような複雑な光学特性を有するブラッググレーティング素子を設計し製作することが可能となるため、例えばDWDM光ファイバ通信システムにおいて40チャネル一括で伝送線路光ファイバの波長分散と分散スロープとを同時に補償する光波長分散補償器といったような所望の光学特性を有するデバイスを実現することが出来る。
所望の複素反射スペクトルから逆散乱問題を用いてポテンシャル分布を設計する手法は以下の通りである。
なお、後述する設計手順中の数式においては、グレーティング光導波路の長手方向、すなわち光伝搬方向をz軸として数式を示す。図1(b)の左右方向がz軸方向である。該グレーティング光導波路デバイスのグレーティング領域開始端をz=0、終了端をz最大値座標とし、z最大値がすなわちグレーティング光導波路部の領域長である。
また、Xiaoの論文(G. Xiao and K. Yashiro, “An Efficient Algorithm for Solving Zakharov-Shabat Inverse Scattering Problem,” IEEE Transaction on Antennas and Propagation, Vol. 50, Issue 6, pp. 807-811 (2002))には、Zakharov-Shabat方程式の効率的な解法が開示されている。
本発明では、グレーティングの振幅が変化して位相は振幅に従属して変化するという振幅変調型のグレーティングを用いた設計を行なう。そのため、設計の入力データとして用いる複素反射スペクトルにおいては、グレーティングの振幅の包絡線とグレーティングの振動の位相との分離性を高めるため、周波数の原点(すなわち0Hz)から所定の群遅延時間特性が求められる周波数領域をすべて含める。
離散化したグレーティングピッチは、Δzに依存して決まるΔPにより、P±NΔPとして表すことが可能であり、Nは逆散乱問題を解く際の離散化パラメータに係る整数である。
(I) 指定するスペクトル特性の周波数範囲を原点(周波数ゼロ)から該当するスペクトルチャンネルの存在する領域まですべてを含める。
(II)上述の複素反射スペクトルからインパルス応答への変換において実数型を選択する。
z軸上で定義される各種分布関数を数値解析で取り扱うには、データを有限長にする(離散化する)ために、z軸上に等間隔に配置された点を選び、z座標を設定する。一例として、設計中心波長λを基準として素子全長を19,000λ、z軸上の間隔Δzをλ/40に設定すると、z0からz760000までの760,000点について光分散補償器のポテンシャル分布q(z)を計算することとなる。
なお、ここで、設計中心波長λとは、逆散乱問題の入力データとして所望の光学特性を用意した際の波長帯域の中心付近の任意の波長であり、真空中における波長である。よって、ここで19,000λは該光導波路の「参照実効屈折率を考慮した光学距離」に相当するものであり、製造された素子の最低限必要となる素子長は、これを参照実効屈折率で除した値、すなわち19,000λ/navで表される。例えば、設計中心波長λを1,591.255nmとし、参照実効屈折率navを2.348とすると、最低限必要となる素子長は約12.9mmと求められる。
実際の計算においては、その段階に応じてzの単位を適宜換算することができる。例えば、q(z)を求めるに際してはzの単位を正規化波長としたので、後述する図11、図12の横軸は正規化波長であり、1が1λである。これに対し、neff(z)や具体的な光導波路寸法を計算する際には、その単位をmとし、真空中における波長で表された設計中心波長λや該光導波路の設計された構造に由来する参照実効屈折率navを用いて換算した。これにより、図13及び図14は横軸の単位がmmであり、また図15乃至図24は横軸の単位がnmである。
なお、一般に光学距離(光路長)は長さ(幾何距離)と媒質の屈折率との積として定義されるが、シングルモード光導波路を伝搬する信号光が感受する屈折率である実効屈折率はコア材料の屈折率、クラッド材料の屈折率と導波路の構造により決定されるものである。本明細書において、「参照実効屈折率を考慮した光学距離」とは、設計の基準となる光導波路の断面構造における実効屈折率を参照実効屈折率としたとき、長さ(幾何距離)と参照実効屈折率との積として定義される。
この事例では、第1及び第2のリブ21、22をシリコン(Si)、中央ギャップ23をシリカガラス(SiO2)、外側コア24を窒化ケイ素(Si3N4)、基板25をシリコン(Si)、下部クラッド26をシリカガラス(SiO2)、上部クラッド27をシリカガラス(SiO2)で構成し、t1=250nm、t2=50nm、w1=280nm、w2=160nm、tout=600nm、tin=100nm、下部クラッド26の厚みを2,000nm、上部クラッド27の最大厚みを2,000nmとした場合で算出した。
これらの対応関係を得るには、溝状構造の幅winとコア幅woutの値を変化させて、それぞれの光導波路の断面構造から固有伝搬モードの電磁界分布をモードマッチング法、有限要素法、もしくはビーム伝搬法など各種方法を採用したモードソルバープログラムにより求め、その実効屈折率neffを算出することで求められる。
実効屈折率分布neff(z)と図6とから、各z座標における溝状構造の幅winとコア幅woutを求めることが出来る。図6より、実効屈折率と構造寸法との関係を検討した範囲のおよそ中央を基準にとることによって、参照実効屈折率(平均実効屈折率)navは例えば2.348とする。
なお、本発明における参照実効屈折率は、設計前からコア寸法winとwoutを概算的に求めるために設定されるパラメータであって、任意に設定することが可能である。例えば、この事例では、図5および図6のグラフに基いて参照実効屈折率を2.348とすることにより、winは0.48μmを中心として変動し、woutは1.48μmを中心として変動することが予想される。
複素反射スペクトルr(k)として与えた波長に対する所望の光学特性の一例として、反射率の分布を図7及び図8に示すとおりとし、群遅延特性を図9及び図10とした時、計算により求められたポテンシャル分布q(z)を図11及び図12に示す。
さらに、実効屈折率分布neff(z)を、一定振幅が続く凸部と一定振幅が続く凹部とが急峻な変化で交互に繰り返される単純化されたグレーティング構造となるよう、積分により平均化し、予め求めた光導波路断面構造、具体的にはコア寸法と実効屈折率との関係を元に、図2に示すコア寸法(コア上部の溝状グレーティング構造の溝の幅winと、光導波路コア側壁のグレーティング構造に係るコア幅wout)に換算すると、具体的な光導波路のグレーティング構造の寸法が求められる。
上述したように、実効屈折率分布neff(z)はz軸上の間隔Δzで離散化されているが、これを補間法により連続化することは可能である。しかし、凸部と凹部の間が連続的に変化すると、形状が微細に過ぎて作製できなくなる。そこで、実効屈折率分布neff(z)を所定の区間ごとに平均化してからコア寸法に換算することで、一定振幅が続く凸部と一定振幅が続く凹部とが急峻な変化で交互に繰り返される単純化されたグレーティング構造が得られる。その場合、隣接する凸部と凹部を含む幅PZがグレーティングピッチに相当することになる。このとき、コア寸法分布がΔzで離散化されているので、PZは常にΔzの整数倍となる。
なお、Δzは計算の過程において正規化波長を単位として「参照実効屈折率を考慮した光学距離」で表される場合もあるが、最終的には光導波路デバイスの実際の寸法を表す長さの単位に換算され、この段階においてPZはグレーティングピッチPGに等しい。
また、矩形化されたw(z)の分布を保持するデータ形式は特に限定されるものではないが、図27(b)及び図27(c)に示すように、隣接する凸部と凹部との間に共通の座標点を設けても良い。矩形化されたw(z)を表す座標点の数は、離散化されたneff(z)を表す座標点の数と同数のままでもよいし、凸部または凹部において一定振幅が続く範囲では同一のw値を重複して保持する必要がないため、座標点の数を減少させてデータを圧縮した形式としてもよい。
なお、本発明の設計方法により得られるグレーティング構造において、PG=2Δzとなる箇所が仮に存在したとしても、極めて低頻度で、フォトリソ工程及びエッチング工程によりそのような幅の狭い凸部または凹部を再現する必要はないと考えられる。
そして、本発明の好ましい態様で得られるグレーティング構造は、グレーティング構造の全体にわたり、各ピッチPGが、(PG−P)/ΔP=Nを満たすという特徴を有する。ここで、Pは所定のピッチ基準値であり、Mは所定の1より大きい整数値であり、ΔPはP/Mであり、Nは整数である。ここで、Mは、10以上が好ましく、20以上がより好ましい。
なお、Δzが計算の過程において最終的に光導波路デバイスの実際の寸法を表す長さの単位に換算された段階において、MはP/Δzに等しく、ΔzはΔPに等しい。
例えば、この事例の場合、q(z)を求める過程で、「参照実効屈折率を考慮した光学距離」で表したΔzを、λ/10、λ/20、λ/40、λ/50、λ/100の5通りから選んで、すなわち、正規化波長を単位としたΔzの値を1/10、1/20、1/40、1/50、1/100から選んで、グレーティングピッチの分布を算出した。
図15及び図16には、λ/10を選択したM=5に相当するときのグレーティングピッチの分布を示し、図17及び図18には、λ/20を選択したM=10に相当するときのグレーティングピッチの分布を示し、図19及び図20には、λ/40を選択したM=20に相当するときのグレーティングピッチの分布を示し、図21及び図22には、λ/50を選択したM=25に相当するときのグレーティングピッチの分布を示し、図23及び図24には、λ/100を選択したM=50に相当するときのグレーティングピッチの分布を示す。
なお、図15〜図24は、最終的に光導波路デバイスの実際の寸法を表す長さの単位に換算したzの値を横軸に用いて示した。
このような傾向は他の設計事例(本明細書には特に示していない。)でも一般的にみられるが、例えば単チャネル光フィルタの設計事例ではほとんどすべてのグレーティングピッチがPであり、P±ΔPがわずか数個観測され、Nが2以上となるP±NΔPは出現しない、という事例もある。また、P−10ΔPは出現するがP−9ΔP、P−8ΔP、P−7ΔPが出現していないなど、一部ピッチが現れない事例もある。光分散補償器の設計事例でPが全く観測されず、P±ΔPの2種類のピッチがほぼ同数で主たるピッチとなっている事例も観測された。
なお、Pは、λcを反射中心波長とする従来公知の等ピッチ(単一ピッチ)型グレーティング構造におけるピッチPGに一致する。
図19には、P−8ΔP、P−7ΔP、P−6ΔP、P−5ΔP、P−4ΔP、P−3ΔP、P−2ΔP、P−ΔP、P、P+ΔP、P+2ΔP、P+3ΔP、P+4ΔP、P+5ΔP、P+6ΔP、P+7ΔP、P+8ΔP、P+9ΔPに対応するグレーティングピッチ203nm、220nm、237nm、254nm、271nm、288nm、305nm、322nm、339nm、356nm、373nm、390nm、407nm、424nm、441nm、457nm、474nm、491nmの存在が観測されている。P−9ΔP以下及びP+10ΔP以上のグレーティングピッチは存在していない。図20には、図19の中の7.388mm付近の拡大図を示す。この領域では多くのピッチが339nm、一部のピッチが356nmとなっている。
図25及び図26は、このM=20の場合の側壁グレーティング構造と上部溝状グレーティング構造の一例であり、図20に相当する範囲を示す。
さらに、本発明の好ましい態様においては、PがΔzの整数倍であり、P、P+ΔP、P−ΔPの3種類のピッチが主たるピッチとなる。そこで、主たるピッチのうちの最小のピッチとなるP−ΔPに注目する。このP−ΔPを出来るだけ大きくすることが、製造を容易にすることにつながる。
等ピッチのブラッググレーティングデバイスにおいてグレーティングピッチが0.5λであるように、本発明においても主たるピッチPは0.5λに相当する。これに対して、離散化ピッチとして0.4λ、0.6λ、0.3λ、0.7λといった値がさらに出現することとなる。つまり、ΔPはこの場合0.1λに相当し、zが最終的に光導波路デバイスの実際の寸法を表す長さの単位に換算された段階において、ΔP=Δzとなる。参照実効屈折率navが2.348であるとした場合、0.5λの実際のグレーティングピッチは0.5×1591.255nm/2.348=339nmとなる。また、ΔPは同様にして、67.8nmとなる。
表2に分割数ごとのΔPの値を示す。ΔPは、分割数10(M=5)、20(M=10)、40(M=20)、50(M=25)、100(M=50)のそれぞれに対して、67.8nm、33.9nm、17.0nm、13.6nm、6.78nmであり、分割数が増すごとに小さな値となっていく。
また、分割数の上限について検討すると、計算速度の速いコンピュータを保有しており計算時間が問題にならない場合には、P−ΔPを大きくする目的からは分割数は大きければ大きい程良い。しかし実際には、前述した計算時間を考えると、P−ΔPが十分大きい範囲で小さな分割数とすることが好ましい。また、表3〜表7及び表8〜表13に示したように、分割数を多くするほど、基本ピッチPの割合が減少してP−ΔP及びP+ΔPなど他のピッチの割合が増加すること、また離散化したピッチの値、即ちピッチとして取り得る値の種類そのものが増加することなどから考えても、分割数は小さい方が良い。
ここでは、後述する実施例1に沿って、第2実施形態に示す基板型光導波路デバイスの製造工程の概略を説明する。
第1工程として、側壁グレーティング構造用のフォトマスク、上部溝状グレーティング構造用のフォトマスクを、それぞれ用意する。
第2工程として、BOX層と呼ばれる熱酸化膜等のSiO2膜とその上に形成された薄膜シリコン層とを有するSOI(Silicon on Insulator)ウエハを用意する。SOI層のシリコンをフォトリソ工程及びエッチング工程で適切にパターン形成し、シリコンリブ、シリコンスラブの形状を加工する。不純物元素(ドーパント)のインプラント処理によってP型半導体領域及びN型半導体領域を形成する。不純物元素は、母体媒質がシリコン等のIV族半導体である場合は、P型極性を与える添加物としてホウ素(B)等のIII族元素が、また、N型極性を与える添加物としてリン(P)や砒素(As)等のV族元素が用いられる。また、一部にはSOI層のシリコンに微細な溝をパターン形成してSiO2を堆積させ、リーク電流を低減するナノギャップ絶縁構造としても良い。BOX層のSiO2膜を光導波路の下クラッド層として用いる。SOI層は、Si/SiN二重コア構造の内側コアとして用い、外部から電圧を印加してキャリアプラズマ効果により屈折率変化を生じさせ、光学特性可変機能を実現する。
第4工程として、フォトリソグラフィー工程により形成したレジスト層を用いたエッチング工程によって、SiN膜にグレーティング構造を微細加工する。
第5工程として、CVD装置等を用いて適切な厚さでSiO2を堆積させ、上部クラッドを形成する。
第6工程として、光導波路を形成後、必要に応じ電気配線や電極パッドを形成する。
図3に示した構造の、シリコン(Si)を内側コア、窒化ケイ素(SiN)を外側コア、シリカガラス(SiO2)をクラッドとする、基板型光導波路の光分散補償器を設計し製作した。
図3の構造に従って光導波路の断面構造を設計し、図5(a)に示すようにTE型偏光(mode1)およびTM型偏光(mode2)に対する実効屈折率のwin依存性を、図5(b)に示すようにwinとwoutとの関係を、図6に示すように光導波路の実効屈折率に対するwinとwoutとの対応関係を求めた。
光導波路構造の設計に当たり、採用した各部の材質及び寸法は、以下のとおりである。内側コア21,22をシリコン(Si)、中央ギャップ23をシリカガラス(SiO2)、外側コア24を窒化ケイ素(SiN)、基板25をシリコン(Si)、下部クラッド26をシリカガラス(SiO2)、上部クラッド27をシリカガラス(SiO2)で構成した。また、各部寸法は、t1=250nm、t2=50nm、w1=280nm、w2=160nm、tout=600nm、tin=100nm、下部クラッド26の厚みを2000nm、上部クラッド27の最大厚み(スラブ21a,22a上の厚み)を2000nmとした。
得られた実効屈折率分布neff(z)と図6のwoutとから光導波路のコア幅を決定し、この寸法で側壁グレーティング構造加工用のフォトマスクを製作した。
また、得られた実効屈折率分布neff(z)と図6のwinとから溝状構造の寸法を決定し、この寸法で上部溝状グレーティング構造加工用のフォトマスクを製作した。
これら2組のフォトマスクを用い、光導波路を製作した。ステッパー露光装置には、波長248nmのものを用いた。
Δzをλ/10に設定したほかは実施例1と同様に、基板型光導波路の光分散補償器を設計し、製作を試みた。しかし、P−ΔPは271nmとなってしまい、位相シフトマスクを用いても光源波長248nmのステッパー露光装置ではピッチがP−ΔPであるグレーティング構造が解像しなかった。
Claims (5)
- 光導波路を構成する材料を、フォトリソグラフィー工程により形成したレジスト層を用いたエッチング工程によって加工してなるグレーティング構造を有する基板型光導波路デバイスの設計方法であって、
該設計方法は、該基板型光導波路デバイスで得ようとする所望の光学特性を入力し逆散乱問題を解くことによって、実効屈折率分布を得て、該実効屈折率分布を積分により平均化し、予め求めたコア寸法と実効屈折率との関係を元にして換算することによって、前記グレーティング構造における光導波路の長手方向であるz軸に沿った光導波路のコア幅を、z軸上に間隔Δzで等間隔に配置された座標ごとに算出するものであり、
該設計方法は、真空中の波長として設定された設計中心波長に対して、所定のピッチ基準値Pを設計中心波長/(参照実効屈折率×2)とし、前記フォトリソグラフィー工程及びエッチング工程が適用可能な最小ピッチをP min で表すとき、P−Δz≧P min となるように、前記Δzを設定することにより、前記座標ごとのコア幅によって表現される前記グレーティング構造のグレーティングピッチPGは複数の離散値をとり、かつ、前記グレーティング構造の全体にわたり、PG/Δzが1より大きい整数に等しくなるように設計することを特徴とする基板型光導波路デバイスの設計方法。 - Mを所定の1より大きい整数値とし、ΔzをP/Mとすることを特徴とする請求項1に記載の基板型光導波路デバイスの設計方法。
- Mを10以上とすることを特徴とする請求項2に記載の基板型光導波路デバイスの設計方法。
- Mを20以上とすることを特徴とする請求項3に記載の基板型光導波路デバイスの設計方法。
- Zakharov-Shabat方程式を用いて前記逆散乱問題を解くことを特徴とする請求項1乃至4のいずれかに記載の基板型光導波路デバイスの設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009194510A JP5377161B2 (ja) | 2009-08-25 | 2009-08-25 | グレーティング構造を有する基板型光導波路デバイスの設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009194510A JP5377161B2 (ja) | 2009-08-25 | 2009-08-25 | グレーティング構造を有する基板型光導波路デバイスの設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011048016A JP2011048016A (ja) | 2011-03-10 |
JP5377161B2 true JP5377161B2 (ja) | 2013-12-25 |
Family
ID=43834430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009194510A Expired - Fee Related JP5377161B2 (ja) | 2009-08-25 | 2009-08-25 | グレーティング構造を有する基板型光導波路デバイスの設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5377161B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6005713B2 (ja) * | 2014-12-15 | 2016-10-12 | 株式会社フジクラ | 光導波路素子、受光装置、光通信装置、光変調器、光共振器、及び光導波路素子の製造方法 |
JP6019150B2 (ja) * | 2015-02-24 | 2016-11-02 | 沖電気工業株式会社 | 光波長フィルタ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04157303A (ja) * | 1990-10-19 | 1992-05-29 | Omron Corp | 導波型光変位センサおよび同センサのための光導波路の作製方法 |
JPH09325227A (ja) * | 1996-06-06 | 1997-12-16 | Fujikura Ltd | 光導波路グレーティング |
JP2004126172A (ja) * | 2002-10-02 | 2004-04-22 | Nippon Telegr & Teleph Corp <Ntt> | グレーティング素子、マッハツェンダー干渉計及び光クロスコネクト装置 |
JP2009151247A (ja) * | 2007-12-21 | 2009-07-09 | Fujikura Ltd | 光導波路型波長分散補償デバイスとその製造方法 |
-
2009
- 2009-08-25 JP JP2009194510A patent/JP5377161B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011048016A (ja) | 2011-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5588794B2 (ja) | グレーティング構造を有する基板型光導波路素子、波長分散補償素子および基板型光導波路素子の製造方法 | |
JP4448199B2 (ja) | 基板型光導波路素子、波長分散補償素子、光フィルタならびに光共振器、およびそれらの設計方法 | |
JP4500886B2 (ja) | 光導波路素子、波長分散補償素子およびその設計方法、光フィルタおよびその設計方法、ならびに光共振器およびその設計方法 | |
JP4514832B2 (ja) | 基板型光導波路素子、波長分散補償素子、光フィルタ、光共振器、およびそれらの設計方法 | |
JP4603090B2 (ja) | 基板型光導波路素子、波長分散補償素子およびその設計方法、光フィルタおよびその設計方法、ならびに光共振器およびその設計方法 | |
US8404133B2 (en) | Manufacturing method of planar optical waveguide device with grating structure | |
US8227178B2 (en) | Manufacturing method of planar optical waveguide device with grating structure | |
JP4820918B2 (ja) | グレーティング構造を有する基板型光導波路デバイスの製造方法 | |
JP4820917B2 (ja) | グレーティング構造を有する基板型光導波路デバイスの製造方法 | |
Song et al. | Enhanced silicon ring resonators using low-loss bends | |
Shen et al. | Ultra‐Low‐Crosstalk Silicon Arrayed‐Waveguide Grating (De) multiplexer with 1.6‐nm Channel Spacing | |
JP5377161B2 (ja) | グレーティング構造を有する基板型光導波路デバイスの設計方法 | |
JP5337830B2 (ja) | 光分散補償素子及びその設計方法 | |
JP2017191253A (ja) | 光集積回路及びその製造方法 | |
JP2011070176A (ja) | グレーティング構造を有する基板型光導波路デバイス | |
Song et al. | Echelle diffraction grating demultiplexers with a single diffraction passband | |
Zhigang et al. | Fabrication and Evaluation of Bragg Gratings on Optimally Designed Silicon2on2Insulator Rib Waveguides Using Electron2Beam Lithography3 | |
JP2012022180A (ja) | 光分散補償素子及びその設計方法 | |
Zhou et al. | Silicon-wires and compact multi-mode interference splitters with an uneven splitting-ratio |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130924 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5377161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |