JP5374773B2 - 映像表示装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置 - Google Patents

映像表示装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置 Download PDF

Info

Publication number
JP5374773B2
JP5374773B2 JP2009538292A JP2009538292A JP5374773B2 JP 5374773 B2 JP5374773 B2 JP 5374773B2 JP 2009538292 A JP2009538292 A JP 2009538292A JP 2009538292 A JP2009538292 A JP 2009538292A JP 5374773 B2 JP5374773 B2 JP 5374773B2
Authority
JP
Japan
Prior art keywords
gain
output
video
pass filter
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009538292A
Other languages
English (en)
Other versions
JPWO2009054527A1 (ja
Inventor
正人 田中
和夫 浅沼
守 坂本
康夫 保坂
晃伸 前川
秀文 中込
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Microspace Corp
Original Assignee
Taiyo Yuden Co Ltd
Microspace Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd, Microspace Corp filed Critical Taiyo Yuden Co Ltd
Priority to JP2009538292A priority Critical patent/JP5374773B2/ja
Publication of JPWO2009054527A1 publication Critical patent/JPWO2009054527A1/ja
Application granted granted Critical
Publication of JP5374773B2 publication Critical patent/JP5374773B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10Intensity circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00Diagnosis, testing or measuring for television systems or their details
    • H04N17/04Diagnosis, testing or measuring for television systems or their details for receivers
    • H04N17/045Self-contained testing apparatus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/646Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/68Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/73Colour balance circuits, e.g. white balance circuits or colour temperature control
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0238Improving the black level
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0242Compensation of deficiencies in the appearance of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0285Improving the quality of display appearance using tables for spatial correction of display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • G09G2320/0646Modulation of illumination source brightness and image signal correlated to each other
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0673Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • G09G3/342Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Processing Of Color Television Signals (AREA)

Description

この発明は、ランプ駆動制御装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置に関し、特に、画質の改善や消費電力の低減に有効な手法に関する。
液晶TVに代表される液晶ディスプレイの動画性能を向上させる手法として、液晶バックライトの光源を複数のブロックに分割し、この分割したブロックごとに点灯タイミングを制御する手法が検討されている。この手法は、例えば、下記の文献に記載されている。
特開2005−99367号公報 この特許文献1には、同文献の図1に記載されたように、4つのブロックに分割されたバックライト32〜35が駆動回路28〜31によってそれぞれ独立に駆動される構成が示されている。
一方で、液晶ディスプレイの消費電力を低減させる手法として、映像の平均輝度に応じてバックライトの輝度を制御するAPL−AGC(Average Picture Level Automatic Gain Control)という手法が知られている。この手法は、例えば、下記の文献に記載されている。
特開2002−156951号公報 特開2002−258401号公報 特開2002−357810号公報 特開2004−085961号公報 また、消費電力あたりの明るさを確保したり、明るさを調整する場合などで、映像信号に1以上のゲインをかける時、信号のオーバーフロー防止策として以下説明するような方法がある。
図1は、従来のオーバーフロー防止策の第1の例を示す概念図である。同図(a)に示すように、この例では、オーバーフロー検出回路601とマルチプレクサ602により、RGBそれぞれに対して独立に、最大出力値以上の入力値(同図(b)の横軸100%以上)を最大出力値(同図(b)縦軸100%)にクリップするオーバーフローリミッタが構成される。
図2は、従来のオーバーフロー防止策の第2の例を示す概念図である。同図(a)に示すように、この例では、変換テーブル604a、b、cを利用して、RGBそれぞれにガンマ補正特性を付加し、同図(b)に示すように、オーバーフロー手前から入力変化に対して出力変化を徐々に小さくして連続的に単調増加を保ったまま最大出力範囲内に収める非線形ガンマサプレサが構成される。
しかし、これらの方法では、RGB各色独立に異なるゲインを制御したことになり、RGB各レベルが元々等しい白以外ではRGBどれかでも飽和に入ったり、ゲインが下がったりすると色化けを起こす。
RGBの最大レベル成分が最初に飽和すると、残りの成分方向に色がシフトし、2番目のレベル成分まで飽和すると、さらに白い色の方向につまり色が薄くなる方向にシフトする。
図3は、図2に示した非線形ガンマサプレサによる色バランスの破綻例を示す概念図である。同図に示すように、たとえば、R:G:B=4:3:2の肌色を例にとると、入力レベルが低いうちは、4:3:2の比率を維持したまま出力レベルが上がってゆくが(同図a点、b点)、入力レベルが100%に近づきサプレスが強くなってくると、最初にR成分が飽和して黄色方向にシフトし(同図c点)、さらに明るくなるとG成分が飽和して白方向にシフトする(同図d点)。肌色領域内でこのように白くシフトすると、肌色の補色方向にシフトしたことになるため、見た目には白でなく水色っぽいように感じ、非常に不自然な映像となる。
また、仮に元々白色の場合でも、ホワイトバランスや色温度調整によりRGBの各値は若干異なり、この場合、飽和その他の非線形領域に入ると、明るいピーク部分のホワイト・バランスが崩れる。ホワイトバランスは全体的に一定方向に狂っていても目が順応するため、比較対象画面を同時に並べない限りなかなか判別されないが、雪景色の陰影や白いシャツの陰影など、本来同じ白の領域で明るさだけ異なる領域が存在する場合、ホワイトバランスがわずかでも異なる領域の不自然さが目立つ。
このように、オーバーフローを防止する手段により、画像に悪影響が生じるが、消費電力あたりの明るさをできるだけ確保して低消費電力化するには、大きくオーバーフローする場合でも画質劣化を防止し、より自然な映像表示に有効な手法が求められていた。
そこで、本発明は、画質劣化の防止に有効なオーバーフローのサプレス手法を提供する。
上記課題を解決すべく、請求項1記載の発明は、複数の原色信号により構成された映像信号に基づき表示素子を制御することにより映像の表示を行う映像表示装置において、前記映像信号を基本波形とディテール波形とに分離する手段と、前記基本波形に基づきサプレスゲインを生成する手段と、前記サプレスゲインを前記基本波形付与する手段と、前記サプレスゲイン付与後の基本波形と前記ディテール波形とを混合する手段と、前記混合により得られた出力信号に基づき前記表示素子を制御する手段とを具備することを特徴とする。
この請求項1記載の発明によれば、基本波形とディテール波形を分離し、基本波形をサプレスした後、再び混合することで、ディテール情報が維持されるため、高レベル領域においてもコントラストを維持することができ、質感や立体感を保持したまま、ダイナミック・レンジの圧縮ができ、さらに、バックライトと液晶の協調制御を連動させることで、暗部のコントラスト改善が大幅に図られる。
尚、基本波形とディテール波形に分離する方法としては、ローパスフィルタを用いる方法が適用可能であり、このローパスフィルタは、リニアな算術的フィルタには限定されず、モード・フィルタやランク・オーダ・フィルタなどのロジカルフィルタでも良い。
また、サプレスゲインを生成するために各原色信号の最大値を検出する場合には、最大値を検出した後にローパスフィルタを通過させても、ローパスフィルタを通した後に最大値を検出しても、ローパスフィルタと最大値検出回路を一体で形成しても良い。
また、サプレス後の基本波形とディテール波形を形成した後に、オーバーフローリミッタを適宜付加する構成としても良い。このオーバーフローリミッタは、RGB独立のリミッタでも良く、リミッタ特性を備えた本発明に係るバランスト・サプレサであっても良い。
尚、映像信号を構成する原色信号は、RGB、即ち、赤、緑、青の基本3原色でも、赤、緑、青以外の3原色であっても、あるいは4原色、6原色であっても本発明の適用が可能である。また、本発明の対象となる表示素子としては、直視型液晶TV、プロジェクタ、リアプロジェクタなどの透過型または反射型の光源変調型ディスプレイや、CRT、プラズマ・ディスプレイ、ELディスプレイ、FED(Field Emission Display)などの自発光型ディスプレイにも適用できる。
さらに、本発明は、バックライトと液晶の協調制御やAPLーAGCと組み合わせることも可能である。バックライトと液晶の協調制御とは、映像の入力ピーク輝度または入力平均輝度レベルの減少に対応させてバックライトの輝度を減少させる処理を行うとともに、このバックライト輝度の減少に連動させて、液晶変調度を増加させる制御であり、見た目の映像を変化させることなく暗いシーンにおける省電力化を図ることができる。またこの場合、液晶変調ゲインを上げたことにより、暗部の階調数が増加し、それと連動してバックライト輝度を下げたことにより、黒がしっかり再現できるようになるため暗部コントラストも改善される。尚、バックライトと液晶の合成で表示される映像の表示輝度のゲインは、バックライトの輝度と液晶変調ゲインの積となり、この値は表示輝度の変化による違和感を与えないよう一定の値に保たれる。
また、請求項2記載の発明は、複数の原色信号により構成された映像信号に基づき表示素子を制御することにより映像の表示を行う映像表示装置において、前記映像信号から基本波形を分離する手段と、前記基本波形に基づきサプレスゲインを生成する手段と、前記サプレスゲインを分離前の前記映像信号に付与する手段と、前記サプレスゲイン付与後の出力信号に基づき前記表示素子を制御する手段とを具備することを特徴とする。
この請求項2記載の発明によれば、ディテール信号側を使わずに、ディテール情報が維持された出力を得ることができるため、簡易な構成で請求項1記載の発明と同等の効果を得ることができる。
また、請求項3記載の発明は、複数の原色信号により構成された映像信号に基づき表示素子を制御することにより映像の表示を行う映像表示装置において、前記映像信号を基本波形とディテール波形に分離する手段と、前記基本波形に基づきサプレスゲインを生成する手段と、前記基本波形と前記ディテール波形とのそれぞれに前記サプレスゲインが付与された後に混合された信号、もしくは前記基本波形と前記ディテール波形との混合後の信号に前記サプレスゲインが付与された信号を出力する手段と、前記出力する手段の出力信号に基づき前記表示素子を制御する手段とを具備することを特徴とする。
この請求項3記載の発明によれば、基本波形とディテール波形の両方に同じサプレスゲインを与えることにより、高レベル領域においても平均ゲインと微分ゲインが等しくなるため、高レベル時のコントラスト変化を防止し、質感や立体感を保持したまま、ダイナミック・レンジの圧縮ができ、さらに、バックライトと液晶の協調制御を連動させることで、暗部のコントラスト改善が大幅に図られる。
基本波形とディテール波形の両方に同じサプレスゲインを与える方法としては、基本波形からサプレスゲインを求めた後、このゲインを基本波形とディテール波形にそれぞれ乗じる方法や、その等価処理として、入力された映像信号をローパスフィルタに通して得られた低周波成分基本波形からサプレスゲインを生成し、入力された映像信号そのものにそのサプレスゲインを乗じて出力を得る方法や、入力RGBからローパスフィルタでRGB独立の基本波形を抽出し、この基本波形より生成したサプレスゲインを入力RGBに乗算する方法が適用可能である。
また、請求項4記載の発明は、請求項1乃至3のいずれか一項に記載の発明において、前記基本波形もしくはディテール波形を分離する手段は、前記映像信号の水平方向および垂直方向の両成分を含む基本波形を抽出する2次元フィルタを具備することを特徴とする。
この請求項4記載の発明によれば、2次元ローパスフィルタを用いて基本波形を抽出し、これを元の入力から減算することにより、縦横全方向のディテール情報が抽出されるため、より正確なディテールを再現することができる。
また、請求項5記載の発明は、請求項4記載の発明において、前記2次元フィルタは、垂直方向成分を抽出する垂直フィルタを備え、該垂直フィルタは、FIRフィルタとIIRフィルタとのカスケード接続または並列接続により構成されることを特徴とする。
また、請求項6記載の発明は、請求項4記載の発明において、前記2次元フィルタは、垂直方向成分を抽出する垂直フィルタ備え、該垂直フィルタは、最大値選択手段を備えたロジカルフィルタで構成されることを特徴とする。
また、請求項7記載の発明は、請求項4記載の発明において、前記2次元フィルタは、リニアローパスフィルタの出力と最大値選択手段を備えたロジカルフィルタの出力とを混合する手段を具備することを特徴とする。
また、請求項8記載の発明は、請求項4記載の発明において、前記2次元フィルタは、リニアローパスフィルタの出力と入力をスルーさせる遅延調整回路の出力を混合する手段を備えることを特徴とする。
また、請求項9記載の発明は、請求項1または3記載の発明において、前記ディテール波形または前記映像信号の小レベル時に、前記ディテール波形のゲインを低下させる手段を具備することを特徴とする。
この請求項9記載の発明によれば、小レベル時にディテール波形のゲインを下げることで、ノイズ特に量子化ノイズや映像圧縮ノイズがサプレスされるため、ダイナミック・レンジの圧縮やバックライトと液晶の協調制御を連動させることで暗部のコントラストが改善される場合であっても、暗部のノイズが強調されることを防止できる。
尚、ノイズ・サプレス特性付加用の入力レベルは、ディテール波形から抽出しても良く、映像信号にピークAGC等のゲイン可変手段を付加する前の元信号から抽出しても良い。
また、請求項10記載の発明は、請求項1または3記載の発明において、前記ディテール波形の小レベル時に、前記ディテール波形に不感帯特性を付与する手段を具備することを特徴とする。
この請求項10記載の発明によれば、ディテール波形に不感帯特性を持たせることで、微小ディテール信号がマスクされ、ノイズ特に量子化ノイズがサプレスされるため、ダイナミック・レンジの圧縮やバックライトと液晶の協調制御を連動させることで暗部のコントラストが改善される場合であっても、暗部のノイズが強調されることを防止できる。
また、請求項11記載の発明は、入力された映像信号に基づいて光源から照射された光出力を複数の表示素子で制御することにより映像を表示する映像表示装置において、前記映像信号を基本波形とディテール波形とに分離する手段と、前記映像信号の輝度ピークを検出する手段と、前記輝度ピークの目標値に対する誤差を検出する手段と、前記誤差に基づき前記表示素子の変調ゲインを決定する手段と、前記誤差の逆補償により前記光源の光出力量を制御する手段と前記変調ゲインと前記映像信号のレベルに基づきサプレスゲインを生成する手段と、前記サプレスゲインを前記映像信号に付与する手段と、前記サプレスゲイン付与後の映像信号に基づき前記表示素子を制御する手段とを具備することを特徴とする。
また、請求項12記載の発明は、請求項11記載の発明において、前記サプレスゲインを生成する手段は、予め用意された複数のサプレスカーブを前記変調ゲインに応じて混合出力するものであることを特徴とする。
また、請求項13記載の発明は、請求項11記載の発明において、前記サプレスゲインを生成する手段は、予め用意されたサプレスカーブと前記変調ゲインとを比較し、該比較の結果小さな方を選択出力するものであることを特徴とする。
また、請求項14記載の発明は、請求項1乃至3のいずれか一項に記載の発明において、前記基本波形を分離する手段は、内部に具備されたローパスフィルタの入力信号と出力信号とを関数処理して出力するものであることを特徴とする。
また、請求項15記載の発明は、請求項14記載の発明において、前記関数処理は、前記出力信号のオーバーフローマージンを推定して、前記オーバーフローマージンが無いときもしくは小さいとき、その度合いに応じて前記ローパスフィルタの入力がより優先的に出力され、前記オーバーフローマージンが大きいとき、前記ローパスフィルタの出力がより優先的に出力されるものであることを特徴とする。
また、請求項16記載の発明は、請求項14記載の発明において、前記関数処理は、前記出力信号のオーバーフローマージンを推定して、前記ローパスフィルタの入力から前記オーバーフローマージンを差し引いた値と、前記ローパスフィルタの出力の値とを比較して大きい方を出力するものであることを特徴とする。
以上説明したように、発明の観点では、各原色の比率を維持したまま表示素子へ出力する信号のレベルが抑えられるため、サプレスされた領域でも色化けが防止され、出力が飽和する領域においてもホワイトバランス崩れが防止される。
以下、本発明の実施形態を添付図面を参照して詳細に説明する。尚、本発明は、以下説明する実施形態に限らず適宜変更可能である。
図4は、本発明の第1の実施形態に係るバランスト・サプレサの構成を示す回路ブロック図である。同図に示すように、本バランスト・サプレサ624は、例えば、映像信号に所定の処理を行う映像処理部700と、液晶等の表示素子702の間に設けられ、表示素子702に入力される前段で映像信号の出力抑制を行う機能を備える。もっとも、バランスト・サプレサ624は、映像処理部700と一体に構成しても良い。尚、同図中「/」が付された信号線は、RGBそれぞれ独立に設けられた信号線を示し、付されていない信号線はRGB独立に設けられた線以外か、RGB独立でもそうでなくてもよい信号線を示し、以下同様の表記を用いる。
最大値検出回路606により入力RGB(Input[0−200%])の各信号のうちの最大値を求め、この最大値検出回路606と桁シフタ608と減算器610とで構成されたサプレスゲイン生成部614により、この最大値の関数として入力レベルが高くなるにつれて連続的に単調減少するサプレスゲイン(Gain[100%−50%])を生成し、乗算器612により、このサプレスゲインを入力RGBに乗算し、入力レベルに対して単調増加かつ、飽和しない範囲に収まるような非線形カーブの出力(Output[0−100%])を生成する。即ち、従来例のようなRGB各色独立のゲインとなるような飽和制御をせずに、各色に同じゲインを与えて飽和防止制御することにより、従来生じていたような色化けが防止される。
図5は、図4に示したバランスト・サプレサのサプレスカーブ例を示す特性図である。同図点線に示すように、前図に示したサプレスゲイン生成部614では、入力値に基づき100%〜50%のゲインが生成され、乗算器612により同図実線で示すような逆放物線状のサプレス特性が付加される。
図6は、図4に示したバランスト・サプレサの動作例を示す特性図である。本バランスト・サプレサでは、RGBに同じゲインが与えられるため、同図a点、b点に示すように、RGB最大入力が増加しても各色の比率が維持され、サプレスされた領域でも色化けせず、出力が飽和するような領域においてもホワイトバランス崩れを起こさない。よって、従来例のように、肌色の高輝度部分が白や水色に化けることも無く、雪景色の白の明るい部分のホワイトバランスが崩れてが水色やピンク色に化けることも無くなる。
図7は、第2の実施形態に係るバランスト・サプレサの構成を示す回路ブロック図である。このバランスト・サプレサは、入力レベルに応じて複数のサプレスゲインを切り換え可能な構成を備え、最大値検出回路606により抽出されたRGB各入力のうち、一つの信号の最大値がマルチプレクサ602、桁シフタ608aおよび608bに入力され、桁シフタ608aではRGB各入力の最大値が1/2で減衰された後、減算器610aにより137.5%から減算され、その結果がマルチプレクサ602に入力される。
同様に、桁シフタ608bではRGB各入力の最大値が1/4で減衰された後、減算器610bにより100%から減算され、その結果がマルチプレクサ602に入力される。レベル判定回路616は、RGB各入力のうちの最大値のレベルを判定し、図中に示すように、75%以下、75〜150%、150%以上の3つの区分に従って、判定結果をマルチプレクサ602に出力する。マルチプレクサ602では、上述した3系統の入力とレベル判定回路616の出力とに基づいてサプレスゲインを生成し、乗算器612に入力する。
図8は、図7に示したバランスト・サプレサの動作例を示す特性図である。同図に示すように、前図のサプレスゲイン生成部614により生成されたサプレスゲインは、入力レベルに応じた折線近似状となり、入力レベル0.75フルスケールまではゲイン1でリニアに応答し、高レベル部のみ複数逆放物線近似状のサプレス特性となる。
しかし、これで色化けは防げるが、緩やかな飽和特性を持たせることは変わらないため、飽和に近い領域では入力変化に対する出力変化の比率、つまり微分ゲインはサプレスゲインより遥かに大幅に減少する。そのため、元々明るい部分の微小変化成分であるディテール信号が失われ、ディテール・コントラストが低下するため、質感や立体感を大幅に損なうことになる。
図9は、図4または図7のバランスト・サプレサで高レベル時のコントラストが低下することを説明した特性図である(画像ディテールのためのバランスト・サプレサの挙動)。同図(a)に示すように、飽和から遠い小レベル領域での入力変化ΔVi1に対する出力変化ΔVo1の比率が1であるのに対し、飽和に近い領域での入力変化ΔVi2に対する出力変化ΔVo2の比率が大幅に小さくなる。同図(b)は、この関係を数式で示したものである。
また、上記各種バランスト・サプレサは各画素の原色比率を変えないため、画素単位で見れば上述のように色化けを一切起こさない。そのため、均一色の滑らかな濃淡で構成された絵柄の場合は全体的にも色化けを起こさない。しかしながら、画素毎乃至微小範囲毎に色が異なる部分が密集する場合、例えば複数の色の糸で編まれた布地などの細かいテクスチャが存在する場合、画素毎の色成分比率は変わらないが、画素毎や微小範囲毎に明るさは変えられるため、各微小範囲相互の明るさ比率が変わり、それを遠くから見た場合には、平均的には各色成分の混合比率が変わることになり、バランスト・サプレサであるにもかかわらず色化けが起こる場合がある。
図10は、図7のバランスト・サプレサで、色違いのテクスチャが存在する場合の平均色の色化けが起こる場合の説明図である。この例では最も解り易いG成分のみの微小範囲とR成分のみの微小範囲が同面積比で交互に並んでいる場合で説明する。同図(a)はG成分レベルのみ150%でR、B各成分が0%の微小範囲と、R成分レベルのみ75%で、G、B成分が0%の、つまり明るい緑単色と少し暗い赤単色が交互に並んでいるようなテクスチャの波形を示している。
同図(b)は、それを図8で示したようなサプレス特性を持つバランスト・サプレサに通した場合の波形である、各単色微小範囲はそれぞれ色化けすることなく、G成分レベルのみ93.75%、R、B各成分が0%の微小範囲と、R成分レベルのみ75%で、G、B成分が0%の微小エリアにサプレスされる。しかしながら、微小エリア相互では異なる信号レベルであったため、サプレス比は微小範囲毎に異なる。そのためこれらの微小範囲の並んだテクスチャを平均的に遠くから見ると、サプレス前の同図(a)の場合は、平均Gレベルが75%、平均Rレベルが37.5%で、R/G比は0.5であるのに対し、サプレス後の同図(b)の場合は、平均Gレベルが46.875%、平均Rレベルが37.5%で、R/G比は0.8に上がっている。そのため、サプレス後の平均的な色はサプレス前より赤っぽい方に、つまり元の黄緑色から黄色の方向へシフトしてしまう。
図11は、第1〜第3の実施形態に係るオリジナル比率にディテールを維持するためのバランスト・サプレサの構成を示す回路ブロック図である。これらのサプレサは、ディテール信号のレベルをキープしたままサプレスする構成を備える。
同図(a)は、第1の実施形態に係るディテール・キープ・バランスト・サプレサであり、入力RGB信号をハイパスフィルタ620とローパスフィルタ622とで基本波形とディテール波形に分ける構成を備える。
ローパスフィルタ622により抽出された基本波形は、バランスト・サプレサ624を通過した後、遅延時間を合わせてハイパスフィルタ620により抽出されたディテール波形と混合される。尚、ローパスフィルタ622は、リニア・ローパスフィルタ(算術的ローパスフィルタ)に限定されず前後ワードを含めた値の中間値や最大値などをとるランク・オーダー・フィルタやモードフィルタなどのロジカルフィルタでも良い。
同図(b)は、第2の実施形態に係るディテール・キープ・バランスト・サプレサであり、同図(a)のハイパスフィルタ620に替えて、減算器610により入力RGB信号からローパスフィルタ622で抽出された基本波成分を減算することでディテール成分が抽出される。減算器610に入力される各信号の遅延時間は、遅延合わせ回路623により合わせられる。
同図(c)は、第3の実施形態に係るディテール・キープ・バランスト・サプレサであり、同図(b)の構成にオーバーフローリミッタ628を付加した構成を有する。オーバーフローリミッタ628は、ディテール信号と基本波信号との混合信号がオーバーフローすることを防止するために設けられる。
オーバーフローリミッタ628としては、基本波形とディテール波形を混合した後、RGB独立にリミッタをかける構成やリミッタ特性またはそれに近い特性のバランスト・サプレサつまりバランスト・リミッタを通す構成が適用可能である。ディテール波形は高周波AC信号のみとなるため、連続的に大面積の飽和をしない。また振幅もそんなに大きいわけではない。そのため、必ずしもバランスト・リミッタの必要は無く、元のバランスト・サプレサ出力の飽和マージン設計しだいで、単純なRGB独立オーバーフローリミッタで充分に対処することも可能である。
図12は、図11に示したディテール・キープ・バランスト・サプレサの動作例を示す特性図である。本ディテール・キープ・バランスト・サプレサでは、ディテールを残し基本波をサプレスすることで、同図(a)および(b)に示すように、どの点においても微分ゲインが常時一定になるように構成される(ΔVo3/ΔVi3=ΔVo2/ΔVi2=ΔVo1/ΔVi1)。このように構成することで、高レベル時であってもディテール成分が残るため、コントラストを維持することができる。
尚、同図(c)に示すように、飽和に遠い小レベル領域では、微分ゲインΔVo1/ΔVi1と平均ゲインVo1/Vi1の傾きが同じになるが、同図(d)に示すように、飽和に近い大レベル領域では、微分ゲインΔVo3/ΔVi3と平均ゲインVo3/Vi3の傾きが異なる。
つまり、以上の処理だけでは高すぎるレベルの入力時にローパスフィルタを通った基本波形のサプレス平均ゲイン、つまり、図12に点線で示した入出力=0の原点から各瞬時入出力レベルへ引いた直線の傾きが1より下がっているため、逆に相対的にディテール波形ゲインつまり微分ゲインが上がりすぎることになり、高すぎる入力レベル時にシャープネスを上げ過ぎたようなぎらぎらした映像になってしまうという課題が生じる。この課題を解決するためには、次に説明するように、ディテール波形にも基本波形と同じゲインを与えて平均ゲインと微分ゲインを揃える構成が有効である。
図13は、ディテール・レシオ・キープ・バランスト・サプレサの構成を示す回路ブロック図である。同図(a)は、第1の実施形態であり、入力RGB信号から基本波形とディテールが抽出され、サプレスゲイン生成部614により、この抽出された基本波形からサプレスゲインが生成され、乗算器612a、612bにより、この生成したサプレスゲインが基本波形とディテールに乗じられ、加算器626により混合出力される。
または、等価処理として、同図(b)に示すように、入力RGB信号をローパスフィルタ622に通した低周波成分基本波形よりサプレスゲインを生成し、入力そのものにそのサプレスゲインを乗算して出力を得る。この場合、同図(c)に示すように、RGBの最大値を取ってからローパスフィルタを通しても、RGBそれぞれローパスフィルタを通してからRGBの最大値を検出しても良い。また、ローパスフィルタは前述のとおり算術的フィルタに限定されずロジカルフィルタでも良く、RGB最大値検出回路と一体となったロジカルフィルタにしても良い。尚、ローパスフィルタ622の出力は、ピーク検出回路に入力され、鋭いピークを除いた映像信号のピーク検出に利用される。
図14は、図13に示したディテール・レシオ・キープ・バランスト・サプレサの動作例を示す特性図である。同図(a)および(b)に示すように、図13に示した構成によれば、飽和に近い高レベル時でも平均ゲインの傾きVo3/Vi3と微分ゲインの傾きΔVo3/ΔVi3とが等しくなるため、高レベル時のコントラスト変化を防止することができる。
これらの構成により、ディテール・コントラストの低下を防ぎ、質感や立体感を保持したまま、ダイナミック・レンジの圧縮ができ、さらに、バックライトと液晶の協調制御を連動させることで、暗部のコントラスト改善が大幅に図られる。
しかし、このメリットにより黒がしっかり沈むため、逆に暗部に元々ノイズが多い場合や、量子化ノイズ(特に圧縮による荒い量子化ノイズ)が目立つ場合、逆にそれをハイコントラストで強調してしまい、余計に目立たせる場合がある。そこで、さらに、ディテール・レシオ・キープ・バランスト・サプレサの機能を利用し、以下に説明するような特性を付加して改善する構成が有効である。
図15は、小レベル時のノイズ・サプレス特性を備えたディテール・レシオ・キープ・バランスト・サプレサの構成を示す回路ブロック図である。同図(a)は、ノイズ・サプレス・カーブ生成回路636により、小レベル入力時にもディテール波形のゲインを下げることにより、入力信号に含まれているノイズ、特に量子化ノイズをサプレスする構成である。その他は、図13に示したディテール・レシオ・キープ・バランスト・サプレサと同様に構成される。
また、同図(b)は、バランスト・サプレサに入る前段に設けられたピークAGCゲインを可変する手段の前の元入力に応じて、小レベル時のゲインを下げることでノイズ・サプレスする構成であり、この構成でも同図(a)と同様の効果が期待できる。
図16は、図15に示したノイズ・サプレス・カーブ生成回路636が生成するノイズ・サプレス・カーブ例を示す特性図である。このノイズ・サプレス・カーブは、小レベル時のゲインを下げる特性を持たせ、同図(a)に示すような直線状の傾きで設定しても良く、同図(b)に示すような逆放物線状の傾きで設定しても良い。
図17は、小ディテール時のノイズ・サプレス特性を備えたディテール・レシオ・キープ・バランスト・サプレサの構成を示す回路ブロック図である。この構成では、非線形特性生成回路638により、ディテール波形に正負ゼロレベル付近の不感帯特性を持たせてから、加算器626により基本波形とディテール波形とを混合する。それにより微小ディテール信号をマスクし、入力ノイズ特に量子化ノイズや映像圧縮ノイズを目立たなくする。
図18は、図17の非線形特性生成回路638が生成するノイズ・サプレス非線形特性の例を示す特性図である。ディテール波形に付加する正負ゼロレベル付近の不感帯特性は、同図(a)に示したような直線状であっても良く、同図(b)に示したような連続的に傾きの変わるカーブにしても良く、このような連続的に傾きの変わるカーブを持たせることで、暗部のノイズを比例的に抑圧することができる。
図19は、2次元ディテール・レシオ・キープ・バランスト・サプレサの構成を示す回路ブロック図である。この構成は、図13(c)に示したディテール・レシオ・キープ・バランスト・サプレサのローパスフィルタを2次元化したものであり、その他の構成は図13と同様に構成される。即ち、この図19に示すディテール・レシオ・キープ・バランスト・サプレサでは、縦方向の垂直ローパスフィルタ634と、画面横方向の水平ローパスフィルタ632とで構成された二次元ローパスフィルタ651にRGB信号の最大値が入力され、この二次元ローパスフィルタ651に通した低周波成分基本波形よりサプレスゲインが生成され、このサプレスゲインが、入力映像信号そのものに乗算されて出力が得られる。入力映像信号は、遅延合わせ回路630により、二次元LPFを通過して生成されたサプレスゲインと縦横方向の位置合わせがなされている。また、遅延合わせ回路630からRGBの最大値を垂直ローパスフィルタ634に入力することでラインメモリが共有できる。
この方法により全方向の変化のディテール成分を抽出することができ、より正確なディテール再現ができるとともに、飽和レベル近傍の微小範囲相互のゲイン差も縮小されるため、上述の複数の色の糸で編まれた布地などの細かいテクスチャが存在する場合でも平均的な色化けも抑制される。
この例ではラインメモリ削減のため、RGB Max回路606aおよびbは垂直LPFの手前に入っているが、他の映像信号処理と共用するなどのためにRGB各成分のまま二次元LPFを構成して、その後ろのサプレスゲイン生成部にRGB Max回路を入れても良い。
図20は、図19に示した水平ローパスフィルタの構成を示すブロック図である。同図(a)は、図19の水平ローパスフィルタを5タップFIRローパスフィルタで構成した例であり、同図(b)は、同図(a)と等価な実際の構成を示す転置型の例である。これらの図に示すように、同図(a)のローパスフィルタは、1サンプル遅延フリップフロップ640a〜640dと、FIR係数ゲイン乗算器642a〜642eと、合成器644とで構成され、同図(b)のローパスフィルタは、1サンプル遅延フリップフロップ640a〜640dと、FIR係数ゲイン乗算器642a〜642eと、加算器644a〜644dとで構成される。
図21は、図19に示した垂直ローパスフィルタの構成を示すブロック図である。同図に示すローパスフィルタは、垂直方向サンプリングのために、図20(a)に示した1サンプル遅延フリップフロップ640a〜640dを1ライン遅延メモリ646a〜646dで置換して構成される。これらの水平ローパスフィルタ、垂直ローパスフィルタ共に通常は応答特性を前後対称な直線位相特性にするために、C1〜C5の係数は前後対称に選ばれる。
図22は、図19に示した垂直ローパスフィルタをFIRローパスフィルタとIIRローパスフィルタのカスケード接続構成とした場合の例を示すブロック図である。同図に示す構成は、ゲイン1のFIRローパスフィルタを前段に、ゲイン1のIIRローパスフィルタを後段にカスケード接続して垂直ローパスフィルタを構成した例であり、前段のFIRローパスフィルタは、垂直方向サンプリングのために設けられた1ライン遅延メモリ646a〜646cと、FIRローパスフィルタの係数を決めるFIR係数ゲイン乗算器642a〜dと、該各係数を加算する加算器644aと、FIRローパスフィルタの最終出力ゲインを調整する乗算器642eで構成される。また、後段のIIRローパスフィルタは、加算器644bおよびc、IIR係数ゲイン乗算器643aおよびb、1ライン遅延メモリ646dとで1次のIIRフィルタが構成される。
図23は、図22に示した垂直ローパスフィルタのインパルスレスポンス例を示すタイミングチャートである。同図(a)および(b)に示すように、FIRフィルタとIIRフィルタは、ほぼ時間軸対称なインパルスレスポンスを有し、これらの合成特性として同図(c)に示すような時間軸でほぼ前後対称なインパルスレスポンスを有するローパスフィルタを得る。
上述したようなFIRフィルタとIIRフィルタのカスケード接続構成を取る理由は、時間軸前後対称、即ち、リニアフェイズのローパスフィルタをFIRのみで構成するには、そのインパルスレスポンス長に応じた長さの信号遅延手段が必要となり、多くのメモリを必要とする。図19で示した垂直LPFを構成するためには、1サンプル相当遅延毎に1本のラインメモリが必要になるため、本例では、必要メモリが圧倒的に少なくて済むIIRローパスフィルタを利用することにより、メモリの削減を図っている。
図22に示したFIR部の係数ゲインC1〜C5は、IIR部の係数C6(本例では1次のIIRなので時定数が決定される)を調整した後に微調整することが望ましく、これによりインパルスレスポンスの重要な部分の前後対称度を自在に調整することができる。また、これらのローパスフィルタ出力をその入力遅延調整出力である中心出力から減算することによりリニアフェイズのハイパスフィルタを構成することもできる。また、FIR部とIIR部のカスケード接続順序はどちらが先でも原理的には同特性となるが、メモリのビット長と精度の点からFIR部の後段にIIR部を接続する方がより少ないメモリ量で良好な特性が得られる。
図24は、図19に示した垂直ローパスフィルタをFIRローパスフィルタとIIRローパスフィルタの並列接続構成とした場合の例を示すブロック図である。同図に示す構成は、FIRローパスフィルタと、IIRローパスフィルタとを加算器644aに対して並列接続することで垂直ローパスフィルタを構成した例であり、FIRローパスフィルタは、垂直方向サンプリングのために設けられた1ライン遅延メモリ646a〜646cと、FIRローパスフィルタの係数を決めるFIR係数ゲイン乗算器642a〜dと、該各係数を加算する加算器644aとで構成される。また、IIRローパスフィルタは、加算器644bおよびc、IIR係数ゲイン乗算器643a〜c、1ライン遅延メモリ646dとで1次のIIRフィルタが構成され、乗算器643cの出力が加算器644aに入力され、ゲイン調整乗算器645により最終出力ゲインが調整されて本垂直ローパスフィルタの出力が生成される。
図25は、図24に示した垂直ローパスフィルタのインパルスレスポンス例を示すタイミングチャートである。同図(a)および(b)に示すように、FIRフィルタがインパルスレスポンスの前半部分を生成し、IIRフィルタが後半部を生成し、これらの合成特性として同図(c)に示すような時間軸でほぼ前後対称なインパルスレスポンスを有するローパスフィルタを得る。ここで、実質係数値(0を除く)の左から1、2、3、4がFIRのインパルスレスポンスであり、その右側の3、1.5、0.75、0.38・・・がIIRによるインパルスレスポンスとなる。このようにインパルスレスポンスの左側は有限時間長、右側は無限時間長となるが、この例では、センターレスポンスの両隣のワードが共に同じ係数値3/16となり、またセンターより左側の係数合計が6/16、右側の無限総合計も6/16となっており、近似度の高い時間軸対称特性が得られている。
このように、上述したFIRフィルタとIIRフィルタの並列接続構成によっても、FIRのみで構成する場合に比べて、メモリの削減を図ることができる。また、この場合も、これらのローパスフィルタ出力をその入力遅延調整出力である中心出力から減算することによりハイパスフィルタを構成することもできる。
図26は、図19に示した垂直ローパスフィルタや水平ローパスフィルタをリニア・ローパスフィルタ(算術的ローパスフィルタ)ではなく、ロジカルフィルタとして最大値フィルタを使用して構成した第1の例を示す構成図である。同図(a)に示すように、このロジカルフィルタは、1サンプル遅延フリップフロップ640a〜dが設けられ、加算器644a〜eにより、これらフリップフロップの出力にオフセット量C1〜C5がぞれぞれ加算され、最大値選択回路648によって、その入力5サンプル中の最大値が出力される。ここで、オフセット量C1〜C5は、同図(b)に示すように、本ロジカルフィルタの窓関数として、中心から周辺に行くにつれて下がる負のオフセット係数が設定される。
図27は、図19に示した垂直ローパスフィルタをリニアローパスフィルタではなくロジカルフィルタとして最大値フィルタを使用して構成した第2の例を示す構成図である。同図(a)に示すように、このロジカルフィルタは、図26の加算器644a〜eに替えて乗算器642a〜eが設けられ、これら乗算器によって重み付けされた結果の最大値が選択出力される。ここで、乗算器の係数C1〜C5は、同図(b)に示すように、本ロジカルフィルタの窓関数として、中心から周辺に行くにつれて下がる係数が設定される。 リニアローパスフィルタを用いた場合は入力レベルが大きくかつディテールの振幅も大きい場合など、ディテールキープやディテール・レシオ・キープ機能などによりオーバーフローが起こる確率が上がるが、最大値フィルタなどを使用することにより、オーバーフロー・マージンが増加し、後段のオーバーフロー・リミッタによりディテールが失われたり色バランスが崩れたりすることを防止できる。尚、図26および図27に示した最大値を選択する構成としては、厳密に最大値を選択する他にメジアン・フィルタなどの種々のランク・オーダー・フィルタやその他のロジカルフィルタを用いても良い。
図28は、図19に示した水平および垂直ローパスフィルタを用いてディテールキープ用ローパスフィルタを構成する他の例を示す構成図である。同図(a)は、二次元リニアローパスフィルタ650と、図26および図27で示したような二次元最大値フィルタ652の出力を混合して基本波形を抽出する場合の構成例であり、二次元リニアローパスフィルタ650の出力には、乗算器645aにより係数kLが乗じられ、二次元最大値フィルタ652の出力には、乗算器645bにより係数kMが乗じられ、これらが加算器644により混合されて基本波形が抽出される。このように構成することで、リニアローパスフィルタの自然な挙動の上に、ディテールが多い部分などで、最大値フィルタの混合によりオーバーフロー・マージンを増やすことができ、図11(c)の符号628に示したようなオーバーフロー・リミッタが後段に設けられた場合でもディテールが失われることを防止できる。
同図(b)は、二次元リニアローパスフィルタ650と、入力信号をスルーで通過させる遅延調整回路654の出力を混合して高域減衰量を制限した基本波形を抽出する場合の構成例であり、二次元リニアローパスフィルタ650の出力には、乗算器645aにより係数1−kが乗じられ、遅延調整回路654の出力には、乗算器645bにより係数kが乗じられ、これらが加算器644により混合されて基本波形が抽出される。同図(c)は、同図(b)の空間周波数特性を示す図であり、横軸は垂直または水平方向の空間周波数であり、縦軸は応答ゲインである。二次元リニアローパスフィルタ650の出力が同図中の「LPF特性」で示した点線となり、遅延調整回路654の出力が同図中の「ストレート特性」で示した点線となり、これらが混合された結果として、同図中に「高域減衰制限」で示したような効果が得られる。このようにローパスフィルタの高域の減衰量を制限することにより、非常に細い明るい線が基本波形から無制限に猶予されてしまうことを防止し、その細線が後段に設けられたオーバーフロー・リミッタにかかって大幅に削られ色化けしてしまうのを抑止する効果がある。また、これら同図(a)、(b)のローパスフィルタ出力が後述の図29、図30、図32、図34などのサブレサ付き液晶協調制御内のピーク検出回路に入る信号に適用されると、ディテール信号成分が多い場合、広域の減衰量が少ないためピークレベルが大きめに検出され、フィードバック制御されることにより、ディテール信号がサブレサやオーバーフロー・リミッタにかかる量を減らす効果が有る。
図29は、サプレサ機能と液晶バックライト協調制御を組み合わせた場合の構成を示すブロック図である。同図中の点線枠で示した領域がサプレサ部であり、それ以外の部分が液晶バックライト協調制御部である。点線で示したサプレサ部は、基本波成分を抽出する二次元ローパスフィルタ651を備え、この二次元ローパスフィルタ651は、図19に示した画面横方向の水平ローパスフィルタ632と、縦方向の垂直ローパスフィルタ634により構成される。この2次元ローパスフィルタにより抽出された基本波成分に対してサプレスゲイン生成回路614によりサプレスゲインが生成される。一方、遅延合わせ回路630は、縦横の位置合わせにより得られた2次元方向のディテールを出力し、乗算器612によりディテール・レシオ・キープ・サプレスが実行される。同図中点線で囲われた部分が図19に示したディテール・レシオ・キープ・バランスト・サプレサ625となる。このサプレスされた映像信号にディザが付加され、オーバーフロー・リミッタ628によって、ディテール信号と基本波信号との混合信号のオーバーフローが防止される。このオーバーフロー・リミットが施された映像信号は、液晶ドライバ24に入力され、液晶パネル10に表示される。
一方、液晶バックライト協調制御部では、2次元ローパスフィルタ651の出力からピーク検出部412による輝度ピーク検出が行われ、ループフィルタ414による積分を介して関数404aによる光分布補償関数処理が施され、その結果をフィードバックする形で乗算器402によるゲイン調整が行われる。ここで、ピーク検出部412には、APLの最大値を検出する最大APL検出部415により検出されたAPL連動信号も入力される。
一方、ループフィルタ414の出力は、液晶側の変調度を変えた影響の逆補償をバックライト側で行うべく、関数404bによりバックライト制御量が算出され、その結果に基づいて調光制御部406による調光制御信号が生成され、この調光制御信号に基づいてバックライトドライバ26を介したバックライト11の輝度制御が行われる。
上述したように構成することで、サプレス機能を備えた液晶バックライト協調制御が可能になる。ここで、液晶バックライト協調制御は、複雑なヒストグラム演算を避けることができるとともに、映像信号のピークにマージンが有る分だけ液晶変調度を上げ、その分バックライトの輝度を下げられるため、同一輝度映像のままバックライトの輝度低減による省エネ化およびコントラスト向上が期待できる。
このような液晶バックライト協調制御を利用したコントラストおよび暗部諧調再現性アップとバックライト消費電力の低減手段において、映像信号オーバーフローを防止するために併用される図4〜図7に記載されたような映像信号サブレサでは、ゲインを上げてもオーバーフローしない範囲の映像信号や、ゲインを上げていない映像信号に対してもサプレスがかかってしまう場合、例えばサプレス入力信号が100%丁度の場合で放っておいてもオーバーフローしない場合などにもサプレスがかかってしまうことがある。これにより、不必要に本来より暗い映像になったり、明るい部分のコントラストが低下したりしてしまうなどの不具合が生じる。明るい部分のディテールつまり映像の水平または垂直方向の高周波成分に関しては、前述のディテール・レシオ・キープ・サブレサなどにより防止することができるが、低周波成分に関してはやはり不必要にレベル変化が圧縮されてしまう可能性がある。
そこで、映像ゲインを可変する手段の後に固定のサプレスカーブを入れるのではなく、要求された映像ゲインに応じた、複数のサプレスカーブを用意しておき、入力映像信号が直接サブレサに入力され、要求ゲインに応じてその出力を可変混合することにより、任意のゲインに応じてそれに適したサプレスカーブを与える可変サプレサの構成例を説明する。
図30は、可変サプレサの第1の構成例を示すブロック図である。同図の点線で示したサプレサ部には、液晶バックライト協調制御部が要求するゲインGvの値に応じたサプレスカーブを生成するためのサプレス差分ゲインカーブ生成部660が設けられ、このサプレス差分サプレス差分ゲインカーブ生成部660が生成した差分ゲインカーブGs−1が乗算器409bにより関数404aが出力する映像ゲイン差分信号ΔGvと乗ぜられて総合差分ゲインΔGTが生成され、さらにこの総合差分ゲインΔGTが加算器626aによりゲイン1と加算されて総合ゲインGTが生成され、この総合ゲインGTが乗算器409aにより遅延合わせ部630の出力と乗じられて液晶駆動用の映像信号が生成される。
図31は、図30に示した可変サプレサの特性を示すグラフである。同図(a)に示すように、要求映像ゲインGv=1用のサプレス無しのカーブ、即ちゲイン=1固定のカーブと、要求映像ゲインGv=2用のサプレスカーブを用意し、図30のサプレス差分ゲインカーブ生成ブロック660で、差としてのサプレス差分ゲインカーブGs−1を生成し、この差分ゲインカーブGs−1が乗算器409bにより関数404aが出力する差分ゲインΔGvと乗じられて総合差分ゲインΔGTが生成され、総合差分ゲインΔGTが加算器626aによりゲイン=1の上に上乗せ混合されて図31(b)に示す総合ゲインカーブGTが得られる。即ち、この総合ゲインカーブGTは、同図(a)に示したGv=1のカーブとGv=2のカーブの混合比を変えることで生成される。そして、この総合ゲインカーブGTが乗算器409aにより入力に直接乗算されて、同図(c)に示す特性の総合出力V0が得られる。液晶バックライト協調制御部は図29と同様に構成されるため説明を省略する。
尚、この例では2組の基準の要求ゲインに対応するサプレスゲイン・カーブを用いたが、3組以上の基準の要求ゲインを設けて、それぞれに対応したサプレスゲイン・カーブを設け、要求ゲインの値に応じて、その上下の基準要求ゲインに対応したサプレス出力を内分出力して総合ゲインを生成するようにしても良い。
図32は、複数のサプレスゲイン・カーブ出力を混合する代わりに、用意された複数のサプレスゲイン・カーブのそれぞれに対応した映像出力を、要求映像ゲインに応じて可変混合して最終映像出力を生成する場合の例を示すブロック図である。同図に示すように、この例では、サプレス差分ゲインカーブ生成部660が生成したサプレス差分ゲインカーブGs−1を乗算器409bにより要求映像ゲイン差分ΔGvと乗算してトータルゲイン差分ΔGTを生成し、これをさらに乗算器409aにより入力映像信号と乗算して差分映像信号VDを生成し、これを加算器626aにより入力映像信号と加算して映像出力信号V0が生成される。その他は図30と同様に構成される。
図33は、図32に示した可変サプレサの特性を示すグラフである。同図(b)に示すように、乗算器409aにより生成される差分映像信号VDは、要求映像ゲインに応じたサプレス特性を備えた入出力特性となる。
図34は、固定サプレスゲインと要求映像ゲインを小ゲイン優先合成して総合ゲインとする場合の構成例を示すブロック図である。同図に示す例は、前述したような複数のサプレスゲインの混合ではなく、任意の入力に対して出力がオーバーしないように設定した固定のサプレスゲイン・カーブの各映像入力に対するサプレスゲイン値Gsをサプレスゲインカーブ662で生成し、このゲイン値Gsと関数404aから出力された要求映像ゲイン値Gvとを小ゲイン優先合成部664で比較し、小さい方のゲイン値を採用して総合ゲインGTを生成し、入力映像にその総合ゲインGTを乗算することにより最終映像出力V0を生成する。
図35は、図34に示した可変サプレサの特性を示すグラフである。同図(a)に示すように、1本の固定サプレスゲイン・カーブGsが用意され、同図(b)に示すように、総合ゲインカーブGTは、サプレスゲイン値Gsと要求映像ゲイン値Gvの小さい方の値を優先的に選択することにより得られる。その結果、同図(c)に示すような総合映像入出力特性が得られる。
図36は、図34に示した小ゲイン優先合成部の構成を示すブロック図である。同図に示すように、小ゲイン優先合成部は、サプレスカーブGsと要求映像ゲインGvの差およびGvと「1」との差を利用して遷移カーブを生成する遷移カーブ生成部670と、この生成された遷移カーブとサプレスカーブGsと要求映像ゲインGvとを比較する比較器672と、この比較の結果最も小さいゲイン値を採用出力して総合ゲインGTを生成するセレクタ674で構成される。
ここで、セレクタ674により、そのまま入力のGsとGvの2つのカーブの小さい方を取って切り替えると、その切り替わり部分に角が付くため、出力映像の緩やかな輝度変化部分などに等高線のような偽輪郭が見えることがある。そこで、GsとGvの2つのカーブの値の差が一定範囲以内の場合、セレクタ674が遷移カーブ生成部出力を選択するようにし、その差およびゲイン下限値「1」からのマージンに応じて、例えば2つのカーブに接する放物線などの遷移カーブを遷移カーブ生成部670により生成して、緩やかに移行させるようにすることが望ましい。 これら図30や図32や図34の方法では、全て要求映像ゲインの乗算とサプレスの実行を同時に入力映像に対して行ってしまうため、図29と同様の従来の方法で要求映像ゲイン乗算実行後の出力からピークレベルを検出すると、既にサプレスも同時にかかっているため正しいピークAGC用フィードバックがかけられない。そのため図30や図32や図34の構成では、出力映像用とは別に、ピークAGC用フィードバック専用に乗算器402を設け、入力二次元フィルタ出力の映像基本波形に要求映像ゲインGvのみ乗算したものをピーク検出回路に供給している。
これらの手段により、必要充分な場合にのみバランスト・サプレスやディテール・キープ・バランスとサプレスをかけることができ、いかなる要求映像ゲインに対しても映像信号のフルスケールまで使用可能となり、最大限のリニアリティと最大限の映像レンジを確保できるようになる。そのため不必要に映像が暗くなることも避けられ、その分バックライト輝度をセーブでき、省エネ化できる。また、サプレスされる信号レベル領域の減少により、画質の劣化も最小限にとどめられる。
図37は、ディテール上限制限を設けてサプレサ出力のオーバーフローを防止する場合の構成例を示すブロック図である。この例では、図11、13、15、17、19などに示したローパスフィルタ622が同図(a)および(b)に示した構成で置き換えられる。この制限機能付きローパスフィルタ622は、同図(a)に示すように、ローパスフィルタ680の入力側信号と出力側信号とをローパスフィルタ制限関数682で処理し、大入力選択回路684によってローパスフィルタ680本来の出力とローパスフィルタ制限関数682の処理結果とが比較され、値の大きい側が選択出力される。
この構成は、次のような課題を解決する手段として有効である。即ち、図11、13、15、17、19などに示すような、ディテール信号を保持したサプレス回路において、大レベル入力で大きくサプレスされる状況、かつ大振幅のディテールを持つ場合などには、保持されたディテール信号の上限がフルスケールを突破してしまうことがある。その場合、後段のオーバーフロー・リミッタにより各色成分独立にフルスケールに制限されてしまい、色バランスが崩れ、本来のバランスト・サブレサの機能を損なってしまうことになる。そのため、後段のオーバーフロー・リミッタにかかる直前乃至若干オーバーフローした程度にとどまるように、ディテール・キープ機能やディテール・レシオ・キープ機能に制限を設けることが望ましく、その場合、各色成分は比率を保ったまま制限される。
その方法例としては、図11、13、15、17、19内のローパスフィルタ622をオーバーフローしそうな場合に必要に応じてローパスフィルタの入力信号の一部が加味されるようにして、大きなオーバーフローを防止する。同図(a)は、制限機能付きローパスフィルタの構成例であり、同図(b)はその具体例である。
同図(b)に示すように、ローパスフィルタ680の出力がフルスケール近くの基準値(この例ではサプレス前の200%のフルスケール値)から差し引かれ、それにサプレス特性カーブに応じた特定の係数(この例では1/8)が乗じられて、ディテール・マージン近似信号が生成される。このディテール・マージン近似信号は、ディテールを除いた基本波形に対するサプレス静特性カーブに応じて真のディテール・マージンと概略同じ値に生成される。
図38は、図37に示した制限機能付きローパスフィルタ622のディテール・マージン近似信号生成の説明図である。同図の上側斜線部に示した、基準出力(この例では200%のフルスケール値)とローパスフィルタ出力の差の三角形状のエリアは、同図の下側斜線部に示した、サブレサの100%フルスケール出力とサブレス静特性カーブとの差である真のディテール・マージンの概略三角形状のエリアとは、同一のローパスフィルタ出力レベルに対して縦軸を一定比率に縮めると、概略相似形となっている。そのためその相似比(この例では1/8)を基準値からローパスフィルタ出力を引いたものに乗ずることにより、ディテール・マージン近似信号が得られる。
そして真のディテール・マージンより、ディテールつまり図37のローパスフィルタ680の入力側信号とローパスフィルタ680の出力信号の差が大きくなった場合に、オーバーフローが発生するので、ローパスフィルタ入力信号からディテール・マージン近似信号を差し引いた値がローパスフィルタ出力値より大きくなった場合は、図37に示す大入力選択回路684により、この大きくなった信号をローパスフィルタ680の出力に換えて出力する。これにより、ディテール・マージンを超える入力が入った場合、それを超える入力信号に対してローパスフィルタ680が無効化され、それを超えるディテール信号の保持機能が停止する。
尚、ピークレベル検出回路に送られるローパスフィルタ出力信号は、従来のローパスフィルタの出力を用いても、本例により追加された最大レベル選択出力を用いても良い。最大レベル選択出力を用いた場合には、サプレスマージンが無くなった場合に通常時のローパスフィルタ出力より大きな出力が出ることになるため、ピークレベル検出回路からの映像ピーク・フィードバック機能が、映像ゲインGvを下げる方向に働くので、よりサプレスマージンが確保される方向となり、サブレサやオーバーフロー・リミッタにかかる量を減らす効果が有る。
これらのバランスト・サプレサは直視型液晶TVやプロジェクタ、リアプロジェクタなどの光源変調型ディスプレイで、平均変調ゲインを高くとることにより、逆に光源輝度を落とすことができ、光源消費電力低減に有効である。同時に、その分暗部コントラストや諧調、暗部の色再現性、暗部の視野角なども改善される。
しかしながら、光源の輝度可変を伴わない場合でも、また光源変調型ディスプレイに限定することなく、CRTやプラズマディスプレイやELやFEDなど、他のディスプレイで映像信号のみに単独で用いても、映像のダイナミック・レンジを高コントラストを保ったまま圧縮し、周囲が明るい場合でも見やすい映像を、より少ない消費電力で提供するこができる。
尚、上記種々のサプレサ回路およびその応用回路例では、全て回路ブロック図の形式で説明したが、ハードウェア回路で処理する場合のみならず、CPUやDSPなどを用いてソフトウェアで等価な処理をしても良いのは言うまでも無い。
本発明によれば、より高度な映像処理が可能になるため、高画質化や消費電力の低減が要求される大型液晶ディスプレイへの適用が期待される。
従来のオーバーフロー防止策の第1の例を示す概念図である。 従来のオーバーフロー防止策の第2の例を示す概念図である。 図2に示した非線形ガンマサプレサによる色バランスの破綻例を示す概念図である。 本発明の第1の実施形態に係るバランスト・サプレサの構成を示す回路ブロック図である。 図4に示したバランスト・サプレサのサプレス・カーブ例を示す特性図である。 図4に示したバランスト・サプレサの動作例を示す特性図である。 第2の実施形態に係るバランスト・サプレサの構成を示す回路ブロック図である。 図7に示したバランスト・サプレサの動作例を示す特性図である。 図4または図7のバランスト・サプレサで高レベル時のコントラストが低下することを説明した特性図である。 図7のバランスト・サプレサで、色違いのテクスチャが存在する場合の平均色の色化けが起こる場合の説明図である。 第1〜第3の実施形態に係るディテール・キープ・バランスト・サプレサの構成を示す回路ブロック図である。 図11に示したディテール・キープ・バランスト・サプレサの動作例を示す特性図である。 ディテール・レシオ・キープ・バランスト・サプレサの構成を示す回路ブロック図である。 図13に示したディテール・レシオ・キープ・バランスト・サプレサの動作例を示す特性図である。 小レベル時のノイズ・サプレス特性を備えたディテール・レシオ・キープ・バランスト・サプレサの構成を示す回路ブロック図である。 図15に示したノイズ・サプレス・カーブ生成回路が生成するノイズ・サプレス・カーブ例を示す特性図である。 小ディテール時のノイズ・サプレス特性を備えたディテール・レシオ・キープ・バランスト・サプレサの構成を示す回路ブロック図である。 図17の非線形特性生成回路638が生成するノイズ・サプレス非線形特性の例を示す特性図である。 2次元ディテール・レシオ・キープ・バランスト・サプレサの構成を示す回路ブロック図である。 図19に示した水平ローパスフィルタの構成を示すブロック図である。 図19に示した垂直ローパスフィルタの構成を示すブロック図である。 図19に示した垂直ローパスフィルタをFIRローパスフィルタとIIRローパスフィルタのカスケード接続構成とした場合の例を示すブロック図である。 図22に示した垂直ローパスフィルタのインパルスレスポンス例を示すタイミングチャートである。 図19に示した垂直ローパスフィルタをFIRローパスフィルタとIIRローパスフィルタの並列接続構成とした場合の例を示すブロック図である。 図24に示した垂直ローパスフィルタのインパルスレスポンス例を示すタイミングチャートである。 図19に示した垂直ローパスフィルタをリニアローパスフィルタではなくロジカルフィルタとして最大値フィルタを使用して構成した第1の例を示す構成図である。 図19に示した垂直ローパスフィルタをリニアローパスフィルタではなくロジカルフィルタとして最大値フィルタを使用して構成した第2の例を示す構成図である。 図19に示した水平および垂直ローパスフィルタをディテールキープ用ローパスフィルタで構成する場合の例を示す構成図である。 サプレサ機能と液晶バックライト協調制御を組み合わせた場合の構成を示すブロック図である。 可変サプレサの第1の構成例を示すブロック図である。 図30に示した可変サプレサの特性を示すグラフである。 複数のサプレス出力を混合する代わりに、用意された複数のサプレスゲインカーブのそれぞれに対応した映像出力を、要求映像ゲインに応じて可変混合して最終映像出力を生成する場合の例を示すブロック図である。 図32に示した可変サプレサの特性を示すグラフである。 固定サプレスゲインと映像ゲインを小ゲイン合成して総合ゲインとする場合の構成例を示すブロック図である。 図34に示した可変サプレサの特性を示すグラフである。 図34に示した小ゲイン優先合成部の構成を示すブロック図である。 ディテールの上限制限機能の構成例を示すブロック図である。 図37に示した上限制限機能で、ディテール・マージン近似信号の生成を説明する図である。
符号の説明
10…液晶パネル、11…バックライト、24…液晶ドライバ、26…バックライトドライバ、402…ゲイン調整・ガンマ伸張部、404…関数部、406…調光制御部、409…乗算部、410…オーバーフローリミッタ、412…ピーク検出部、414…ループフィルタ、415…最大APL検出部、601…オーバーフロー検出回路、602…マルチプレクサ、604…変換テーブル、606…最大値検出回路、608…桁シフタ、610…減算器、612…乗算器、614…サプレスゲイン生成部、616…レベル判定回路、620…ハイパスフィルタ、622…ローパスフィルタ、623…遅延合わせ回路、624…バランスト・サプレサ、625…ディテール・レシオ・キープ・バランスト・サプレサ、626…加算器、627…ディザ付加回路、628…オーバーフローリミッタ、630…遅延合わせ回路、632…水平ローパスフィルタ、634…垂直ローパスフィルタ、636…ノイズ・サプレス・カーブ生成回路、638…非線形特性生成回路、640…1サンプル遅延フリップフロップ、642…FIR係数ゲイン乗算器、643…IIR係数ゲイン乗算器、644…加算器、645…ゲイン調整乗算器、646…1ライン遅延メモリ、648…最大値選択回路、650…2次元リニアローパスフィルタ、651…2次元ローパスフィルタ、652…二次元最大値フィルタ、654…遅延調整回路、660…サプレス差分ゲインカーブ生成部、662…サプレスゲインカーブ生成部、664…小ゲイン優先合成部、670…遷移カーブ生成部、672…比較器、674…セレクタ、680…ローパスフィルタ、682…ローパスフィルタ制限関数、684…大入力選択回路、700…映像処理部、702…表示素子

Claims (16)

  1. 複数の原色信号により構成された映像信号に基づき表示素子を制御することにより映像の表示を行う映像表示装置において、
    前記映像信号を基本波形とディテール波形とに分離する手段と、
    前記基本波形に基づきサプレスゲインを生成する手段と、
    前記サプレスゲインを前記基本波形に付与する手段と、
    前記サプレスゲイン付与後の基本波形と前記ディテール波形とを混合する手段と、
    前記混合により得られた出力信号に基づき前記表示素子を制御する手段と
    を具備することを特徴とする映像表示装置。
  2. 複数の原色信号により構成された映像信号に基づき表示素子を制御することにより映像の表示を行う映像表示装置において、
    前記映像信号から基本波形を分離する手段と、
    前記基本波形に基づきサプレスゲインを生成する手段と、
    前記サプレスゲインを分離前の前記映像信号に付与する手段と、
    前記サプレスゲイン付与後の出力信号に基づき前記表示素子を制御する手段と
    を具備することを特徴とする映像表示装置。
  3. 複数の原色信号により構成された映像信号に基づき表示素子を制御することにより映像の表示を行う映像表示装置において、
    前記映像信号を基本波形とディテール波形とに分離する手段と、
    前記基本波形に基づきサプレスゲインを生成する手段と、
    前記基本波形と前記ディテール波形とのそれぞれに前記サプレスゲインが付与された後に混合された信号、もしくは前記基本波形と前記ディテール波形との混合後の信号に前記サプレスゲインが付与された信号を出力する手段と、
    前記出力する手段の出力信号に基づき前記表示素子を制御する手段と
    を具備することを特徴とする映像表示装置。
  4. 前記基本波形もしくはディテール波形を分離する手段は、
    前記映像信号の水平方向および垂直方向の両成分を含む基本波形を抽出する2次元フィルタ具備する
    ことを特徴とする請求項1乃至3のいずれか一項に記載の映像表示装置。
  5. 前記2次元フィルタは、垂直方向成分を抽出する垂直フィルタを備え、該垂直フィルタは、FIRフィルタとIIRフィルタとのカスケード接続または並列接続により構成される
    ことを特徴とする請求項4記載の映像表示装置。
  6. 前記2次元フィルタは、垂直方向成分を抽出する垂直フィルタを備え、該垂直フィルタは、最大値選択手段を備えたロジカルフィルタで構成される
    ことを特徴とする請求項4記載の映像表示装置。
  7. 前記2次元フィルタは、リニアローパスフィルタの出力と、最大値選択手段を備えたロジカルフィルタの出力とを混合する手段を具備する
    ことを特徴とする請求項4記載の映像表示装置。
  8. 前記2次元フィルタは、リニアローパスフィルタの出力と入力をスルーさせる遅延調整回路の出力を混合する手段を備える
    ことを特徴とする請求項4記載の映像表示装置。
  9. 前記ディテール波形または前記映像信号の小レベル時に、前記ディテール波形のゲインを低下させる手段を具備する
    ことを特徴とする請求項1または3記載の映像表示装置。
  10. 前記ディテール波形の小レベル時に、前記ディテール波形に不感帯特性を付与する手段を具備する
    ことを特徴とする請求項1または3記載の映像表示装置。
  11. 入力された映像信号に基づいて光源から照射された光出力を複数の表示素子で制御することにより映像を表示する映像表示装置において、
    前記映像信号を基本波形とディテール波形とに分離する手段と、
    前記映像信号の輝度ピークを検出する手段と、
    前記輝度ピークの目標値に対する誤差を検出する手段と、
    前記誤差に基づき前記表示素子の変調ゲインを決定する手段と、
    前記誤差の逆補償により前記光源の光出力量を制御する手段と、
    前記変調ゲインと前記映像信号のレベルに基づきサプレスゲインを生成する手段と、
    前記サプレスゲインを前記映像信号に付与する手段と、
    前記サプレスゲイン付与後の映像信号に基づき前記表示素子を制御する手段と
    を具備することを特徴とする映像表示装置。
  12. 前記サプレスゲインを生成する手段は、予め用意された複数のサプレスカーブを前記変調ゲインに応じて混合出力するものである
    ことを特徴とする請求項11記載の映像表示装置。
  13. 前記サプレスゲインを生成する手段は、予め用意されたサプレスカーブ前記変調ゲインとを比較し、該比較の結果小さな方を選択出力するものである
    ことを特徴とする請求項11記載の映像表示装置。
  14. 前記基本波形を分離する手段は、内部に具備されたローパスフィルタの入力信号と出力信号とを関数処理して出力するものである
    ことを特徴とする請求項1乃至3のいずれか一項に記載の映像表示装置。
  15. 前記関数処理は、前記出力信号のオーバーフローマージンを推定して、前記オーバーフローマージンが無いときもしくは小さいとき、その度合いに応じて前記ローパスフィルタの入力がより優先的に出力され、前記オーバーフローマージンが大きいとき、前記ローパスフィルタの出力がより優先的に出力されるものである
    ことを特徴とする請求項14記載の映像表示装置。
  16. 前記関数処理は、前記出力信号のオーバーフローマージンを推定して、前記ローパスフィルタの入力から前記オーバーフローマージンを差し引いた値と、前記ローパスフィルタの出力の値とを比較して大きい方を出力するものである
    ことを特徴とする請求項14記載の映像表示装置。
JP2009538292A 2007-10-26 2008-10-27 映像表示装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置 Expired - Fee Related JP5374773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009538292A JP5374773B2 (ja) 2007-10-26 2008-10-27 映像表示装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007278630 2007-10-26
JP2007278630 2007-10-26
JP2009538292A JP5374773B2 (ja) 2007-10-26 2008-10-27 映像表示装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置
PCT/JP2008/069468 WO2009054527A1 (ja) 2007-10-26 2008-10-27 映像表示装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置

Publications (2)

Publication Number Publication Date
JPWO2009054527A1 JPWO2009054527A1 (ja) 2011-03-10
JP5374773B2 true JP5374773B2 (ja) 2013-12-25

Family

ID=40579628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009538292A Expired - Fee Related JP5374773B2 (ja) 2007-10-26 2008-10-27 映像表示装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置

Country Status (5)

Country Link
US (1) US8487950B2 (ja)
JP (1) JP5374773B2 (ja)
KR (1) KR20100089828A (ja)
CN (1) CN101836248B (ja)
WO (1) WO2009054527A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4987887B2 (ja) 2009-01-16 2012-07-25 株式会社東芝 画像表示装置
WO2010137362A1 (ja) * 2009-05-29 2010-12-02 シャープ株式会社 表示装置、及びテレビ受信装置
JP5335653B2 (ja) * 2009-12-04 2013-11-06 ミツミ電機株式会社 液晶表示装置及び液晶表示方法
KR101341016B1 (ko) 2009-12-11 2014-01-07 엘지디스플레이 주식회사 액정 표시 장치의 로컬 디밍 구동 방법 및 장치
KR20120060241A (ko) * 2009-12-14 2012-06-11 파나소닉 주식회사 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
US9036937B2 (en) * 2010-11-15 2015-05-19 Qualcomm Incorporated Fast repeated integral images
KR101871945B1 (ko) * 2013-01-17 2018-08-02 한화에어로스페이스 주식회사 영상 처리 장치 및 방법
EP3420553B1 (en) * 2016-02-23 2020-03-25 E Ink Corporation Methods and apparatus for driving electro-optic displays
JP6852411B2 (ja) * 2017-01-19 2021-03-31 ソニー株式会社 映像信号処理装置、映像信号処理方法およびプログラム
JP6477955B1 (ja) * 2018-04-24 2019-03-06 東洋インキScホールディングス株式会社 映像信号変換装置、映像信号変換方法、及び映像信号変換プログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000115795A (ja) * 1998-09-30 2000-04-21 Fuji Photo Optical Co Ltd カラー画像処理装置
JP2003099010A (ja) * 2001-09-25 2003-04-04 Sharp Corp 映像表示装置および映像表示方法
JP2007017460A (ja) * 2005-07-05 2007-01-25 Seiko Epson Corp 動き補償表示
JP2007036999A (ja) * 2005-07-29 2007-02-08 Sony Corp 映像信号処理装置、および、映像信号のレベルバランス方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5753188A (en) * 1980-09-17 1982-03-30 Olympus Optical Co Ltd Jitter correct circuit of optical disc reader
DE3751412T2 (de) * 1986-09-02 1995-12-14 Fuji Photo Film Co Ltd Verfahren und Vorrichtung zur Bildverarbeitung mit Gradationskorrektur des Bildsignals.
DE69114312T2 (de) * 1990-01-19 1996-06-13 Matsushita Electric Ind Co Ltd Mischsignalgenerator.
TW376642B (en) * 1996-05-07 1999-12-11 Matsushita Electric Ind Co Ltd Video signal processing apparatus
JP4819255B2 (ja) 2000-08-14 2011-11-24 キヤノン株式会社 表示装置
JP2002258401A (ja) 2001-03-02 2002-09-11 Mitsubishi Electric Corp 投射型液晶表示装置
JP4086479B2 (ja) 2001-03-23 2008-05-14 Necディスプレイソリューションズ株式会社 画質改善装置および画質改善方法
JP2002357810A (ja) 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 映像表示装置及び方法
JP4024761B2 (ja) * 2002-03-07 2007-12-19 シャープ株式会社 表示装置
JP4036059B2 (ja) 2002-08-28 2008-01-23 セイコーエプソン株式会社 Dvdプレーヤを内蔵した表示装置
CN101686306A (zh) * 2003-09-11 2010-03-31 松下电器产业株式会社 可视处理装置、基于它的装置以及可视处理方法
JP4299622B2 (ja) 2003-09-24 2009-07-22 Nec液晶テクノロジー株式会社 液晶表示装置及び該液晶表示装置に用いられる駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000115795A (ja) * 1998-09-30 2000-04-21 Fuji Photo Optical Co Ltd カラー画像処理装置
JP2003099010A (ja) * 2001-09-25 2003-04-04 Sharp Corp 映像表示装置および映像表示方法
JP2007017460A (ja) * 2005-07-05 2007-01-25 Seiko Epson Corp 動き補償表示
JP2007036999A (ja) * 2005-07-29 2007-02-08 Sony Corp 映像信号処理装置、および、映像信号のレベルバランス方法

Also Published As

Publication number Publication date
US8487950B2 (en) 2013-07-16
US20100259689A1 (en) 2010-10-14
WO2009054527A1 (ja) 2009-04-30
CN101836248B (zh) 2012-11-28
CN101836248A (zh) 2010-09-15
JPWO2009054527A1 (ja) 2011-03-10
KR20100089828A (ko) 2010-08-12

Similar Documents

Publication Publication Date Title
JP5374773B2 (ja) 映像表示装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置
CN112119449B (zh) 图像处理装置、显示装置和图像处理方法
JP5140206B2 (ja) 色信号処理装置
US8514166B2 (en) LCD backlight dimming, LCD/image signal compensation and method of controlling an LCD display
US20090015602A1 (en) Contrast Ratio Enhancement System Using Asymmetrically Delayed Illumination Control
JP5124050B1 (ja) 映像表示装置およびテレビ受信装置
US7167214B2 (en) Signal processing unit and liquid crystal display device
US8155435B2 (en) Display apparatus and its control method
US20090303391A1 (en) Display apparatus and control method of the same
US7684638B2 (en) Dynamic image contrast enhancement device
US6346970B1 (en) Two-dimensional adjustable flicker filter
JP2004266755A (ja) 画像処理装置および画像表示装置、並びに画像処理方法
WO2008126904A9 (ja) 映像表示装置
WO2012090358A1 (ja) 映像信号処理装置
US8774547B2 (en) Contour correcting device, contour correcting method and video display device
US20120128246A1 (en) Methods and systems for color management in display systems
JP2009508173A (ja) ビデオレベルの動的ソフトクリッピング
WO2012014754A1 (ja) 画像表示装置
US20230147884A1 (en) Display data processing device, image display system, and display data processing method
JP2022079199A (ja) 表示装置
WO2000010326A2 (en) Two-dimensional adjustable flicker filter
Kim et al. DTV color and image processing: past, present, and future

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees