JP5374075B2 - ディスク装置及びその制御方法 - Google Patents
ディスク装置及びその制御方法 Download PDFInfo
- Publication number
- JP5374075B2 JP5374075B2 JP2008149037A JP2008149037A JP5374075B2 JP 5374075 B2 JP5374075 B2 JP 5374075B2 JP 2008149037 A JP2008149037 A JP 2008149037A JP 2008149037 A JP2008149037 A JP 2008149037A JP 5374075 B2 JP5374075 B2 JP 5374075B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- lba
- data
- nonvolatile memory
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
- G06F2212/1036—Life time enhancement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
- G06F3/0676—Magnetic disk device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Claims (18)
- 書き換え回数に制限のある不揮発メモリ、ディスク、及び前記不揮発メモリの論理アドレス(LBA:Logical Block Address)と物理アドレスとの対応関係を管理するメモリ管理テーブルを含み、前記不揮発メモリに交替領域がなく、前記不揮発メモリの論理アドレスに対応する前記ディスク上の領域に交替領域がある状態において、前記不揮発メモリにデータを書き込むべき第1のLBAに対応する物理アドレスの領域の不良発生に応答して、前記データを書き込むべき第1のLBAとはアドレスが異なる前記不揮発メモリの第2のLBAに対応する物理アドレスに前記データを書き込み、前記メモリ管理テーブルの前記データを書き込むべき第1のLBAに前記データを書き込んだ前記物理アドレスを対応付ける制御部を有することを特徴とするディスク装置。
- 前記ディスクは前記不揮発メモリの論理アドレスに対応する領域に前記不揮発メモリの交替領域を有し、前記制御部は、前記データを書き込むべき領域に不良領域が発生した場合には、不良領域の発生領域の場所にかかわらず、ディスク上の論理アドレス空間にアドレスが連続する、前記不揮発メモリ上のLBAを選定し、前記選択したLBAの領域のデータを上記ディスク上の前記交替領域に書き込み(交替し)、さらに、前記ディスクの記憶領域のLBAにアドレスが連続するLBAを前記第2のLBAとし、該第2のLBAに対応する物理アドレスに、前記不良領域のデータを書き込み、前記データを書き込んだ領域の物理アドレスを、データを書き込むべき第1のLBAに対応付けることを特徴とする請求項1記載のディスク装置。
- 前記メモリ管理テーブルは、前記不揮発メモリのLBAに対応して交替ビットを有し、前記制御部は、前記第2のLBAに対応する物理アドレスに格納されていたデータの書き込みに伴い、前記第2のLBAに対応する前記交替ビットを立て、該交替ビットを参照して前記第2のLBAへのアクセスをディスク上の交替領域へのアクセスに変換することを特徴とする請求項2記載のディスク装置。
- 前記ディスクは、該ディスクに接続するホストシステムの起動プログラムを格納し、前記不揮発メモリは前記起動プログラムのコピーを予め格納し、前記メモリ管理テーブルは前記不揮発メモリのLBAに対応して前記不揮発メモリに格納されている前記起動プログラムへの、前記ホストシステムからのアクセス順序を有し、前記制御部は、前記不揮発メモリの前記第2のLBAとして、前記アクセス順序を参照して、前記不揮発メモリに格納されている前記起動プログラムのうちで最も遅いアクセス順序に対応するLBAを選定することを特徴とする請求項1記載のディスク装置。
- 前記メモリ管理テーブルは、前記不揮発メモリのLBAに対応して無効ビットを有し、前記制御部は、前記選定されたLBAに対応する前記無効ビットを立て、該無効ビットを参照して前記選定されたLBAの前記不揮発メモリへのアクセスを前記ディスクへのアクセスに変換することを特徴とする請求項4記載のディスク装置。
- 前記制御部は、前記不揮発メモリの前記第2のLBAとして、前記不揮発メモリの領域に予め設定された優先度を参照して、前記優先度の低い領域に含まれる領域に対応するLBAを選定することを特徴とする請求項1記載のディスク装置。
- 前記優先度はホストまたはユーザにより設定されることを特徴とする請求項6記載のディスク装置。
- 前記不揮発メモリに、前記ディスク上の領域の一部のデータを記憶するキャッシュ用領域とホストシステムからのライトデータを記憶するバッファ用領域とを設け、前記優先度は前記キャッシュ用領域を高、前記バッファ用領域を低とすることを特徴とする請求項6記載のディスク装置。
- 前記不揮発メモリに、ホストシステムからの指示がないと無効にできないデータを格納する第1の領域と、前記ホストシステムからの指示がなくても無効にできるデータを格納する第2の領域とを設け、前記第1の領域と前記第2の領域とを区別する情報を、前記メモリ管理テーブルは前記不揮発メモリのLBAに対応して有し、前記制御部は、前記不揮発メモリの前記第2のLBAとして、前記メモリ管理テーブルを参照して、前記第2の領域に含まれる領域に対応するLBAを選定することを特徴とする請求項1記載のディスク装置。
- 書き換え回数に制限のある不揮発メモリ、ディスク、及び前記不揮発メモリの論理アドレス(LBA:Logical Block Address)と物理アドレスとの対応関係を管理するメモリ管理テーブルを有するディスク装置の制御方法であって、前記不揮発メモリに交替領域がなく、前記不揮発メモリの論理アドレスに対応する前記ディスク上の領域に交替領域がある状態において、前記不揮発メモリにデータを書き込むべき第1のLBAに対応する物理アドレスの領域の不良発生に応答して、前記データを書き込むべき第1のLBAとはアドレスが異なる前記不揮発メモリの第2のLBAに対応する物理アドレスに前記データを書き込み、前記メモリ管理テーブルの前記データを書き込むべき第1のLBAに前記データを書き込んだ前記物理アドレスを対応付けることを特徴とするディスク装置の制御方法。
- 前記ディスクは前記不揮発メモリの論理アドレスに対応する領域に前記不揮発メモリの交替領域を有し、前記データを書き込むべき領域に不良領域が発生した場合には、不良領域の発生領域の場所にかかわらず、ディスク上の論理アドレス空間にアドレスが連続する、前記不揮発メモリ上のLBAを選定し、前記選択したLBAの領域のデータを上記ディスク上の前記交替領域に書き込み(交替し)、前記ディスクの記憶領域のLBAにアドレスが連続するLBAを前記第2のLBAとし、該第2のLBAに対応する物理アドレスに、前記不良領域のデータを書き込み、前記データを書き込んだ領域の物理アドレスを、データを書き込むべき第1のLBAに対応付けることを特徴とする請求項10記載のディスク装置の制御方法。
- 前記メモリ管理テーブルは、前記不揮発メモリのLBAに対応して交替ビットを有し、前記第2のLBAに対応する物理アドレスに格納されていたデータの書き込みに伴い、前記第2のLBAに対応する前記交替ビットを立て、該交替ビットを参照して前記不揮発メモリ上の第2のLBAへのアクセスをディスク上の交替領域へのアクセスに変換することを特徴とする請求項11記載のディスク装置の制御方法。
- 前記ディスクは、該ディスクに接続するホストシステムの起動プログラムを格納し、前記不揮発メモリは前記起動プログラムのコピーを予め格納し、前記メモリ管理テーブルは前記不揮発メモリのLBAに対応して前記不揮発メモリに格納されている前記起動プログラムへの、前記ホストシステムからのアクセス順序を有し、前記不揮発メモリの前記第2のLBAとして、前記アクセス順序を参照して、前記不揮発メモリに格納されている前記起動プログラムのうちで最も遅いアクセス順序に対応するLBAを選定することを特徴とする請求項10記載のディスク装置の制御方法。
- 前記メモリ管理テーブルは、前記不揮発メモリのLBAに対応して無効ビットを有し、前記選定されたLBAに対応する前記無効ビットを立て、該無効ビットを参照して前記選定されたLBAの前記不揮発メモリへのアクセスを前記ディスクへのアクセスに変換することを特徴とする請求項13記載のディスク装置の制御方法。
- 前記不揮発メモリの前記第2のLBAとして、前記不揮発メモリの領域に予め設定された優先度を参照して、前記優先度の低い領域に含まれる領域に対応するLBAを選定することを特徴とする請求項10記載のディスク装置の制御方法。
- 前記優先度はホストまたはユーザにより設定されることを特徴とする請求項15記載のディスク装置の制御方法。
- 前記不揮発メモリに、前記ディスク上の領域の一部のデータを記憶するキャッシュ用領域とホストシステムからのライトデータを記憶するバッファ用領域とを設け、前記優先度は前記キャッシュ用領域を高、前記バッファ用領域を低とすることを特徴とする請求項15記載のディスクディスク装置の制御方法。
- 前記不揮発メモリに、ホストシステムからの指示がないと無効にできないデータを格納する第1の領域と、前記ホストシステムからの指示がなくても無効にできるデータを格納する第2の領域とを設け、前記第1の領域と前記第2の領域とを区別する情報を、前記メモリ管理テーブルは前記不揮発メモリのLBAに対応して有し、前記不揮発メモリの前記第2のLBAとして、前記メモリ管理テーブルを参照して、前記第2の領域に含まれる領域に対応するLBAを選定することを特徴とする請求項10記載のディスク装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149037A JP5374075B2 (ja) | 2008-06-06 | 2008-06-06 | ディスク装置及びその制御方法 |
US12/479,460 US8117489B2 (en) | 2008-06-06 | 2009-06-05 | Disk drive and method for controlling the disk drive |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008149037A JP5374075B2 (ja) | 2008-06-06 | 2008-06-06 | ディスク装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009294982A JP2009294982A (ja) | 2009-12-17 |
JP5374075B2 true JP5374075B2 (ja) | 2013-12-25 |
Family
ID=41401394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008149037A Expired - Fee Related JP5374075B2 (ja) | 2008-06-06 | 2008-06-06 | ディスク装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8117489B2 (ja) |
JP (1) | JP5374075B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8495400B2 (en) * | 2008-09-30 | 2013-07-23 | Seagate Technology Llc | Energy-efficient transitioning among device operating modes |
KR101090394B1 (ko) * | 2009-12-24 | 2011-12-07 | 주식회사 하이닉스반도체 | 예비 영역을 유동적으로 관리하는 반도체 스토리지 시스템 및 그 제어 방법 |
JP5093294B2 (ja) * | 2010-05-14 | 2012-12-12 | Tdk株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
US9146875B1 (en) * | 2010-08-09 | 2015-09-29 | Western Digital Technologies, Inc. | Hybrid drive converting non-volatile semiconductor memory to read only based on life remaining |
KR20130049332A (ko) * | 2011-11-04 | 2013-05-14 | 삼성전자주식회사 | 메모리 시스템 및 그것의 동작 방법 |
US8869001B1 (en) | 2012-06-27 | 2014-10-21 | Amazon Technologies, Inc. | Layered redundancy encoding schemes for data storage |
US8850288B1 (en) | 2012-06-27 | 2014-09-30 | Amazon Technologies, Inc. | Throughput-sensitive redundancy encoding schemes for data storage |
US9110797B1 (en) * | 2012-06-27 | 2015-08-18 | Amazon Technologies, Inc. | Correlated failure zones for data storage |
US20140237164A1 (en) * | 2013-02-19 | 2014-08-21 | Kabushiki Kaisha Toshiba | Hybrid drive that implements a deferred trim list |
CN108121664A (zh) * | 2016-11-28 | 2018-06-05 | 慧荣科技股份有限公司 | 数据储存装置以及其操作方法 |
TWI691839B (zh) * | 2016-11-28 | 2020-04-21 | 慧榮科技股份有限公司 | 資料管理方法 |
JP2023125196A (ja) * | 2022-02-28 | 2023-09-07 | 株式会社東芝 | データ記録装置、および、データ記録方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW261687B (ja) | 1991-11-26 | 1995-11-01 | Hitachi Seisakusyo Kk | |
US7281160B2 (en) * | 2003-02-10 | 2007-10-09 | Netezza Corporation | Rapid regeneration of failed disk sector in a distributed database system |
JP3912355B2 (ja) * | 2003-10-14 | 2007-05-09 | ソニー株式会社 | データ管理装置、データ管理方法、不揮発性メモリ、不揮発性メモリを有する記憶装置及びデータ処理システム |
JP2005122529A (ja) | 2003-10-17 | 2005-05-12 | Matsushita Electric Ind Co Ltd | 半導体メモリ装置 |
JP4722839B2 (ja) * | 2004-05-19 | 2011-07-13 | パナソニック株式会社 | メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 |
JP2006018893A (ja) | 2004-06-30 | 2006-01-19 | Sony Corp | 半導体記憶装置及びそのデータ移動方法 |
US7681004B2 (en) * | 2005-06-13 | 2010-03-16 | Addmm, Llc | Advanced dynamic disk memory module |
KR100744122B1 (ko) | 2006-01-12 | 2007-08-01 | 삼성전자주식회사 | 하이브리드 하드디스크 드라이브의 제어 방법, 이에 적합한기록 매체 그리고 이에 적합한 장치 |
JP2007293987A (ja) * | 2006-04-24 | 2007-11-08 | Toshiba Corp | 情報記録装置及びその制御方法 |
JP4513786B2 (ja) * | 2006-06-28 | 2010-07-28 | Tdk株式会社 | メモリコントローラ、メモリシステム及びメモリ制御方法 |
KR100855467B1 (ko) * | 2006-09-27 | 2008-09-01 | 삼성전자주식회사 | 이종 셀 타입을 지원하는 비휘발성 메모리를 위한 맵핑장치 및 방법 |
US20090157940A1 (en) * | 2007-12-15 | 2009-06-18 | Hitachi Global Storage Technologies Netherlands, B.V. | Techniques For Storing Data In Multiple Different Data Storage Media |
-
2008
- 2008-06-06 JP JP2008149037A patent/JP5374075B2/ja not_active Expired - Fee Related
-
2009
- 2009-06-05 US US12/479,460 patent/US8117489B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8117489B2 (en) | 2012-02-14 |
US20090307525A1 (en) | 2009-12-10 |
JP2009294982A (ja) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5374075B2 (ja) | ディスク装置及びその制御方法 | |
US9026764B2 (en) | Memory system performing wear leveling based on deletion request | |
JP4844639B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
TWI457756B (zh) | 記憶體系統及其操作方法 | |
US8103820B2 (en) | Wear leveling method and controller using the same | |
JP4768504B2 (ja) | 不揮発性フラッシュメモリを用いる記憶装置 | |
US8316257B2 (en) | NAND power fail recovery | |
JP5612514B2 (ja) | 不揮発性メモリコントローラ及び不揮発性記憶装置 | |
JP4836647B2 (ja) | 不揮発性キャッシュメモリを用いる記憶装置とその制御方法 | |
US20070094445A1 (en) | Method to enable fast disk caching and efficient operations on solid state disks | |
JP2009181314A (ja) | 情報記録装置およびその制御方法 | |
WO2011068109A1 (ja) | 記憶装置、およびメモリコントローラ | |
JP2005301591A (ja) | 不揮発性メモリを備えた装置及びメモリコントロ−ラ | |
JP2012123499A (ja) | メモリシステム | |
TW201011767A (en) | NAND error management | |
JP2008009874A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US10635581B2 (en) | Hybrid drive garbage collection | |
JP2013174975A (ja) | メモリシステムとそのデータ書き込み方法 | |
JP2004303238A (ja) | フラッシュメモリアクセス装置及び方法 | |
US20150205538A1 (en) | Storage apparatus and method for selecting storage area where data is written | |
CN112306401A (zh) | 存储装置和数据存储方法 | |
JP4829202B2 (ja) | 記憶装置及びメモリ制御方法 | |
JP2009122826A (ja) | 半導体記憶装置、半導体記憶装置の制御方法および制御プログラム | |
JP4292225B2 (ja) | 情報記録装置および情報記録方法 | |
US20110087828A1 (en) | Method for enhancing performance of accessing a flash memory, and associated memory device and controller thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5374075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |