JP5373853B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5373853B2
JP5373853B2 JP2011120851A JP2011120851A JP5373853B2 JP 5373853 B2 JP5373853 B2 JP 5373853B2 JP 2011120851 A JP2011120851 A JP 2011120851A JP 2011120851 A JP2011120851 A JP 2011120851A JP 5373853 B2 JP5373853 B2 JP 5373853B2
Authority
JP
Japan
Prior art keywords
film
dielectric film
semiconductor device
gas cluster
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011120851A
Other languages
English (en)
Other versions
JP2012248759A (ja
Inventor
浩二 秋山
裕和 東島
義嗣 田中
泰志 赤坂
幸司 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011120851A priority Critical patent/JP5373853B2/ja
Priority to US13/473,817 priority patent/US8741786B2/en
Priority to TW101119043A priority patent/TWI462176B/zh
Publication of JP2012248759A publication Critical patent/JP2012248759A/ja
Application granted granted Critical
Publication of JP5373853B2 publication Critical patent/JP5373853B2/ja
Priority to KR1020140033873A priority patent/KR101816960B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置の製造方法に関する。
従来より、半導体装置におけるトランジスタのゲート絶縁膜等として、酸化シリコン膜が用いられている。酸化シリコン膜は、耐圧が高く及びリーク電流が低いため、絶縁膜としては極めて優れた材料であるものの、比誘電率が低いため、半導体装置を小型化及び高集積化する際の障壁となっていた。
近年、より一層の半導体装置の高集積化の要求に伴い、トランジスタのゲート絶縁膜等に酸化シリコン膜よりも比誘電率の高い誘電体により構成されるいわゆるHigh-k膜を用いることが検討されている。
このようなHigh-k膜は、ＣＶＤ（Chemical Vapor Deposition）法又はＡＬＤ（Atomic Layer Deposition）法により形成されるが、成膜されたHigh-k膜の不純物元素を低減させるために成膜後の熱処理が行われる。
しかしながら、熱処理後のHigh-k膜は多結晶化してしまうため、リーク電流が増加するという問題点を有していた。
特公平３−６７３４６号公報
このため、熱処理工程における多結晶化を抑制し、High-k膜のリーク電流を抑制する方法として、酸化シリコンや酸化アルミニウムの材料を添加する方法等がある。
しかしながら、酸化シリコンや酸化アルミニウム等のHigh-k膜に対し結晶化を遅延させる材料は一般的に比誘電率が低く、これらの材料をHigh-k膜を構成する材料に添加すると誘電率が低下してしまい、トランジスタにおけるゲート絶縁膜等に誘電体膜であるHigh-k膜を用いたことの意義が薄れてしまう。
よって、ゲート絶縁膜等としてHigh-k膜を用いた場合においては、誘電率を低下させることなく、リーク電流が低く抑えることのできる誘電体膜の形成方法及びこの誘電体膜を用いた半導体装置の製造方法が望まれている。
本発明は、半導体基板上に誘電体膜を形成する成膜工程と、前記誘電体膜を熱処理する熱処理工程と、前記熱処理後の誘電体膜にイオン化したガスクラスターを照射する照射工程と、を有することを特徴とする。
また、本発明は、前記熱処理により、前記誘電体膜の膜質を改質するものであって、前記イオン化したガスクラスターを照射することにより、前記誘電体膜における表面の膜質を更に改質するものであることを特徴とする。
また、前記イオン化したガスクラスターを照射することにより、前記誘電体膜における表面の膜質は、前記熱処理前の状態に近い状態に改質されるものであることを特徴とする。
また、前記熱処理により、前記誘電体膜の膜質を改質するものであって、前記イオン化したガスクラスターを照射することにより、前記誘電体膜の表面よりの厚さが２ｎｍ以下の領域の膜質を更に改質するものであることを特徴とする。
また、前記イオン化したガスクラスターを照射することにより、前記誘電体膜の表面よりの厚さが２ｎｍ以下の領域の膜質は、前記熱処理前の状態に近い状態に改質されるものであることを特徴とする。
また、前記熱処理は、前記誘電体膜を多結晶化するものであることを特徴とする。
また、本発明は、前記誘電体膜を構成する材料は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、Ｙ２Ｏ３のうちから選ばれる１または２以上のものを含む材料であることを特徴とする。
また、本発明は、前記ガスクラスターは、酸素又は窒素のガスクラスターを含むものであることを特徴とする。
前記ガスクラスターを構成する原子の数の平均は、１０００以上であることを特徴とする。
また、本発明は、前記誘電体膜は、ＣＶＤ法又はＡＬＤ法により成膜することにより形成されるものであることを特徴とする。
本発明によれば、誘電率を低下させることなく、リーク電流の低い誘電体膜を形成することができ、歩留まりの高い高集積化された半導体装置の製造方法を提供することができる。
本実施の形態における誘電体膜の形成方法のフローチャート 本実施の形態において用いられるガスクラスター照射装置の構造図 誘電体膜におけるＥＯＴ特性図 誘電体膜におけるリーク電流特性図 誘電体膜における膜密度を示す図 誘電体膜におけるＤＨＦによるエッチング特性図 本実施の形態における半導体装置の製造方法の説明図
本発明を実施するための形態について、以下に説明する。
（誘電体膜の形成方法）
図１に基づき本実施の形態における誘電体膜であるHigh-k膜の形成方法について説明する。
最初に、ステップ１０２（Ｓ１０２）に示すように、シリコン等の半導体基板上に誘電体膜の成膜を行う。誘電体膜を構成する材料としては、ＨｆＯ２（酸化ハフニウム）、ＺｒＯ２（酸化ジルコニウム）、Ａｌ２Ｏ３（酸化アルミニウム）、Ｔａ２Ｏ５（五酸化タンタル）、ＴｉＯ２（酸化チタン）、Ｙ２Ｏ３（酸化イットリウム）等の希土類酸化物等及びこれらの混合物、及びこれらにシリコンを添加したもの、更にこれらを窒化処理したもの等が挙げられる。誘電体膜の成膜方法としては、ＣＶＤ法またはＡＬＤ法等が挙げられる。
次に、ステップ１０４（Ｓ１０４）に示すように、熱処理を行う。この際の熱処理温度は約８５０℃であり、一般的に誘電体膜は多結晶化する。リーク電流は誘電体膜が多結晶化することにより増加するものと考えられる。即ち、結晶粒界を介してリーク電流が流れるようになるため、熱処理によりリーク電流が増加するものと考えられる。
次に、ステップ１０６（Ｓ１０６）に示すように、イオン化したガスクラスターを照射する。このイオン化したガスクラスターは、例えば、数１００から数１０００の原子がクラスターとなったものである。ガスクラスターを構成する原子としては、酸素又は窒素等が挙げられる。
次に、イオン化したガスクラスターの照射に用いられるガスクラスター照射装置について説明する。
図２に、本実施の形態で用いられるクラスターイオン照射装置を示す。このクラスターイオン照射装置は、ガスクラスターを生成するノズル部１１、イオン化電極１２、加速電極１３、クラスター選別部１４を有している。
ノズル部１１では、圧縮されたガスによりガスクラスターが生成される。具体的には、高圧状態でノズル部１１に供給されたガスが、ノズル部１１より噴出することにより、ガスクラスターが生成される。この際に用いられるガスは、酸素等のガスであり、常温で気体状態を示すものが好ましい。
イオン化電極１２では、生成されたガスクラスターをイオン化する。これにより、生成されたガスクラスターがイオン化される。
次に、加速電極１３によりイオン化したガスクラスターが加速される。この際、ガスクラスターは、ガスクラスターを構成する原子の数の平方根、即ち、質量の平方根に反比例する速度で加速される。また、イオン化されている価数の平方根に比例する速度で加速される。
次に、クラスター選別部１４においてガスクラスターがイオン化されている価数や質量に応じて選別される。具体的には、クラスター選別部１４は、電界又は磁界を印加することによりクラスターにはならなかったモノマーイオン等を除去する。
この後、イオン化されたガスクラスター１５を誘電体膜に照射する。
（誘電体膜の特性）
次に、本実施の形態において形成した誘電体膜の特性について説明する。ここで用いた誘電体膜の材料は酸化アルミニウムであり、成膜方法はＣＶＤ法により行った。尚、サンプルＡはステップ１０２における成膜を行った後の状態のもの、サンプルＢはステップ１０４における熱処理を行った後の状態のもの、サンプルＣはステップ１０６におけるクラスターイオンを照射した後のものであり、本実施の形態における誘電体膜である。
図３に、サンプルＡにより規格化されたＥＯＴ（等価酸化膜厚）を示す。熱処理を行う前の状態のものであるサンプルＡに対し、熱処理を行った後のものであるサンプルＢ及びサンプルＣは、誘電率が増加しＥＯＴが低下している。このように、熱処理を行うことにより誘電率を高くすることができる。また、サンプルＢとサンプルＣとにおけるＥＯＴは殆ど変わらないため、誘電体膜にガスクラスターを照射することにより、ＥＯＴが変化することはないものと考えられる。
図４に、サンプルＡにより規格化されたリーク電流を示す。サンプルＢに示されるように、熱処理を行うことによりリーク電流は増加する。これは、前述したように、熱処理を行うことにより誘電体膜が多結晶化し、結晶粒界を流れるリーク電流が増加することによるものと考えられる。一方、サンプルＣに示されるように、熱処理の行われた誘電体膜にイオン化したガスクラスターを照射することにより、リーク電流が低下する。これは、ガスクラスターの照射により誘電体膜の表面が改質されることによるものと考えられる。即ち、イオン化したガスクラスターは誘電体膜の表面にのみに大きな影響を与えることから、誘電体膜にイオン化したガスクラスターを照射した場合、誘電体膜の表面のみが改質、例えば、アモルファス状態等になっているものと推認される。
図５に、サンプルＡにより規格化された膜密度を示す。サンプルＢに示されるように、熱処理を行うことにより膜密度が増加する。これは熱処理を行うことにより誘電体膜が多結晶化し、膜密度が高くなるものと考えられる。また、サンプルＢとサンプルＣにおける膜密度は、殆ど変化していない。よって、イオン化したガスクラスターを照射した場合においては、膜密度は殆ど変化しない。
図６に、ＤＨＦ（希フッ酸）によりエッチングを行った結果を示す。サンプルＡは、誘電体膜が多結晶化していないため、ＤＨＦによるエッチングレートは高い。一方、サンプルＢは、誘電体膜が熱処理により多結晶化しているため、ＤＨＦにより殆どエッチングされない。また、サンプルＣは、ＤＨＦにより誘電体膜の表面の１〜２ｎｍエッチングされるものの、その後は殆どエッチングされない。
以上より、本実施の形態により形成された誘電体膜、即ち、サンプルＣの誘電体膜は、表面から１〜２ｎｍの厚さの領域が熱処理前の状態に近い状態に改質されており、内部の多結晶化した状態とは異なる状態となっているものと考えられる。これにより、低いリーク電流で高い誘電率の誘電体膜を得ることができる。
尚、本実施の形態における表面の改質される深さに関しては、イオン化したガスクラスターの条件を調節することにより調整可能である。
また、上述した誘電体膜の特性については、Ａｌ２Ｏ３について示したが、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、ＴｉＯ２、Ｙ２Ｏ３等の希土類酸化物等を含む材料についても同様の傾向にある。
また、本実施の形態では、イオン化したガスクラスターとしては、酸素のイオン化したガスクラスターを用いたが、窒素のイオン化したガスクラスターを用いた場合も同様であるものと考えられる。尚、アルゴンのイオン化したガスクラスターを用いた場合では、リーク電流が増加することが確認されており、イオン化したガスクラスターとして用いるガスは酸素又は窒素が好ましい。
また、原子がイオン化されたモノマーイオンを誘電体膜に照射した場合では、モノマーイオンは誘電体膜全体及び誘電体膜を通り抜け基板にも影響を与えてしまい、誘電体膜の表面のみを改質することができない。しかしながら、イオン化されたガスクラスターを誘電体膜に照射した場合では、誘電体膜の表面１〜２ｎｍ程度を改質することが可能である。これは、イオン化されたガスクラスターを照射した場合における超低エネルギー照射効果によるものであり、ガスクラスター状態となることにより、誘電体層の表面のみを改質することが可能となるのである。このような効果を得るためには、ガスクラスターを構成する原子の数の平均は、好ましくは１０００個以上である。
尚、膜中に元素を導入する類似の方法としては、イオン注入法が代表的である。しかし、原子または分子がイオン化されたイオンを膜に注入する方法では、薄いhigh-k膜のみを改質することが非常に困難であり、high-k膜を通り抜け基板にも影響を与えてしまう。
よって、膜を改質するには、１×１０２１〜１×１０２２ｃｍ−３程度の密度に原子を注入することが必要であるが、一方で、膜と接するSi基板に注入される原子は１×１０１８ｃｍ−３台を超えるとＳｉ基板自体を酸化するなどの弊害が出てくる。イオン注入では、膜を改質し、Ｓｉ基板を酸化しないという両方の条件を満たすようなプロファイルを得ることが非常に困難である。また、本発明のように、結晶化した膜を注入の対象にする場合には、結晶の特定の方位に対して、一定数のイオンが散乱を受けずに透過してしまうチャネリングと呼ばれる現象が起こるため、膜の深い位置までイオンが到達する確率が高くなる。
一方で、ガスクラスター注入ではイオン注入と不純物導入の原理が異なるためこのような条件を満たすプロファイルを得ることが可能である。数１０００個程度の原子数を持つガスクラスターが注入の対象物に衝突すると、瞬間的に衝突が起きた近傍で高温高圧領域が形成される。これで、対象物が瞬間的に溶融し、溶融した部分に注入したい原子が浸透する。不純物深さはこの溶融する深さで決定され、不純物のプロファイルは非常に急峻になる。また、ガスクラスターの衝突過程では、照射される表面近傍で他耐衝突が生じるため、上述のチャネリングは発生しない。また、上記の溶融により、対象膜の結晶構造が崩れる効果もあり、チャネリングは発生しない。また、クラスターの平均的な値は、上述のように数１０００個以上にすることができ、原子１個当たりのエネルギーは、イオン注入の場合に比べ非常に低くすることができる。これらの効果に関しては、「クラスターイオンビーム基礎と応用」山田公編著、日刊工業新聞社、ISBN4-526-05765-7、p.146-147等に記述されている。
（半導体装置の製造方法）
次に、図７に基づき本実施の形態における半導体装置の製造方法について説明する。
最初に、図７（ａ）に示すように、シリコン基板２１上にＣＶＤ法により誘電体膜であるＨｆＯ２膜２２を形成し、その後、熱処理を行い、イオン化したガスクラスター２５の照射を行う。
次に、図７（ｂ）に示すように、ＨｆＯ２膜２２上にポリシリコン等からなる電極膜２３を形成する。
次に、図７（ｃ）に示すように、ゲート電極及びゲート絶縁膜が形成される領域を除き、ＨｆＯ２膜２２及び電極膜２３をエッチングにより除去する。このエッチングにより、残存するＨｆＯ２膜２２によりゲート絶縁膜２２ａが形成され、残存する電極膜２３によりゲート電極２３ａが形成される。
次に、図７（ｄ）に示すように、ゲート電極及びゲート絶縁膜が形成される領域以外のシリコン基板２１の表面に不純物イオンのイオン注入を行い、不純物イオンが高濃度に含まれる高濃度領域２４を形成する。この後、高濃度領域２４に接続される不図示のドレイン電極及びソース電極を形成することにより、電界効果型トランジスタが形成される。
これにより、誘電率が高く、リーク電流の低い誘電体膜により構成される電界効果型トランジスタを形成することができる。本実施の形態では、このような電界効果型トランジスタを複数有する半導体装置を高集積化させることができ、また、高い歩留まりで製造することができる。
尚、上記説明では、半導体装置として電界効果型トランジスタの製造方法について説明したが、他の電子部材、例えば、コンデンサー等を形成する場合においても、本実施の形態における誘電体膜の形成方法を用いることが可能である。
以上、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。
１１ ノズル部
１２ イオン化電極
１３ 加速電極
１４ クラスター選別部
１５ ガスクラスター
２１ シリコン基板
２２ 誘電体膜
２２ａ ゲート絶縁膜
２３ 電極膜
２３ａ ゲート電極
２４ 高濃度領域
２５ ガスクラスター

Claims (10)

  1. 半導体基板上に誘電体膜を形成する成膜工程と、
    前記誘電体膜を熱処理する熱処理工程と、
    前記熱処理後の誘電体膜にイオン化したガスクラスターを照射する照射工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記熱処理により、前記誘電体膜の膜質を改質するものであって、
    前記イオン化したガスクラスターを照射することにより、前記誘電体膜における表面の膜質を更に改質するものであることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記イオン化したガスクラスターを照射することにより、前記誘電体膜における表面の膜質は、前記熱処理前の状態に近い状態に改質されるものであることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記熱処理により、前記誘電体膜の膜質を改質するものであって、
    前記イオン化したガスクラスターを照射することにより、前記誘電体膜の表面よりの厚さが２ｎｍ以下の領域の膜質を更に改質するものであることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記イオン化したガスクラスターを照射することにより、前記誘電体膜の表面よりの厚さが２ｎｍ以下の領域の膜質は、前記熱処理前の状態に近い状態に改質されるものであることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記熱処理は、前記誘電体膜を多結晶化するものであることを特徴とする請求項２から５のいずれかに記載の半導体装置の製造方法。
  7. 前記誘電体膜を構成する材料は、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、Ｙ２Ｏ３のうちから選ばれる１または２以上のものを含む材料であることを特徴とする請求項１から６のいずれかに記載の半導体装置の製造方法。
  8. 前記ガスクラスターは、酸素又は窒素のガスクラスターを含むものであることを特徴とする請求項１から７のいずれかに記載の半導体装置の製造方法。
  9. 前記ガスクラスターを構成する原子の数の平均は、１０００以上であることを特徴とする請求項１から８のいずれかに記載の半導体装置の製造方法。
  10. 前記誘電体膜は、ＣＶＤ法又はＡＬＤ法により成膜することにより形成されるものであることを特徴とする１から９のいずれかに記載の半導体装置の製造方法。
JP2011120851A 2011-05-30 2011-05-30 半導体装置の製造方法 Active JP5373853B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011120851A JP5373853B2 (ja) 2011-05-30 2011-05-30 半導体装置の製造方法
US13/473,817 US8741786B2 (en) 2011-05-30 2012-05-17 Fabrication method of semiconductor device
TW101119043A TWI462176B (zh) 2011-05-30 2012-05-29 Manufacturing method of semiconductor device
KR1020140033873A KR101816960B1 (ko) 2011-05-30 2014-03-24 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011120851A JP5373853B2 (ja) 2011-05-30 2011-05-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012248759A JP2012248759A (ja) 2012-12-13
JP5373853B2 true JP5373853B2 (ja) 2013-12-18

Family

ID=47262008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011120851A Active JP5373853B2 (ja) 2011-05-30 2011-05-30 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8741786B2 (ja)
JP (1) JP5373853B2 (ja)
KR (1) KR101816960B1 (ja)
TW (1) TWI462176B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5801676B2 (ja) * 2011-10-04 2015-10-28 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0367346A (ja) 1989-08-04 1991-03-22 Fujitsu Ltd アドレス制御回路
US20080017936A1 (en) * 2006-06-29 2008-01-24 International Business Machines Corporation Semiconductor device structures (gate stacks) with charge compositions
JP2010070788A (ja) * 2008-09-17 2010-04-02 Tokyo Electron Ltd 基板処理方法
JP2010165705A (ja) * 2009-01-13 2010-07-29 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US7982196B2 (en) * 2009-03-31 2011-07-19 Tel Epion Inc. Method for modifying a material layer using gas cluster ion beam processing

Also Published As

Publication number Publication date
KR101816960B1 (ko) 2018-01-09
US20120309207A1 (en) 2012-12-06
JP2012248759A (ja) 2012-12-13
TW201312654A (zh) 2013-03-16
TWI462176B (zh) 2014-11-21
US8741786B2 (en) 2014-06-03
KR20140046429A (ko) 2014-04-18

Similar Documents

Publication Publication Date Title
WO2014160460A1 (en) Atomic layer deposition of reduced-leakage post-transition metal oxide films
TWI261879B (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
JP3746478B2 (ja) 半導体装置の製造方法
JP2009158782A (ja) 絶縁膜の形成方法
JP2006344837A (ja) 半導体装置及びその製造方法
US20160181109A1 (en) Semiconductor device manufacturing method
TWI508189B (zh) 閘極堆疊形成期間於高介電閘極介電層中鈍化點缺陷
KR100844957B1 (ko) 플라즈마 도핑 방법 및 이를 이용한 반도체 소자의 제조방법
JP5373853B2 (ja) 半導体装置の製造方法
JP2004266263A (ja) 半導体装置の製造方法
US8759182B2 (en) Manufacturing method for semiconductor device
JP2010070788A (ja) 基板処理方法
KR20120134011A (ko) 반도체 장치의 제조 방법
JP2006019615A (ja) 半導体装置及びその製造方法
JP2005079563A (ja) 電子デバイスの製造方法
KR20080029607A (ko) 반도체 소자의 산화막을 질화처리하는 방법 및 이를 이용한게이트 절연막 형성방법
JP2002343965A (ja) Ｍｉｓ型半導体装置及びその製造方法
KR101078716B1 (ko) 반도체 소자의 게이트 형성방법
KR20020028476A (ko) 고유전 게이트 절연막을 갖는 피모스 소자의 제조방법
JP2007194645A (ja) 半導体装置の製造方法
KR20080002012A (ko) 플래시 메모리 소자의 제조방법
KR20060011394A (ko) 반도체 소자 및 그의 제조 방법
KR20020049196A (ko) 게이트 절연막용 금속 실리케이트막 형성방법
JP2012227189A (ja) 半導体装置の製造方法および半導体装置
KR20090021067A (ko) 결정질 알루미늄 산화물층의 에너지 밴드 갭을 높이는 방법및 에너지 밴드 갭이 높은 결정질 알루미늄 산화물층을포함하는 전하 트랩 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130919

R150 Certificate of patent or registration of utility model

Ref document number: 5373853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250