JP5373753B2 - 複数の認証済みコードモジュールを利用するプロセッサ、方法、及びシステム - Google Patents
複数の認証済みコードモジュールを利用するプロセッサ、方法、及びシステム Download PDFInfo
- Publication number
- JP5373753B2 JP5373753B2 JP2010277703A JP2010277703A JP5373753B2 JP 5373753 B2 JP5373753 B2 JP 5373753B2 JP 2010277703 A JP2010277703 A JP 2010277703A JP 2010277703 A JP2010277703 A JP 2010277703A JP 5373753 B2 JP5373753 B2 JP 5373753B2
- Authority
- JP
- Japan
- Prior art keywords
- master
- processor
- authenticated code
- code module
- header
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
- G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
- G06F21/572—Secure firmware programming, e.g. of basic input output system [BIOS]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2149—Restricted operating environment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F2221/2153—Using hardware token as a secondary aspect
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
Description
Claims (16)
- セキュアなエントリ命令を復号するデコーダと、
前記セキュアなエントリ命令が復号されると、
1以上のプロセッサのための1以上の認証済みコードモジュール、及び、前記認証済みコードモジュールと前記認証済みコードモジュールを実行するプロセッサとの対応関係を示すエントリを有する整合テーブル、並びに、マスタハッシュを含むマスタヘッダ、を有するマスタ認証済みコードモジュール中における整合テーブルから、自身のプロセッサに対応するエントリを見つけ、前記マスタ認証済みコードモジュールから前記マスタヘッダおよび見つけた前記エントリに示される個々の認証済みコードモジュールを読み出す制御論理と、
を備え、
前記認証済みコードモジュールの各々は対応するハッシュと、コード及びデータとを含み、前記マスタハッシュは、前記整合テーブル、及び、前記複数の認証済みコードモジュールの複数の前記対応するハッシュに基づいて生成される、
プロセッサ。 - セキュアなモードに構成されるキャッシュをさらに備え、
前記制御論理は、前記マスタヘッダおよび前記個々の認証済みコードモジュールを、前記セキュアなモードに構成された前記キャッシュへと読み込む請求項1に記載のプロセッサ。 - 前記制御論理はさらに、前記マスタヘッダおよび前記個々の認証済みコードモジュールを前記キャッシュ内で認証する請求項2に記載のプロセッサ。
- 前記制御論理はさらに、前記マスタヘッダおよび前記個々の認証済みコードモジュールを認証した後で、前記マスタハッシュをトークンに送信する請求項3に記載のプロセッサ。
- 第1のプロセッサにより、
1以上のプロセッサのための1以上の認証済みコードモジュール、及び、認証済みコードモジュールと前記認証済みコードモジュールを実行するプロセッサとの対応関係を示すエントリを有する整合テーブル、並びに、マスタハッシュを含むマスタヘッダ、を有するマスタ認証済みコードモジュール中における整合テーブルから、前記第1のプロセッサに対応する第1のエントリを見つける段階と、
前記第1のプロセッサにより、前記マスタヘッダを、前記マスタ認証済みコードモジュールから第1のセキュアなメモリにロードする段階と、
前記第1のプロセッサにより、見つけた前記エントリに示される前記第1のプロセッサの第1の個々の認証済みコードモジュールを、マスタコードモジュールから前記第1のセキュアなメモリにロードする段階と
を備え、
前記認証済みコードモジュールの各々は対応するハッシュと、コード及びデータとを含み、前記マスタハッシュは、前記整合テーブル、及び、前記複数の認証済みコードモジュールの複数の前記対応するハッシュに基づいて生成される、
方法。 - 前記第1のプロセッサにより、セキュアなエントリ命令を受信する段階をさらに備え、
前記第1のエントリを見つける段階、前記マスタヘッダをロードする段階、および前記第1の個々の認証済みコードモジュールをロードする段階は、前記セキュアなエントリ命令を発行する段階が行われると行われる請求項5に記載の方法。 - 前記第1のセキュアなメモリは、前記第1のプロセッサのキャッシュメモリである請求項5又は6に記載の方法。
- 前記第1のプロセッサにより、前記マスタヘッダおよび前記第1の個々の認証済みコードモジュールを前記第1のセキュアなメモリ内で認証する段階をさらに備える請求項5から7のいずれか1項に記載の方法。
- 前記第1のプロセッサにより、前記マスタヘッダおよび前記第1の個々の認証済みコードモジュールを認証する段階の後で、前記マスタハッシュをトークンに送信する段階をさらに備える請求項8に記載の方法。
- 第2のプロセッサにより、前記マスタ認証済みコードモジュールの前記整合テーブルから、前記第2のプロセッサに対応する第2のエントリを見つける段階と、
前記第2のプロセッサにより、前記マスタヘッダを、前記マスタ認証済みコードモジュールから第2のセキュアなメモリにロードする段階と、
前記第2のプロセッサにより、前記第2のプロセッサの第2の個々の認証済みコードモジュールを、前記マスタコードモジュールから前記第2のセキュアなメモリにロードする段階とをさらに備える請求項5から9のいずれか1項に記載の方法。 - 前記第2のセキュアなメモリは、前記第2のプロセッサのキャッシュメモリである請求項10に記載の方法。
- 前記第2のプロセッサにより、前記マスタヘッダおよび前記第2の個々の認証済みコードモジュールを前記第2のセキュアなメモリ内で認証する段階をさらに備える請求項10又は11に記載の方法。
- 第1のプロセッサと第2のプロセッサとを備えるシステムであって、
前記第1のプロセッサは、
セキュアなエントリ命令を復号するデコーダと、
セキュアなエントリメッセージを送信するメッセージング論理と、
前記セキュアなエントリ命令が復号されると、
1以上のプロセッサのための1以上の認証済みコードモジュール、及び、認証済みコードモジュールと前記認証済みコードモジュールを実行するプロセッサとの対応関係を示すエントリを有する整合テーブル、並びに、マスタハッシュを含むマスタヘッダ、を有するマスタ認証済みコードモジュール中における整合テーブルから、前記第1のプロセッサに対応する第1のエントリを見つけ、前記マスタ認証済みコードモジュールから前記マスタヘッダおよび見つけた前記第1のエントリに示される第1の個々の認証済みコードモジュールを読み出す第1の制御論理とを有し、
前記第2のプロセッサは、
前記セキュアなエントリメッセージを受信するメッセージング論理と、
前記セキュアなエントリメッセージが受信されると、前記マスタ認証済みコードモジュールの前記整合テーブルから、前記第2のプロセッサに対応する第2のエントリを見つけ、前記マスタ認証済みコードモジュールから前記マスタヘッダおよび見つけた前記第2のエントリに示される第2の個々の認証済みコードモジュールを読み出す第2の制御論理とを有し、
前記認証済みコードモジュールの各々は対応するハッシュと、コード及びデータとを含み、前記マスタハッシュは、前記整合テーブル及び前記複数の認証済みコードモジュールの複数の前記対応するハッシュに基づいて生成される、
システム。 - 前記マスタ認証済みコードモジュールを格納する不揮発性格納装置をさらに備える請求項13に記載のシステム。
- 前記マスタ認証済みコードモジュールが前記不揮発性格納装置からロードされるシステムメモリをさらに備える請求項14に記載のシステム。
- 前記マスタヘッダおよび前記第1の個々の認証済みコードモジュールを前記第1のプロセッサのセキュアなメモリ内で認証した後で、前記マスタ認証済みコードモジュールのマスタハッシュをロードするトークンをさらに備える請求項15に記載のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/650,579 | 2009-12-31 | ||
US12/650,579 US9202015B2 (en) | 2009-12-31 | 2009-12-31 | Entering a secured computing environment using multiple authenticated code modules |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013194105A Division JP5752767B2 (ja) | 2009-12-31 | 2013-09-19 | 複数の認証済みコードモジュールを利用するプロセッサ、方法、及びシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011141870A JP2011141870A (ja) | 2011-07-21 |
JP5373753B2 true JP5373753B2 (ja) | 2013-12-18 |
Family
ID=44188915
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010277703A Expired - Fee Related JP5373753B2 (ja) | 2009-12-31 | 2010-12-14 | 複数の認証済みコードモジュールを利用するプロセッサ、方法、及びシステム |
JP2013194105A Expired - Fee Related JP5752767B2 (ja) | 2009-12-31 | 2013-09-19 | 複数の認証済みコードモジュールを利用するプロセッサ、方法、及びシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013194105A Expired - Fee Related JP5752767B2 (ja) | 2009-12-31 | 2013-09-19 | 複数の認証済みコードモジュールを利用するプロセッサ、方法、及びシステム |
Country Status (6)
Country | Link |
---|---|
US (2) | US9202015B2 (ja) |
JP (2) | JP5373753B2 (ja) |
CN (1) | CN102122327B (ja) |
BR (1) | BRPI1005586A2 (ja) |
DE (1) | DE102010054614A1 (ja) |
TW (1) | TWI582632B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9202015B2 (en) * | 2009-12-31 | 2015-12-01 | Intel Corporation | Entering a secured computing environment using multiple authenticated code modules |
WO2012023050A2 (en) | 2010-08-20 | 2012-02-23 | Overtis Group Limited | Secure cloud computing system and method |
WO2013089739A1 (en) | 2011-12-15 | 2013-06-20 | Intel Corporation | Secure debug trace messages for production authenticated code modules |
US9930066B2 (en) | 2013-02-12 | 2018-03-27 | Nicira, Inc. | Infrastructure level LAN security |
US20150082006A1 (en) * | 2013-09-06 | 2015-03-19 | Futurewei Technologies, Inc. | System and Method for an Asynchronous Processor with Asynchronous Instruction Fetch, Decode, and Issue |
US9734313B2 (en) | 2014-06-16 | 2017-08-15 | Huawei Technologies Co., Ltd. | Security mode prompt method and apparatus |
CN105335672B (zh) * | 2014-06-16 | 2020-12-04 | 华为技术有限公司 | 一种安全模式提示方法及装置 |
US9792447B2 (en) * | 2014-06-30 | 2017-10-17 | Nicira, Inc. | Method and apparatus for differently encrypting different flows |
US10181027B2 (en) | 2014-10-17 | 2019-01-15 | Intel Corporation | Interface between a device and a secure processing environment |
US10079880B2 (en) * | 2015-06-07 | 2018-09-18 | Apple Inc. | Automatic identification of invalid participants in a secure synchronization system |
US10798073B2 (en) | 2016-08-26 | 2020-10-06 | Nicira, Inc. | Secure key management protocol for distributed network encryption |
DE102018120347A1 (de) * | 2018-08-21 | 2020-02-27 | Pilz Gmbh & Co. Kg | Automatisierungssystem zur Überwachung eines sicherheitskritischen Prozesses |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62126451A (ja) * | 1985-11-27 | 1987-06-08 | Mitsubishi Electric Corp | 分散処理装置のイニシヤルプログラムロ−ド方式 |
JPS62128354A (ja) | 1985-11-29 | 1987-06-10 | Fuji Electric Co Ltd | マルチプロセツサシステムの起動方式 |
US6948070B1 (en) | 1995-02-13 | 2005-09-20 | Intertrust Technologies Corporation | Systems and methods for secure transaction management and electronic rights protection |
JP2000215093A (ja) * | 1999-01-27 | 2000-08-04 | Fuji Photo Film Co Ltd | 画像ファイル装置および方法 |
US7360076B2 (en) | 2001-06-13 | 2008-04-15 | Itt Manufacturing Enterprises, Inc. | Security association data cache and structure |
TW583568B (en) | 2001-08-27 | 2004-04-11 | Dataplay Inc | A secure access method and system |
US20030126454A1 (en) | 2001-12-28 | 2003-07-03 | Glew Andrew F. | Authenticated code method and apparatus |
US7627753B2 (en) | 2002-03-19 | 2009-12-01 | Microsoft Corporation | Secure digital data format and code enforced policy |
US7069442B2 (en) | 2002-03-29 | 2006-06-27 | Intel Corporation | System and method for execution of a secured environment initialization instruction |
US7620811B2 (en) * | 2002-04-23 | 2009-11-17 | Panasonic Corporation | Server device and program management system |
US20040117318A1 (en) * | 2002-12-16 | 2004-06-17 | Grawrock David W. | Portable token controlling trusted environment launch |
US7103779B2 (en) | 2003-09-18 | 2006-09-05 | Apple Computer, Inc. | Method and apparatus for incremental code signing |
US7698552B2 (en) | 2004-06-03 | 2010-04-13 | Intel Corporation | Launching a secure kernel in a multiprocessor system |
JP4447977B2 (ja) * | 2004-06-30 | 2010-04-07 | 富士通マイクロエレクトロニクス株式会社 | セキュアプロセッサ、およびセキュアプロセッサ用プログラム。 |
JP4522372B2 (ja) | 2005-02-07 | 2010-08-11 | 株式会社ソニー・コンピュータエンタテインメント | プロセッサと外部のデバイスとの間にセキュアセッションを実現する方法および装置 |
US7752428B2 (en) * | 2005-03-31 | 2010-07-06 | Intel Corporation | System and method for trusted early boot flow |
US7831778B2 (en) | 2006-03-30 | 2010-11-09 | Silicon Image, Inc. | Shared nonvolatile memory architecture |
US8458726B2 (en) * | 2007-12-03 | 2013-06-04 | Intel Corporation | Bios routine avoidance |
FR2918830B1 (fr) | 2007-07-13 | 2009-10-30 | Viaccess Sa | Verification de code mac sans revelation. |
US20090204823A1 (en) * | 2008-02-07 | 2009-08-13 | Analog Devices, Inc. | Method and apparatus for controlling system access during protected modes of operation |
US9202015B2 (en) * | 2009-12-31 | 2015-12-01 | Intel Corporation | Entering a secured computing environment using multiple authenticated code modules |
-
2009
- 2009-12-31 US US12/650,579 patent/US9202015B2/en not_active Expired - Fee Related
-
2010
- 2010-12-13 TW TW099143486A patent/TWI582632B/zh not_active IP Right Cessation
- 2010-12-14 JP JP2010277703A patent/JP5373753B2/ja not_active Expired - Fee Related
- 2010-12-15 DE DE102010054614A patent/DE102010054614A1/de not_active Withdrawn
- 2010-12-23 BR BRPI1005586-0A patent/BRPI1005586A2/pt not_active Application Discontinuation
- 2010-12-24 CN CN201010625143.3A patent/CN102122327B/zh not_active Expired - Fee Related
-
2013
- 2013-03-15 US US13/837,837 patent/US9208292B2/en not_active Expired - Fee Related
- 2013-09-19 JP JP2013194105A patent/JP5752767B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130212673A1 (en) | 2013-08-15 |
DE102010054614A1 (de) | 2011-07-07 |
TW201140367A (en) | 2011-11-16 |
JP2013251016A (ja) | 2013-12-12 |
US9208292B2 (en) | 2015-12-08 |
BRPI1005586A2 (pt) | 2012-02-28 |
CN102122327A (zh) | 2011-07-13 |
JP5752767B2 (ja) | 2015-07-22 |
CN102122327B (zh) | 2016-05-25 |
US9202015B2 (en) | 2015-12-01 |
TWI582632B (zh) | 2017-05-11 |
JP2011141870A (ja) | 2011-07-21 |
US20110161676A1 (en) | 2011-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5373753B2 (ja) | 複数の認証済みコードモジュールを利用するプロセッサ、方法、及びシステム | |
JP6026462B2 (ja) | ポイントツーポイント相互接続システム上のセキュアな環境初期化命令の実行 | |
EP3582129B1 (en) | Technologies for secure hardware and software attestation for trusted i/o | |
US11843705B2 (en) | Dynamic certificate management as part of a distributed authentication system | |
RU2599340C2 (ru) | Использование аутентифицированных манифестов для обеспечения внешней сертификации многопроцессорных платформ | |
TWI528281B (zh) | 平臺韌體防護方法、設備、系統以及相關的機器可讀媒體 | |
US8799673B2 (en) | Seamlessly encrypting memory regions to protect against hardware-based attacks | |
JP2011511383A (ja) | 保護された動作モードの間にシステムアクセスを制御するための方法および装置 | |
WO2019005396A1 (en) | REMOTE ATTESTATION FOR MULTI-CORE PROCESSOR | |
JP2012089108A (ja) | プロセッサメインメモリのメモリコンテンツのセキュリティ保護 | |
US11909882B2 (en) | Systems and methods to cryptographically verify an identity of an information handling system | |
US20180113715A1 (en) | Providing a trustworthy indication of the current state of a multi-processor data processing apparatus | |
TW201220040A (en) | Method to ensure platform silicon configuration integrity | |
EP2817755B1 (en) | Directed wakeup into a secured system environment | |
US20180053017A1 (en) | Programmable logic device, information processing apparatus, and processing method | |
US9202056B2 (en) | Inter-processor attestation hardware | |
Muramoto et al. | Improving Hardware Security on Talos II Architecture Through Boot Image Encryption | |
US11977639B2 (en) | Indicating a type of secure boot to endpoint devices by a security processor | |
GB2412465A (en) | Resetting a register on receipt of a locality confirming message |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130919 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |