JP5373457B2 - Abnormality detection method for power converter - Google Patents

Abnormality detection method for power converter Download PDF

Info

Publication number
JP5373457B2
JP5373457B2 JP2009093907A JP2009093907A JP5373457B2 JP 5373457 B2 JP5373457 B2 JP 5373457B2 JP 2009093907 A JP2009093907 A JP 2009093907A JP 2009093907 A JP2009093907 A JP 2009093907A JP 5373457 B2 JP5373457 B2 JP 5373457B2
Authority
JP
Japan
Prior art keywords
abnormality
control command
signal
command signal
mismatch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009093907A
Other languages
Japanese (ja)
Other versions
JP2010246309A (en
Inventor
智司 山口
豊田　　瑛一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009093907A priority Critical patent/JP5373457B2/en
Publication of JP2010246309A publication Critical patent/JP2010246309A/en
Application granted granted Critical
Publication of JP5373457B2 publication Critical patent/JP5373457B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem wherein a detection mask is conducted for a fixed postponement time to an nonconformity detecting signal in an abnormality detection system feeding back the driving operation of a main circuit for a power converter and monitoring the nonconformity of the operation of a main circuit element by a comparison with a control-command signal, but there is the case in which a detection delay for the postponement time is generated when an abnormality is generated in the main circuit, a driving circuit or the like driving the main circuit while the abnormality when an operation generating the abnormality of an oscillatory operation and repeating the abnormality in a short period of time for the postponement time, cannot be detected. <P>SOLUTION: In the abnormality detection system, a detection is made even to the abnormality such as the oscillatory operation, and the lag time of an abnormal detection output is shortened largely, by waiting a detection postponement time only immediately after the control command signal is changed, paying attention to the fact that the nonconformity by the delay of a feedback signal under a normal state is only within a specified time range immediately after the control command signal is changed in the power converter. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、鉄道車両などで駆動用電動機の制御に用いられる半導体スイッチ素子により構成される電力変換器の半導体スイッチ素子のドライブ異常を検出する異常検出方式に関する。   The present invention relates to an abnormality detection method for detecting a drive abnormality of a semiconductor switch element of a power converter constituted by a semiconductor switch element used for controlling a drive motor in a railway vehicle or the like.

鉄道車両などの駆動用電動機の制御に用いられるインバータ装置などの電力変換器では、高圧大電流の電力制御を行う為、構成される半導体スイッチング素子が誤制御されると電源短絡などにより装置を激しく損傷する可能性がある。
したがって、半導体スイッチング素子が異常な動作をした場合、極力早く装置を停止させ、装置の損傷を避ける必要がある。このため半導体スイッチング素子を駆動するドライブ回路に対する制御指令信号と、ドライブ回路がスイッチング素子をオンまたはオフにするよう駆動する動作状態を検出するドライバ動作情報と前記制御指令信号とを比較し、不一致が生じた時にドライブ回路の異常動作と判定する異常検出方式が採用されている。 In power converters such as inverter devices used to control drive motors for railway vehicles, etc., high-voltage and large-current power control is performed. Possible damage.
Therefore, when the semiconductor switching element performs an abnormal operation, it is necessary to stop the device as soon as possible and avoid damage to the device. Therefore, the control command signal for the drive circuit that drives the semiconductor switching element is compared with the driver command information that detects the operating state in which the drive circuit drives the switching element to turn on or off, and the control command signal is compared. An abnormality detection method is adopted in which an abnormal operation of the drive circuit is determined when it occurs.

図１１にこの異常検出が実施されている従来のシステム例を示す。スイッチング素子数は電力変換器のシステムにより異なるが本図ではスイッチング素子が２個の場合を示す。図１１によりその構成を説明する。電力変換器の制御装置１は制御指令信号発生部４で生成した制御信号を、電力変換器３を構成する個々のスイッチング素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）３００、３１０に対し、制御情報ＰＷＭ０、ＰＷＭ１を個々のＩＧＢＴのドライブ回路２００、２１０に出力している。この制御情報がドライブ回路２００、２１０内で整形され、電力変換器を構成する半導体スイッチング素子ＩＧＢＴ３００、３１０が駆動される。   FIG. 11 shows a conventional system example in which this abnormality detection is performed. Although the number of switching elements varies depending on the power converter system, this figure shows a case where there are two switching elements. The configuration will be described with reference to FIG. The power converter control device 1 applies the control signal generated by the control command signal generator 4 to IGBTs (Insulated Gate Bipolar Transistors) 300 and 310 which are individual switching elements constituting the power converter 3. On the other hand, control information PWM0 and PWM1 are output to the drive circuits 200 and 210 of the individual IGBTs. This control information is shaped in the drive circuits 200 and 210, and the semiconductor switching elements IGBT 300 and 310 constituting the power converter are driven.

またＩＧＢＴのオン・オフの動作状態をドライブ回路２００、２１０内で判定しその情報ＦＢ０、ＦＢ１が制御装置１にフィードバックされ不一致検出部不一致検出部４００、４１０において制御指令信号と比較されて異常検出が行われている。不一致検出部４００、４１０の各々により異常検出された信号は論理和機能２０を介して制御指令信号発生部４に伝達され異常検出時には制御信号の発生を停止する構成となっている。上記はスイッチング素子に対応した系列が２系列の場合を示したが、スイッチング素子に対応した系列がさらに多数あっても論理和機能２０を介して異常信号が統合され制御指令信号発生部４の停止を行う点は変わりがない。   Further, the on / off operation state of the IGBT is determined in the drive circuits 200 and 210, and the information FB0 and FB1 is fed back to the control device 1 and compared with the control command signal in the mismatch detection unit mismatch detection unit 400 and 410 to detect an abnormality. Has been done. A signal in which an abnormality is detected by each of the mismatch detection units 400 and 410 is transmitted to the control command signal generation unit 4 via the logical sum function 20, and the generation of the control signal is stopped when an abnormality is detected. The above shows the case where there are two series corresponding to the switching elements. However, even if there are more series corresponding to the switching elements, the abnormal signals are integrated through the OR function 20 and the control command signal generator 4 is stopped. There is no change in the point of performing.

図１２は上記図１１の従来例の構成の内ＩＧＢＴ３００に対応した１つの系列をより詳細に示した図である。図１２によりさらに詳細に説明する。制御装置１の内部では電力変換器３の制御に対応しＩＧＢＴのオン・オフに対応した制御指令信号ＰＷＭＰが制御指令信号発生部４より出力され、電気光変換器（Ｅ／Ｏ）５により光の制御信号ＰＷＭ０に変換され、これが光ファイバ６を介してドライブ装置２００に伝達される。光ファイバ６は高電圧回路である電力変換器３と電子回路である制御装置の間の電気的絶縁を取る為のものである。   FIG. 12 is a diagram showing one series corresponding to IGBT 300 in the configuration of the conventional example of FIG. 11 in more detail. This will be described in more detail with reference to FIG. Inside the control device 1, a control command signal PWMP corresponding to the ON / OFF of the IGBT corresponding to the control of the power converter 3 is output from the control command signal generation unit 4, and light is transmitted by the electro-optical converter (E / O) 5. Control signal PWM0 is transmitted to the drive device 200 via the optical fiber 6. The optical fiber 6 is used to provide electrical insulation between the power converter 3 that is a high-voltage circuit and the control device that is an electronic circuit.

ドライブ回路２００では制御指令は光電気変換器（Ｏ／Ｅ）７で再度電気信号に変換され波形整形回路８によりドライブ回路２００内での電気的に整合の取れた波形ＤＳに整形され、これをＡＭＰ回路９により駆動信号ＧＳとしてＩＧＢＴ３００を駆動する。一方判定機能１０は駆動信号ＧＳを監視しＩＧＢＴ３００がオンに駆動されているかオフに駆動されているかを判定し、その判定情報ＤＦＢは論理反転機能１１、電気光変換器（Ｅ／Ｏ）１２、光ファイバ１３、光電気変換器（Ｏ／Ｅ）１４、及び論理反転機能１５を介してフィードバック信号ＦＢとして不一致検出部４００に与えられる。   In the drive circuit 200, the control command is converted again into an electrical signal by the photoelectric converter (O / E) 7, and shaped by the waveform shaping circuit 8 into a waveform DS that is electrically matched in the drive circuit 200. The IGBT 300 is driven by the AMP circuit 9 as the drive signal GS. On the other hand, the determination function 10 monitors the drive signal GS to determine whether the IGBT 300 is driven on or off. The determination information DFB includes a logic inversion function 11, an electro-optical converter (E / O) 12, The feedback signal FB is provided to the mismatch detection unit 400 via the optical fiber 13, the photoelectric converter (O / E) 14, and the logic inversion function 15.

ここで、論理反転機能１１、１５は光ファイバ内の情報として光ありの場合をＩＧＢＴ３００のオフ動作状態情報、光なしの場合をＩＧＢＴ３００のオン動作状態情報に割り当て、ファイバ折損などの場合の光信号伝達不能時にスイッチング素子オンとみなしシステムの安全を図るためのものである。不一致検出部４００では制御指令信号ＰＷＭＰとフィードバック信号ＦＢが不一致検出用のＥＯＲ機能１６に入力され、不一致信号ＮＥが検出猶予時間タイマ１７の猶予時間出力ＤＬ以上に継続して出力されるとＡＮＤ機能１８を介して異常信号ＤＴが出力される。   Here, the logic inversion functions 11 and 15 assign optical signal information in the optical fiber when the light is present to the off operation state information of the IGBT 300, and assign no light to the on operation state information of the IGBT 300. This is for the purpose of safety of the system, assuming that the switching element is on when transmission is impossible. In the mismatch detection unit 400, when the control command signal PWMP and the feedback signal FB are input to the EOR function 16 for mismatch detection, and the mismatch signal NE is continuously output for more than the delay time output DL of the detection delay time timer 17, the AND function An abnormal signal DT is output via 18.

ここで、検出猶予時間タイマ１７は不一致信号ＮＥの立ち上がりエッジでトリガされ、出力時間Ｔｅｘは、正常時の全ての動作条件において、制御指令信号ＰＷＭＰが出力されてから駆動信号ＧＳに至るまでの回路の動作遅れ時間と、駆動信号ＧＳからフィードバック信号ＦＢに至るまでの回路の動作遅れ時間との和の最大値よりも長くなるよう設定されている。   Here, the detection grace time timer 17 is triggered by the rising edge of the mismatch signal NE, and the output time Tex is a circuit from the output of the control command signal PWMP to the drive signal GS under all normal operating conditions. Is set to be longer than the maximum sum of the operation delay time of the circuit and the operation delay time of the circuit from the drive signal GS to the feedback signal FB.

異常信号ＤＴが出力されると異常検出保持機能１９によりこれが保持され異常信号ＣＦＤが出力されこれが論理和機能２０を介して他の系列の異常信号とともに制御指令信号発生部４の制御指令信号ＰＷＭＰ出力が停止させられる。ＩＧＢＴ３１０に対応した系列も全く同様に構成され検出された異常信号は論理和機能２０を介して一つの信号とされ制御指令信号発生部４の制御指令信号ＰＷＭＰを停止させる。   When the abnormal signal DT is output, it is held by the abnormality detection holding function 19 and the abnormal signal CFD is output. This is output together with the abnormal signals of other series via the OR function 20 and the control command signal PWMP output from the control command signal generator 4. Is stopped. The series corresponding to the IGBT 310 is configured in exactly the same manner, and the detected abnormal signal is converted into one signal via the OR function 20, and the control command signal PWMP of the control command signal generator 4 is stopped.

図１３〜図１６に従来例の動作波形を示す。図１３は、本構成の中に異常がない場合における制御指令信号ＰＷＭＰがオフからオンへ変化した時の動作（ａ）を示す。図１３の時刻Ａ点において制御指令信号発生部４からＩＧＢＴをオフからオンへ切り替えるよう制御指令信号ＰＷＭＰが出力されたとする。この場合、図１２の制御指令信号ＰＷＭＰから駆動信号ＧＳに至るまでの回路の動作遅れ時間Ｔｐｇ1を経た後、図１３のＢ点において駆動信号ＧＳの信号がオフからオンに変化する。同様に、図１２の駆動信号ＧＳからフィードバック信号ＦＢに至るまでの回路の動作遅れ時間Ｔｇｆ1を経た後、図１３のＣ点でフィードバック信号ＦＢがオフからオンに変化する。   13 to 16 show operation waveforms of the conventional example. FIG. 13 shows an operation (a) when the control command signal PWMP changes from OFF to ON when there is no abnormality in the present configuration. Assume that the control command signal PWMP is output from the control command signal generation unit 4 to switch the IGBT from OFF to ON at the time point A in FIG. In this case, after an operation delay time Tpg1 of the circuit from the control command signal PWMP to the drive signal GS in FIG. 12, the signal of the drive signal GS changes from OFF to ON at a point B in FIG. Similarly, after an operation delay time Tgf1 of the circuit from the drive signal GS to the feedback signal FB in FIG. 12, the feedback signal FB changes from OFF to ON at point C in FIG.

不一致検出用のＥＯＲ機能１６によってこのフィードバック信号ＦＢが制御指令信号ＰＷＭＰと比較されるので上記のＴｐｇ1及びＴｇｆ1の遅れによりＡ点からＣ点の間において不一致信号ＮＥに不一致に対応する信号が現れるが、不一致に対する検出猶予時間タイマ１７の猶予時間Ｔｅｘの設定値より短い、即ち、Ｔｅｘ＞最大値（Ｔｐｇ1＋Ｔｇｆ1）と設定されているので、猶予時間タイマ出力ＤＬは、Ｃ点より後のＤ点まで継続し、その結果、不一致信号ＮＥはＡＮＤ機能１８によりマスクされる。したがって異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。即ち、構成の中に異常がない場合には異常信号は出力されない。   Since this feedback signal FB is compared with the control command signal PWMP by the EOR function 16 for mismatch detection, a signal corresponding to the mismatch signal NE appears between the points A and C due to the delay of the above Tpg1 and Tgf1. Since the detection grace time timer 17 for the mismatch is shorter than the set value of the grace time Tex, that is, Tex> maximum value (Tpg1 + Tgf1), the grace time timer output DL continues to the D point after the C point. As a result, the mismatch signal NE is masked by the AND function 18. Therefore, the abnormality detection holding function 19 is not set, and no abnormality signal appears in its output CFD. That is, no abnormality signal is output when there is no abnormality in the configuration.

同様に、図１４は、従来例の構成の中に異常がない場合の制御指令信号がオンからオフへ変化した時の動作（ｂ）を示す。図１３と同様に時刻Ａ点において制御指令信号発生部４からＩＧＢＴ３００をオンからオフへ切り替えるよう制御指令信号ＰＷＭＰが出力されたとする。この場合の図１４と同様に制御指令信号ＰＷＭＰから駆動信号ＧＳを経てフィードバック信号ＦＢに至るまでの回路の動作遅れ時間によって不一致検出用のＥＯＲ機能１６にＴｐｇ0とＴｇｆ0の合計の時間、即、ちＡ点からＣ点の間、不一致信号ＮＥに不一致に対応する信号が現れるが、不一致に対する検出猶予時間タイマ１７の猶予時間出力ＤＬは猶予時間Ｔｅｘ経過後のＤ点まで継続され、不一致信号ＮＥはマスクされ、異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。   Similarly, FIG. 14 shows the operation (b) when the control command signal changes from on to off when there is no abnormality in the configuration of the conventional example. As in FIG. 13, it is assumed that the control command signal PWMP is output from the control command signal generation unit 4 to switch the IGBT 300 from on to off at time A. As in FIG. 14, the total time of Tpg0 and Tgf0 is immediately applied to the EOR function 16 for mismatch detection by the operation delay time of the circuit from the control command signal PWMP through the drive signal GS to the feedback signal FB. Between point A and point C, a signal corresponding to the mismatch appears in the mismatch signal NE, but the delay time output DL of the detection delay time timer 17 for the mismatch is continued until the point D after the lapse of the delay time Tex, and the mismatch signal NE is Masked, the abnormality detection holding function 19 is not set, and no abnormality signal appears in its output CFD.

図１５に、制御指令信号がオフにもかかわらず何らかの異常によりドライバ回路出力の駆動信号ＧＳがオンとなり猶予時間タイマの猶予時間Ｔｅｘより長く継続した場合（ｃ）を示す。Ｂ点において駆動信号ＧＳが異常動作すると、これが図１２の判定機能１０により検出され、フィードバック信号ＦＢに至るまでの回路の動作遅れ時間Ｔｇｆ1を経た後、Ｃ点でフィードバック信号ＦＢがオフからオンに変化する。不一致検出用のＥＯＲ機能１６によってこのフィードバック信号ＦＢが制御指令信号ＰＷＭＰと比較されるのでフィードバック信号ＦＢとほぼ同時間不一致信号ＮＥが出力され、猶予時間Ｔｅｘ経過後Ｄ点でＡＮＤ機能によるマスクが解け、異常検出保持機能１９はセットされ異常信号ＣＦＤが出力される。このようにして異常検出される。   FIG. 15 shows a case (c) in which the drive signal GS output from the driver circuit is turned on due to some abnormality despite the control command signal being turned off and continues longer than the grace time Tex of the grace time timer. When the drive signal GS operates abnormally at the point B, this is detected by the determination function 10 in FIG. 12, and after the operation delay time Tgf1 of the circuit until the feedback signal FB is reached, the feedback signal FB is switched from OFF to ON at the point C. Change. Since the feedback signal FB is compared with the control command signal PWMP by the EOR function 16 for mismatch detection, the mismatch signal NE is output at substantially the same time as the feedback signal FB, and the mask by the AND function is released at the point D after the grace period Tex has elapsed. The abnormality detection holding function 19 is set and the abnormality signal CFD is output. In this way, an abnormality is detected.

この従来例においては上記のようにして異常時には異常検知信号ＣＦＤが出力されるが、上記説明で明らかなように異常信号がフィードバック信号ＦＢに現れた後、猶予時間Ｔｅｘという時間その出力を継続しないと検出信号を出力できないという問題がある。   In this conventional example, the abnormality detection signal CFD is output at the time of abnormality as described above. However, as apparent from the above description, after the abnormality signal appears in the feedback signal FB, the output is not continued for a delay time Tex. The detection signal cannot be output.

従来例において、スイッチング素子の異常動作、或いはドライブ回路内の異常により図１６に示すように駆動信号ＧＳが振動的な或いは発振的な異常を起こす場合（ｄ）があるが、このような時、発振周期が短く、図１６に示すように不一致信号ＮＥが猶予時間Ｔｅｘの継続する時間Ｄ点以前のＥ点で消失し、その後、再度、駆動信号ＧＳが出力されることを繰り返すような異常の場合には、猶予時間Ｔｅｘが解除されるＤ点以前のＥ点で不一致信号ＮＥがオフするため、この異常が検出できない。さらに、この異常が発振動作のように繰り返し動作を行う場合、異常が継続し装置を破壊するという問題がある。   In the conventional example, there is a case (d) in which the drive signal GS causes a vibration or oscillation abnormality as shown in FIG. 16 due to an abnormal operation of the switching element or an abnormality in the drive circuit. As shown in FIG. 16, the non-matching signal NE disappears at the point E before the time point D where the grace time Tex continues, and thereafter the drive signal GS is output again again as shown in FIG. In this case, since the mismatch signal NE is turned off at the point E before the point D at which the grace period Tex is canceled, this abnormality cannot be detected. Furthermore, when this abnormality repeats an operation like an oscillation operation, there is a problem that the abnormality continues and the device is destroyed.

上記の従来例の異常検出方式では、異常信号はある程度固定的な或いは長時間継続するという前提で構成されたもので、スイッチング素子の異常動作、或いはドライブ回路内の異常による振動的な或いは発振的な異常は考慮されていない。本発明の目的は上記のような振動的な或いは発振的な異常のケースにも対応可能な異常検出方式を提供することにある。   The above-described conventional abnormality detection method is configured on the premise that the abnormal signal is fixed to a certain extent or lasts for a long time, and it is vibrational or oscillating due to an abnormal operation of the switching element or an abnormality in the drive circuit. No abnormalities are considered. An object of the present invention is to provide an anomaly detection method that can cope with cases of vibration or oscillation as described above.

上記目的を達成するため、本発明に係る電力変換器の異常検出方式では、直流定電圧源のプラス側とマイナス側の間に複数の半導体スイッチング素子を接続して構成され、該複数半導体スイッチング素子のオン・オフ状態の組み合わせにより直流電圧源の電位レベルを選択し出力する電力変換器を制御する制御装置において、個々の半導体スイッチング素子を駆動するドライブ回路に対して制御指令信号を出力するとともに該制御指令信号に対応して前記ドライブ回路がスイッチング素子を駆動している動作状態よりオン側に駆動しているかオフ側に駆動しているかを判定する判定機能の判定情報と該制御指令信号とを比較して該判定情報と該制御指令信号の不一致を検出する不一致検出手段と、該不一致検出手段が前記制御指令信号の変化後から所定の時間範囲内のみで不一致を出力していることを監視し、前記所定の時間範囲を超えて不一致が検出された場合に、ドライブ回路或いはスイッチング素子自体の異常動作と判定する異常判定部と、を有し、前記不一致検出手段に入力する制御指令信号は、該制御指令信号が出力された後、これに対応してドライブ回路が動作し、その動作を判定機能が検出し、その判定情報が前記不一致検出手段に到達するまでの所要時間とほぼ同等な遅れ要素を介して入力する電力変換器の異常検出方式とした。 In order to achieve the above object, the power converter abnormality detection system according to the present invention is configured by connecting a plurality of semiconductor switching elements between a positive side and a negative side of a DC constant voltage source, and the plurality of semiconductor switching elements In a control device for controlling a power converter that selects and outputs a potential level of a DC voltage source by a combination of on / off states of the control circuit, a control command signal is output to a drive circuit that drives each semiconductor switching element. Corresponding to the control command signal, determination information of a determination function for determining whether the drive circuit is driving on or off from the operating state in which the switching element is driving is output and the control command signal A mismatch detection means for detecting a mismatch between the determination information and the control command signal, and a change in the control command signal when the mismatch detection means The abnormality determination unit that monitors that a mismatch is output only within a predetermined time range from the first time and determines that the drive circuit or the switching element itself is abnormal when a mismatch is detected exceeding the predetermined time range. The control command signal to be input to the inconsistency detection means is output after the control command signal is output, and the drive circuit operates in response to the control command signal. A power converter abnormality detection method is adopted in which information is input via a delay element substantially equivalent to the time required for reaching the mismatch detection means .

本発明によれば、前記のような振動的な異常の場合も制御指令信号が変化した直後の所定時間経過後は全て異常検出が可能となる。また、ドライブ回路で発生した異常の情報を確実に判定できるので異常に対する保護動作を早く作動することができ異常によるシステムの損傷を最小限に抑制することが可能となる。   According to the present invention, even in the case of a vibrational abnormality as described above, it is possible to detect an abnormality all after a predetermined time immediately after the control command signal changes. In addition, since information on an abnormality that has occurred in the drive circuit can be reliably determined, a protection operation against the abnormality can be activated quickly, and damage to the system due to the abnormality can be minimized.

図１は、本発明の実施例の電力変換器の異常検出システムを示すブロック図である。FIG. 1 is a block diagram showing an abnormality detection system for a power converter according to an embodiment of the present invention. 図２は、図１の異常検出システムの構成の内ＩＧＢＴ３００に対応した１つの系列をより詳細に示した図である。FIG. 2 is a diagram showing one series corresponding to IGBT 300 in the configuration of the abnormality detection system of FIG. 1 in more detail. 図３は、本発明に使用されるタイマ３１の回路実施例の構成を示す図である。FIG. 3 is a diagram showing a configuration of a circuit embodiment of the timer 31 used in the present invention. 図４は、ＰＷＭＰと生成パルスの波形を示す。図３の動作波形を示す図である。FIG. 4 shows waveforms of PWMP and generated pulses. It is a figure which shows the operation | movement waveform of FIG. 図５は、図２の詳細図の構成中に異常がない場合における制御指令信号がオフからオンへ変化した時の動作（ａ）を示す図である。FIG. 5 is a diagram showing an operation (a) when the control command signal changes from OFF to ON when there is no abnormality in the configuration of the detailed diagram of FIG. 図６は、本構成の中に異常がない場合の制御指令信号がオンからオフへ変化した時の動作（ｂ）を示す図である。FIG. 6 is a diagram showing an operation (b) when the control command signal changes from on to off when there is no abnormality in the present configuration. 図７は、制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間が何らかの異常によりＴｅｘ以上に長くなった場合の動作（ｃ）を示す図である。FIG. 7 is a diagram showing an operation (c) when the delay time until the control command signal is transmitted to the drive circuit and the feedback signal FB reaches the mismatch detection unit 400 becomes longer than Tex due to some abnormality. . 図８は、制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間が何らかの異常によりＴｅｘ以上に長くなった場合の動作（ｄ）を示す図である。FIG. 8 is a diagram showing an operation (d) when the delay time until the control command signal is transmitted to the drive circuit and the feedback signal FB reaches the mismatch detection unit 400 becomes longer than Tex due to some abnormality. . 図９は、制御指令信号がオフにもかかわらず何らかの異常によりドライバ回路出力ＧＳがオンとななった場合（ｅ）を示す図である。FIG. 9 is a diagram illustrating a case (e) where the driver circuit output GS is turned on due to some abnormality even though the control command signal is turned off. 図１０は、スイッチング素子の異常動作、或いはドライブ回路内の異常により駆動信号ＧＳが振動的な或いは発振的な異常を起こした場合（ｆ）を示す図である。FIG. 10 is a diagram illustrating a case (f) in which the drive signal GS causes a vibration or oscillation abnormality due to an abnormal operation of the switching element or an abnormality in the drive circuit. 図１１は、従来例の異常検出システムを示すブロック図である。FIG. 11 is a block diagram showing a conventional abnormality detection system. 図１２は、図１１の従来例の異常検出システムのより詳細を示すブロック図である。FIG. 12 is a block diagram showing more details of the conventional abnormality detection system of FIG. 図１３は、図１１の従来例の異常検出システムによる動作波形（ａ）を示す図である。FIG. 13 is a diagram showing an operation waveform (a) by the conventional abnormality detection system of FIG. 図１４は、図１１の従来例の異常検出システムによる動作波形（ｂ）を示す図である。FIG. 14 is a diagram showing an operation waveform (b) by the conventional abnormality detection system of FIG. 図１５は、図１１の従来例の異常検出システムによる動作波形（ｃ）を示す図である。FIG. 15 is a diagram showing an operation waveform (c) of the conventional abnormality detection system of FIG. 図１６は、図１１の従来例の異常検出システムによる動作波形（ｄ）を示す図である。FIG. 16 is a diagram showing an operation waveform (d) of the conventional abnormality detection system of FIG.

本発明では、制御指令を出力しそれに対応したオン・オフ判定信号がフィードバックされるまでの遅れ時間の最大値に対応した時間範囲でのみ不一致を許容し、それ以外の時間に発生した不一致は全て異常と判定する方式をとる。以下、本発明の実施の形態について図面を用いて説明する。   In the present invention, mismatch is allowed only in the time range corresponding to the maximum value of the delay time until the control command is output and the corresponding ON / OFF determination signal is fed back, and all the mismatches occurring at other times are all Use a method of judging abnormal. Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１に本発明の実施例である電力変換器の異常検出方式のシステム例を示す。スイッチング素子数は電力変換器のシステムにより異なるが本図ではスイッチング素子が２個の場合を示す。図１により、その構成を説明する。電力変換器３の制御装置１は、制御指令信号発生部４で生成した制御指令信号を、電力変換器３を構成する個々のスイッチング素子であるＩＧＢＴ３００，３１０に対し、制御情報ＰＷＭ０、ＰＷＭ１を個々のＩＧＢＴのドライブ回路２００、２１０に出力している。この制御情報がドライブ回路２００、２１０内で整形され電力変換器を構成する半導体スイッチング素子ＩＧＢＴ３００、３１０が駆動される。   FIG. 1 shows a system example of a power converter abnormality detection system according to an embodiment of the present invention. Although the number of switching elements varies depending on the power converter system, this figure shows a case where there are two switching elements. The configuration will be described with reference to FIG. The control device 1 of the power converter 3 supplies the control command signals generated by the control command signal generation unit 4 to the IGBTs 300 and 310 that are individual switching elements constituting the power converter 3, respectively. To the IGBT drive circuits 200 and 210. The control information is shaped in the drive circuits 200 and 210, and the semiconductor switching elements IGBT 300 and 310 constituting the power converter are driven.

またＩＧＢＴのオン・オフの動作状態をドライブ回路２００、２１０内で判定し、その情報ＦＢ０、ＦＢ１が制御装置１にフィードバックされ不一致検出部４００、４１０において制御指令信号を所定の時間遅らせた信号ＤＰ０、ＤＰ１と比較されて異常検出が行われている。異常検出された信号は論理和機能２０を介して制御指令信号発生部４に伝達され異常検出時には制御指令信号の発生を停止する構成となっている。上記はスイッチング素子に対応した系列が２系列の場合を示したが、スイッチング素子に対応した系列がさらに多数あっても論理和機能２０を介して異常信号が統合され制御指令信号発生部４の停止を行う点は変わりがない。   Further, the on / off operation state of the IGBT is determined in the drive circuits 200 and 210, and the information FB0 and FB1 is fed back to the control device 1, and the signal DP0 obtained by delaying the control command signal in the mismatch detection units 400 and 410 by a predetermined time. In comparison with DP1, abnormality detection is performed. The abnormality detected signal is transmitted to the control command signal generation unit 4 via the logical sum function 20, and the generation of the control command signal is stopped when the abnormality is detected. The above shows the case where there are two series corresponding to the switching elements. However, even if there are more series corresponding to the switching elements, the abnormal signals are integrated through the OR function 20 and the control command signal generator 4 is stopped. There is no change in the point of performing.

図２は、上記図１の構成の内ＩＧＢＴ３００に対応した１つの系列をより詳細に示した図である。図２によりさらに詳細に説明する。制御装置１の内部では電力変換器３の制御に対応しＩＧＢＴのオン・オフに対応した制御指令信号ＰＷＭＰが制御指令信号発生部４より出力され、電気光変換器（Ｅ／Ｏ）５により光の制御信号ＰＷＭ０に変換され、これが、光ファイバ６を介してドライブ装置２００に伝達される。光ファイバ６は高電圧回路である電力変換器３と電子回路である制御装置１の間の電気的絶縁を取る為のものである。ドライブ回路２００では、制御信号ＰＷＭ０は光電気変換器（Ｏ／Ｅ）７で再度電気信号に変換され波形整形回路８によりドライブ回路２００内での電気的に整合の取れた波形ＤＳに整形され、これをＡＭＰ回路９により駆動信号ＧＳとしてＩＧＢＴ３００を駆動する。   FIG. 2 is a diagram showing one series corresponding to IGBT 300 in the configuration of FIG. 1 in more detail. This will be described in more detail with reference to FIG. Inside the control device 1, a control command signal PWMP corresponding to the ON / OFF of the IGBT corresponding to the control of the power converter 3 is output from the control command signal generation unit 4, and light is transmitted by the electro-optical converter (E / O) 5. The control signal PWM0 is transmitted to the drive device 200 via the optical fiber 6. The optical fiber 6 is for obtaining electrical insulation between the power converter 3 which is a high voltage circuit and the control device 1 which is an electronic circuit. In the drive circuit 200, the control signal PWM0 is converted again into an electrical signal by the photoelectric converter (O / E) 7, and shaped into a waveform DS that is electrically matched in the drive circuit 200 by the waveform shaping circuit 8, The IGBT 300 is driven by the AMP circuit 9 as the drive signal GS.

一方、判定機能１０は駆動信号ＧＳを監視しＩＧＢＴ３００がオンに駆動されているかオフに駆動されているかを判定し、その判定情報ＤＦＢは論理反転機能１１、電気光変換器（Ｅ／Ｏ）１２、光ファイバ１３、光電気変換器（Ｏ／Ｅ）１４、及び論理反転機能１５を介してフィードバック信号ＦＢとして不一致検出部４００に与えられる。不一致検出部４００では、制御指令信号ＰＷＭＰを遅延機能２１により所定時間遅らせた信号ＤＰ０とフィードバック信号ＦＢが不一致検出用のＥＯＲ機能１６に入力され、両方の入力信号がオン、オフ不一致時に不一致信号ＮＥが出力される。   On the other hand, the determination function 10 monitors the drive signal GS to determine whether the IGBT 300 is driven on or off. The determination information DFB is a logical inversion function 11 and an electro-optical converter (E / O) 12. , The optical fiber 13, the photoelectric converter (O / E) 14, and the logic inversion function 15, and the feedback signal FB is given to the mismatch detection unit 400. In the mismatch detection unit 400, the signal DP0 obtained by delaying the control command signal PWMP for a predetermined time by the delay function 21 and the feedback signal FB are input to the EOR function 16 for mismatch detection, and the mismatch signal NE is input when both the input signals are on / off mismatch. Is output.

一方、制御指令信号ＰＷＭＰの変化点を検出しこの変化点より所定の時間幅のパルスＲＰを出力するタイマ３１を有し、このタイマ出力ＲＰと不一致信号ＮＥとがＡＮＤ機能１８に入力される。ＡＮＤ機能１８では不一致信号ＮＥがタイマ出力ＲＰの発生されている時間のみ通過を禁止するよう構成される。ＡＮＤ機能１８を通過した不一致信号ＮＥは異常検出保持機能１９により保持され、異常信号ＣＦＤが出力され、これが論理和機能２０を介して他の系列の異常信号とともに制御指令信号発生部４の制御指令信号ＰＷＭＰの出力が停止させられる。   On the other hand, it has a timer 31 that detects a change point of the control command signal PWMP and outputs a pulse RP having a predetermined time width from the change point, and this timer output RP and the mismatch signal NE are input to the AND function 18. The AND function 18 is configured to prohibit the mismatch signal NE from passing only during the time when the timer output RP is generated. The mismatch signal NE that has passed through the AND function 18 is held by the abnormality detection holding function 19, and an abnormality signal CFD is output. This is output together with the abnormality signal of other series via the logical sum function 20, and the control command of the control command signal generator 4 The output of the signal PWMP is stopped.

ここで、遅延機能２１は、不一致信号の出力をできるだけ短時間にするために設けられており、その遅延時間は、制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間の平均値程度にセットされるが、前記遅延時間の最大値と最小値の中間値であればよく、厳密な設定は必要としない。   Here, the delay function 21 is provided in order to make the output of the mismatch signal as short as possible. The delay time is such that the control command signal is transmitted to the drive circuit and the feedback signal FB reaches the mismatch detection unit 400. The delay time is set to about the average value of the delay time, but may be an intermediate value between the maximum value and the minimum value of the delay time, and strict setting is not required.

また、タイマ３１の発生するパルスＲＰのパルス幅は、正常時の全ての動作条件における、前記制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間の最大値より大きい範囲でかつ極力短い時間が設定される。ＩＧＢＴ３１０に対応した系列も全く同様に構成され検出された異常信号は論理和機能２０を介して一つの信号とされ制御指令信号発生部４の制御指令信号を停止させる。   Further, the pulse width of the pulse RP generated by the timer 31 is a delay time until the control command signal is transmitted to the drive circuit and the feedback signal FB reaches the mismatch detection unit 400 under all operating conditions under normal conditions. A time shorter than the maximum value and as short as possible is set. The series corresponding to the IGBT 310 is configured in exactly the same way, and the detected abnormal signal is converted into one signal via the OR function 20, and the control command signal of the control command signal generation unit 4 is stopped.

図３に、本発明に使用されるタイマ３１の回路実施例の構成を示す。本実施例は、タイマ設定時間が制御指令信号ＰＷＭＰの最小出力パルス幅に比べて短時間であることを利用し簡易に構成している。即ち、制御指令信号ＰＷＭＰは遅延機能３５に入力され一定時間、即ち、検出猶予時間Ｔｅｘ遅延させられＤＬ１として出力される。これがＥＯＲ機能３４に入力され、これとＰＷＭＰが比較されて、制御指令信号ＰＷＭＰの変化後において上記遅延機能３５の遅延時間分Ｔｅｘの時間長パルスＲＰが生成される。図４に制御指令信号ＰＷＭＰと生成パルスＲＰの波形を示す。   FIG. 3 shows a configuration of a circuit embodiment of the timer 31 used in the present invention. The present embodiment is configured simply by using the fact that the timer setting time is shorter than the minimum output pulse width of the control command signal PWMP. That is, the control command signal PWMP is input to the delay function 35 and delayed by a predetermined time, that is, the detection margin time Tex, and is output as DL1. This is input to the EOR function 34, and this is compared with PWMP, and after the change of the control command signal PWMP, a time length pulse RP corresponding to the delay time Tex of the delay function 35 is generated. FIG. 4 shows waveforms of the control command signal PWMP and the generation pulse RP.

図５〜図１０に、図２に示す本発明の実施例の異常検出方式の動作波形を示す。図５は、図２の構成の中に異常がない場合における制御指令信号がオフからオンへ変化した時の動作（ａ）を示す。時刻Ａ点において制御指令信号発生部４からＩＧＢＴ３００をオフからオンへ切り替えるよう制御指令信号ＰＷＭＰが出力されたとする。この場合、図２の制御指令信号ＰＷＭＰから駆動信号ＧＳに至るまでの回路の動作遅れ時間によってＴｐｇ1を経たＢ点において駆動信号ＧＳの信号がオフからオンに変化する。さらに駆動信号ＧＳにおける信号変化は、図２の駆動信号ＧＳからフィードバック信号ＦＢに至るまでの回路の動作遅れ時間によってＴｇｆ1を経たＣ点で、フィードバック信号ＦＢがオフからオンに変化する。   5 to 10 show operation waveforms of the abnormality detection method of the embodiment of the present invention shown in FIG. FIG. 5 shows an operation (a) when the control command signal changes from OFF to ON when there is no abnormality in the configuration of FIG. It is assumed that the control command signal PWMP is output from the control command signal generation unit 4 at time point A so as to switch the IGBT 300 from OFF to ON. In this case, the signal of the drive signal GS changes from off to on at point B after Tpg1 due to the operation delay time of the circuit from the control command signal PWMP to the drive signal GS in FIG. Further, the signal change in the drive signal GS is such that the feedback signal FB changes from off to on at point C after Tgf1 due to the operation delay time of the circuit from the drive signal GS to the feedback signal FB in FIG.

一方、制御指令信号ＰＷＭＰが、遅れ回路２１によって、制御指令信号ＰＷＭＰがドライブ回路に伝達され、そのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間平均値程度の時間長Ｔｐｆの時間遅れを受けた信号ＤＰ０と前記フィードバック信号ＦＢとが不一致検出用のＥＯＲ機能１６によって比較されるので、上記のＴｐｇ1及びＴｇｆ1の遅れ時間とＴｐｆの遅れ時間の差分、即ち、Ｃ点からＦ点の間、不一致信号ＮＥに不一致に対応する信号が現れる。Ｃ点、Ｆ点ともに、Ａ点以後でかつ、Ａ点から猶予時間Ｔｅｘ後に生じるＤ点より、以前に発生するように設定されているから、タイマ出力ＰＲによりＡＮＤ機能を介してマスクされる。したがって異常出力ＤＴは出力されず異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。即ち、構成の中に異常がない場合には異常信号は出ない。   On the other hand, the control command signal PWMP is transmitted by the delay circuit 21 to the drive circuit, and the time delay Tpf is about the delay time average value until the feedback signal FB reaches the mismatch detection unit 400. The signal DP0 received and the feedback signal FB are compared by the EOR function 16 for detecting mismatch, so that the difference between the delay time of Tpg1 and Tgf1 and the delay time of Tpf, that is, between the C point and the F point. A signal corresponding to the mismatch appears in the mismatch signal NE. Since both the C point and the F point are set to occur before the D point after the A point and after the grace time Tex from the A point, they are masked via the AND function by the timer output PR. Accordingly, the abnormal output DT is not output, and the abnormality detection holding function 19 is not set, and no abnormal signal appears in the output CFD. That is, when there is no abnormality in the configuration, no abnormality signal is output.

同様に、図６は、本構成の中に異常がない場合の制御指令信号がオンからオフへ変化した時の動作（ｂ）を示す。図５と同様に時刻Ａ点において制御指令信号発生部からＩＧＢＴ３００をオンからオフへ切り替えるよう信号が出力されたとする。この場合も図５と同様に不一致検出用のＥＯＲ機能１６によってフィードバック信号ＦＢと、制御指令信号ＰＷＭＰが遅れ回路２１によってＴｐｆの時間遅れを受けた信号ＤＰ０とが比較されるので、上記のＴｐｇ０及びＴｇｆ０の遅れ時間とＴｐｆの遅れ時間の差分、即ちＣ点からＦ点の間、不一致信号ＮＥに不一致に対応する信号が現れる。このときも、前記と同様にＣ点、Ｆ点ともに、Ａ点以後でかつ、Ａ点からＴｅｘ後に生じるＤ点以前に発生するからタイマ出力ＰＲによりＡＮＤ機能を介してマスクされる。したがって異常出力ＤＴは出力されず異常検出保持機能１９はセットされることは無くその出力ＣＦＤには異常信号は現れない。   Similarly, FIG. 6 shows the operation (b) when the control command signal changes from on to off when there is no abnormality in the present configuration. Assume that a signal is output from the control command signal generator to switch the IGBT 300 from on to off at time point A as in FIG. Also in this case, the feedback signal FB is compared with the signal DP0 in which the control command signal PWMP is delayed by the time Tpf by the delay circuit 21 by the EOR function 16 for mismatch detection as in FIG. A difference between the delay time of Tgf0 and the delay time of Tpf, that is, a signal corresponding to the mismatch appears in the mismatch signal NE between the points C and F. Also at this time, as described above, both the points C and F occur after the point A and before the point D generated after the Tex from the point A, and are masked through the AND function by the timer output PR. Therefore, the abnormality output DT is not output, and the abnormality detection holding function 19 is not set, and no abnormality signal appears in the output CFD.

図７および図８に制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間が何らかの異常によりＴｅｘ以上に長くなった場合の動作（ｃ）および（ｄ）を示す。いずれの場合もフィードバック信号ＦＢの終点であるＣ点がＤ点を越えるため、不一致信号ＮＥがタイマ出力ＲＰによりマスクされない部分で異常出力ＤＴが出力され異常検出される。   7 and 8, the operations (c) and (d) when the delay time until the control command signal is transmitted to the drive circuit and the feedback signal FB reaches the mismatch detection unit 400 becomes longer than Tex due to some abnormality. ). In any case, since the point C which is the end point of the feedback signal FB exceeds the point D, an abnormal output DT is output and detected abnormally at a portion where the mismatch signal NE is not masked by the timer output RP.

図９に、制御指令信号がオフにもかかわらず、何らかの異常によりドライバ回路出力である駆動信号ＧＳがオンとなった場合（ｅ）を示す。Ｂ点において駆動信号ＧＳが異常動作すると、これが図２の判定機能１０により検出され、フィードバック信号ＦＢに至るまでの回路の動作遅れ時間Ｔｇｆ1を経た後、Ｃ点でフィードバック信号ＦＢがオフからオンに変化する。不一致検出用のＥＯＲ機能１６によってこのフィードバック信号ＦＢがＴｐｆの時間遅れを受けた信号ＤＰ０と比較されるが、制御指令信号ＰＷＭＰが変化していないので、Ｔｐｆの時間遅れを受けた信号ＤＰ０も制御指令信号ＰＷＭＰと同じ状態を保っているので即時に不一致信号ＮＥが出力され、かつマスクを行うタイマ出力ＲＰも発生されていないのでＡＮＤ機能によるマスクはされず異常信号ＤＴが出力され異常検出保持機能１９はセットされ、異常信号ＣＦＤが現れる。   FIG. 9 shows a case (e) where the drive signal GS which is the driver circuit output is turned on due to some abnormality even though the control command signal is turned off. When the drive signal GS operates abnormally at the point B, this is detected by the determination function 10 in FIG. 2, and after the operation delay time Tgf1 of the circuit until the feedback signal FB is reached, the feedback signal FB is switched from OFF to ON at the point C. Change. The feedback signal FB is compared with the signal DP0 that has been delayed by Tpf by the EOR function 16 for detecting mismatch, but the control command signal PWMP has not changed, so that the signal DP0 that has been delayed by Tpf is also controlled. Since the same state as the command signal PWMP is maintained, the mismatch signal NE is immediately output, and the timer output RP for masking is not generated, so that the mask is not masked by the AND function and the abnormality signal DT is output and the abnormality detection holding function 19 is set and an abnormal signal CFD appears.

図１０にスイッチング素子の異常動作、或いはドライブ回路内の異常により駆動信号ＧＳが振動的な或いは発振的な異常を起こした場合（ｆ）を示す。即ち、Ｂ２，Ｂ３点で示すように、オンしその後オフすることを繰り返す場合、制御指令信号ＰＷＭＰの変化直後のＡ点、Ｄ点間では、不一致信号ＮＥはマスクされるが、タイマ出力ＲＰが消失するＤ点以後、Ｂ２，Ｂ３点で駆動信号ＧＳに発生する異常信号に対しては、マスクはされない。したがってＣ２、Ｃ３点で異常信号ＤＴが出力され異常検知される。即ち、Ｔｅｘに比べて短い異常信号の繰り返しのような異常モードにおいても、異常をマスクするタイマ出力ＲＰ信号は、制御指令信号ＰＷＭＰの変化直後に発生するのみであるから、異常信号ＧＳ或いは不一致信号ＮＥに現れる異常波形に無関係にタイマ出力ＲＰがオフした後は、不一致信号ＮＥはマスクされず異常信号ＤＴに出力され、異常検出保持機能１９はセットされて異常信号ＣＦＤが現れる。   FIG. 10 shows a case (f) in which the drive signal GS causes a vibration or oscillation abnormality due to an abnormal operation of the switching element or an abnormality in the drive circuit. That is, as shown by points B2 and B3, when repeatedly turning on and then off, the mismatch signal NE is masked between the points A and D immediately after the change of the control command signal PWMP, but the timer output RP is After the disappearing point D, the abnormal signals generated in the drive signal GS at the points B2 and B3 are not masked. Accordingly, an abnormality signal DT is output at points C2 and C3, and abnormality is detected. That is, even in an abnormal mode such as repetition of an abnormal signal that is shorter than Tex, the timer output RP signal that masks the abnormality is generated immediately after the change of the control command signal PWMP. After the timer output RP is turned off regardless of the abnormal waveform appearing in NE, the mismatch signal NE is not masked and output as the abnormal signal DT, and the abnormality detection holding function 19 is set and the abnormal signal CFD appears.

本実施例においては、上記のように、不一致信号ＮＥのマスクを、従来例のように不一致信号ＮＥの波形に依存させるのでなく、制御指令信号ＰＷＭＰの変化直後に限定するようにした。このため、スイッチング素子の異常動作、或いはドライブ回路内の異常により、駆動信号ＧＳが振動的な或いは発振的な異常を起こした場合のようなケースにおいても、不要に検出猶予時間が発生されることは無く、確実に異常検知がなされる。また、制御指令信号ＰＷＭＰが一定値を保っている場合、猶予時間は発生しないので異常発生時に即時に異常に対応する処置が可能となり、装置の保護上有効な異常検知が可能となる。   In this embodiment, as described above, the mask of the mismatch signal NE is not dependent on the waveform of the mismatch signal NE as in the conventional example, but is limited to immediately after the change of the control command signal PWMP. For this reason, even in the case where the drive signal GS causes a vibration or oscillation abnormality due to an abnormal operation of the switching element or an abnormality in the drive circuit, an unnecessary detection delay time is generated. There is no, and the abnormality is detected reliably. Further, when the control command signal PWMP is maintained at a constant value, no grace time is generated, so that it is possible to immediately cope with the abnormality when the abnormality occurs, and it is possible to detect an abnormality that is effective for protecting the apparatus.

ドライブ回路で発生した異常の情報を確実に判定できるので異常に対する保護動作を早く作動することができ異常によるシステムの損傷を最小限に抑制することが可能となるので、信頼性の高い電力変換装置となる。   Since it is possible to reliably determine the information of the abnormality that has occurred in the drive circuit, it is possible to operate the protection operation against the abnormality quickly, and to minimize damage to the system due to the abnormality, so that a highly reliable power conversion device It becomes.

１ 制御装置
３ 電力変換器
４ 制御信号発生部
５ 電気光変換器
６ 光ファイバ
７ 光電気変換器
８ 波形整形回路
９ ＡＭＰ回路
１０ 判定機能
１１ 論理反転機能
１２ 電気光変換器
１３ 光ファイバ
１４ 光電気変換器
１５ 論理反転機能
１６ ＥＯＲ機能
１７ タイマ
１８ ＡＮＤ機能
１９ 異常検出保持機能
２０ 論理和機能
２１ 遅延機能
２２ 遅延機能
３１ タイマ
３４ ＥＯＲ機能
３５ 遅延機能
２００ ドライブ回路
２１０ ドライブ回路
３００ ＩＧＢＴ
３１０ ＩＧＢＴ
４００ 不一致検出部
４１０ 不一致検出部 DESCRIPTION OF SYMBOLS 1 Control apparatus 3 Power converter 4 Control signal generation part 5 Electro-optic converter 6 Optical fiber 7 Opto-electric converter 8 Waveform shaping circuit 9 AMP circuit 10 Judgment function 11 Logic inversion function 12 Electro-optic converter 13 Optical fiber 14 Opto-electricity Converter 15 Logic inversion function 16 EOR function 17 Timer 18 AND function 19 Abnormality detection holding function 20 Logical sum function 21 Delay function 22 Delay function 31 Timer 34 EOR function 35 Delay function 200 Drive circuit 210 Drive circuit 300 IGBT
310 IGBT
400 mismatch detection unit 410 mismatch detection unit

Claims (2)

直流定電圧源のプラス側とマイナス側の間に複数の半導体スイッチング素子を接続して構成され、該複数半導体スイッチング素子のオン・オフ状態の組み合わせにより直流電圧源の電位レベルを選択し出力する電力変換器を制御する制御装置において、
個々の半導体スイッチング素子を駆動するドライブ回路に対して制御指令信号を出力するとともに該制御指令信号に対応して前記ドライブ回路がスイッチング素子を駆動している動作状態よりオン側に駆動しているかオフ側に駆動しているかを判定する判定機能の判定情報と該制御指令信号とを比較して該判定情報と該制御指令信号の不一致を検出する不一致検出手段と、
該不一致検出手段が前記制御指令信号の変化後から所定の時間範囲内のみで不一致を出力していることを監視し、前記所定の時間範囲を超えて不一致が検出された場合に、ドライブ回路或いはスイッチング素子自体の異常動作と判定する異常判定部と、を有し、
前記不一致検出手段に入力する制御指令信号は、該制御指令信号が出力された後、これに対応してドライブ回路が動作し、その動作を判定機能が検出し、その判定情報が前記不一致検出手段に到達するまでの所要時間とほぼ同等な遅れ要素を介して入力することを特徴とする電力変換器の異常検出方式。 A power that is configured by connecting a plurality of semiconductor switching elements between a positive side and a negative side of a DC constant voltage source, and selecting and outputting a potential level of the DC voltage source by a combination of on / off states of the plurality of semiconductor switching elements In the control device for controlling the converter,
A control command signal is output to a drive circuit that drives each semiconductor switching element, and in response to the control command signal, the drive circuit is driven on or off from an operating state in which the switching element is driven. A non-coincidence detecting means for comparing the determination information of the determination function for determining whether the control is driven to the control command signal and detecting a mismatch between the determination information and the control command signal;
It is monitored that the mismatch detection means outputs a mismatch only within a predetermined time range after the change of the control command signal, and when a mismatch is detected exceeding the predetermined time range, a drive circuit or possess an abnormality determination unit for determining an abnormal operation of the switching element itself, and
The control command signal to be input to the mismatch detection means is such that the drive circuit operates in response to the output of the control command signal, the operation is detected by the determination function, and the determination information is the mismatch detection means. An abnormality detection method for a power converter, characterized in that the input is made through a delay element substantially equal to the time required to reach 請求項１に記載の電力変換器の異常検出方式において、
前記所定の時間範囲以上の不一致を出力する状態が生じた時、その後不一致を出力する状態が消失してもその異常検出情報を保持するとともに異常検出情報により上記電力変換器内の半導体スイッチング素子をオフする制御指令を出力させることを特徴とする電力変換器の異常検出方式。 In the power converter abnormality detection method according to claim 1,
When a state of outputting a mismatch exceeding the predetermined time range occurs, even if the state of outputting the mismatch disappears thereafter, the abnormality detection information is retained and the semiconductor switching element in the power converter is abnormality detection method for a power converter according to claim Rukoto to output a control command to turn off.
JP2009093907A 2009-04-08 2009-04-08 Abnormality detection method for power converter Active JP5373457B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009093907A JP5373457B2 (en) 2009-04-08 2009-04-08 Abnormality detection method for power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009093907A JP5373457B2 (en) 2009-04-08 2009-04-08 Abnormality detection method for power converter

Publications (2)

Publication Number Publication Date
JP2010246309A JP2010246309A (en) 2010-10-28
JP5373457B2 true JP5373457B2 (en) 2013-12-18

Family

ID=43098722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009093907A Active JP5373457B2 (en) 2009-04-08 2009-04-08 Abnormality detection method for power converter

Country Status (1)

Country Link
JP (1) JP5373457B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7101451B2 (en) 2016-07-19 2022-07-15 ナブテスコ株式会社 Electric actuator drive control device and aircraft
JP7101452B2 (en) * 2016-07-19 2022-07-15 ナブテスコ株式会社 Electric actuator drive control device and aircraft
JP7077588B2 (en) * 2017-11-21 2022-05-31 株式会社デンソー Signal propagation device
JP6966121B1 (en) * 2020-09-25 2021-11-10 Ｎｅｃプラットフォームズ株式会社 Signal judgment device, power supply device, signal judgment method and program

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0956177A (en) * 1995-08-18 1997-02-25 Hitachi Ltd Gate signal generating circuit for power conversion equipment
JPH11356035A (en) * 1998-06-04 1999-12-24 Hitachi Ltd Gate driving device for voltage-driven self-arc-extinguishing element
JP4434510B2 (en) * 2001-03-16 2010-03-17 株式会社東芝 Fault detection method and fault detection apparatus for insulated gate semiconductor device
JP4693362B2 (en) * 2004-04-23 2011-06-01 株式会社東芝 Power converter
JP2006254657A (en) * 2005-03-14 2006-09-21 Toyota Motor Corp Power supply device with overcurrent prevention function
JP4338721B2 (en) * 2006-08-22 2009-10-07 株式会社日立製作所 Power conversion apparatus and abnormality detection method thereof

Also Published As

Publication number Publication date
JP2010246309A (en) 2010-10-28

Similar Documents

Publication Publication Date Title
US11050418B2 (en) Gate level triggered desaturation blanking
JP5452551B2 (en) Power conversion device and power conversion system
JP4339872B2 (en) Semiconductor element driving device, power conversion device, motor driving device, semiconductor element driving method, power conversion method, and motor driving method
WO2012165196A1 (en) Inverter driving device
US20130015797A1 (en) Electronic control unit for vehicle and semiconductor integrated circuit device
JP5373457B2 (en) Abnormality detection method for power converter
CN107317485B (en) Apparatus for controlling operation of power conversion device
JP5505730B2 (en) Failure information transmission device
JP4442348B2 (en) Power converter
US7265958B2 (en) Overcurrent protection circuit and semiconductor apparatus
JP5427633B2 (en) Gate drive device
WO2019193834A1 (en) Semiconductor driving device and power conversion device
JP5049817B2 (en) Power converter control device
CN110120800B (en) Half-bridge circuit driving chip with protection circuit and protection method thereof
JP7083265B2 (en) Power transistor drive circuit, power module
JP2011015461A (en) Signal control circuit
JP2007336665A (en) Gate driving device and power conversion device equipped with it
JP6156107B2 (en) In-vehicle device controller
US20170358982A1 (en) Multi-phase power conversion device control circuit
US6147524A (en) Inverter device driving method
JP6797233B2 (en) Power converter
JP5817585B2 (en) Electronic control unit
JP2006269930A (en) Pulse control circuit
JP4200856B2 (en) Power converter
JP2009089417A (en) Semiconductor element drive apparatus, power converter, and motor drive, and semiconductor element drive method, power conversion method, and motor drive method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130919

R150 Certificate of patent or registration of utility model

Ref document number: 5373457

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150