JP5369209B2

JP5369209B2 - Multi-probe, recording apparatus, and multi-probe manufacturing method

Info

Publication number: JP5369209B2
Application number: JP2012057676A
Authority: JP
Inventors: 永芳李; 泰冨澤; 正和杉山
Original assignee: Toshiba Corp; University of Tokyo NUC
Current assignee: Toshiba Corp; University of Tokyo NUC
Priority date: 2012-03-14
Filing date: 2012-03-14
Publication date: 2013-12-18
Anticipated expiration: 2032-03-14
Also published as: JP2013191257A

Description

本発明の実施形態は、例えばＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍｓ）メモリに用いられるマルチプローブに関する。 Embodiments described herein relate generally to a multi-probe used in, for example, a MEMS (Micro Electro Mechanical Systems) memory.

走査型プローブ顕微鏡（ＳＰＭ：ＳｃａｎｎｉｎｇＰｒｏｂｅＭｉｃｒｏｓｃｏｐｅ）の原理を利用したプローブ型ＭＥＭＳメモリが研究されている。プローブ型ＭＥＭＳメモリとは、プローブ先端の記録／再生用電極と記録媒体との間の様々な相互作用を利用して情報の書き込み、読み出し（再生）、及び消去を行う記録装置である。 A probe-type MEMS memory using the principle of a scanning probe microscope (SPM) has been studied. The probe-type MEMS memory is a recording device that writes, reads (reproduces), and erases information using various interactions between the recording / reproducing electrode at the tip of the probe and a recording medium.

記録／再生のスループット向上を目的として、複数のマイクロプローブを備えたマルチプローブについても研究が進められている。 For the purpose of improving the recording / reproducing throughput, research is also being conducted on a multi-probe including a plurality of microprobes.

特開平５−５２５０８号公報JP-A-5-52508

各マイクロプローブを個別に制御可能なマルチプローブを安価かつ容易に作製できることへの要請がある。 There is a need to be able to easily and inexpensively produce a multi-probe capable of individually controlling each microprobe.

実施形態によれば、表面にベース電極を有する土台と、前記土台から突出し、かつ第１の方向に並列してなる複数のマイクロプローブとを有するマルチプローブが提供される。前記マイクロプローブの少なくともいずれかは、カンチレバー、第１電極層、第２電極層を有し、前記第１電極層、および前記第２電極層の一の部分は前記カンチレバーの第１主面に形成され、かつ、前記第１電極層および前記第２電極層の一の部分は電気的に接続し、前記第２電極層の一の部分および前記ベース電極は電気的に接続し、前記第１主面は前記第１の方向に直交する面として規定され、前記第１の方向とは異なる第２の方向に直交する面として第２主面が規定される。 According to the embodiment, a multi-probe having a base having a base electrode on the surface and a plurality of microprobes protruding from the base and arranged in parallel in the first direction is provided. At least one of the microprobes has a cantilever, a first electrode layer, and a second electrode layer, and one part of the first electrode layer and the second electrode layer is formed on a first main surface of the cantilever. And a portion of the first electrode layer and the second electrode layer are electrically connected, a portion of the second electrode layer and the base electrode are electrically connected, and the first main layer is electrically connected. The surface is defined as a surface orthogonal to the first direction, and the second main surface is defined as a surface orthogonal to a second direction different from the first direction.

第１の実施形態に係るマルチプローブの斜視図The perspective view of the multi-probe which concerns on 1st Embodiment マルチプローブ先端の詳細図Detailed view of multi-probe tip マイクロプローブと記録媒体とが接触した状態を示す図The figure which shows the state which the microprobe and the recording medium contacted 記録装置を示すブロック図Block diagram showing the recording device 第１の実施形態のマルチプローブの製造工程を示す図The figure which shows the manufacturing process of the multiprobe of 1st Embodiment. 第１の実施形態のマルチプローブの製造工程を示す図The figure which shows the manufacturing process of the multiprobe of 1st Embodiment. 第１の実施形態のマルチプローブの製造工程を示す図The figure which shows the manufacturing process of the multiprobe of 1st Embodiment. 第１の実施形態のマルチプローブの製造工程を示す図The figure which shows the manufacturing process of the multiprobe of 1st Embodiment. 第１の実施形態のマルチプローブの製造工程を示す図The figure which shows the manufacturing process of the multiprobe of 1st Embodiment. 第２の実施形態に係るマルチプローブの斜視図The perspective view of the multi-probe which concerns on 2nd Embodiment 第２の実施形態のマルチプローブの製造工程を示す図The figure which shows the manufacturing process of the multiprobe of 2nd Embodiment. 第２の実施形態のマルチプローブの製造工程を示す図The figure which shows the manufacturing process of the multiprobe of 2nd Embodiment. 第３の実施形態に係るマルチプローブの斜視図The perspective view of the multi-probe which concerns on 3rd Embodiment 第４の実施形態に係るマルチプローブの斜視図The perspective view of the multi-probe which concerns on 4th Embodiment 第５の実施形態に係るマルチプローブの斜視図The perspective view of the multi-probe which concerns on 5th Embodiment 第６の実施形態に係るマルチプローブの斜視図The perspective view of the multi-probe which concerns on 6th Embodiment 作製されたマルチプローブの模式図Schematic diagram of the fabricated multiprobe 作製されたマルチプローブの一部を拡大して示す図Figure showing an enlarged view of part of the produced multi-probe 作製されたマルチプローブの一部を拡大して示す図Figure showing an enlarged view of part of the produced multi-probe 作製されたマルチプローブの一部を拡大して示す図Figure showing an enlarged view of part of the produced multi-probe

以下、実施の形態について、図面を参照して説明する。本実施形態は、複数のマイクロプローブを備えた例えばプローブ型ＭＥＭＳメモリ用のマルチプローブに関する。マルチプローブは、土台と、この土台から突出し、かつ一の方向に並列してなる複数のマイクロプローブとを有する。一のマイクロプローブは、カンチレバー及びプローブ先端から構成される。プローブ先端には記録再生電極が設けられる。記録再生電極は、カンチレバーの表面に形成される配線部分を介して、土台の表面に形成されるベース電極に接続される。本実施形態は、マルチプローブを構成する各マイクロプローブの動作を個別に制御することができるようにするための電極層の構造（配線構造）を規定するものである。また、本実施形態のマルチプローブは、各マイクロプローブの先端に優れた耐摩耗特性を有し、安価かつ容易に作製することができる。 Hereinafter, embodiments will be described with reference to the drawings. The present embodiment relates to a multi-probe for, for example, a probe type MEMS memory including a plurality of microprobes. The multi-probe has a base and a plurality of microprobes protruding from the base and arranged in parallel in one direction. One microprobe is composed of a cantilever and a probe tip. A recording / reproducing electrode is provided at the tip of the probe. The recording / reproducing electrode is connected to a base electrode formed on the surface of the base via a wiring portion formed on the surface of the cantilever. In the present embodiment, the structure of the electrode layer (wiring structure) is defined so that the operation of each microprobe constituting the multiprobe can be individually controlled. In addition, the multi-probe of this embodiment has excellent wear resistance characteristics at the tip of each microprobe, and can be manufactured inexpensively and easily.

図１は、第１の実施形態に係るマルチプローブの斜視図である。以下の図面において、同一の参照符号は、同一の構成要素を指す。マルチプローブ１において、第１の方向Ｄ１に２つのマイクロプローブ１０ａおよび１０ｂが配列される。図１において、ＣＬは、マルチプローブ１を構成する各マイクロプローブ１０ａおよび１０ｂが記録媒体（図１では不図示）と物理的かつ電気的に接触する位置を示す仮想的な線である。マイクロプローブ１０ａおよび１０ｂはそれぞれが共通の土台１８によって支持される。土台１８は、デバイスレイヤー１８ａ、ボックスレイヤー１８ｂ、ハンドリングレイヤー１８ｃを有する。本実施形態では、これらのレイヤーを有するＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板をもとに土台１８を含むマルチプローブを形成している。なお、ＳＯＩ基板を用いるのはあくまで一例であってＳＯＩ基板に代えてＳｉ基板を用いてもよい。この場合、デバイスレイヤー１８ａ，ボックスレイヤー１８ｂ及びハンドリングレイヤー１８ｃの材質の区別はない。 FIG. 1 is a perspective view of the multi-probe according to the first embodiment. In the following drawings, the same reference numerals denote the same components. In the multi-probe 1, two microprobes 10a and 10b are arranged in the first direction D1. In FIG. 1, CL is an imaginary line indicating a position where each of the microprobes 10a and 10b constituting the multi-probe 1 physically and electrically contacts a recording medium (not shown in FIG. 1). The microprobes 10a and 10b are each supported by a common base 18. The base 18 includes a device layer 18a, a box layer 18b, and a handling layer 18c. In this embodiment, a multi-probe including a base 18 is formed based on an SOI (Silicon on Insulator) substrate having these layers. Note that the use of an SOI substrate is merely an example, and a Si substrate may be used instead of the SOI substrate. In this case, there is no distinction between materials of the device layer 18a, the box layer 18b, and the handling layer 18c.

図１に示すように、マイクロプローブ１０ａおよびマイクロプローブ１０ｂは同一の構造を有する。なお、マルチプローブを構成するすべてのマイクロプローブが同じ構造である必要はない。また、図１のマルチプローブ１は、２つのマイクロプローブ１０ａおよび１０ｂを備えているが、マルチプローブを構成するマイクロプローブの数は特に限定されない。以下、マイクロプローブ１０ａに着目してその具体的な構造を説明する。 As shown in FIG. 1, the microprobe 10a and the microprobe 10b have the same structure. Note that it is not necessary that all the microprobes constituting the multiprobe have the same structure. 1 includes two microprobes 10a and 10b, the number of microprobes constituting the multiprobe is not particularly limited. Hereinafter, the specific structure will be described by focusing on the microprobe 10a.

マイクロプローブ１０ａは、マイクロプローブ１０ａは、カンチレバー１４、第１電極層１２ａ、第２電極層の一の部分１２ｂを有する。カンチレバー１４は土台１８からＤ３方向に向かって突出している。カンチレバー１４の第１の方向Ｄ１の主面（Ｓ１。以下、「第１主面」）には第１電極層１２ａ、第２電極層の一の部分１２ｂがカンチレバー１４の先端から土台１８に向けて、順に配置されている。第１電極層１２ａと第２電極層の一の部分１２ｂは電気的に接続している。ここで「第１の方向Ｄ１の主面Ｓ１」とは第１の方向Ｄ１に直交する面をいう。また、土台１８の表面であって第１の方向Ｄ１とは異なる第２の方向Ｄ２の主面（Ｓ２。以下「第２主面」）に、ベース電極１２ｄが形成されている。本実施形態では第２主面Ｓ２における第２電極層の他の部分により、ベース電極１２ｄと第１主面Ｓ１における第２の電極層の一の部分１２ｂとの電気的な接続が形成される。 The microprobe 10a includes a cantilever 14, a first electrode layer 12a, and a portion 12b of the second electrode layer. The cantilever 14 protrudes from the base 18 in the direction D3. The first electrode layer 12a and one portion 12b of the second electrode layer are directed from the tip of the cantilever 14 toward the base 18 on the main surface (S1, hereinafter referred to as “first main surface”) of the cantilever 14 in the first direction D1. Are arranged in order. The first electrode layer 12a and one portion 12b of the second electrode layer are electrically connected. Here, the “main surface S1 in the first direction D1” means a surface orthogonal to the first direction D1. A base electrode 12d is formed on the main surface of the base 18 in a second direction D2 (S2, hereinafter referred to as “second main surface”) that is different from the first direction D1. In the present embodiment, the other portion of the second electrode layer on the second main surface S2 forms an electrical connection between the base electrode 12d and one portion 12b of the second electrode layer on the first main surface S1. .

図２はマイクロプローブ１０ａの先端部分を拡大して示す図である。第２の方向Ｄ２において、マイクロプローブ１０ａを記録媒体に接触させる面が第２主面Ｓ２である。土台１８の表面に形成されたベース電極１２ｄから、第２主面Ｓ２における第２電極層の他の部分、第１主面Ｓ１における第２電極層の一の部分１２ｂ、重なり部分１２ｃを通して、マイクロプローブ１０ａの第１主面Ｓ１に形成された第１電極層１２ａに電気的信号が伝えられる。逆に、第１電極層１２ａから、重なり部分１２ｃ、第２電極層の一の部分１２ｂ、第２電極層の他の部分を通して、ベース電極１２ｄに電気的信号が伝えられる。なお、本実施形態では第２電極層の他の部分を通して第１電極層１２ａとベース電極１２ｄとの間に電気的信号が伝えられる例を示したが、これに限定されるものではない。例えば、第１主面における第２電極層の他の部分１２ｂをデバイスレイヤー１８ａとの境界まで形成し、土台１８の第３主面および第２主面の上に配線を形成することにより、第１電極層１２ａとベース電極１２ｄとの電気的接続を確保することができる。また、製造工程は複雑になるが、第２電極層の一の部分からカンチレバー１４の内部、土台１８の内部、ベース電極１２の順に配線を形成することにより電気的接続を確保することができる。 FIG. 2 is an enlarged view of the tip portion of the microprobe 10a. In the second direction D2, the surface that makes the microprobe 10a contact the recording medium is the second main surface S2. From the base electrode 12d formed on the surface of the base 18, through the other part of the second electrode layer on the second main surface S2, the one part 12b of the second electrode layer on the first main surface S1, and the overlapping part 12c, An electrical signal is transmitted to the first electrode layer 12a formed on the first main surface S1 of the probe 10a. Conversely, an electrical signal is transmitted from the first electrode layer 12a to the base electrode 12d through the overlapping portion 12c, one portion 12b of the second electrode layer, and the other portion of the second electrode layer. In the present embodiment, an example in which an electrical signal is transmitted between the first electrode layer 12a and the base electrode 12d through the other part of the second electrode layer is shown, but the present invention is not limited to this. For example, the other part 12b of the second electrode layer on the first main surface is formed up to the boundary with the device layer 18a, and the wiring is formed on the third main surface and the second main surface of the base 18, thereby Electrical connection between the one electrode layer 12a and the base electrode 12d can be ensured. In addition, although the manufacturing process is complicated, electrical connection can be ensured by forming wiring in order from one part of the second electrode layer to the inside of the cantilever 14, the inside of the base 18, and the base electrode 12.

なお第３の方向Ｄ３は、第１の方向Ｄ１と第２の方向Ｄ２とが形成する平面に対し、この平面を貫く方向をいう。第３主面とは第３の方向Ｄ３に直交する面をいう。 Note that the third direction D3 refers to a direction penetrating the plane formed by the first direction D1 and the second direction D2. The third main surface is a surface orthogonal to the third direction D3.

本実施形態ではベース電極１２ｄは土台１８の第２主面に形成される例を示したが、第２主面に限定されるものではない。土台１８の第１主面、第３主面またはこれ以外の面に形成されても良い。 In the present embodiment, the base electrode 12d is shown as being formed on the second main surface of the base 18, but is not limited to the second main surface. The base 18 may be formed on the first main surface, the third main surface, or other surfaces.

本実施形態によれば、マルチプローブ１を構成する各マイクロプローブの第２電極層を選択的に制御することにより、マイクロプローブの動作を個別に制御することができる。具体的には、各マイクロプローブの先端の第１電極層を独立して制御することにより、動作するマイクロプローブを記録再生レートに応じてコントロールすることができる。例えば、ある記録再生レートの時には、マイクロプローブ１０ａおよびマイクロプローブ１０ｂの両方を動作させ、別の記録再生レートの時には、マイクロプローブ１０ａおよびマイクロプローブ１０ｂのいずれか一方を動作させ、他方を停止させる、といった制御を実現することができる。 According to this embodiment, the operation of the microprobe can be individually controlled by selectively controlling the second electrode layer of each microprobe constituting the multi-probe 1. Specifically, by independently controlling the first electrode layer at the tip of each microprobe, the operating microprobe can be controlled according to the recording / reproducing rate. For example, at a certain recording / reproduction rate, both the microprobe 10a and the microprobe 10b are operated, and at another recording / reproduction rate, one of the microprobe 10a and the microprobe 10b is operated and the other is stopped. Such control can be realized.

第２電極層（１２ｂ，１２ｃ）は、土台１８（独立電極部）からマイクロプローブの先端に向かってカンチレバー１４の第２主面Ｓ２から第１主面Ｓ１へと、側面に回り込むように形成されており、カンチレバー１４の第１主面Ｓ１上で第２電極層（１２ｂ，１２ｃ）と第１電極層１２ａとの電気的な接続が図られている。このような構造は、土台１８およびカンチレバー１４等における貫通配線構造、すなわち、土台１８やカンチレバー１４のバルク内部に配線を配置する構造を回避することが意図されている。これにより、マイクロプローブを個別に制御するための第２電極層（１２ｂ，１２ｃ）から第１電極層１２ａへの配線として貫通配線構造を採用する場合に複雑な製造工程を回避することができる。したがって、マルチプローブの製造コストを低減することができ、製造期間も短縮することができる。 The second electrode layers (12b, 12c) are formed to wrap around the side surface from the base 18 (independent electrode portion) toward the tip of the microprobe from the second main surface S2 of the cantilever 14 to the first main surface S1. The second electrode layers (12b, 12c) and the first electrode layer 12a are electrically connected to each other on the first main surface S1 of the cantilever 14. Such a structure is intended to avoid a through wiring structure in the base 18 and the cantilever 14, that is, a structure in which the wiring is arranged inside the bulk of the base 18 and the cantilever 14. Thereby, a complicated manufacturing process can be avoided when a through wiring structure is adopted as the wiring from the second electrode layer (12b, 12c) to the first electrode layer 12a for individually controlling the microprobe. Therefore, the manufacturing cost of the multiprobe can be reduced, and the manufacturing period can be shortened.

マイクロプローブ１０ａの第２主面Ｓ２には、第３の方向Ｄ３に向けて段差１５が形成される。第３の方向Ｄ３は第１の方向Ｄ１、及び第２の方向Ｄ２とは異なる方向である。段差１５はマイクロプローブ１０ａの土台１８から先端部に向けてステップダウンする構造となっている。この段差１５により第１電極層１２ａを第１の領域と第２の領域とに仮想的に区画することができる。ここでは第１の領域を土台１８側、第２の領域を先端部側とする。第１の領域又は段差１５に形成された第１の角部Ｘが記録媒体と接触し、かつ、第２の領域が記録媒体と接触しないように、段差１５、第２の領域の第２の方向Ｄ２の長さ、第３の方向のＤ３の長さ、がそれぞれ設計される。 A step 15 is formed on the second main surface S2 of the microprobe 10a toward the third direction D3. The third direction D3 is a direction different from the first direction D1 and the second direction D2. The step 15 is structured to step down from the base 18 of the microprobe 10a toward the tip. By this step 15, the first electrode layer 12a can be virtually divided into a first region and a second region. Here, the first region is the base 18 side, and the second region is the tip side. The first corner X formed in the first region or step 15 is in contact with the recording medium, and the step 15 and the second region of the second region are not in contact with the recording medium. The length in the direction D2 and the length in the third direction D3 are designed.

なお、カンチレバー１４および第１電極層１２ａのうち、少なくとも第１電極層１２ａには段差がある。この段差により第１電極層１２ａは第１の領域と第２の領域とに区画される。 Of the cantilever 14 and the first electrode layer 12a, at least the first electrode layer 12a has a step. By this step, the first electrode layer 12a is partitioned into a first region and a second region.

このような段差１５を有する庇構造を採用することにより、加工工程を短縮することができ、大面積加工が可能になる。庇構造を設ける意義については図６を参照して後述する。 By adopting the ridge structure having such a step 15, the machining process can be shortened and large area machining can be performed. The significance of providing the heel structure will be described later with reference to FIG.

なお、別の実施形態において後述するように、最終的にマイクロプローブ先端に上述した段差１５を設けない構成としても良い。 As will be described later in another embodiment, the above-described step 15 may not be provided at the end of the microprobe.

図３（ａ）は、マイクロプローブ１０ａと、記録媒体２０とが接触した状態を示している。同図（ｂ）は、この接触部分のＤ３方向の断面を拡大して示したものである。この断面図に示すように、カンチレバー１４と第１電極層１２ａの間には絶縁層１３が介挿されている。なお、カンチレバー1４を絶縁体あるいは高抵抗値の半導体材料とした場合、絶縁層１３を設けなくてもよい。 FIG. 3A shows a state in which the microprobe 10a and the recording medium 20 are in contact with each other. FIG. 4B is an enlarged view of the cross section of the contact portion in the D3 direction. As shown in the cross-sectional view, an insulating layer 13 is interposed between the cantilever 14 and the first electrode layer 12a. Note that when the cantilever 14 is made of an insulator or a semiconductor material having a high resistance value, the insulating layer 13 may not be provided.

第１電極層１２ａの材料は、記録媒体２０との間で電気的な信号をやり取りするために導電性の良い材料であり、かつ、カンチレバー１４及び絶縁層１３よりも硬い材料であることが好ましい。例えば、第１電極層１２ａの材料としてＷ、Ｒｕ、Ｒｈ、Ｍｏ、Ｃｒ、Ｐｔ、ＲｕＯ_ｘ、ＰｔＯ_ｘ、ＷＮ、ＩｒＯ_ｘ、ＴｉＮなどの高硬度と表面酸化膜の生成されにくさとを兼ね備えた材料を用いることができる。第１電極層１２ａの材料を硬い材料にすると、硬度の差に伴いカンチレバー１４及び絶縁層１３が第１電極層１２ａよりも先に摩耗する。これにより、第１電極層１２ａは突出しやすく、記録媒体２０との間の接触が損なわれることが少なくなる。カンチレバー１４の材料は、ＭＥＭＳプロセスによって加工や整形が容易なＳｉ、ＳｉＯ_ｘ、ＳｉＮ_ｘなどを用いることができる。Ｓｉ、ＳｉＯ_ｘ、ＳｉＮ_ｘは、絶縁材料として用いることも可能である。従って、カンチレバー１４と絶縁層１３の材料としてこれらのうちから選択される同一の材料を用いることにより、カンチレバー１４と絶縁層１３とを一体化することができる。記録媒体２０に情報を記録し、又は記録媒体２０から情報を再生する際に、マイクロプローブ１０ａと記録媒体２０とは相対的に移動する。この相対的な移動方向のことを「プローブスキャン方向」という。図３のようにマイクロプローブ１０ａの角部Ｘが記録媒体２０に接触した状態でマイクロプローブ１０ａに電圧を印加すると、記録ビット２１が形成される。 The material of the first electrode layer 12 a is preferably a material having good conductivity for exchanging electrical signals with the recording medium 20 and a material harder than the cantilever 14 and the insulating layer 13. . For example, the material of the first electrode layer 12a has high hardness such as W, Ru, Rh, Mo, Cr, Pt, RuO _x , PtO _x , WN, IrO _x , TiN and the like, and it is difficult to generate a surface oxide film. Materials can be used. When the material of the first electrode layer 12a is made of a hard material, the cantilever 14 and the insulating layer 13 are worn before the first electrode layer 12a with the difference in hardness. As a result, the first electrode layer 12a tends to protrude, and the contact with the recording medium 20 is less likely to be impaired. As the material of the cantilever 14, Si, SiO _x , SiN _x or the like that can be easily processed and shaped by the MEMS process can be used. Si, SiO _x , and SiN _x can also be used as an insulating material. Therefore, the cantilever 14 and the insulating layer 13 can be integrated by using the same material selected from these as the material of the cantilever 14 and the insulating layer 13. When recording information on the recording medium 20 or reproducing information from the recording medium 20, the microprobe 10 a and the recording medium 20 move relatively. This relative movement direction is referred to as “probe scan direction”. When a voltage is applied to the microprobe 10a with the corner portion X of the microprobe 10a in contact with the recording medium 20 as shown in FIG. 3, a recording bit 21 is formed.

ここで、マイクロプローブの先端部の第１電極層１２ａ、カンチレバー１４、および絶縁層１３の第３の方向Ｄ３の断面形状は均一なものとなる。したがって、これらが仮に摩耗したとしても、安定な記録再生特性を維持することができる。 Here, the cross-sectional shape in the third direction D3 of the first electrode layer 12a, the cantilever 14, and the insulating layer 13 at the tip of the microprobe becomes uniform. Therefore, even if they are worn, stable recording / reproducing characteristics can be maintained.

また、第１電極層１２ａの第１の方向Ｄ１は成膜処理により形成することができる。これにより、第１電極層１２ａの第１の方向Ｄ１の幅を極めて薄くすることができる。すなわち、第１電極層１２ａが記録媒体に接触する幅を薄くすることができる。したがって、このような第１電極層１２ａを記録再生用電極とすることにより、記録ビットの微細化を実現するこができる。 The first direction D1 of the first electrode layer 12a can be formed by a film formation process. Thereby, the width | variety of the 1st direction D1 of the 1st electrode layer 12a can be made very thin. That is, the width in which the first electrode layer 12a contacts the recording medium can be reduced. Therefore, by using the first electrode layer 12a as a recording / reproducing electrode, the recording bit can be miniaturized.

図４は、本実施形態に係る記録装置を示すブロック図である。記録装置３０は、外部装置３１に接続される制御部３２と、記録ユニット３５とを備える。制御部３２は、第１の制御部３３と第２の制御部３４とを備える。記録ユニット３５は、マルチプローブ１と記録媒体２０とを備える。本実施形態においてマルチプローブ１は２本のマイクロプローブ１０ａおよび１０ｂを備える。第１の制御部３３は、マルチプローブ１と記録媒体２０の相対的な姿勢を制御する。第２の制御部３４は、マルチプローブ１におけるマイクロプローブ１０ａの第１電極層１２ａと記録媒体２０との電気的相互作用を利用して、記録媒体２０に情報を記録し又は記録媒体２０から情報を再生する。記録媒体２０への記録を行う際には、外部装置３１から制御部３２に情報が提供される。記録媒体２０から情報を再生した際には、この情報は制御部３２を通じて外部装置３１に送られる。 FIG. 4 is a block diagram showing the recording apparatus according to this embodiment. The recording device 30 includes a control unit 32 connected to the external device 31 and a recording unit 35. The control unit 32 includes a first control unit 33 and a second control unit 34. The recording unit 35 includes the multi-probe 1 and the recording medium 20. In the present embodiment, the multi-probe 1 includes two microprobes 10a and 10b. The first control unit 33 controls the relative attitude between the multi-probe 1 and the recording medium 20. The second control unit 34 records information on the recording medium 20 using the electrical interaction between the first electrode layer 12 a of the microprobe 10 a in the multi-probe 1 and the recording medium 20, or information from the recording medium 20. Play. When recording on the recording medium 20, information is provided from the external device 31 to the control unit 32. When information is reproduced from the recording medium 20, this information is sent to the external device 31 through the control unit 32.

記録／再生時において、第１の制御部３３は、次のようにマルチプローブ１を位置制御する。例えば、図１に示したマルチプローブ１内のマイクロプローブ１０ａの角部Ｘが、第２の角部Ｙ（即ち、マイクロプローブ１０ａの最先端）よりも先に記録媒体２０に接触するように、第１の制御部３３はマルチプローブ１の姿勢を制御する。即ち、図３（ａ）に示したように、記録媒体２０の記録面に対してマイクロプローブ１０ａを適切な角度で傾斜させて両者を接触させる。これにより、カンチレバー１４の第１の角部Ｘが記録媒体２０に接触し、同時に、第１電極層１２ａが記録媒体２０の記録面に接触する。 During recording / reproduction, the first controller 33 controls the position of the multi-probe 1 as follows. For example, the corner X of the microprobe 10a in the multi-probe 1 shown in FIG. 1 is in contact with the recording medium 20 before the second corner Y (that is, the forefront of the microprobe 10a). The first control unit 33 controls the posture of the multi-probe 1. That is, as shown in FIG. 3A, the microprobe 10a is inclined at an appropriate angle with respect to the recording surface of the recording medium 20, and both are brought into contact with each other. As a result, the first corner X of the cantilever 14 contacts the recording medium 20, and at the same time, the first electrode layer 12 a contacts the recording surface of the recording medium 20.

図５〜図９は、本実施形態に係るマルチプローブの製造工程の一例を示したものである。試作においては、例えばデバイスレイヤー４０の厚さが５［μｍ］、ボックスレイヤー４１の厚さが１［μｍ］、ハンドリングレイヤー４２の厚さが５００［μｍ］であるＳＯＩ基板を用いる。 5 to 9 show an example of the manufacturing process of the multi-probe according to this embodiment. In the trial production, for example, an SOI substrate in which the thickness of the device layer 40 is 5 [μm], the thickness of the box layer 41 is 1 [μm], and the thickness of the handling layer 42 is 500 [μm] is used.

（プロセス１）
リソグラフィ工程によって、プローブ先端に庇部を形成するためのレジストパターン５０をＳＯＩ基板のデバイスレイヤー４０に形成する（図５（ａ））。 (Process 1)
A resist pattern 50 is formed on the device layer 40 of the SOI substrate by a lithography process to form a collar at the probe tip (FIG. 5A).

（プロセス２）
ＤＲＩＥ（ｄｅｅｐｒｅａｃｔｉｖｅｉｏｎｅｔｃｈｉｎｇ）工程により、庇部の段差を形成する（図５（ｂ））。段差の深さは例えば３［μｍ］とする。 (Process 2)
A step of the heel portion is formed by a DRIE (deep reactive ion etching) process (FIG. 5B). The depth of the step is, for example, 3 [μm].

（プロセス３）
リソグラフィ工程により、ＳＯＩ基板のデバイスレイヤー４０にプローブ形状を得るためレジストマスク５２を形成する（図５（ｃ））。 (Process 3)
A resist mask 52 is formed on the device layer 40 of the SOI substrate by a lithography process in order to obtain a probe shape (FIG. 5C).

（プロセス４）
ＤＲＩＥ工程により、先端に段差を有するプローブ形状５２を形成する（図６（ａ））。 (Process 4)
A probe shape 52 having a step at the tip is formed by the DRIE process (FIG. 6A).

（プロセス５）
スパッタリング等の工程により、電極材料（Ｗ、Ｒｕ、Ｒｈ、Ｍｏ、Ｃｒ、Ｐｔ、ＲｕＯ_ｘ、ＰｔＯ_ｘ、ＷＮ、ＩｒＯ_ｘ、ＴｉＮなど）を用いて第１電極層６１を成膜する（図６（ｂ））。 (Process 5)
The first electrode layer 61 is formed using an electrode material (W, Ru, Rh, Mo, Cr, Pt, RuO _x , PtO _x , WN, IrO _x , TiN, etc.) by a process such as sputtering (FIG. 6). (B)).

（プロセス６）
リフトオフ工程より、プローブ主面の電極材料を除去する（図６（ｃ））。これによりプローブの側壁６２のみに電極材料が残される。庇構造があることにより、図６（ａ）のＣＬ部がレジストで保護され、図６（ｂ）で第１電極を成膜する際、ＣＬ部のＤ２方向の面には成膜がされない。そのため、レジストを除去する際に（図６（ｃ））、ＣＬ部のＤ２方向の面に電極が形成されず、ＣＬ接触部の電気スポットは第１電極の幅のみになる。これに対し庇が無い構造とした場合、上記図６（ａ）〜（ｂ）工程では、ＣＬの第Ｄ２方向の面が成膜されてしまい、のちに先端部の電極を除去する工程が必要となる。 (Process 6)
The electrode material on the main surface of the probe is removed from the lift-off process (FIG. 6C). This leaves electrode material only on the side wall 62 of the probe. Due to the eaves structure, the CL portion in FIG. 6A is protected by a resist, and when the first electrode is formed in FIG. 6B, no film is formed on the surface in the D2 direction of the CL portion. Therefore, when the resist is removed (FIG. 6C), no electrode is formed on the surface of the CL portion in the D2 direction, and the electric spot of the CL contact portion is only the width of the first electrode. On the other hand, when the structure has no wrinkles, the surface of the CL in the D2 direction is formed in the steps of FIGS. 6A to 6B, and a step of removing the electrode at the tip is necessary later. It becomes.

（プロセス７）
リソグラフィ工程により、プローブ先端付近の側壁の電極層の一部を保護するためのレジスト７０を形成する（図７（ａ））。 (Process 7)
A resist 70 for protecting a part of the electrode layer on the side wall near the probe tip is formed by a lithography process (FIG. 7A).

（プロセス８）
金属のウェットエッチングにより、プローブ先端付近以外の側壁の電極層の一部を除去する（図７（ｂ））。 (Process 8)
A part of the electrode layer on the sidewall other than the vicinity of the probe tip is removed by wet etching of the metal (FIG. 7B).

（プロセス９）
リソグラフィ工程により、第２電極層を形成するためのレジストパターン７２，７４を形成する。このとき、プローブ先端部の第１電極層の一部７２が露出するように、レジストパターン７４の一部を除去する（図７（ｃ））。 (Process 9)
Resist patterns 72 and 74 for forming the second electrode layer are formed by a lithography process. At this time, a part of the resist pattern 74 is removed so that a part 72 of the first electrode layer at the probe tip is exposed (FIG. 7C).

（プロセス１０）
スパッタリング工程等により、第２電極層の金属薄膜（Ａｕ／Ｃｒ，Ａｌ，Ｎｉ等）８０を形成する（図８（ａ））。 (Process 10)
A metal thin film (Au / Cr, Al, Ni, etc.) 80 of the second electrode layer is formed by a sputtering process or the like (FIG. 8A).

（プロセス１１）
リフトオフ工程により、第２電極層８１を形成する。上記プロセス９によって第１電極層の一部７２が露出したため、これと第２電極層８１とが重なる部分が生じる。これにより第１電極層と第２電極層との接続が図られる（図８（ｂ））。 (Process 11)
The second electrode layer 81 is formed by a lift-off process. Since part 72 of the first electrode layer is exposed by the process 9, a portion where this part and the second electrode layer 81 overlap is generated. Thereby, the connection between the first electrode layer and the second electrode layer is achieved (FIG. 8B).

（プロセス１２）
上記の状態でＳＯＩ基板のデバイスレイヤーに保護レジスト８２を塗布してから支持基板８３に張り合わせる。また、アルミ蒸着、リソグラフィ及びアルミエッチング等の工程により、ＳＯＩ基板のハンドリングレイヤー（バックサイド）にプローブの土台を形成するためのアルミマスク８４を形成する（図８（ｃ））。 (Process 12)
In the above state, the protective resist 82 is applied to the device layer of the SOI substrate and then bonded to the support substrate 83. Further, an aluminum mask 84 for forming a base of the probe is formed on the handling layer (back side) of the SOI substrate by a process such as aluminum vapor deposition, lithography, and aluminum etching (FIG. 8C).

（プロセス１３）
ＤＲＩＥ工程により、ハンドリングレイヤーのＳｉをエッチングし、これによりプローブの土台９０を形成する。また、リソグラフィ工程により、プローブを支持基板からリリースするためのレジストパターン９１を形成する（図９（ａ））。 (Process 13)
The Si of the handling layer is etched by the DRIE process, thereby forming the probe base 90. Further, a resist pattern 91 for releasing the probe from the support substrate is formed by a lithography process (FIG. 9A).

（プロセス１４）
ＳｉＯ２層のウェットエッチング工程により、ＳＯＩ基板のボックスレイヤーを除去する。最後に、プローブ９２を支持基板からリリースすることにより作製が完了する。 (Process 14)
The box layer of the SOI substrate is removed by a wet etching process of the SiO2 layer. Finally, the fabrication is completed by releasing the probe 92 from the support substrate.

以下、他の実施形態を説明する。 Hereinafter, other embodiments will be described.

（第２の実施形態）
第１の実施形態では、マルチプローブを構成する各マイクロプローブにおいて、１つのカンチレバーの第１主面の両面に形成された２つの第１電極層はプローブ先端部を通して互いに導通していた。これに対し、図１０に示すように、各マイクロプローブにおいて、カンチレバーの第１主面の両面に形成された２つの第１電極層を電気的に分離してもよい。これに応じて、土台側の第２電極層も電気的に分離する。第２の実施形態によれば、１つのマイクロプローブにおいて２つの第１電極層を個別に制御することができる。 (Second Embodiment)
In the first embodiment, in each microprobe constituting the multi-probe, the two first electrode layers formed on both surfaces of the first main surface of one cantilever are electrically connected to each other through the probe tip. On the other hand, as shown in FIG. 10, in each microprobe, the two first electrode layers formed on both surfaces of the first main surface of the cantilever may be electrically separated. In response to this, the second electrode layer on the base side is also electrically separated. According to the second embodiment, the two first electrode layers can be individually controlled in one microprobe.

図１１〜図１２は、第２の実施形態に係るマルチプローブの製造工程を示したものである。マイクロプローブの第１主面に第１電極層の電極材料を成膜するまでのプロセスは、第１の実施形態で説明したプロセス１〜プロセス６と同一である。また、図１１（ａ）および（ｂ）に示すようにプローブの先端で第１電極層を分離できるようにレジストパターンを形成し、エッチングを行う点を除いて、残りのプロセスも第１の実施形態で説明したものと同様である。 FIGS. 11-12 shows the manufacturing process of the multiprobe based on 2nd Embodiment. The process until the electrode material of the first electrode layer is formed on the first main surface of the microprobe is the same as Process 1 to Process 6 described in the first embodiment. Further, as shown in FIGS. 11A and 11B, a resist pattern is formed so that the first electrode layer can be separated at the tip of the probe, and the remaining processes are performed in the first manner except that etching is performed. This is the same as described in the form.

（第３の実施形態）
第３の実施形態は、図１３に示すように、各マイクロプローブにおいて第１主面の片側のみに第１電極層および第２電極層を形成するようにしたものである。このような第３の実施形態においては、個別に制御が可能な電極の数は第１の実施形態に比べて減少するものの、第１の実施形態と同様の作用効果を奏することができる。すなわち、本実施形態においても、第２電極層が土台１８（独立電極部）からマイクロプローブの先端に向かってカンチレバー１４の第２主面から第１主面へと、側面に回り込むように形成されており、カンチレバー１４の第１主面上で第２電極層１２ｂと第１電極層１２ａとの電気的な接続が図られている。これにより、マイクロプローブを個別に制御するための第２電極層から第１電極層への配線として貫通配線構造を採用する場合に複雑となる製造工程を回避することができる。したがって、マルチプローブ全体の製造コストを低減することができ、製造期間を短縮することができる。また、成膜処理によって形成された薄い第１電極層を記録再生用電極とすることにより、記録ビットの微細化を実現するこができ、第１の実施形態と同様に耐摩耗性を得ることができる。 (Third embodiment)
In the third embodiment, as shown in FIG. 13, the first electrode layer and the second electrode layer are formed only on one side of the first main surface in each microprobe. In the third embodiment, although the number of electrodes that can be individually controlled is reduced as compared with the first embodiment, the same effects as those of the first embodiment can be achieved. That is, also in the present embodiment, the second electrode layer is formed so as to wrap around the side surface from the base 18 (independent electrode portion) toward the tip of the microprobe from the second main surface of the cantilever 14 to the first main surface. The second electrode layer 12b and the first electrode layer 12a are electrically connected on the first main surface of the cantilever 14. Thereby, a complicated manufacturing process can be avoided when the through wiring structure is adopted as the wiring from the second electrode layer to the first electrode layer for individually controlling the microprobe. Therefore, the manufacturing cost of the entire multi-probe can be reduced, and the manufacturing period can be shortened. Further, by using the thin first electrode layer formed by the film forming process as a recording / reproducing electrode, the recording bit can be miniaturized and the wear resistance can be obtained as in the first embodiment. Can do.

（第４の実施形態）〜（第６の実施形態）
第４〜第６の実施形態は、各マイクロプローブの先端に、上述した段差による庇部を有しないものである。 (Fourth Embodiment) to (Sixth Embodiment)
In the fourth to sixth embodiments, the tip of each microprobe does not have the above-described flange portion due to the step.

図１４は、第４の実施形態に係るマルチプローブを示している。このマルチプローブは、各マイクロプローブに段差が形成されておらず、その結果、先端に庇部が形成されていない。各マイクロプローブの一方の第１主面のみに第１電極層を有する。 FIG. 14 shows a multi-probe according to the fourth embodiment. In this multi-probe, no step is formed on each microprobe, and as a result, no flange is formed at the tip. A first electrode layer is provided only on one first main surface of each microprobe.

図１５は、第５の実施形態に係るマルチプローブを示している。このマルチプローブは、各マイクロプローブに段差が形成されておらず、その結果、先端に庇部が形成されていない。また、各マイクロプローブの第１主面の両面に第１電極層を有する。これら第１電極層は、各マイクロプローブの先端において導通している。 FIG. 15 shows a multi-probe according to the fifth embodiment. In this multi-probe, no step is formed on each microprobe, and as a result, no flange is formed at the tip. Moreover, it has a 1st electrode layer on both surfaces of the 1st main surface of each microprobe. These first electrode layers are electrically connected at the tip of each microprobe.

図１６は、第６の実施形態に係るマルチプローブを示している。このマルチプローブは、各マイクロプローブに段差が形成されておらず、その結果、先端に庇部が形成されていない。また、各マイクロプローブの第１主面の両面に第１電極層を有し、これらは、分離された第２電極層にそれぞれ接続されている。 FIG. 16 shows a multi-probe according to the sixth embodiment. In this multi-probe, no step is formed on each microprobe, and as a result, no flange is formed at the tip. Moreover, it has a 1st electrode layer on both surfaces of the 1st main surface of each microprobe, and these are each connected to the isolate | separated 2nd electrode layer.

以上のような第４〜第６の実施形態においても、上述した第１の実施形態の効果を奏することができる。 Also in the fourth to sixth embodiments as described above, the effects of the first embodiment described above can be achieved.

図１７に、作製されたマルチプローブの模式図を示す。図１８は、この模式図に示されるＦ１の方向から、作製されたマルチプローブを撮影した顕微鏡写真である。図１９は、図１７の模式図に示されるＦ２の部分について、作製されたマルチプローブを拡大して示す顕微鏡写真である。図２０は、図１７の模式図に示されるＦ３の部分について、作製されたマルチプローブを拡大して示す顕微鏡写真である。 FIG. 17 shows a schematic diagram of the produced multi-probe. FIG. 18 is a photomicrograph of the produced multiprobe taken from the direction F1 shown in this schematic diagram. FIG. 19 is a photomicrograph showing an enlarged view of the produced multiprobe for the portion F2 shown in the schematic diagram of FIG. FIG. 20 is a photomicrograph showing an enlarged view of the produced multiprobe for the portion F3 shown in the schematic diagram of FIG.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１…マルチプローブ；
１０ａ，１０ｂ…マイクロプローブ；
１２ａ…第１電極層；
１２ｂ，１２ｃ…第２電極層；
１２ｄ…ベース電極；
１３…絶縁層；
１４…カンチレバー；
１５…段差；
１８…土台；
２０…記録媒体；
２１…記録ビット；
３０…記録装置；
３１…外部装置；
３２…制御部；
３３…第１の制御部；
３４…第２の制御部；
３５…記録ユニット； 1 ... multiprobe;
10a, 10b ... microprobe;
12a ... 1st electrode layer;
12b, 12c ... second electrode layer;
12d ... Base electrode;
13 ... Insulating layer;
14 ... cantilever;
15 ... steps;
18 ... foundation;
20 ... Recording medium;
21: Recording bit;
30 ... Recording device;
31 ... External device;
32 ... control unit;
33 ... 1st control part;
34 ... 2nd control part;
35 ... Recording unit;

Claims

表面にベース電極を有する土台と、前記土台から突出し、かつ第１の方向に並列してなる複数のマイクロプローブとを有するマルチプローブであって、
前記マイクロプローブの少なくともいずれかは、カンチレバー、第１電極層、第２電極層を有し、
前記第１電極層、および前記第２電極層の一の部分は前記カンチレバーの第１主面に形成され、かつ、前記第１電極層および前記第２電極層の一の部分は電気的に接続し、
前記第２電極層の一の部分および前記ベース電極は電気的に接続し、
前記第１主面は前記第１の方向に直交する面として規定され、前記第１の方向とは異なる第２の方向に直交する面として第２主面が規定されることを特徴とするマルチプローブ。 A multi-probe having a base having a base electrode on a surface and a plurality of microprobes protruding from the base and arranged in parallel in a first direction;
At least one of the microprobes has a cantilever, a first electrode layer, a second electrode layer,
One part of the first electrode layer and the second electrode layer is formed on the first main surface of the cantilever, and one part of the first electrode layer and the second electrode layer is electrically connected. And
A portion of the second electrode layer and the base electrode are electrically connected;
The first main surface is defined as a surface orthogonal to the first direction, and a second main surface is defined as a surface orthogonal to a second direction different from the first direction. probe.

前記カンチレバーの前記第２主面に第２電極層の他の部分が形成され、
前記ベース電極は前記土台の前記第２主面に形成され、
前記第２電極層の他の部分により前記ベース電極と前記第２の電極層の一の部分の電気的な接続が形成されることを特徴とする請求項１に記載のマルチプローブ。 The other part of the second electrode layer is formed on the second main surface of the cantilever,
The base electrode is formed on the second main surface of the base;
The multi-probe according to claim 1, wherein an electrical connection between the base electrode and one portion of the second electrode layer is formed by another portion of the second electrode layer.

少なくとも前記第１電極層に段差が形成され、この段差により前記第１電極層が第１の領域と第２の領域とに区画されていることを特徴とする請求項１又は２に記載のマルチプローブ。 The multi-layer according to claim 1 or 2, wherein a step is formed at least in the first electrode layer, and the first electrode layer is partitioned into a first region and a second region by the step. probe.

前記第１の領域又は第２の領域のいずれかが前記マイクロプローブの角部を形成していることを特徴とする請求項３に記載のマルチプローブ。 4. The multi-probe according to claim 3, wherein either the first region or the second region forms a corner of the microprobe.

前記第１電極層を構成する材料が、前記カンチレバーを構成する材料よりも硬い材料であることを特徴とする請求項１乃至４のいずれかに記載のマルチプローブ。 The multi-probe according to any one of claims 1 to 4, wherein a material constituting the first electrode layer is a material harder than a material constituting the cantilever.

前記マイクロプローブの前記第１主面において前記第１電極層と前記第２電極層の一の部分とが重なることを特徴とする請求項１乃至５のいずれかに記載のマルチプローブ。 6. The multi-probe according to claim 1, wherein the first electrode layer and a portion of the second electrode layer overlap each other on the first main surface of the microprobe.

請求項１乃至６のいずれかに記載のマルチプローブと、
記録媒体と、
前記記録媒体と前記マルチプローブとの間の相対的な姿勢を制御する第１の制御部と、
前記第１電極層と前記記録媒体との電気的相互作用を利用して、前記記録媒体に情報を記録し又は前記記録媒体から情報を再生する第２の制御部と、
を備えることを特徴とする記録装置。 The multi-probe according to any one of claims 1 to 6,
A recording medium;
A first control unit for controlling a relative posture between the recording medium and the multi-probe;
A second control unit for recording information on the recording medium or reproducing information from the recording medium using an electrical interaction between the first electrode layer and the recording medium;
A recording apparatus comprising:

前記第２の制御部は、前記第２電極層を通して各マイクロプローブの動作を制御することを特徴とする請求項７に記載の記録装置。 The recording apparatus according to claim 7, wherein the second control unit controls the operation of each microprobe through the second electrode layer.

表面にベース電極を有する土台と、前記土台から突出し、かつ第１の方向に並列してなる複数のマイクロプローブとを有するマルチプローブの製造方法であって、
前記マイクロプローブの少なくともいずれかについて、
カンチレバーを形成し、
前記カンチレバーの第１主面に第１電極層を形成し、
前記カンチレバーの第１主面に第２電極層の一の部分を形成し、
前記第１電極層と前記第２電極層の一の部分とを電気的に接続し、
前記第２電極層の一の部分と前記ベース電極とを電気的に接続し、
前記第１主面は前記第１の方向に直交する面として規定され、前記第１の方向とは異なる第２の方向に直交する面として第２主面が規定されることを特徴とするマルチプローブの製造方法。 A method of manufacturing a multi-probe comprising a base having a base electrode on a surface, and a plurality of microprobes protruding from the base and arranged in parallel in a first direction,
For at least one of the microprobes,
Forming a cantilever,
Forming a first electrode layer on the first main surface of the cantilever;
Forming a portion of the second electrode layer on the first main surface of the cantilever;
Electrically connecting the first electrode layer and a portion of the second electrode layer;
Electrically connecting one part of the second electrode layer and the base electrode;
The first main surface is defined as a surface orthogonal to the first direction, and a second main surface is defined as a surface orthogonal to a second direction different from the first direction. Probe manufacturing method.

前記第２電極層の一の部分を、前記第１電極層の一の部分の上に形成することを特徴とする請求項９に記載のマルチプローブの製造方法。 The method of manufacturing a multi-probe according to claim 9, wherein one part of the second electrode layer is formed on one part of the first electrode layer.