JP5359821B2 - ビルドアップ配線基板の製造方法 - Google Patents

ビルドアップ配線基板の製造方法 Download PDF

Info

Publication number
JP5359821B2
JP5359821B2 JP2009271649A JP2009271649A JP5359821B2 JP 5359821 B2 JP5359821 B2 JP 5359821B2 JP 2009271649 A JP2009271649 A JP 2009271649A JP 2009271649 A JP2009271649 A JP 2009271649A JP 5359821 B2 JP5359821 B2 JP 5359821B2
Authority
JP
Japan
Prior art keywords
layer
wiring
conductor
resist
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009271649A
Other languages
English (en)
Other versions
JP2011114294A (ja
Inventor
修 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2009271649A priority Critical patent/JP5359821B2/ja
Publication of JP2011114294A publication Critical patent/JP2011114294A/ja
Application granted granted Critical
Publication of JP5359821B2 publication Critical patent/JP5359821B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、導体配線間の間隔が15μm以下の狭間隙の導体パターンを有するビルドアップ配線基板を安価に提供することができるビルドアップ配線基板の製造方法に関する。
近年、電子機器への高機能化、小型化、軽量化等の要求に対し、それに組み込まれる多層プリント配線基板に対しても高密度化、薄型化の要求が高まっている。これらの要求に対応する多層プリント配線基板の工法の一つとして、ビルドアップ工法が挙げられる。熱硬化性絶縁樹脂層と導体配線層を何重にも重ねて、多層プリント配線基板を製造する工法である。以下、ビルドアップ工法により製造された多層プリント配線基板をビルドアップ配線基板と呼ぶ。
このビルドアップ配線基板の製造方法において、更なる導体配線の狭ピッチ化が要求されており、例えば導体配線ピッチ30μmルールでは、導体配線幅/導体間隙幅(以下、ライン/スペース)が15/15μmの導体パターンのように導体配線ピッチの半分である導体配線の間隙幅15μmが要求される。
導体配線ピッチが100μm以下の狭ピッチ導体パターンを形成する工法として、一般的にセミアディティブ工法が採用されている。セミアディティブ工法は、絶縁樹脂層の上に、シード層と呼ばれる導体パターンのない1μm厚程度の銅箔層を形成する。次に、このシード層上へドライフィルムレジストをラミネートし、所望するパターン形状を露光、現像して所望する導体パターン状にシード層が露出するドライフィルムレジストのパターンを形成する。更に、シード層に給電しながら、電解銅めっき行い。次いでドライフィルムレジストを剥離した後、電解銅めっきで形成された導体パターンの底部に露出している一部のシード層をエッチングし、独立した導体パターンを形成する工法である。
セミアディティブ工法は、サブトラクティブ工法と比較して導体幅の細り量が少ない工法のため、狭ピッチ導体パターンに向いている工法である。
ここで、一般的にビルドアップ配線基板で使用されているネガ型のドライフィルムレジストについて説明する。ドライフィルムレジストは露光されると光重合開始剤により、バインダーポリマーとモノマーとをラジカル重合させ、3次元的に架橋させる。露光して3次元的に架橋した部分は疎水性を示し、炭酸ナトリウム水溶液などの弱アルカリ性の液は浸透がないため、炭酸ナトリウム溶液では溶解せず、ドライフィルムレジストによる所望するパターンが形成される。
炭酸ナトリウム溶液では溶解できない3次元的に架橋したドライフィルムレジストを、電解銅めっきした後に剥離するには、強アルカリ性の水酸化ナトリウム水溶液と接触し、ドライフィルムレジスト中のカルボン酸基と水酸化ナトリウムとの中和反応により、塩が形成されて親水性となり、3次元的に架橋したドライフィルムレジスト内に剥離液が吸収膨潤され、ドライフィルムレジストの体積膨張による機械的な歪を発生し、剥離している。
特開2003−204138号公報 特開2003−298205号公報
近年、多層プリント基板市場では、前述したように導体パターンの狭ピッチ化が要求されている。導体配線間の間隙が15μm以下の導体パターンを有するビルドアップ配線基板の製造工程で、ドライフィルムレジストの剥離残渣が、シード層のエッチングをマスクしてしまい、ショートによる配線不良が発生する問題が起きやすくなってきている。
この原因は、高密度配線化の実現を目的として、銅配線間を狭間隙化するため、ドライフィルムレジストが細くなっても倒れたりしないような高強度の材料設計になっていることによるものである。例えば、バインダーポリマーをより高分子化したり、光重合性モノマーの増量など工夫している。このため、カルボン酸基の相対含有量が少なくなり、ドライフィルムレジストが剥離液を吸水膨潤する量が小さいため、機械的な歪量が少なくなり、剥離しづらくなってきている。
このように狭幅パターンが形成できるような高架橋密度のドライフィルムレジストは、弱アルカリ性の現像液、および剥離液の浸透量が抑えられ、従来一般的に用いられている水酸化ナトリウム溶液による膨潤剥離では、剥離不良を多発し、安価な製品を市場に供給できなくなった。
また一般的に導体配線間の間隙幅15μm以下の狭間隙になると、ドライフィルムレジストのパターン幅と高さのアスペクト比が1以上5未満の高アスペクト比なパターンになってしまうため、ドライフィルムレジストの剥離性が低下しないようにドライフィルムレジストの膜厚を薄くしたり、電解銅めっき厚の厚みを薄くするなどしている。しかし、この方法では配線幅が細くなった上に配線高さも低くなってしまい導体としての抵抗値が高くなる問題があった。
本発明は前記の背景技術が持つ問題点に鑑みなされたものであり、その目的は、電解銅めっき厚の厚みが15μm以上でかつ導体配線の間隙が15μm以下の狭間隙パターンを有するビルドアップ配線基板のセミアディティブ工法において、ドライフィルムレジストが剥離不良なく剥離できるようにすることで、不良発生の低減に繋がるビルドアップ配線基板の製造方法を提供することにある。
前記課題を解決するために請求項1に係る発明は、狭間隙な微細導体配線パターンを有するビルドアップ配線基板の製造方法であって、コア層の両面または片面にパターン形状を有した導体配線層を形成する工程と、前記導体配線層が形成されたコア層の両面または片面に、ビアホールを有する絶縁樹脂層を前記導体配線層及び前記コア層を覆うように形成する工程と、前記絶縁樹脂層の前記コア層と逆側の面に、導体パターンを有さないシード層を形成する工程と、前記シード層のコア層と逆側の面に、レジストパターン形状を形成する工程と、前記レジストパターン形状の非形成部分に前記微細導体配線パターンを形成する工程と、前記レジストパターン形状を構成するレジストを、前記の工程により得られる積層体から剥離するレジスト剥離工程と、前記微細導体配線パターンが形成されていない部分の前記シード層をエッチングするエッチング工程を有し、前記レジスト剥離工程における前記レジストの剥離は、前記積層体に剥離液を塗布したものを、高周波電流を印加した電磁誘導コイルの中を通過させることより、前記導体配線層又は前記微細導体配線パターンの導体を高周波振動させ、機械的な振動力を与えることで行うことを特徴とする。
また、請求項2に係る発明は、前記印加する高周波電流の周波数は、前記微細導体配線の厚みが15μm以上でかつ隣り合う前記微細導体配線の間隔が15μm以下である場合に、20〜50kHzであることを特徴とする。
また、請求項3に係る発明は、前記レジスト剥離工程において、前記導体配線層を電磁誘導コイルに高周波電流を印加することで誘電加熱することにより、銅配線層を局所過熱することを特徴とする。
本発明によると、導体配線間隙が15μm以下の狭間隙パターンを有するビルドアップ配線基板のセミアディティブ工法において、ドライフィルムレジストの剥離残渣なく剥離できるようになり、剥離不良の発生率を低減するビルドアップ配線基板の製造方法を提供することができる。
また、狭間隙パターンのドライフィルムレジストの剥離性向上が見込めるため、膜厚が薄いドライフィルムレジストに切り替える必要がなく、微細配線になっても従来の配線厚ルールで、電解銅めっき厚が形成できるビルドアップ配線基板の製造方法を提供することができる。
本発明のビルドアップ配線基板の製造方法の一実施例を示す説明図である。 本発明に係る電磁誘導コイルの設置例を示す斜視図である。 図2に示した電磁誘導コイル設置例を示す、基板搬送方向に平行する面で切断した断面図である。
以下に添付図面を参照して、この発明にかかる電磁誘導によるドライフィルムレジスト剥離性向上の最良の形態を詳細に説明する。
図1は、本発明のビルドアップ配線基板の製造方法の一実施例について、配線を形成する工程を示す説明図である。
まず、コア層11の片面または両面に所望のパターン形状を有する銅配線層12を形成する。ここで、銅配線層12は請求項1及び3における導体配線層に該当する。
そして、銅配線層12が形成されたコア層11の上に、絶縁樹脂を塗布して温度120℃程度において真空ラミネートを行い、さらに高温でポストベークして絶縁樹脂層21を形成する(工程A)。ここでは便宜上、コア層11にスルーホールを図示していないが、必要に応じてコア層11を貫通するスルーホール銅配線を形成してもよい。
次いで、絶縁樹脂21にレーザードリルにて、銅配線層12に達するような、φ50μm程度のビアホール22を形成する。その後、レーザードリルで発生したスミアを除去するため、デスミア処理を行う(工程B)。
その後、無電解銅めっきにて1μm厚の導体パターンのない無電解銅めっき層31を形成する(工程C)。
この無電解銅めっき層31は、従来のセミアディティブ工法におけるシード層と呼ばれる層であり、後の工程Eにおいて無電解銅めっき層31に給電することにより、無電解銅めっき層31の上に所定のパターンの電解銅めっきを行うためのものである。
次に、この無電解銅めっき層31の上にドライフィルムレジストをラミネートするが、以下に述べる手順により、最終的な導体パターンとして所望するパターン形状に無電解銅めっき層31が露出するようなドライフィルムレジストのレジストパターン形状41を形成する(工程D)。
ドライフィルムレジストとしては、例えば、支持体フィルムと保護層で挟まれた厚み25μm程度の感光性樹脂層であり、無電解銅めっき層31へドライフィルムレジストの保護層を剥がしながら、支持体フィルムをコア層11と逆側に向けて、ホットロールラミネーターにより、ロール温度120℃程度で基材にラミネートする。その後、ドライフィルムレジストの支持体フィルム側に所望のパターンを有するフォトマスクを設置し、フォトマスクの上から露光し、硬化レジストパターンを有するドライフィルムレジストを得る。次に、支持体フィルムを剥離して基材をNa2CO3水溶液中に浸漬して現像し、所望のレジストパターンを有するレジストパターン形状41を得る。
次に、形成したレジストパターン形状41の間隙から露出する無電解銅めっき31上に、無電解銅めっき層31に給電することにより、電解銅めっき層42を形成する。(工程E)。
ここで、電解銅めっき層42が請求項1及び2における微細導体配線パターンに該当する。すなわち、電解銅めっき層42は配線間の間隙が15μm以下の導体パターンを構成することとなる。
この電解銅めっき層42を形成した後に、ドライフィルムレジストを剥離するが(工程F)、本発明はこの剥離方法に特徴がある。
剥離方法について、図2、図3を用いて説明する。
図2は、本実施の形態において、上記工程A〜Eにより作成した基板を電磁誘導コイルに通し、高周波電流を供給することのできる搬送部を示す斜視図である。
図2において、高周波電流を流すための絶縁被覆された導体61が、上搬送ロール71と下搬送ロール72の芯を何度も往復するようにビルドアップ配線基板51の搬送部を囲う電磁誘導コイルを形成している。図2は簡易的に4周した状態を示した。この電磁誘導コイルは搬送ロール71、72の芯材であるが、搬送ロールの搬送回転とは独立した構造である。また搬送ロール71、72の表面は、オレフィン系ゴムでコーティングしており、ビルドアップ配線基板51の搬送で傷を付けない構造である。
図3は、図2の搬送部を基板の搬送方向と平行な面で切断した場合の断面イメージ図である。
図3において、隣あう搬送ロールの間には、剥離液のスプレーノズル81を配置しており、剥離液82がビルドアップ配線基板51の上下表面にスプレーされており、搬送ロールに高周波電流を印加すると、上下の搬送ロールの軸が電磁誘導コイルとなり、ビルドアップ配線基板51の銅配線層12を振動させる。誘導コイルと銅配線層12との間に働く電磁力は、誘導コイルに流れる電流と銅配線層12に誘導される誘導電流との間で発生する電磁反発力が支配的である。この電磁反発力は、ビルドアップ配線基板全体に作用する。
その結果、銅配線層12は、銅配線パターン形状に依存する固有の共振周波数で振動する。この共振周波数は、誘導コイルに流れる電流周波数もしくは電流高調波の2倍である。この2倍の周波数は、超音波周波数帯域内にあるので、ビルドアップ配線基板51に超音波振動が発生する。
この超音波振動による機械的な運動で、レジストパターン形状41の剥離性の向上に寄与するが、この振動によって誘起される剥離液のキャビテーションが、更にまた剥離性の向上に寄与する。
なお、ここで用いられる高周波電流は、請求項2に記載したように、20〜50kHzを使用するのが好ましい。この周波数帯は、剥離液にキャビテーションが発生しやすく、電解銅めっき層42の隣り合う配線と配線のアスペクト比が1以上の狭い空間では滞留しやすい。剥離液に発生したキャビテーションは、レジストパターン形状41の表面近傍で空洞が消滅するときに発生する衝撃により、ドライフィルムレジストが物理的に剥離しやすくなる効果がある。
また、剥離し始めた部分に剥離液が浸透しキャビテーションが発生すると、キャビテーション空洞が銅配線層12とドライフィルムレジストとの界面で膨張収縮を繰り返すため、ドライフィルムレジストを浮き上がらせるような物理的な力が発生する。この物理的な力は、剥離して浮き始めたミクロな部分から銅配線層12とドライフィルムレジストとの界面で間隔を広げるように拡大していくため、ドライフィルムレジストの剥離速度向上に効果がある。
一般に誘電加熱では、22.5kHz近辺の高周波電源を用いているが、高周波電源が20〜50kHzを用いていれば問題ない。このような高周波電流を電磁誘導コイルに印加することにより、請求項3記載の通り、銅配線層12が誘電加熱され、銅配線層12とドライフィルムレジストの接触界面で剥離液温度が上昇し、ドライフィルムレジストの浸透速度向上に寄与できる。
上記方法により、ドライフィルムレジストを剥離した後、電解銅めっき層42で形成された導体パターンの底部に露出している無電解銅めっき層31をエッチングし、独立した導体パターンを形成する(工程G)。
以上説明したセミアディティブ工法の工程により、ドライフィルムレジストを剥離不良なく剥離することができ、導体配線の厚みが15μm以上でかつ間隙が15μm以下の狭間隙パターンを有するビルドアップ配線基板を製造することができる。
<実施例1>
ピッチ30μmでL/S=15/15μmの導体パターンの製造方法を図1に即して説明する。
まず、コア層11に形成された銅配線層12上に、絶縁樹脂としてABF GX−13(商品名、アジノモトファインテクノ(株)製)をラミネート温度120℃で真空ラミネートした後、180℃でポストベークして絶縁樹脂層21を得た(工程A)。次いで、レーザードリルにて、絶縁樹脂層21にφ50μmのビアホール22を形成した後、レーザードリルで発生したスミアを除去するため、デスミア処理を行った(工程B)。
更に無電解銅めっきにて1μm厚の無電解銅めっき層31を形成した(工程C)。
更に、ドライフィルムレジストとして、サンフォート(登録商標)UFG−255(商品名、旭化成エレクトロニクス(株)製)を用いた。これは、支持体フィルムとしてポリエチレンテレフタレートフィルムを、保護層としてポリエチレンフィルムを用いており、感光性樹脂層厚みは25μmである。
1μm厚の無電解銅めっき層31へ、ドライフィルムレジストの保護層を剥がしながら、ホットロールラミネーター(旭化成(株)製、AL−70)により、ロール温度120℃で基材にラミネートした。エアー圧力は0.3MPaとし、ラミネート速度は1.0m/minとした。
ドライフィルムレジストの支持体フィルム側にL/S=22/8μmのパターンを有するフォトマスクを設置し、超高圧水銀ランプ(オーク製作所製、HMW−201KB)により、120mJ/cm2の露光量で露光し、硬化レジストパターンを有するドライフィルムレジストを得た。次に、支持体フィルムを剥離して基材を30℃1質量%のNa2CO3水溶液中に50秒浸漬して現像し、22μm幅の間隙に隣接する8μm幅のレジストパターンを有するレジストパターン形状41を得た(工程D)。
ついで、22μm幅の間隙から露出する無電解銅めっき部へ電解銅めっきを行い、20μm厚の電解銅めっき層42を形成した(工程E)。
ここでドライフィルムレジスト剥膜液として、3質量%のNaOH水溶液を用意した。50℃、圧力0.2MPaでスプレーをしながら、ビルドアップ配線基板51を図2、3に示す誘導コイルの中に挿入し、スプレーノズル81より60秒スプレーし、高周波電流を印加してレジストパターンを剥離後、水洗乾燥し、ドライフィルムレジストの剥離を完了した。(工程F)。
なお、ここでは40kHzの高周波電源を用いてドライフィルムレジストの剥離を完了した。
その結果、ドライフィルムレジストを剥離不良なく剥離することができ、ピッチ30μmでL/S=15/15μmの導体パターンを有するビルドアップ配線基板を製造することができた。
<比較例1>
基材に、電解銅めっきする工程Eまでを実施例1と同様に施した。
ここで、3重量%のNaOH水溶液をドライフィルムレジストの剥膜液として用意した
。ついで、基材をインラインのスプレー剥膜装置に投入し、50℃、圧力0.3MPaで
300秒までスプレーした。13μm以上の硬化レジストパターン(フォトマスクパターンサイズL/S=27/13μm)は剥離できたが、8μm幅のレジストパターン(フォトマスクパターンサイズL/S=32/8μm)は、電解銅めっき層42にドライフィルムレジストが挟まったままで、上手く剥離ができなかった。
本発明は、狭間隙な微細配線を有するビルドアップ配線基板の製造方法に利用することができ、ドライフィルムレジストの剥離不良による不良品の発生頻度を低減させ、かつ製品の信頼性を高め、安価な製品を市場に供給できる。
11 コア層
12 銅配線層
21 絶縁樹脂層
22 絶縁樹脂層に形成したレーザービアホール
31 無電解銅めっき層
41 ドライフィルムレジストにより形成されたレジストパターン形状
42 電解銅めっき層
51 ビルドアップ配線基板
61 電磁誘導コイル
71 上搬送ロール
72 下搬送ロール
81 スプレーノズル
82 剥離液

Claims (3)

  1. 狭間隙な微細導体配線パターンを有するビルドアップ配線基板の製造方法であって、
    コア層の両面または片面にパターン形状を有した導体配線層を形成する工程と、
    前記導体配線層が形成されたコア層の両面または片面に、ビアホールを有する絶縁樹脂層を前記導体配線層及び前記コア層を覆うように形成する工程と、
    前記絶縁樹脂層の前記コア層と逆側の面に、導体パターンを有さないシード層を形成する工程と、
    前記シード層のコア層と逆側の面に、レジストパターン形状を形成する工程と、
    前記レジストパターン形状の非形成部分に前記微細導体配線パターンを形成する工程と、
    前記レジストパターン形状を構成するレジストを、前記の工程により得られる積層体から剥離するレジスト剥離工程と、
    前記微細導体配線パターンが形成されていない部分の前記シード層をエッチングするエッチング工程を有し、
    前記レジスト剥離工程における前記レジストの剥離は、前記積層体に剥離液を塗布したものを、高周波電流を印加した電磁誘導コイルの中を通過させることより、前記導体配線層又は前記微細導体配線パターンの導体を高周波振動させ、機械的な振動力を与えることで行う、
    ことを特徴とするビルドアップ配線基板の製造方法。
  2. 前記印加する高周波電流の周波数は、前記微細導体配線の厚みが15μm以上でかつ隣り合う前記微細導体配線の間隔が15μm以下である場合に、20〜50kHzであることを特徴とする請求項1に記載のビルドアップ配線基板の製造方法。
  3. 前記レジスト剥離工程において、前記導体配線層を電磁誘導コイルに高周波電流を印加することで誘電加熱することにより、銅配線層を局所過熱することを特徴とする請求項1に記載のビルドアップ配線基板の製造方法。
JP2009271649A 2009-11-30 2009-11-30 ビルドアップ配線基板の製造方法 Expired - Fee Related JP5359821B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009271649A JP5359821B2 (ja) 2009-11-30 2009-11-30 ビルドアップ配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009271649A JP5359821B2 (ja) 2009-11-30 2009-11-30 ビルドアップ配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011114294A JP2011114294A (ja) 2011-06-09
JP5359821B2 true JP5359821B2 (ja) 2013-12-04

Family

ID=44236374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009271649A Expired - Fee Related JP5359821B2 (ja) 2009-11-30 2009-11-30 ビルドアップ配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5359821B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6932475B2 (ja) 2015-03-26 2021-09-08 住友ベークライト株式会社 有機樹脂基板の製造方法、有機樹脂基板および半導体装置
TWI723211B (zh) 2016-09-23 2021-04-01 日商住友電木股份有限公司 熱硬化性樹脂組成物、樹脂密封基板及電子裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267301A (ja) * 1999-03-18 2000-09-29 Hitachi Chem Co Ltd 厚膜感光性樹脂組成物層除去用剥離液、レジストパターンの除去方法及びプラズマディスプレイパネルの製造法
JP3470953B2 (ja) * 1999-08-02 2003-11-25 アオイ電子株式会社 プリント配線板に電子部品を着脱する方法
JP4081977B2 (ja) * 2000-12-11 2008-04-30 富士通株式会社 プリント配線板の製造方法
JP3899453B2 (ja) * 2001-05-28 2007-03-28 三菱電機ホーム機器株式会社 誘導加熱調理器
JP2003298205A (ja) * 2002-02-04 2003-10-17 Sumitomo Bakelite Co Ltd プリント配線板の製造方法
TWI396492B (zh) * 2007-09-25 2013-05-11 Ngk Spark Plug Co 配線基板之製造方法

Also Published As

Publication number Publication date
JP2011114294A (ja) 2011-06-09

Similar Documents

Publication Publication Date Title
KR100688826B1 (ko) 리지드-플렉시블 인쇄회로기판 제조방법
US9532466B2 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
US8356405B2 (en) Method of manufacturing printed circuit board
WO2017159773A1 (ja) フレキシブル回路基板およびその製造方法
JP2009283671A (ja) プリント配線板の製造方法
JP5165723B2 (ja) 回路基板およびその製造方法
JP5359821B2 (ja) ビルドアップ配線基板の製造方法
US8828247B2 (en) Method of manufacturing printed circuit board having vias and fine circuit and printed circuit board manufactured using the same
KR20150083424A (ko) 배선 기판의 제조 방법
KR101596098B1 (ko) 인쇄회로기판의 제조방법
JP2010056231A (ja) 配線基板の製造方法
JP2009206409A (ja) 配線基板の製造方法
KR101067204B1 (ko) 인쇄회로기판 및 그 제조방법
JP2013008945A (ja) コアレス基板の製造方法
TW201330737A (zh) 在電路板上形成通孔之方法
JP2007043201A (ja) 多層配線基板の製造方法
KR102425900B1 (ko) 양면 연성인쇄회로기판 제조 방법
KR102425898B1 (ko) 양면형 연성인쇄회로기판 제조 방법
JP5754103B2 (ja) ビルドアッププリント配線基板の製造方法
JP2010080882A (ja) ビルドアッププリント配線基板の製造方法
JP2017005096A (ja) 配線基板の製造方法
JP2003249761A (ja) 多層プリント配線基板の製造方法
KR101251756B1 (ko) 인쇄회로기판의 제조방법
JP2015156481A (ja) プリント配線板およびその製造方法
JP2016063120A (ja) 多層プリント配線板の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Ref document number: 5359821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees