JP5358141B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5358141B2 JP5358141B2 JP2008207796A JP2008207796A JP5358141B2 JP 5358141 B2 JP5358141 B2 JP 5358141B2 JP 2008207796 A JP2008207796 A JP 2008207796A JP 2008207796 A JP2008207796 A JP 2008207796A JP 5358141 B2 JP5358141 B2 JP 5358141B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- layer
- electrode layer
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、逆方向サージ耐量の向上を図った半導体装置に関する。 The present invention relates to a semiconductor device with improved reverse surge resistance.
ショットキーバリアダイオード等の半導体装置において、半導体装置の安定動作を実現するため、各種電気特性の向上が課題となっている。そのような電気特性の一つに耐圧が挙げられる。従来より、耐圧の向上を図った様々な半導体装置が開示されている。例えば、特許文献1には、等電位リングまたはフィールドプレートの構造を改善することにより、耐圧を向上することができる半導体装置が記載されている。また、特許文献2には、ガードリングの構造を改善することにより、耐圧を向上することができる半導体装置が記載されている。
半導体装置においては、耐圧の向上の他に、逆方向に瞬間的に印加するサージ電圧に対する耐性を示す逆方向サージ耐量の向上も課題となっている。この逆方向サージ耐量が低いと、逆方向サージによる過大な電流が流れ、その電流に伴う発熱により、半導体装置の劣化や破壊を引き起こすという問題があった。 In the semiconductor device, in addition to the improvement of the withstand voltage, the improvement of the reverse surge withstand capability that shows the resistance against the surge voltage instantaneously applied in the reverse direction is also a problem. When the reverse surge withstand capability is low, an excessive current flows due to the reverse surge, and there is a problem that the heat generated by the current causes deterioration or destruction of the semiconductor device.
本発明は、上記に鑑みてなされたものであって、逆方向サージ耐量を向上することができる半導体装置を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a semiconductor device capable of improving reverse surge resistance.
本発明は、上記の課題を解決するためになされたもので、第1導電型の不純物を含む半導体材料からなる第1の半導体層と、前記第1の半導体層上に形成され、前記第1の半導体層よりも低濃度の第1導電型の不純物を含む半導体材料からなる第2の半導体層と、前記第2の半導体層の表面に形成され、第2導電型の不純物を含む半導体材料からなる第1の半導体領域と、前記第2の半導体層および前記第1の半導体領域上に形成された電極層と、前記第2の半導体層の表面に垂直な方向から平面的に見た場合に前記電極層の一部のみと重なりを有するように、前記第1の半導体層または前記第2の半導体層の内部に形成され、第2導電型の不純物を含む半導体材料からなる第3の半導体層と、前記電極層下の前記第1の半導体領域の表面に形成され、第1導電型の不純物を含む半導体材料からなる第2の半導体領域と、を備え、前記第2の半導体層の表面に垂直な方向から平面的に見た場合に、前記第3の半導体層と前記第2の半導体領域が重なりを有することを特徴とする半導体装置である。 The present invention has been made to solve the above problems, and is formed on a first semiconductor layer made of a semiconductor material containing a first conductivity type impurity, the first semiconductor layer, and the first semiconductor layer. A second semiconductor layer made of a semiconductor material containing an impurity of the first conductivity type having a lower concentration than the semiconductor layer, and a semiconductor material formed on the surface of the second semiconductor layer and containing an impurity of the second conductivity type A first semiconductor region, an electrode layer formed on the second semiconductor layer and the first semiconductor region, and a plan view from a direction perpendicular to the surface of the second semiconductor layer. A third semiconductor layer made of a semiconductor material containing an impurity of the second conductivity type, which is formed inside the first semiconductor layer or the second semiconductor layer so as to overlap with only a part of the electrode layer. And on the surface of the first semiconductor region under the electrode layer Made is, a second semiconductor region made of a semiconductor material containing an impurity of a first conductivity type, provided with a, when viewed in plan from a direction perpendicular to a surface of said second semiconductor layer, the third A semiconductor device is characterized in that a semiconductor layer and the second semiconductor region overlap each other.
上記の半導体装置において、第2の半導体層、第3の半導体層、第1の半導体領域、第2の半導体領域によってサイリスタ構造が形成されており、逆方向サージの印加時には、サージ電圧がサイリスタ構造の耐圧に到達した時点でサージ電流の増加と共に電圧が低下する、いわゆる点弧動作が行われる。これによって、ジュール損失の発生を抑圧し、逆方向サージ耐量を向上することができる。 In the above semiconductor device, a thyristor structure is formed by the second semiconductor layer, the third semiconductor layer, the first semiconductor region, and the second semiconductor region, and when a reverse surge is applied, a surge voltage is generated by the thyristor structure. When the withstand voltage is reached, a so-called ignition operation is performed in which the voltage decreases as the surge current increases. Thereby, generation | occurrence | production of a Joule loss can be suppressed and a reverse surge tolerance can be improved.
上記の半導体装置によれば、第3の半導体層と第2の半導体領域が重なりを有していない場合よりも第3の半導体層と第2の半導体領域の距離が近くなり、サイリスタ構造が点弧動作をより確実に行うことができる。 According to the above semiconductor device, the distance between the third semiconductor layer and the second semiconductor region is closer than in the case where the third semiconductor layer and the second semiconductor region do not overlap, and the thyristor structure is pointed. Arc operation can be performed more reliably.
また、本発明の半導体装置において、前記第2の半導体層の表面に平行な方向における前記第2の半導体領域の端部と前記電極層の端部の位置が一致することを特徴とする。 In the semiconductor device of the present invention, the position of the end of the second semiconductor region and the end of the electrode layer in a direction parallel to the surface of the second semiconductor layer are the same.
上記の半導体装置によれば、第2の半導体領域の端部の電界強度がより大きくなり、第2の半導体領域の端部において、インパクトイオン化により電子・正孔が生じ易くなる。これによって、サイリスタ構造が点弧動作をより確実に行うことができる。 According to the semiconductor device described above, the electric field strength at the end of the second semiconductor region is increased, and electrons and holes are easily generated by impact ionization at the end of the second semiconductor region. As a result, the thyristor structure can perform the ignition operation more reliably.
また、本発明の半導体装置において、前記第2の半導体領域の端部と前記電極層の端部が、前記第2の半導体層の表面に垂直な方向に離間していることを特徴とする。 In the semiconductor device of the present invention, an end portion of the second semiconductor region and an end portion of the electrode layer are separated in a direction perpendicular to the surface of the second semiconductor layer.
電極層と第2の半導体領域の接触面積が増加すると、第1の半導体領域と第2の半導体領域で構成されるダイオード構造に流れる電流が半導体装置の特性に影響を与える。上記の半導体装置によれば、電極層と第2の半導体領域の接触面積の増加が抑えられるので、ダイオード構造に流れる電流が半導体装置の特性に与える影響を小さくしつつ、サイリスタ構造が点弧動作をより確実に行うことができる。 When the contact area between the electrode layer and the second semiconductor region is increased, the current flowing through the diode structure including the first semiconductor region and the second semiconductor region affects the characteristics of the semiconductor device. According to the semiconductor device described above, since the increase in the contact area between the electrode layer and the second semiconductor region can be suppressed, the thyristor structure is ignited while reducing the influence of the current flowing through the diode structure on the characteristics of the semiconductor device. Can be performed more reliably.
また、本発明の半導体装置において、前記半導体材料が炭化珪素であることを特徴とする。 In the semiconductor device of the present invention, the semiconductor material is silicon carbide.
本発明によれば、逆方向サージ耐量を向上することができるという効果が得られる。 According to the present invention, it is possible to improve the reverse surge resistance.
以下、図面を参照し、本発明の実施形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1の実施形態)
まず、本発明の第1の実施形態を説明する。図1は、本実施形態によるSiC(炭化珪素)ショットキーバリアダイオードの断面構造を示している。図1に示すSiCショットキーバリアダイオード10は、半導体層1(第1の半導体層)と、半導体層2(第2の半導体層)と、半導体層3(第3の半導体層)と、半導体領域4(第1の半導体領域)と、半導体領域5(第2の半導体領域)と、電極層6とを備えている。図9に示す従来のSiCショットキーバリアダイオード100と比較すると、半導体層3と半導体領域5が追加されていることが特徴である。なお、図示していないが、図1に示す構造の右端を基準として左右対称な構造が右側に続いている。図1以降の図において、図1に示す要素と同一の要素には同一の符号を付与するものとする。
(First embodiment)
First, a first embodiment of the present invention will be described. FIG. 1 shows a cross-sectional structure of the SiC (silicon carbide) Schottky barrier diode according to the present embodiment. An SiC Schottky
半導体層1は高濃度のN型不純物を含むSiCで構成されている。半導体層1上には、半導体層1よりも低濃度のN型不純物を含むSiCで構成された半導体層2が形成されている。半導体層2の内部において、半導体層1と半導体層2の境界部分には、P型不純物を含むSiCで構成された半導体層3が形成されている。図1では、半導体層2側に半導体層3が形成されているが、半導体層1側に半導体層3が形成されていてもよい。
The
半導体層2の表面には、P型不純物を含むSiCで構成された半導体領域4が形成されている。この半導体領域4は、いわゆるガードリングとして機能する。半導体領域4の表面には、N型不純物を含むSiCで構成された半導体領域5が形成されている。半導体層2および半導体領域4,5上には、例えばTi(チタン)などで構成された電極層6が形成されている。電極層6は単層構造でもよいし、複数層からなる構造でもよい。半導体層2と電極層6の間にはショットキー接合が形成されている。
A
SiCショットキーバリアダイオード10は、例えば上下をCu(銅)などの金属プレートで挟んだ状態で金属プレートに電圧を印加することによって動作する。SiCショットキーバリアダイオード10に逆方向サージが印加された場合、半導体層1側が電極層6側よりも高電位となる。半導体層2,3と半導体領域4,5によってサイリスタ構造が形成されているため、逆方向サージの印加時には、サージ電圧がサイリスタ構造の耐圧に到達した時点でサージ電流の増加と共に電圧が低下する、いわゆる点弧動作が行われる。これによって、ジュール損失の発生を抑圧し、逆方向サージ耐量を向上することができる。
The SiC Schottky
図2は、図1に示したSiCショットキーバリアダイオード10と、図9に示したSiCショットキーバリアダイオード100における逆方向電圧に対する電流特性を示している。図2(a)はSiCショットキーバリアダイオード10の特性を示し、図2(b)はSiCショットキーバリアダイオード100の特性を示している。
FIG. 2 shows current characteristics with respect to the reverse voltage in the SiC
図2(b)に示すように、SiCショットキーバリアダイオード100では、逆方向電圧Vが電圧V3を超えるまではほとんど電流Iが流れないが、逆方向電圧Vが電圧V3を超えると急激に電流Iが増加する。一方、図2(a)に示すように、SiCショットキーバリアダイオード10では、逆方向電圧Vが電圧V2を超えるまではほとんど電流Iが流れないが、逆方向電圧Vが電圧V2を超えると、サイリスタ構造の点弧動作により、逆方向電圧Vが電圧V1まで低下する。この後、逆方向電圧Vが電圧V1から増加すると電流Iが急激に増加する。
As shown in FIG. 2 (b) rapidly, the SiC
したがって、SiCショットキーバリアダイオード10,100に同じ逆方向サージが印加された場合でも、SiCショットキーバリアダイオード10は領域200で動作し、SiCショットキーバリアダイオード100は領域210で動作する。領域200ではジュール損失が領域210でのジュール損失よりも大幅に小さくなるため、SiCショットキーバリアダイオード10はSiCショットキーバリアダイオード100よりもジュール損失の発生を抑圧し、逆方向サージ耐量を向上することができる。
Therefore, even when the same reverse surge is applied to SiC Schottky
次に、半導体層3と半導体領域5の位置について説明する。半導体層2の表面に垂直な方向から平面的に見た場合に、図3に示すSiCショットキーバリアダイオード11のように半導体層3と半導体領域5が重なりを有していない場合よりも、図1に示すSiCショットキーバリアダイオード10のように半導体層3と半導体領域5が重なりを有している場合の方が、半導体層3と半導体領域5の距離が近くなり、サイリスタ構造の点弧動作がより確実になる。このため、半導体層2の表面に垂直な方向から平面的に見た場合に、半導体層3と半導体領域5が重なりを有することが好ましい。
Next, the positions of the
また、順方向電圧の印加時には電極層6、半導体層2、および半導体層1を通る経路で電流が流れるため、図4に示すSiCショットキーバリアダイオード12のように半導体層3の端部3aが右方向に大きく伸びている(すなわち半導体層3と電極層6の重なりが大きくなる)と、順方向動作時の電流の経路が制限されてしまう。したがって、半導体層3の端部が右方向に大きく伸びすぎないようにすることが好ましい。
Further, when a forward voltage is applied, a current flows through a path that passes through the
次に、図5および図6を参照しながら、本実施形態によるSiCショットキーバリアダイオードの製造方法を説明する。以下の製造方法は一例であり、これに限定する必要はない。まず、半導体層1を構成する基体を用意し(図5(a))、エピタキシャル成長により半導体層1の主面1a上に半導体層2,3を形成する(図5(b))。続いて、イオン注入により半導体層2の表面2aにP型不純物を注入し、アニールを行うことによって半導体領域4を形成する(図5(c))。
Next, the manufacturing method of the SiC Schottky barrier diode according to the present embodiment will be described with reference to FIGS. The following manufacturing method is an example, and it is not necessary to limit to this. First, a substrate constituting the
さらに、イオン注入により半導体領域4の表面4aにN型不純物を注入し、アニールを行うことによって半導体領域5を形成する(図6(a))。続いて、半導体層2および半導体領域4,5上に電極層6を形成する(図6(b))。
Further, N-type impurities are implanted into the
上述したように、本実施形態のSiCショットキーバリアダイオードによれば、ジュール損失の発生を抑圧し、逆方向サージ耐量を向上することができる。 As described above, according to the SiC Schottky barrier diode of this embodiment, it is possible to suppress the generation of Joule loss and improve the reverse surge withstand capability.
(第2の実施形態)
次に、本発明の第2の実施形態を説明する。図7は、本実施形態によるSiCショットキーバリアダイオードの断面構造を示している。図7に示すSiCショットキーバリアダイオード20は、半導体層1,2,3と、半導体領域4,5と、電極層7とを備えている。図1に示したSiCショットキーバリアダイオード10と比較すると、電極層7の構造が電極層6の構造と異なることが特徴である。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. FIG. 7 shows a cross-sectional structure of the SiC Schottky barrier diode according to the present embodiment. The SiC Schottky barrier diode 20 shown in FIG. 7 includes
電極層7は、半導体層2の表面に平行な方向における半導体領域5の端部5aと電極層7の端部7aの位置が一致するように形成されている。半導体領域5の端部5aと電極層7の端部7aの位置が近いほど、半導体領域5の端部5aの電界強度が大きくなり、半導体領域5の端部5aでインパクトイオン化により電子・正孔が生じ易くなる。これによって、半導体層2,3と半導体領域4,5で構成されるサイリスタ構造がより確実に点弧動作を行うことができる。
The electrode layer 7 is formed so that the positions of the
また、電極層7は、端部7aの付近において、電極層7と半導体領域5が半導体層2の表面に垂直な方向に離間する(非接触となる)ように形成されている。電極層7と半導体領域5の接触面積が増加すると、半導体領域4,5で構成されるダイオード構造に流れる電流がSiCショットキーバリアダイオード20の特性に影響を与える。しかし、本実施形態では、電極層7の端部7aの付近において、電極層7と半導体領域5が離間しているので、電極層7と半導体領域5の接触面積の増加が抑えられる。これによって、半導体領域4,5が形成するダイオード構造に流れる電流がSiCショットキーバリアダイオード20の特性に影響を与えないようにしつつ、サイリスタ構造による点弧動作をより確実にすることができる。
Further, the electrode layer 7 is formed in the vicinity of the
なお、図8に示すSiCショットキーバリアダイオード21のように、電極層7を第1の電極層70と第2の電極層71で構成してもよい。また、電極層7と半導体領域5が離間している部分では、電極層7と半導体領域5の間に、樹脂膜、酸化膜、窒化膜等の絶縁膜を形成してもよい。
Note that the electrode layer 7 may be composed of a
上述したように、本実施形態のSiCショットキーバリアダイオードによれば、第1の実施形態と同様の効果が得られると共に、半導体層2,3と半導体領域4,5で構成されるサイリスタ構造がより確実に点弧動作を行うことができる。このため、製造上のばらつきがあっても、より安定した逆方向サージ耐量を実現することができる。
As described above, according to the SiC Schottky barrier diode of this embodiment, the same effect as that of the first embodiment can be obtained, and the thyristor structure including the semiconductor layers 2 and 3 and the
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、上記では本発明をSiCショットキーバリアダイオードに適用した例を説明したが、本発明をSiショットキーバリアダイオードに適用してもよい。 As described above, the embodiments of the present invention have been described in detail with reference to the drawings. However, the specific configuration is not limited to the above-described embodiments, and includes design changes and the like without departing from the gist of the present invention. . For example, although the example in which the present invention is applied to a SiC Schottky barrier diode has been described above, the present invention may be applied to a Si Schottky barrier diode.
1,2,3・・・半導体層、4,5・・・半導体領域、6,7・・・電極層、10,11,12,20,21,100・・・SiCショットキーバリアダイオード
1, 2, 3 ... Semiconductor layer, 4, 5 ... Semiconductor region, 6, 7 ...
Claims (4)
前記第1の半導体層上に形成され、前記第1の半導体層よりも低濃度の第1導電型の不純物を含む半導体材料からなる第2の半導体層と、
前記第2の半導体層の表面に形成され、第2導電型の不純物を含む半導体材料からなる第1の半導体領域と、
前記第2の半導体層および前記第1の半導体領域上に形成された電極層と、
前記第2の半導体層の表面に垂直な方向から平面的に見た場合に前記電極層の一部のみと重なりを有するように、前記第1の半導体層または前記第2の半導体層の内部に形成され、第2導電型の不純物を含む半導体材料からなる第3の半導体層と、
前記電極層下の前記第1の半導体領域の表面に形成され、第1導電型の不純物を含む半導体材料からなる第2の半導体領域と、
を備え、
前記第2の半導体層の表面に垂直な方向から平面的に見た場合に、前記第3の半導体層と前記第2の半導体領域が重なりを有することを特徴とする半導体装置。 A first semiconductor layer made of a semiconductor material containing an impurity of the first conductivity type;
A second semiconductor layer formed on the first semiconductor layer and made of a semiconductor material containing impurities of a first conductivity type at a lower concentration than the first semiconductor layer;
A first semiconductor region formed on a surface of the second semiconductor layer and made of a semiconductor material containing impurities of a second conductivity type;
An electrode layer formed on the second semiconductor layer and the first semiconductor region;
Inside the first semiconductor layer or the second semiconductor layer so as to overlap with only a part of the electrode layer when viewed in a plane from a direction perpendicular to the surface of the second semiconductor layer. A third semiconductor layer formed and made of a semiconductor material containing impurities of the second conductivity type;
A second semiconductor region formed on a surface of the first semiconductor region under the electrode layer and made of a semiconductor material containing an impurity of a first conductivity type;
Equipped with a,
The semiconductor device, wherein the third semiconductor layer and the second semiconductor region overlap when viewed in a plan view from a direction perpendicular to the surface of the second semiconductor layer .
な方向に離間していることを特徴とする請求項2に記載の半導体装置。 It said end portions of said electrode layer of the second semiconductor region, the semiconductor device according to claim 2, characterized in that at a distance from each other in a direction perpendicular to a surface of the second semiconductor layer.
載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, wherein the semiconductor material is silicon carbide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008207796A JP5358141B2 (en) | 2008-08-12 | 2008-08-12 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008207796A JP5358141B2 (en) | 2008-08-12 | 2008-08-12 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010045158A JP2010045158A (en) | 2010-02-25 |
JP5358141B2 true JP5358141B2 (en) | 2013-12-04 |
Family
ID=42016316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008207796A Active JP5358141B2 (en) | 2008-08-12 | 2008-08-12 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5358141B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011182222A (en) | 2010-03-02 | 2011-09-15 | Panasonic Corp | Terminal device and method of controlling terminal system |
JP6061175B2 (en) * | 2012-02-10 | 2017-01-18 | ローム株式会社 | Semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6031112B2 (en) * | 1979-12-20 | 1985-07-20 | 日本電信電話株式会社 | Schottky diode with PN junction |
JPH01305564A (en) * | 1988-06-03 | 1989-12-08 | Nippon Inter Electronics Corp | Semiconductor integrated circuit |
JP2667477B2 (en) * | 1988-12-02 | 1997-10-27 | 株式会社東芝 | Schottky barrier diode |
JP4052463B2 (en) * | 2003-06-12 | 2008-02-27 | 新電元工業株式会社 | High voltage Schottky diode |
-
2008
- 2008-08-12 JP JP2008207796A patent/JP5358141B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010045158A (en) | 2010-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6021032B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6666224B2 (en) | Semiconductor device | |
JP5919033B2 (en) | Schottky barrier diode | |
CN108292676B (en) | Silicon carbide semiconductor device | |
JP6649183B2 (en) | Semiconductor device | |
TW201624704A (en) | Semiconductor device | |
US20160218101A1 (en) | Semiconductor device | |
JP6597102B2 (en) | Semiconductor device | |
JP2008251772A (en) | Semiconductor device | |
JP6107156B2 (en) | Semiconductor device | |
JP6218462B2 (en) | Wide gap semiconductor device | |
JP2010135646A (en) | Semiconductor device | |
US20170077089A1 (en) | Semiconductor device | |
JP5655932B2 (en) | Semiconductor device | |
JP6293688B2 (en) | Diode and reverse conducting IGBT incorporating the diode | |
JP2017139293A (en) | diode | |
JP6730237B2 (en) | Semiconductor device | |
JP7337739B2 (en) | semiconductor equipment | |
JP2017139289A (en) | diode | |
JP5865860B2 (en) | Semiconductor device | |
JP5358141B2 (en) | Semiconductor device | |
JP2012248736A (en) | Semiconductor device | |
JP4936670B2 (en) | Power semiconductor device | |
JP6089733B2 (en) | Semiconductor device | |
JP5607120B2 (en) | Silicon carbide Schottky diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5358141 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |