JP5352045B2 - Method for manufacturing integrated circuit device - Google Patents

Method for manufacturing integrated circuit device Download PDF

Info

Publication number
JP5352045B2
JP5352045B2 JP2006153016A JP2006153016A JP5352045B2 JP 5352045 B2 JP5352045 B2 JP 5352045B2 JP 2006153016 A JP2006153016 A JP 2006153016A JP 2006153016 A JP2006153016 A JP 2006153016A JP 5352045 B2 JP5352045 B2 JP 5352045B2
Authority
JP
Japan
Prior art keywords
substrate
layer
dlc
film
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006153016A
Other languages
Japanese (ja)
Other versions
JP2007013131A (en
JP2007013131A5 (en
Inventor
浩二 大力
直人 楠本
卓也 鶴目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006153016A priority Critical patent/JP5352045B2/en
Publication of JP2007013131A publication Critical patent/JP2007013131A/en
Publication of JP2007013131A5 publication Critical patent/JP2007013131A5/ja
Application granted granted Critical
Publication of JP5352045B2 publication Critical patent/JP5352045B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve such a factor as a variation in productivity caused by a characteristic defect of a circuit caused by thinning, production yields, etc., when manufacturing an integrated circuit device of which the substrate is thinned, the factors that largely affect mass production. <P>SOLUTION: A stopper layer is formed on one surface of a substrate, an element is formed on the stopper layer, and the substrate is thinned from its other side. As a method for thinning or eliminating the substrate, a method to grind or polish the substrate is used, and the stopper layer is formed by using a material harder than the substrate. Alternatively, a method for etching a substrate in a chemical reaction can be used as a method to thin or eliminate the substrate, thus forming a stopper layer by the use of a material having resistance characteristics for an etchant used when etching is performed by the chemical reaction. <P>COPYRIGHT: (C)2007,JPO&amp;INPIT

Description

本発明は、集積回路装置及びその作製方法に関する。 The present invention relates to an integrated circuit device and a manufacturing method thereof.

近年、ガラス上の素子や集積回路はＬＣＤ、有機ＥＬ、フォトセンサー、太陽電池などのディスプレイおよび光電変換素子用途として盛んに開発が行われている。一方、Ｓｉウエハを用いた素子や集積回路は、携帯電話用途を始めとして、ＩＣチップの小型化、薄膜化が進められている。ガラス上、Ｓｉウエハ上いずれにしろ、小型化、薄膜化のニーズは大きい。この他にもデータを送受信する半導体装置（ＩＣチップ）の開発が盛んに進められており、このような半導体装置（ＩＣチップ）は、ＲＦタグ、無線タグ、電子タグ、無線プロセッサ、無線メモリ等と呼ばれる（例えば、特許文献１参照）。現在実用化されているＩＣチップは、シリコン基板を用いたものが主流であり、ディスプレイなどはガラス基板を用いたものが主流であるが、基板の薄膜化が求められている。 In recent years, elements and integrated circuits on glass have been actively developed for use in displays such as LCDs, organic ELs, photosensors, solar cells, and photoelectric conversion elements. On the other hand, for elements and integrated circuits using Si wafers, IC chips are being made smaller and thinner, starting with applications for mobile phones. Whether on glass or Si wafer, there is a great need for downsizing and thinning. In addition to this, development of semiconductor devices (IC chips) that transmit and receive data has been actively promoted. Such semiconductor devices (IC chips) include RF tags, wireless tags, electronic tags, wireless processors, wireless memories, and the like. (For example, refer to Patent Document 1). Currently, IC chips that are put into practical use are those using a silicon substrate, and displays and the like are mainly using a glass substrate. However, there is a demand for thinning the substrate.

また、薄膜化以外にも、紙に漉き込むＲＦＩＤ、ペンに巻き取ることのできるディスプレイ、３次元形状の形状センサーやカラーセンサー、ハンドロールＰＣ、色の変わることでデザインのかわる洋服など、フレキシブルなデバイスが求められている。そのためにも薄膜化が重要な鍵を握っている。 In addition to thin filming, it can be flexible, such as RFID that can be rolled into paper, a display that can be wound around a pen, a three-dimensional shape sensor and color sensor, a hand roll PC, and a clothing that changes its design by changing colors. A device is sought. For this purpose, thinning is an important key.

初めから薄膜化した基板を用いて素子を作製すると、基板の反りを考慮すると基板カセットが高さ方向において巨大になり、装置および基板のフットプリントが増大してしまう。またハンドリングの難しさ、応力による反り、リソグラフィーや印刷工程での位置ずれなどが問題となる。そのため素子を作製してから薄膜化する方法が用いられている。 When an element is manufactured using a substrate that has been thinned from the beginning, the substrate cassette becomes enormous in the height direction in consideration of the warpage of the substrate, and the footprint of the apparatus and the substrate increases. Further, difficulty in handling, warping due to stress, misalignment in lithography and printing processes, and the like become problems. For this reason, a method of forming a thin film after manufacturing the element is used.

研削または研磨を用いる基板の薄膜化に関して、従来は、研削工程として砥石を用いて基板の厚さを薄くした後、研磨工程として砥粒を用いて基板平坦性を改善しながらより薄膜を形成していた。平坦性を増す工夫として、研磨する基板よりもビッカース硬度の低い砥粒を用いる傾向にある。ガラス基板であれば酸化セリウム（ＣｅＯ２）、シリコンウエハであれば酸化珪素（ＳｉＯ２）など、ビッカース硬度が基板より低いが、化学反応によって対象物と密着した部分のみを選択的に研磨することが可能となる（特許文献１参照）。なお、ここでは、硬度としてビッカース硬度を用いて硬度を比較しているが、硬度はビッカース硬度以外の方法（ブリネル硬度、ロックウェル硬度、ヌープ硬度など）で示すこともある。 Regarding the thinning of a substrate using grinding or polishing, conventionally, after thinning the substrate using a grindstone as a grinding process, a thin film is formed while improving the substrate flatness using abrasive grains as a polishing process. It was. As a device for increasing the flatness, there is a tendency to use abrasive grains having a Vickers hardness lower than that of the substrate to be polished. For glass substrates, cerium oxide (CeO 2 ), for silicon wafers, silicon oxide (SiO 2 ), etc., which have lower Vickers hardness than the substrate, but selectively polish only the part that is in close contact with the object by chemical reaction (See Patent Document 1). Here, the hardness is compared using the Vickers hardness as the hardness, but the hardness may be indicated by a method (Brinell hardness, Rockwell hardness, Knoop hardness, etc.) other than the Vickers hardness.

また、化学反応によるウェットエッチングでガラス基板を除去する技術がある（特許文献２参照）。 In addition, there is a technique for removing a glass substrate by wet etching using a chemical reaction (see Patent Document 2).

その他にも、素子の下方に形成した剥離層の密着性の制御により、物理的に基板上に形成された素子を基板から剥がして他の基板に転置する技術がある（特許文献３参照）。
特開２００４−２８２０５０号公報 特開２００２−８７８４４号公報 特開２００４−２１４２８１号公報 In addition, there is a technique in which an element physically formed on a substrate is peeled off from the substrate and transferred to another substrate by controlling adhesion of a release layer formed below the element (see Patent Document 3).
JP 2004-282050 A JP 2002-87844 A JP 2004-214281 A

集積回路装置を有するＩＣチップ等の半導体装置において、素子が形成された基板を研削および研磨によって薄膜化する場合、装置の精度と研磨の面内均一性の限界により薄膜化の限界があり、全面を厚さ５０μｍ以下にすることは難しかった。 In a semiconductor device such as an IC chip having an integrated circuit device, when a substrate on which an element is formed is thinned by grinding and polishing, there is a limit of thinning due to the accuracy of the device and the in-plane uniformity of polishing, and the entire surface It was difficult to reduce the thickness to 50 μm or less.

また、基板の面内の反りを考慮すると、歩留まり高く基板を薄膜化するためには基板を分割して小面積にし、面内の反りを小さくして処理する必要があり、スループット低下、コスト増加の原因となる。そのため全面の基板残膜の最小値が５０μｍより厚いサンプルが多数とれる場合においても、量産上での歩留まりの向上を考えると、全面の基板残膜の最小値は５０μｍ以上に（１００μｍや２００μｍ）なってしまう。 Also, considering the in-plane warpage of the substrate, in order to reduce the thickness of the substrate with a high yield, it is necessary to divide the substrate into smaller areas and reduce the in-plane warpage to reduce throughput and increase costs. Cause. Therefore, even when a large number of samples having a minimum value of the substrate remaining film on the entire surface of 50 μm or more can be taken, the minimum value of the substrate remaining film on the entire surface becomes 50 μm or more (100 μm or 200 μm) in consideration of improving the yield in mass production. End up.

素子が形成された基板を薬液によるウェットエッチングによって薄膜化する場合、薬液を用いたエッチングの際に基板面内のエッチングレートのバラツキが生じるため、薄膜化の限界があり、歩留まり高く均一に基板を５０μｍ以下まで薄膜化することは非常に難しかった。 When thinning a substrate on which an element is formed by wet etching with a chemical solution, there is a variation in the etching rate within the substrate surface during etching using the chemical solution, so there is a limit to thinning, and the substrate can be uniformly formed with a high yield. It was very difficult to reduce the film thickness to 50 μm or less.

特許文献２の化学反応によるエッチングを用いた方法で、基板の除去を試みると、素子の下部に形成したエッチングストッパー層の耐熱温度以上の加熱処理ができないことが大きな制限になっていた。 When the removal of the substrate is attempted by the method using etching by chemical reaction of Patent Document 2, it is a great restriction that the heat treatment at a temperature higher than the heat resistant temperature of the etching stopper layer formed in the lower portion of the element cannot be performed.

特許文献３の密着性の制御を用いた方法で、基板から素子を剥離し、他の基板へ転置することを試みると、剥離層が導電性であるため、素子との間に容量を発生させ、剥離前の特性（特に高周波特性）が正しく評価できないという問題点があった。 When the device is peeled off from the substrate and transferred to another substrate by the method using the adhesion control of Patent Document 3, a separation layer is conductive, and thus a capacitance is generated between the device and the device. There has been a problem that the characteristics (particularly high-frequency characteristics) before peeling cannot be correctly evaluated.

また、加熱により剥離性が制御可能な点がこの技術のメリットでもあるが、剥離層が工程中に剥がれてしまうような温度以上の加熱処理への要望があった。 In addition, the fact that the peelability can be controlled by heating is also an advantage of this technique, but there has been a demand for a heat treatment at a temperature higher than the temperature at which the release layer is peeled off during the process.

また、特許文献２や特許文献３において、可視光による加熱工程（レーザー結晶化、レーザー活性化など）の時にエッチングストッパー層や剥離層での光の反射や熱の吸収がプロセスマージンを狭めることがあった。 Further, in Patent Document 2 and Patent Document 3, reflection of light and absorption of heat at the etching stopper layer and the release layer narrow the process margin during the heating process (laser crystallization, laser activation, etc.) using visible light. there were.

また、特許文献２および特許文献３において、光に対して透明な基板を用いる場合、裏面露光によるセルフアライメントが導電性の剥離層では不可能であった。 Moreover, in patent document 2 and patent document 3, when using the transparent substrate with respect to light, the self-alignment by back surface exposure was impossible with the electroconductive peeling layer.

上記の実情を鑑み、本発明は、素子が形成された基板の薄膜化または除去による、集積回路装置の薄膜化および集積回路装置のフレキシブル化を課題とする。 In view of the above situation, an object of the present invention is to reduce the thickness of an integrated circuit device and make the integrated circuit device flexible by reducing or removing the substrate on which an element is formed.

基板上にＴＦＴ等の素子を作製し、素子が形成された基板を薄膜化する場合、基板だけでなくＴＦＴ等の素子が形成されている層まで一部消失してしまうと、特性異常が発生する。 When an element such as a TFT is fabricated on a substrate and the substrate on which the element is formed is thinned, if a part of the layer on which the element such as a TFT is formed disappears in addition to the substrate, a characteristic abnormality occurs. To do.

そこで、本発明は、集積回路装置の作製において、基板上に素子を作製し、素子が形成された基板を薄膜化する際に発生する素子の一部消失による特性異常を抑制し、生産歩留まりを改善することを課題とする。 Therefore, the present invention suppresses a characteristic abnormality due to partial disappearance of an element that occurs when an element is formed on a substrate and the substrate on which the element is formed is thinned in the manufacture of an integrated circuit device, thereby reducing the production yield. The issue is to improve.

また、素子を形成する基板として半導体基板や導電性基板を用いた場合には、さらに以下の問題が発生する。半導体基板の場合、例えばＳｉウエハでは１０μｍ以下の厚さとなると、基板の厚さのバラツキが素子の特性に影響を及ぼし始める。また、導電性基板であれば、基板の厚さをほぼ０とする（基板をほぼ完全に除去する）まで基板の厚さのバラツキが素子の特性に影響を及ぼす。そのため基板を薄膜化できたとしても、特性バラツキを制御することが難しかった。 Further, when a semiconductor substrate or a conductive substrate is used as a substrate on which elements are formed, the following problems further occur. In the case of a semiconductor substrate, for example, when the thickness of a Si wafer is 10 μm or less, variations in the thickness of the substrate begin to affect the characteristics of the element. In the case of a conductive substrate, variations in the thickness of the substrate affect the characteristics of the element until the thickness of the substrate is substantially zero (the substrate is almost completely removed). Therefore, even if the substrate can be thinned, it is difficult to control the characteristic variation.

このような基板の厚さのバラツキによる問題の対策としては、例えばＳＯＩ基板のように、半導体または導電性の基板上に絶縁膜を形成してから素子を形成する方法がある。この方がより省電力化に効果があり、高周波特性が良好になる。しかし、この場合基板を極限まで薄くすると、ＴＦＴ等の素子の下に形成してある絶縁膜の下にＳｉ基板が残っているか、いないかのバラツキによって、容量特性が変化し、ＴＦＴ等の素子の特性バラツキが大きくなる可能性がある。これは基板の一部が薄膜化によって消失してしまう場合顕著になる。これはＳｉウエハのみでなく、その他の半導体基板や導電性基板を用いた場合においても当てはまる。 As a countermeasure against the problem due to the variation in thickness of the substrate, there is a method of forming an element after forming an insulating film on a semiconductor or conductive substrate such as an SOI substrate. This is more effective for power saving and better high frequency characteristics. However, in this case, when the substrate is thinned to the limit, the capacitance characteristics change depending on whether the Si substrate remains or does not exist under the insulating film formed under the TFT or the like. There is a possibility that the characteristic variation of This becomes prominent when a part of the substrate disappears due to thinning. This applies not only to the Si wafer but also to other semiconductor substrates or conductive substrates.

そこで、本発明は、基板として半導体基板または導電性基板を用いた場合に、基板上に素子を作製し、素子が作製された基板を薄膜化する際に発生する、回路の特性バラツキ、生産歩留まり等、量産化に大きく影響する要素を改善することを課題とする。 Therefore, the present invention provides a circuit characteristic variation and a production yield that occur when a semiconductor substrate or a conductive substrate is used as a substrate and an element is manufactured on the substrate and the substrate on which the element is manufactured is thinned. The objective is to improve factors that greatly affect mass production.

また、シリコン基板は高価であり、基板サイズは、最大でも直径１２インチ（３０センチ）程度の円形であるため、大量生産が難しく、コストダウンの障壁になっていた。そこで、ガラス基板を用いることで安価で大量にＩＣチップを作製することができるが、ガラス基板はＳｉウエハや石英基板に比べて反りが大きいという問題があり、均一に全面を薄膜化することが難しかった。これは、大面積基板において顕著に表れるため、基板を精度良く薄膜化するためには薄膜化を小面積の基板に分割した後行う必要があった。 In addition, the silicon substrate is expensive, and the substrate size is a circle having a diameter of about 12 inches (30 centimeters) at the maximum, so that mass production is difficult and has become a barrier to cost reduction. Therefore, it is possible to manufacture a large amount of IC chips at a low cost by using a glass substrate. However, there is a problem that the glass substrate has a large warp compared to a Si wafer or a quartz substrate, and the entire surface can be thinned uniformly. was difficult. Since this appears conspicuously in a large area substrate, in order to thin the substrate with high accuracy, it is necessary to perform the thinning after dividing the substrate into small areas.

上記の実情を鑑み、本発明は、安価で大量生産可能で、薄膜でもバラツキが少ない素子を作製することを課題とする。 In view of the above circumstances, it is an object of the present invention to manufacture an element that is inexpensive and can be mass-produced and has little variation even in a thin film.

本発明は、基板の一方の面上にストッパー層を形成し、ストッパー層上に素子を形成し、基板の他方の面から基板を薄膜化することを特徴とする。 The present invention is characterized in that a stopper layer is formed on one surface of a substrate, an element is formed on the stopper layer, and the substrate is thinned from the other surface of the substrate.

本発明は、基板の一方の面上にストッパー層を形成し、ストッパー層上に素子を形成し、基板を除去することを特徴とする。 The present invention is characterized in that a stopper layer is formed on one surface of a substrate, an element is formed on the stopper layer, and the substrate is removed.

本発明は、基板の薄膜化または基板の除去の方法として、基板を研削または研磨する方法を用い、基板よりも硬度の高い材料によりストッパー層を形成することを特徴とする。 The present invention is characterized in that as a method for thinning the substrate or removing the substrate, a method of grinding or polishing the substrate is used, and the stopper layer is formed of a material having a hardness higher than that of the substrate.

本発明は、基板の薄膜化または基板の除去の方法として、基板を化学反応によりエッチングする方法を用い、化学反応によるエッチングを行う際に用いるエッチャントに対して耐性を有する材料によりストッパー層を形成することを特徴とする。 The present invention uses a method of etching a substrate by a chemical reaction as a method for thinning the substrate or removing the substrate, and the stopper layer is formed of a material that is resistant to an etchant used for etching by a chemical reaction. It is characterized by that.

また、上記構成において、ダイアモンドライクカーボンを主成分とする材料でストッパー層を形成することを特徴とする。 In the above structure, the stopper layer is formed of a material mainly composed of diamond-like carbon.

また、上記の各構成において、基板とストッパー層との間に、基板とストッパー層との密着性を向上させる層（バッファ層）を形成することを特徴とする。 In each of the above structures, a layer (buffer layer) for improving the adhesion between the substrate and the stopper layer is formed between the substrate and the stopper layer.

また、上記の各構成において、ストッパー層と素子の間に、ストッパー層と素子との密着性を向上させる層（バッファ層）を形成することを特徴とする。 In each of the above structures, a layer (buffer layer) that improves the adhesion between the stopper layer and the element is formed between the stopper layer and the element.

本発明は、基板の一方の面上にダイアモンドライクカーボンを主成分とする層を形成し、ダイアモンドライクカーボンを主成分とする層（ＤＬＣ層）上に素子を形成し、ＤＬＣ層と基板との密着性を制御することによって基板を剥離することを特徴とする。 In the present invention, a layer mainly composed of diamond-like carbon is formed on one surface of the substrate, an element is formed on the layer mainly composed of diamond-like carbon (DLC layer), and the DLC layer and the substrate The substrate is peeled off by controlling the adhesion.

本発明は、基板の除去の方法として、ＤＬＣ層と基板との密着性を制御することによって基板を剥離する方法を用いることを特徴とする。 The present invention is characterized by using a method of removing a substrate by controlling adhesion between the DLC layer and the substrate as a method of removing the substrate.

または、本発明は、基板を研削または研磨する方法、基板を化学反応によりエッチングする方法、ＤＬＣ層と基板との密着性を制御することによって基板を剥離する方法のいずれかの方法を複数組み合わせて基板の薄膜化または基板の除去を行うことを特徴とする。 Alternatively, the present invention is a combination of a method of grinding or polishing a substrate, a method of etching a substrate by a chemical reaction, or a method of peeling a substrate by controlling the adhesion between the DLC layer and the substrate. The substrate is thinned or the substrate is removed.

また、薄膜化した後の基板の厚さは、１００μｍ以下、好ましくは２０μｍ以下、さらに好ましくは１０μｍ以下であることを特徴とする。 Further, the thickness of the substrate after thinning is 100 μm or less, preferably 20 μm or less, more preferably 10 μm or less.

本発明により、基板をより薄膜化あるいは基板を除去することができるため、従来よりも薄型の集積回路装置を提供することができる。 According to the present invention, since the substrate can be made thinner or removed, an integrated circuit device thinner than the conventional one can be provided.

基板の薄膜化または基板の除去の方法として、研削または研磨による方法を用いた場合、ストッパー層の存在により、ストッパー層よりも上に形成されている層まで研削または研磨されることを抑制することができる。よって、従来より薄型の集積回路装置が作製可能となる。 In the case of using a grinding or polishing method as a method for thinning the substrate or removing the substrate, the presence of the stopper layer suppresses grinding or polishing to a layer formed above the stopper layer. Can do. Therefore, an integrated circuit device thinner than the conventional one can be manufactured.

基板の薄膜化または基板の除去の方法として、化学反応によるエッチングの方法を用いた場合、ストッパー層の存在により、ストッパー層よりも上に形成されている層までエッチングが行われることを抑制することができる。よって、従来より薄型の集積回路装置が作製可能となる。 When etching by chemical reaction is used as a method for thinning the substrate or removing the substrate, the presence of the stopper layer prevents the etching from being performed up to the layer formed above the stopper layer. Can do. Therefore, an integrated circuit device thinner than the conventional one can be manufactured.

特に、ストッパー層としてダイアモンドライクカーボン（ＤＬＣ）を用いた場合には、ＤＬＣの耐熱性により、その上に形成する素子の加熱条件に制限を与えることがない。 In particular, when diamond-like carbon (DLC) is used as the stopper layer, the heating conditions of the element formed thereon are not limited by the heat resistance of DLC.

基板の薄膜化または基板の除去の方法として、ＤＬＣの密着性の制御による剥離の方法を用いた場合、ＤＬＣ層の存在により、基板を除去することができる。よって、従来より薄型の集積回路装置が作製可能となる。また、ＤＬＣの耐熱性により、密着力に大きな変化を与えることなく加熱処理が行える。そのため、薄型の集積回路装置を作製する上でプロセスの制限が少なくなるというメリットがある。 When a peeling method by controlling the adhesion of DLC is used as a method for thinning the substrate or removing the substrate, the substrate can be removed due to the presence of the DLC layer. Therefore, an integrated circuit device thinner than the conventional one can be manufactured. Further, due to the heat resistance of DLC, heat treatment can be performed without causing a large change in the adhesion. Therefore, there is a merit that process restrictions are reduced in manufacturing a thin integrated circuit device.

絶縁基板を用いることで、薄膜化した基板の厚さのバラツキや基板の残渣による素子特性や容量のバラツキの影響を受けないようにすることが可能となる。 By using an insulating substrate, it is possible to avoid the influence of variations in thickness of the thinned substrate and variations in element characteristics and capacitance due to substrate residues.

ＳｉウエハやＳＯＩ基板などの半導体基板や導電性基板に素子を形成した場合でも、本発明を使用して基板を除去することで、基板の厚さのバラツキ（基板が１０μｍ以下の場合）や基板の残渣による素子特性や容量のバラツキの影響（基板の一部でも厚さが０μｍとなった場合）を受けないようにすることが可能となる。 Even when an element is formed on a semiconductor substrate such as a Si wafer or an SOI substrate, or a conductive substrate, the substrate is removed using the present invention, so that variations in the thickness of the substrate (when the substrate is 10 μm or less) It is possible to avoid the influence of variations in device characteristics and capacitance due to the residue (when the thickness of even a part of the substrate becomes 0 μm).

ガラス基板など、大きさに制約がない基板を用いることのできる本発明は、シリコン基板を用いる場合と比較して、ＩＣチップの単価を下げて、大量生産を可能とする。 The present invention which can use a substrate such as a glass substrate that is not limited in size enables a mass production by reducing the unit price of an IC chip as compared with the case of using a silicon substrate.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals are used in common in different drawings.

（実施の形態１） (Embodiment 1)

本実施の形態を、図１〜６を用いて説明する。本実施の形態では研削または研磨によって基板を薄膜化する場合において、基板上にストッパー層として、ダイアモンドライクカーボンを主成分とする層を形成した例について説明する。 This embodiment will be described with reference to FIGS. In this embodiment, an example in which a layer mainly composed of diamond-like carbon is formed as a stopper layer on the substrate when the substrate is thinned by grinding or polishing will be described.

第１の基板１００の一表面上に、ストッパー層として、ＤＬＣ（ダイアモンドライクカーボン）を主成分とする層（ＤＬＣ層）を形成する。第１の基板１００とＤＬＣ層との間、及びＤＬＣ層とＤＬＣ層上に形成する層との間に密着性改善層（バッファ層）を設けるのが好ましい。この例では、第１の基板１００の一表面上に、密着性改善層（バッファ層）１０１、ＤＬＣ層１０２、密着性改善層（バッファ層）１０３を順に形成する（図１（Ａ）参照）。この例では、ＤＬＣ層１０２の成膜前に、Ｓｉ濃度が１％以上２０％以下であるＤＬＣを主成分とする層を密着性改善層（バッファ層）１０１として形成し、ＤＬＣ層１０２の成膜後に、Ｓｉ濃度が１％以上２０％以下であるＤＬＣを主成分とする層を密着性改善層（バッファ層）１０３として形成する。 On one surface of the first substrate 100, a layer (DLC layer) containing DLC (diamond-like carbon) as a main component is formed as a stopper layer. It is preferable to provide an adhesion improving layer (buffer layer) between the first substrate 100 and the DLC layer and between the DLC layer and the layer formed on the DLC layer. In this example, an adhesion improving layer (buffer layer) 101, a DLC layer 102, and an adhesion improving layer (buffer layer) 103 are sequentially formed on one surface of the first substrate 100 (see FIG. 1A). . In this example, before the DLC layer 102 is formed, a layer mainly composed of DLC having a Si concentration of 1% or more and 20% or less is formed as the adhesion improving layer (buffer layer) 101, and the DLC layer 102 is formed. After the film formation, a layer mainly composed of DLC having a Si concentration of 1% or more and 20% or less is formed as an adhesion improving layer (buffer layer) 103.

なお、図１（Ａ）においては、密着性改善層（バッファ層）１０１、１０３を設けているが、第１の基板１００とＤＬＣ層、またはＤＬＣ層とＤＬＣ層上の層との密着性に特に問題がなければ、密着性改善層（バッファ層）１０１、または密着性改善層（バッファ層）１０３は特に設ける必要はない。 Note that in FIG. 1A, the adhesion improving layers (buffer layers) 101 and 103 are provided, but the adhesion between the first substrate 100 and the DLC layer or between the DLC layer and the layer on the DLC layer is improved. If there is no particular problem, the adhesion improving layer (buffer layer) 101 or the adhesion improving layer (buffer layer) 103 need not be provided.

ＤＬＣ層１０２はＣＨ４ガスなどの炭素を含むガスを用いたＰＥＣＶＤ法で形成したり、炭素イオンの注入によるコーティングを行って形成する。 The DLC layer 102 is formed by PECVD using a gas containing carbon such as CH 4 gas, or by coating by carbon ion implantation.

密着性改善層（バッファ層）１０１および１０３は、ＣＨ４ガスなどの炭素を含むガスと同時にＳｉＨ４ガスなどのＳｉを含むガスを流してＰＥＣＶＤ法で形成したり、炭素イオンの注入によるコーティングの際に同時にＳｉＨ４ガスなどのＳｉを含むガスを流すことによって形成する。この時ＳｉＨ４の代わりにＮ２ガス、ＮＨ３ガスなどの窒素を含む気体を流して窒素を含むＤＬＣを主成分とする層を密着性改善層（バッファ層）１０１および１０３として、代わりに形成しても良い。 The adhesion improving layers (buffer layers) 101 and 103 are formed by PECVD by flowing a gas containing Si such as SiH 4 gas at the same time as a gas containing carbon such as CH 4 gas, or by coating by carbon ion implantation. At the same time, it is formed by flowing a gas containing Si such as SiH 4 gas. At this time, instead of SiH 4 , a gas containing nitrogen such as N 2 gas or NH 3 gas is flowed to form a layer mainly composed of DLC containing nitrogen as adhesion improving layers (buffer layers) 101 and 103 instead. You may do it.

密着性改善層（バッファ層）１０１の作製方法としては、第１の基板に対してＮ２ガス、ＮＨ３ガスなどの窒素を主成分とする気体を用いた高密度プラズマ処理を施して第１の基板の表面を窒化させたり、第１の基板に窒素イオンをドーピングまたはイオン注入することで表面または表面近傍を窒化させて形成しても良い。また、ＤＬＣ膜を形成し、Ｎ２ガス、ＮＨ３ガスなどの窒素を主成分とする気体を用いた高密度プラズマ処理を施してＤＬＣ膜を窒化させたり、ＤＬＣ膜に窒素イオンをドーピングまたはイオン注入することで窒化させたりすることによって、窒素を含むＤＬＣ膜として形成しても良い。密着性改善層（バッファ層）１０１として、その他ＷＣ（炭化タングステン）膜、ＢＣＮ（炭窒化ホウ素）膜、ＢＮ（窒化ホウ素）膜、ＳｉＣ（炭化シリコン）、Ｔｉを添加したＤＬＣ膜などのＤＬＣと密着性の良い層を形成しても良い。 As a method for manufacturing the adhesion improving layer (buffer layer) 101, the first substrate is subjected to high-density plasma treatment using a gas containing nitrogen as a main component, such as N 2 gas or NH 3 gas. Alternatively, the surface of the substrate may be nitrided, or the surface or the vicinity of the surface may be nitrided by doping or ion implantation of nitrogen ions into the first substrate. Further, a DLC film is formed and subjected to high-density plasma treatment using a nitrogen-based gas such as N 2 gas or NH 3 gas to nitride the DLC film, or nitrogen ions are doped or ionized into the DLC film. Nitrogen-containing DLC film may be formed by nitriding by implantation. As the adhesion improving layer (buffer layer) 101, other DLC such as a WC (tungsten carbide) film, a BCN (boron carbonitride) film, a BN (boron nitride) film, SiC (silicon carbide), and a DLC film to which Ti is added A layer having good adhesion may be formed.

密着性改善層（バッファ層）１０３の形成方法としては、ＤＬＣ層１０２に対してＮ２ガス、ＮＨ３ガスなどの窒素を主成分とする気体を用いた高密度プラズマ処理を施してＤＬＣ層１０２の表面を窒化させたり、ＤＬＣ層１０２に窒素イオンをドーピングまたはイオン注入することで窒化させたりすることによって、窒素を含むＤＬＣ膜として形成しても良い。密着性改善層（バッファ層）１０３として、その他ＷＣ（炭化タングステン）膜、ＢＣＮ（炭窒化ホウ素）膜、ＢＮ（窒化ホウ素）膜、ＳｉＣ（炭化シリコン）、Ｔｉを添加したＤＬＣ膜などのＤＬＣと密着性の良い層を形成しても良い。 As a method for forming the adhesion improving layer (buffer layer) 103, the DLC layer 102 is subjected to high-density plasma treatment using a gas mainly containing nitrogen, such as N 2 gas or NH 3 gas, for the DLC layer 102. Alternatively, the DLC film may be formed as a DLC film containing nitrogen by nitriding the surface or nitriding by doping or ion implantation of nitrogen ions into the DLC layer 102. As the adhesion improving layer (buffer layer) 103, other DLC such as a WC (tungsten carbide) film, a BCN (boron carbonitride) film, a BN (boron nitride) film, SiC (silicon carbide), and a DLC film to which Ti is added A layer having good adhesion may be formed.

なお、本明細書において「高密度プラズマ処理」とは、プラズマの電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であり、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下であることを特徴としている。プラズマの電子密度が高密度でありながら、基板上に形成された被処理物付近での電子温度が低いため、基板に対するプラズマ損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、酸化処理によって形成される酸化物の膜厚均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、通常のプラズマ処理や熱酸化法と比較して低温度にて酸化処理を行うことができる。たとえば、ガラス基板の歪点温度よりも１００度以上低い温度（代表的には、２５０〜５５０℃）でプラズマ処理を行っても十分にプラズマ酸化処理を行うことができる。なお、プラズマを形成するための周波数はマイクロ波（２．４５ＧＨｚ）を用いている。また、プラズマの電位は５Ｖ以下と低電位であり、原料分子の過剰解離を抑制することができる。 In this specification, “high density plasma treatment” means that the electron density of plasma is 1 × 10 11 cm −3 or more and 1 × 10 13 cm −3 or less, and the electron temperature of plasma is 0.5 eV or more and 1. It is characterized by being 5 eV or less. Although the electron density of plasma is high, the electron temperature in the vicinity of the object formed on the substrate is low, so that plasma damage to the substrate can be prevented. Further, since the electron density of plasma is as high as 1 × 10 11 cm −3 or more, a dense film with excellent film thickness uniformity of an oxide formed by oxidation treatment can be formed. In addition, since the electron temperature of plasma is as low as 1.5 eV or less, the oxidation treatment can be performed at a lower temperature as compared with a normal plasma treatment or thermal oxidation method. For example, even if the plasma treatment is performed at a temperature lower than the strain point temperature of the glass substrate by 100 degrees or more (typically 250 to 550 ° C.), the plasma oxidation treatment can be sufficiently performed. Note that a microwave (2.45 GHz) is used as a frequency for forming plasma. Further, the plasma potential is as low as 5 V or less, and excessive dissociation of source molecules can be suppressed.

第１の基板１００は、ガラス基板、石英基板、Ｓｉ基板、半導体基板、プラスチック基板、アクリル基板（プラスチック基板の一種）、金属基板などのうち、素子の作製工程における最大温度に耐えうる基板であればどのようなものでも良い。これらの基板のうち、ガラス基板などは、一辺が１メートル以上のものを容易に作製することができ、また、その形状は四角形や円形など、所望の形状のものを作製することができる。従って、第１の基板１００として、例えば、一辺が１メートル以上のものを用いれば、生産性を格段に向上させることができる。このような特徴は、円形のＳｉ基板からＩＣチップを取り出す場合と比較すると、大きな優位点である。 The first substrate 100 may be a glass substrate, a quartz substrate, a Si substrate, a semiconductor substrate, a plastic substrate, an acrylic substrate (a kind of plastic substrate), a metal substrate, or the like that can withstand the maximum temperature in the element manufacturing process. Anything is acceptable. Among these substrates, a glass substrate or the like can be easily manufactured having a side of 1 meter or more, and a desired shape such as a square or a circle can be manufactured. Therefore, for example, if a substrate having a side of 1 meter or more is used as the first substrate 100, the productivity can be significantly improved. Such a feature is a great advantage compared with the case of taking out an IC chip from a circular Si substrate.

次に、密着性改善層（バッファ層）１０３上に、素子を含む層１０４を形成する（図１（Ｂ）参照）。この層は、ＴＦＴ回路等の単位回路でなく、例えば配線や容量、インダクタ（アンテナ）などやその組み合わせのみを有していても良い。この例では、素子を含む層１０４には、ＴＦＴ回路１０５を作製する。この図では、ＴＦＴ回路１０５は、Ｎチャネル型トランジスタ１０６、Ｐチャネル型トランジスタ１０７を有する。Ｎチャネル型トランジスタ１０６、Ｐチャネル型トランジスタ１０７はそれぞれ、半導体膜１０８、ゲート絶縁膜１０９、ゲート電極１１０、層間絶縁膜１１１、ソース電極またはドレイン電極１３５を有する。 Next, a layer 104 including an element is formed over the adhesion improving layer (buffer layer) 103 (see FIG. 1B). This layer is not a unit circuit such as a TFT circuit, and may include only wiring, capacitance, an inductor (antenna), or the like, or a combination thereof. In this example, a TFT circuit 105 is formed in the layer 104 including elements. In this figure, the TFT circuit 105 includes an N-channel transistor 106 and a P-channel transistor 107. Each of the N-channel transistor 106 and the P-channel transistor 107 includes a semiconductor film 108, a gate insulating film 109, a gate electrode 110, an interlayer insulating film 111, and a source or drain electrode 135.

ＴＦＴ回路１０５は、この例では少なくとも、複数の絶縁膜と、複数の素子を構成する半導体層や導電層とを含む。具体的には、複数の素子（この場合では、Ｎチャネル型トランジスタ１０６、Ｐチャネル型トランジスタ１０７）と、複数の素子を覆う層間絶縁膜１１１と、層間絶縁膜１１１に接し複数の素子に接続する第１の導電層（ソース電極またはドレイン電極）１３５とを含む。 In this example, the TFT circuit 105 includes at least a plurality of insulating films and a semiconductor layer and a conductive layer constituting a plurality of elements. Specifically, a plurality of elements (in this case, an N-channel transistor 106 and a P-channel transistor 107), an interlayer insulating film 111 covering the plurality of elements, and the interlayer insulating film 111 are connected to the plurality of elements. And a first conductive layer (source electrode or drain electrode) 135.

この例では、外部との接続用の端子をつくり、他基板と実装可能なものを作製する。そのため、素子を含む層１０４の上に絶縁膜１１２を形成し、絶縁膜１１２に開孔部を形成する。次に、ＴＦＴ回路１０５とのコンタクトを可能とする電極１１３を形成する（図１（Ｃ）参照）。 In this example, a terminal for connection to the outside is manufactured, and a terminal that can be mounted on another substrate is manufactured. Therefore, the insulating film 112 is formed over the layer 104 including elements, and an opening is formed in the insulating film 112. Next, an electrode 113 that enables contact with the TFT circuit 105 is formed (see FIG. 1C).

以下、素子を含む層１０４の形成方法についての一例を詳細に説明する。 Hereinafter, an example of a method for forming the layer 104 including an element will be described in detail.

まず、密着性改善層（バッファ層）１０３上に非晶質半導体膜を形成する。非晶質半導体膜は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法により形成する。続いて、非晶質半導体膜を結晶化して、結晶質半導体膜を形成する。結晶化の方法としては、レーザー結晶化法、ＲＴＡまたはファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法を組み合わせた方法等を用いることができる。その後、得られた結晶質半導体膜を所望の形状にパターニングして、半導体膜１０８を形成する。 First, an amorphous semiconductor film is formed on the adhesion improving layer (buffer layer) 103. The amorphous semiconductor film is formed by various CVD methods such as a sputtering method and a plasma CVD method. Subsequently, the amorphous semiconductor film is crystallized to form a crystalline semiconductor film. As crystallization methods, laser crystallization, thermal crystallization using an RTA or furnace annealing furnace, thermal crystallization using a metal element that promotes crystallization, thermal crystallization using a metal element that promotes crystallization A method combining a laser crystallization method and a laser crystallization method can be used. Thereafter, the obtained crystalline semiconductor film is patterned into a desired shape to form a semiconductor film 108.

結晶質半導体膜の作製工程の一例を以下に簡単に説明する。非晶質半導体膜を結晶化する方法としては、レーザー結晶化法、ＲＴＡまたはファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法とを組み合わせた方法等が挙げられる。また、他の結晶化の方法として、ＤＣバイアスを印加して熱プラズマを発生させ、当該熱プラズマを半導体膜に作用させることにより結晶化を行ってもよい。 An example of a manufacturing process of the crystalline semiconductor film is briefly described below. As a method for crystallizing an amorphous semiconductor film, a laser crystallization method, a thermal crystallization method using an RTA or a furnace annealing furnace, a thermal crystallization method using a metal element that promotes crystallization, or a metal that promotes crystallization Examples include a combination of a thermal crystallization method using an element and a laser crystallization method. As another crystallization method, crystallization may be performed by applying a DC bias to generate thermal plasma and applying the thermal plasma to the semiconductor film.

レーザー結晶化法を用いる場合、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。使用可能なレーザービームとしては、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、もしくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種もしくは複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザーのうち、一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。 When the laser crystallization method is used, a continuous wave laser beam (CW laser beam) or a pulsed laser beam (pulse laser beam) can be used. Usable laser beams include Ar laser, Kr laser, excimer laser and other gas lasers, single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 of Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta as dopants are added as a medium. Lasers, glass lasers, ruby lasers, alexandrite lasers, Ti: sapphire lasers, copper vapor lasers, and gold vapor lasers that oscillate from one or more types can be used. By irradiating the fundamental wave of such a laser beam and the second to fourth harmonics of these fundamental waves, a crystal having a large grain size can be obtained. For example, the second harmonic (532 nm) or the third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) can be used. Energy density of the laser is about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 10 to 2000 cm / sec.

なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、Ｔｉ：サファイアレーザーは、それぞれ連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。 Note that single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 , dopants Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta, one or more added lasers, Ar ion lasers, and Ti: sapphire lasers that are continuously oscillated. It is also possible to perform pulse oscillation at an oscillation frequency of 10 MHz or more by performing Q switch operation, mode synchronization, or the like. When a laser beam is oscillated at an oscillation frequency of 10 MHz or higher, the semiconductor film is irradiated with the next pulse during the period from when the semiconductor film is melted by the laser to solidification. Therefore, unlike the case of using a pulse laser having a low oscillation frequency, the solid-liquid interface can be continuously moved in the semiconductor film, so that crystal grains continuously grown in the scanning direction can be obtained.

上述した連続発振レーザーまたは１０ＭＨｚ以上の周波数で発振するレーザービームを用いて結晶化する場合、結晶化された半導体膜の表面を平坦なものとすることができる。この結果、後に形成するゲート絶縁膜１０９を薄膜化することも可能であり、また、ゲート絶縁膜１０９の耐圧を向上させることに寄与することができる。 In the case of crystallization using the above-described continuous wave laser or a laser beam oscillated at a frequency of 10 MHz or higher, the surface of the crystallized semiconductor film can be made flat. As a result, it is possible to reduce the thickness of the gate insulating film 109 to be formed later, and contribute to improving the withstand voltage of the gate insulating film 109.

また、媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。 In addition, when ceramic (polycrystal) is used as a medium, it is possible to form the medium in a free shape in a short time and at low cost. When a single crystal is used, a cylindrical medium having a diameter of several millimeters and a length of several tens of millimeters is usually used. However, when ceramic is used, a larger one can be made.

発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きく変えることは困難なため、ドーパントの濃度を増加させることによるレーザーの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。 Since it is difficult to change the concentration of dopants such as Nd and Yb in the medium that directly contributes to light emission, whether it is single crystal or polycrystal, there is a certain limit to improving the laser output by increasing the dopant concentration. . However, in the case of ceramic, since the size of the medium can be remarkably increased as compared with the single crystal, a great improvement in output can be expected.

さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザービームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザービームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。 Further, in the case of ceramic, a medium having a parallelepiped shape or a rectangular parallelepiped shape can be easily formed. When a medium having such a shape is used to cause oscillation light to travel in a zigzag manner inside the medium, the oscillation optical path can be made longer. As a result, amplification is increased and oscillation can be performed with high output. In addition, since the laser beam emitted from the medium having such a shape has a quadrangular cross-sectional shape at the time of emission, it is advantageous for shaping into a linear beam as compared with a round beam. By shaping the emitted laser beam using an optical system, it is possible to easily obtain a linear beam having a short side length of 1 mm or less and a long side length of several mm to several m. Become. In addition, by irradiating the medium with the excitation light uniformly, the linear beam has a uniform energy distribution in the long side direction.

この線状ビームを半導体膜に照射することによって、半導体膜をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫をすればよい。 By irradiating the semiconductor film with this linear beam, the semiconductor film can be annealed more uniformly. If uniform annealing is required up to both ends of the linear beam, it is sufficient to arrange a slit at both ends to shield the energy attenuation portion.

このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて半導体装置を作製すると、その半導体装置の特性を、良好かつ均一なものとすることができる。 When a semiconductor film is annealed using a linear beam having a uniform intensity obtained in this way and a semiconductor device is manufactured using this semiconductor film, the characteristics of the semiconductor device are made good and uniform. Can do.

結晶化を助長する金属元素を用いる熱結晶化法として、具体的な方法の一例を挙げる。結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、必要に応じてレーザー光を照射し、フォトリソグラフィ法を用いたパターニング処理によって半導体膜１０８を形成すればよい。 An example of a specific method is given as a thermal crystallization method using a metal element that promotes crystallization. After a solution containing nickel, which is a metal element that promotes crystallization, is held on the amorphous semiconductor film, the amorphous semiconductor film is subjected to dehydrogenation treatment (500 ° C., 1 hour), and thermal crystallization. Processing (550 ° C., 4 hours) is performed to form a crystalline semiconductor film. After that, the semiconductor film 108 may be formed by patterning using a photolithography method by irradiating laser light as necessary.

結晶化を助長する金属元素を用いる熱結晶化法は、低温且つ短時間で非晶質半導体膜の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体膜に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体膜上に、ゲッタリングサイトとして機能する非晶質半導体膜を形成するとよい。ゲッタリングサイトとなる非晶質半導体膜には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体膜中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体膜を除去する。このようなゲッタリングプロセスを行うことにより、結晶質半導体膜中の金属元素の含有量を低減または除去することができる。 The thermal crystallization method using a metal element that promotes crystallization is advantageous in that the amorphous semiconductor film can be crystallized at a low temperature in a short time and the crystal orientation is aligned. Since it remains in the semiconductor film, the off-current increases and the characteristics are not stable. Therefore, an amorphous semiconductor film functioning as a gettering site is preferably formed over the crystalline semiconductor film. Since the amorphous semiconductor film serving as a gettering site needs to contain an impurity element such as phosphorus or argon, it is preferably formed by a sputtering method which can contain argon at a high concentration. Then, heat treatment (RTA method or thermal annealing using a furnace annealing furnace) is performed to diffuse the metal element in the amorphous semiconductor film, and then the amorphous semiconductor film containing the metal element is removed. To do. By performing such a gettering process, the content of the metal element in the crystalline semiconductor film can be reduced or removed.

次に、半導体膜１０８を覆うゲート絶縁膜１０９を形成する。ゲート絶縁膜１０９は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法により、珪素の酸化物または珪素の窒化物を含む膜を、単層または積層して形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層構造として形成するか、当該これらの膜を適宜積層して形成する。また、半導体膜１０８に対して、酸素、窒素、または酸素及び窒素を含む雰囲気中で、上述した高密度プラズマ処理を行うことにより、半導体膜１０８の表面を酸化または窒化して、ゲート絶縁膜を形成してもよい。高密度プラズマ処理により形成されたゲート絶縁膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚や膜質などの均一性に優れ、且つ緻密な膜を形成することができる。酸素を含む雰囲気としては、酸素（Ｏ２）、二酸化窒素（ＮＯ２）、もしくは一酸化二窒素（Ｎ２Ｏ）と、希ガスとの混合ガス、または、酸素（Ｏ２）、二酸化窒素（ＮＯ２）もしくは一酸化二窒素（Ｎ２Ｏ）と、希ガスと、水素（Ｈ２）との混合ガスを用いることができる。また、窒素を含む雰囲気としては、窒素（Ｎ２）もしくはアンモニア（ＮＨ３）と、希ガスとの混合ガス、または、窒素（Ｎ２）もしくはアンモニア（ＮＨ３）と、希ガスと、水素（Ｈ２）との混合ガスを用いることができる。高密度プラズマにより生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜１０８の表面を酸化又は窒化することができる。 Next, a gate insulating film 109 that covers the semiconductor film 108 is formed. The gate insulating film 109 is formed by a single layer or a stack of films containing silicon oxide or silicon nitride by various CVD methods such as a sputtering method and a plasma CVD method. Specifically, a film containing silicon oxide, a film containing silicon oxynitride, or a film containing silicon nitride oxide is formed as a single-layer structure, or these films are stacked as appropriate. Further, by performing the above-described high-density plasma treatment on the semiconductor film 108 in an atmosphere containing oxygen, nitrogen, or oxygen and nitrogen, the surface of the semiconductor film 108 is oxidized or nitrided, whereby the gate insulating film is formed. It may be formed. A gate insulating film formed by high-density plasma treatment has excellent uniformity in film thickness, film quality, and the like as compared with a film formed by a CVD method, a sputtering method, or the like, and can form a dense film. As an atmosphere containing oxygen, oxygen (O 2 ), nitrogen dioxide (NO 2 ), a mixed gas of dinitrogen monoxide (N 2 O) and a rare gas, or oxygen (O 2 ) and nitrogen dioxide ( A mixed gas of NO 2 ) or dinitrogen monoxide (N 2 O), a rare gas, and hydrogen (H 2 ) can be used. As the atmosphere containing nitrogen, nitrogen (N 2) or ammonia (NH 3), a mixed gas of a rare gas or a nitrogen (N 2) or ammonia (NH 3), and a rare gas, hydrogen ( A mixed gas with H 2 ) can be used. The surface of the semiconductor film 108 can be oxidized or nitrided by oxygen radicals (which may include OH radicals) or nitrogen radicals (which may include NH radicals) generated by high-density plasma.

高密度プラズマ処理を行ってゲート絶縁膜１０９を形成する場合、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜１０８に形成される。この場合の反応は固相反応であるため、当該絶縁膜と半導体膜１０８との界面準位密度をきわめて低くすることができる。また、半導体膜１０８を直接酸化または窒化するため、形成されるゲート絶縁膜１０９の厚さを、理想的にはばらつきをきわめて小さくすることができる。さらに、結晶性シリコンの結晶粒界でも強い酸化がおこらないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、且つ、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。 In the case where the gate insulating film 109 is formed by performing high-density plasma treatment, an insulating film with a thickness of 1 to 20 nm, typically 5 to 10 nm, is formed over the semiconductor film 108. Since the reaction in this case is a solid-phase reaction, the interface state density between the insulating film and the semiconductor film 108 can be extremely low. Further, since the semiconductor film 108 is directly oxidized or nitrided, the thickness of the formed gate insulating film 109 can ideally be extremely small. Furthermore, since strong oxidation does not occur even at the crystal grain boundaries of crystalline silicon, a very favorable state is obtained. That is, by subjecting the surface of the semiconductor film to solid phase oxidation by the high-density plasma treatment shown here, the insulating film has a good uniformity and low interface state density without causing an abnormal oxidation reaction at the crystal grain boundary. Can be formed.

なお、ゲート絶縁膜１０９は、高密度プラズマ処理によって形成される絶縁膜のみを用いてもよいし、それに加えてプラズマや熱反応を利用したＣＶＤ法により酸化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素などの絶縁膜を堆積し、積層させても良い。なお、図１（Ｂ）においては、高密度プラズマ処理によって形成される絶縁膜に加えて、ＣＶＤ法により絶縁膜を積層した構成としている。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。 Note that the gate insulating film 109 may be formed using only an insulating film formed by high-density plasma treatment, or in addition, silicon oxide, silicon nitride containing oxygen, or nitrogen may be formed by a CVD method using plasma or thermal reaction. An insulating film such as silicon oxide may be deposited and stacked. Note that in FIG. 1B, an insulating film is stacked by a CVD method in addition to the insulating film formed by high-density plasma treatment. In any case, a transistor formed by including an insulating film formed by high-density plasma in part or all of the gate insulating film can reduce variation in characteristics.

また、非晶質半導体膜に対し、連続発振レーザーまたは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化した結晶質半導体膜は、そのビームの走査方向に結晶が成長する特性がある。したがって、走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、高密度プラズマ処理によって形成されたゲート絶縁膜１０９を組み合わせることで、特性ばらつきがより小さく、しかも電界効果移動度が高いトランジスタを得ることができる。 In addition, a crystalline semiconductor film that is crystallized by scanning in one direction while irradiating an amorphous semiconductor film with a continuous wave laser or a laser beam that oscillates at a frequency of 10 MHz or more has a crystal in the scanning direction of the beam. There is a growing property. Therefore, by arranging the transistor in accordance with the scanning direction in the channel length direction (the direction in which carriers flow when the channel formation region is formed) and combining the gate insulating film 109 formed by high-density plasma treatment, characteristics variation Thus, a transistor having a smaller field-effect mobility can be obtained.

次に、ゲート絶縁膜１０９上にゲート電極１１０を形成する。ゲート電極１１０は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法により形成すればよい。また、ゲート電極１１０は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。 Next, the gate electrode 110 is formed over the gate insulating film 109. The gate electrode 110 may be formed by various CVD methods such as a sputtering method and a plasma CVD method. The gate electrode 110 is selected from tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), niobium (Nb), and the like. Or an alloy material or a compound material containing these elements as a main component. Alternatively, a semiconductor material typified by polycrystalline silicon doped with an impurity element such as phosphorus can be used.

次に、半導体膜１０８に対し、イオンドープ法またはイオン注入法により不純物元素を選択的に添加して、Ｎチャネル型トランジスタ１０６及びＰチャネル型トランジスタ１０７を形成する。なお、図１（Ｂ）においては、Ｎチャネル型トランジスタ１０６は、ゲート電極１１０の側面に接する絶縁膜（サイドウォール）を用いてＬＤＤ領域（低濃度不純物領域）を形成している。また、Ｎチャネル型トランジスタ１０６を形成する際に用いる、Ｎ型を付与する不純物元素は、１５族に属する元素を用いればよく、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。また、Ｐチャネル型トランジスタ１０７を形成する際に用いる、Ｐ型を付与する不純物元素は、１３族に属する元素を用いればよく、例えばボロン（Ｂ）を用いる。 Next, an impurity element is selectively added to the semiconductor film 108 by an ion doping method or an ion implantation method, so that the N-channel transistor 106 and the P-channel transistor 107 are formed. Note that in FIG. 1B, the N-channel transistor 106 forms an LDD region (low-concentration impurity region) using an insulating film (side wall) in contact with the side surface of the gate electrode 110. An impurity element imparting N-type used for forming the N-channel transistor 106 may be an element belonging to Group 15, for example, phosphorus (P) or arsenic (As). An impurity element imparting P-type used for forming the P-channel transistor 107 may be an element belonging to Group 13, for example, boron (B).

上記工程を経て、Ｎチャネル型トランジスタ１０６及びＰチャネル型トランジスタ１０７を完成させた後、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化を目的とする加熱処理を行ってもよい。また、好ましくは加熱処理を行った後、露出されているゲート絶縁膜１０９に対して水素を含む雰囲気中で高密度プラズマ処理を行うことにより、当該ゲート絶縁膜１０９の表面に水素を含有させるようにしてもよい。これは、後の半導体膜の水素化の工程を行う際に、この水素を利用することができるためである。または、基板に対して３５０〜４５０℃の加熱をしながら水素を含む雰囲気中で高密度プラズマ処理を行うことで、半導体膜の水素化を行うことができる。なお、水素を含む雰囲気としては、水素（Ｈ２）またはアンモニア（ＮＨ３）と、希ガス（例えば、アルゴン（Ａｒ））とを混合したガスを用いることができる。水素を含む雰囲気として、アンモニア（ＮＨ３）と希ガス（例えば、アルゴン（Ａｒ））との混合ガスを用いた場合、ゲート絶縁膜１０９表面の水素化と同時に表面を窒化することもできる。 After completing the N-channel transistor 106 and the P-channel transistor 107 through the above steps, heat treatment is performed for the purpose of restoring the crystallinity of the semiconductor film or activating the impurity element added to the semiconductor film. Also good. Preferably, after the heat treatment, the exposed surface of the gate insulating film 109 is subjected to high-density plasma treatment in an atmosphere containing hydrogen so that the surface of the gate insulating film 109 contains hydrogen. It may be. This is because this hydrogen can be used when a subsequent step of hydrogenating the semiconductor film is performed. Alternatively, the semiconductor film can be hydrogenated by performing high-density plasma treatment in an atmosphere containing hydrogen while heating the substrate at 350 to 450 ° C. Note that as the atmosphere containing hydrogen, a gas in which hydrogen (H 2 ) or ammonia (NH 3 ) and a rare gas (eg, argon (Ar)) are mixed can be used. When a mixed gas of ammonia (NH 3 ) and a rare gas (eg, argon (Ar)) is used as the atmosphere containing hydrogen, the surface can be nitrided simultaneously with hydrogenation of the surface of the gate insulating film 109.

次に、複数のトランジスタを覆うように、層間絶縁膜１１１を形成する。層間絶縁膜１１１は、ＳＯＧ法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン等を用いて、単層または積層で形成する。なお、本明細書においてシロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。また、置換基として、フルオロ基を用いてもよいし、少なくとも水素を含む有機基及びフルオロ基を用いてもよい。例えば、層間絶縁膜１１１が３層構造の場合、１層目の絶縁膜として酸化珪素を主成分とする膜を形成し、２層目の絶縁膜として樹脂を主成分とする膜を形成し、３層目の絶縁膜として窒化珪素を主成分とする膜を形成するとよい。また、層間絶縁膜１１１を単層構造にする場合、窒化珪素膜または酸素を含む窒化珪素膜を形成するとよい。このとき、好ましくは窒化珪素膜または酸素を含む窒化珪素膜に対して水素を含む雰囲気中で高密度プラズマ処理を行うことにより、当該窒化珪素膜または当該酸素を含む窒化珪素膜の表面に水素を含有させるようにする。これは、半導体膜１０８の水素化の工程を後に行う際に、この水素を利用することができるためである。または、基板に対して３５０〜４５０℃の加熱をしながら水素を含む雰囲気中で高密度プラズマ処理を行うことで、半導体膜の水素化を行うことができる。なお、水素を含む雰囲気としては、水素（Ｈ２）またはアンモニア（ＮＨ３）と、希ガス（例えば、アルゴン（Ａｒ））とを混合したガスを用いることができる。水素を含む雰囲気として、アンモニア（ＮＨ３）と希ガス（例えば、アルゴン（Ａｒ））との混合ガスを用いた場合、ゲート絶縁膜１０９表面の水素化と同時に表面を窒化することもできる。 Next, an interlayer insulating film 111 is formed so as to cover the plurality of transistors. The interlayer insulating film 111 uses an inorganic material such as silicon oxide or silicon nitride, an organic material such as polyimide, polyamide, benzocyclobutene, acrylic, or epoxy, or siloxane by an SOG method, a droplet discharge method, or the like. And a single layer or a stacked layer. Note that siloxane in this specification has a skeleton structure formed of a bond of silicon (Si) and oxygen (O), and an organic group containing at least hydrogen (eg, an alkyl group or aromatic hydrocarbon) as a substituent. Used. Further, as a substituent, a fluoro group may be used, or an organic group containing at least hydrogen and a fluoro group may be used. For example, when the interlayer insulating film 111 has a three-layer structure, a film containing silicon oxide as a main component is formed as a first insulating film, a film containing resin as a main component is formed as a second insulating film, A film containing silicon nitride as a main component is preferably formed as the third insulating film. In the case where the interlayer insulating film 111 has a single-layer structure, a silicon nitride film or a silicon nitride film containing oxygen is preferably formed. At this time, hydrogen is preferably applied to the surface of the silicon nitride film or the silicon nitride film containing oxygen by performing high-density plasma treatment in an atmosphere containing hydrogen on the silicon nitride film or the silicon nitride film containing oxygen. Make it contain. This is because this hydrogen can be used when the step of hydrogenating the semiconductor film 108 is performed later. Alternatively, the semiconductor film can be hydrogenated by performing high-density plasma treatment in an atmosphere containing hydrogen while heating the substrate at 350 to 450 ° C. Note that as the atmosphere containing hydrogen, a gas in which hydrogen (H 2 ) or ammonia (NH 3 ) and a rare gas (eg, argon (Ar)) are mixed can be used. When a mixed gas of ammonia (NH 3 ) and a rare gas (eg, argon (Ar)) is used as the atmosphere containing hydrogen, the surface can be nitrided simultaneously with hydrogenation of the surface of the gate insulating film 109.

なお、層間絶縁膜１１１を形成する前に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法、またはＲＴＡ法などを適用するとよい。例えば、不純物元素の活性化を目的とする場合、５００℃以上の熱アニールを行えばよい。また、半導体膜の水素化を目的とする場合、３５０〜４５０℃の熱アニールを行えばよい。 Note that before the interlayer insulating film 111 is formed, heat treatment for recovery of crystallinity of the semiconductor film, activation of impurity elements added to the semiconductor film, or hydrogenation of the semiconductor film is preferably performed. For the heat treatment, thermal annealing, laser annealing, RTA, or the like is preferably applied. For example, for the purpose of activating the impurity element, thermal annealing at 500 ° C. or higher may be performed. In addition, when the semiconductor film is to be hydrogenated, thermal annealing at 350 to 450 ° C. may be performed.

次に、フォトリソグラフィ法により層間絶縁膜１１１およびゲート絶縁膜１０９をエッチングして、半導体膜１０８を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成し、当該導電膜をパターン加工して、ソース電極またはドレイン電極１３５を形成する。 Next, the interlayer insulating film 111 and the gate insulating film 109 are etched by photolithography to form a contact hole that exposes the semiconductor film 108. Subsequently, a conductive film is formed so as to fill the contact hole, and the conductive film is patterned to form the source or drain electrode 135.

ソース電極またはドレイン電極１３５は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法により、アルミニウム（Ａｌ）を主成分とする導電膜を用いて形成する。アルミニウムを主成分とする導電膜とは、例えば、アルミニウムを主成分としニッケルを含む材料、または、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方または両方を含む合金材料に相当する。アルミニウムを主成分とする導電膜は、一般に耐熱性に難点があるため、アルミニウムを主成分とする導電膜の上下をバリア膜で挟み込む構成とすることが好ましい。バリア膜とは、アルミニウムを主成分とする導電膜のヒロック抑制や、耐熱性を高める機能を有するものを指し、このような機能を有する材料としては、クロム、タンタル、タングステン、モリブデン、チタン、シリコン、ニッケルまたはこれらの窒化物からなるものが挙げられる。ソース電極またはドレイン電極１３５の構造の一例として、基板側から順にチタン膜、アルミニウム膜、チタン膜を順に積層する構造が挙げられる。チタン膜は、還元性の高い元素であるため、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。また、結晶質半導体膜とアルミニウム膜との間に形成されるチタン膜に対して、窒素を含む雰囲気中で高密度プラズマ処理を行い、表面を窒化することが好ましい。高密度プラズマ処理の条件として、プラズマの電子密度は１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下であり、プラズマの電子温度は０．５ｅＶ以上１．５ｅＶ以下である。また、窒素を含む雰囲気としては、Ｎ２もしくはＮＨ３と、希ガスとの混合ガス、または、Ｎ２もしくはＮＨ３と、希ガスと、Ｈ２との混合ガスを用いればよい。チタン膜の表面を窒化することにより、後の加熱処理の工程などでチタンとアルミニウムが合金化することを防ぎ、チタン膜を突き破って結晶質半導体膜中にアルミニウムが拡散することを防止することができる。なお、ここではアルミニウム膜をチタン膜で挟み込む例について説明したが、チタン膜に変えてクロム膜、タングステン膜などを用いた場合にも同じことが言える。さらに好ましくは、マルチチャンバー装置を用いて、チタン膜の成膜、チタン膜表面の窒化処理、アルミニウム膜の成膜、チタン膜の成膜を大気に曝すことなく連続して行う。 The source or drain electrode 135 is formed using a conductive film containing aluminum (Al) as a main component by various CVD methods such as a sputtering method and a plasma CVD method. The conductive film containing aluminum as a main component corresponds to, for example, a material containing aluminum as a main component and containing nickel, or an alloy material containing aluminum as a main component and containing nickel and one or both of carbon and silicon. Since a conductive film containing aluminum as a main component generally has a difficulty in heat resistance, it is preferable that a conductive film containing aluminum as a main component be sandwiched between barrier films. A barrier film refers to a film having a function of suppressing hillocks of a conductive film mainly composed of aluminum and improving heat resistance. Materials having such functions include chromium, tantalum, tungsten, molybdenum, titanium, and silicon. , Nickel or a nitride thereof. As an example of the structure of the source or drain electrode 135, a structure in which a titanium film, an aluminum film, and a titanium film are sequentially stacked from the substrate side can be given. Since the titanium film is a highly reducing element, even if a thin natural oxide film is formed on the crystalline semiconductor film, the natural oxide film can be reduced to make good contact with the crystalline semiconductor film. it can. In addition, it is preferable to nitride the surface of the titanium film formed between the crystalline semiconductor film and the aluminum film by performing high-density plasma treatment in an atmosphere containing nitrogen. As conditions for the high-density plasma treatment, the electron density of plasma is 1 × 10 11 cm −3 or more and 1 × 10 13 cm −3 or less, and the electron temperature of plasma is 0.5 eV or more and 1.5 eV or less. As the atmosphere containing nitrogen, and N 2 or NH 3, mixed gas of a noble gas or a N 2 or NH 3, a rare gas, may be used a mixed gas of H 2. By nitriding the surface of the titanium film, it is possible to prevent titanium and aluminum from being alloyed in the subsequent heat treatment process, etc., and to prevent the aluminum from diffusing into the crystalline semiconductor film by breaking through the titanium film. it can. Although an example in which an aluminum film is sandwiched between titanium films has been described here, the same can be said when a chromium film, a tungsten film, or the like is used instead of the titanium film. More preferably, using a multi-chamber apparatus, the titanium film is formed, the titanium film surface is nitrided, the aluminum film is formed, and the titanium film is continuously formed without being exposed to the atmosphere.

以上の工程により、素子を含む層１０４が形成される。 Through the above steps, the layer 104 including an element is formed.

次に、第１の接着剤１１４を用いて、絶縁膜１１２及び電極１１３上に、第２の基板１１５を貼り合わせる（図２（Ａ）参照）。第２の基板１１５は、素子を含む層１０４の平坦性の維持、および、素子を含む層１０４の平坦性の保護を目的とした基板である。第１の接着剤１１４は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離性のものを用いるとよい。この例では、第１の接着剤１１４として、ＵＶ剥離性の接着剤を用いる。 Next, the second substrate 115 is attached to the insulating film 112 and the electrode 113 using the first adhesive 114 (see FIG. 2A). The second substrate 115 is a substrate for the purpose of maintaining the flatness of the layer 104 including an element and protecting the flatness of the layer 104 including an element. It is preferable that the first adhesive 114 has a property that the adhesive strength is strong in a normal state and the adhesive strength is weakened by light irradiation or heating. Specifically, a UV releasable material whose adhesive strength is weakened when irradiated with ultraviolet light or a heat releasable material whose adhesive strength is weakened when heat is applied is used. In this example, a UV peelable adhesive is used as the first adhesive 114.

この例では第２の基板１１５は基板のみからなるが、第２の基板１１５の上に、素子あるいは複数の素子を形成してあっても良い。素子とは薄膜トランジスタ、容量素子、抵抗素子、インダクタ、ダイオード等に相当する。 In this example, the second substrate 115 includes only a substrate, but an element or a plurality of elements may be formed on the second substrate 115. The element corresponds to a thin film transistor, a capacitor element, a resistor element, an inductor, a diode, or the like.

研削、研磨などでは、第２の基板１１５上に、更に伸縮性を有する基板（例えば、エキスパンドフィルム等）を接着させ、第２の基板１１５まで分断した後に当該伸縮性を有する基板を伸ばすことによって、分断した基板同士の間隔を広げハンドリングを容易にすることができるので、そのようにしてもよい。この例では第２の基板１１５の平坦性を利用して、第１の基板１００をより薄膜化することを目的とするため、そのような方法を用いていない。 In grinding, polishing, etc., a substrate having elasticity (for example, an expanded film) is further bonded onto the second substrate 115, and the substrate having the elasticity is stretched after being divided up to the second substrate 115. Since the interval between the divided substrates can be increased and handling can be facilitated, it may be so. In this example, since the purpose is to make the first substrate 100 thinner by utilizing the flatness of the second substrate 115, such a method is not used.

次に、研削手段または研磨手段１１６により、第１の基板１００の一表面（ＴＦＴ回路１０５を形成してある面）とは反対の表面を、研削または研磨する（図２（Ｂ）参照）。この例では、第１の基板１００の厚さが１００μｍ以下となるまで研削し、その後、第１の基板１００の厚さが２０μｍ以下となるまで研磨する。この時、第１の基板１００がほぼ消失するまで、研削、研磨するとよい。 Next, the surface opposite to the one surface (the surface on which the TFT circuit 105 is formed) of the first substrate 100 is ground or polished by the grinding unit or the polishing unit 116 (see FIG. 2B). In this example, grinding is performed until the thickness of the first substrate 100 is 100 μm or less, and then polishing is performed until the thickness of the first substrate 100 is 20 μm or less. At this time, grinding and polishing may be performed until the first substrate 100 is almost eliminated.

ここで、基板として用いる材料としては例えばシリコン、ガラス、石英などがあるが、シリコンのビッカース硬度は１０００ｋｇ／ｍｍ２程度であり、ガラスや石英などのビッカース硬度は６００〜９００ｋｇ／ｍｍ２程度である。また、研磨工程で使用する砥粒としては、ガラス基板を研磨する場合であれば酸化セリウム（ＣｅＯ２）、シリコンウエハを研磨する場合であれば酸化珪素（ＳｉＯ２）、金属基板を研磨する場合であればアルミナ（酸化アルミニウム、Ａｌ２Ｏ３）を用いる。アルミナ（Ａｌ２Ｏ３）のビッカース硬度は２２００ｋｇ／ｍｍ２程度であり、シリコンのビッカース硬度は１０００ｋｇ／ｍｍ２程度であり、酸化珪素（ＳｉＯ２）などのビッカース硬度は６００〜９００ｋｇ／ｍｍ２程度であり、酸化セリウム（ＣｅＯ２）のビッカース硬度はガラスよりも低い。これに対してダイアモンドライクカーボンのビッカース硬度は２５００〜４０００ｋｇ／ｍｍ２程度であり、基板として用いる材料と比較してビッカース硬度が高い。よって、第１の基板１００と素子を含む層１０４との間にＤＬＣ層１０２を形成することによって、ダイアモンドライクカーボン層上に形成されている層にまで研削または研磨が行われることを抑制することが可能となる。また、ＤＬＣは硬度が高いだけでなく、表面平坦性が良く、摩擦係数が小さいため、ストッパー層としての機能が高い。なお、ここでは、硬度としてビッカース硬度を用いて硬度を比較しているが、硬度はビッカース硬度以外の方法（ブリネル硬度、ロックウェル硬度、ヌープ硬度など）で示してもよい。 Here, examples of the material used for the substrate include silicon, glass, and quartz. Silicon has a Vickers hardness of about 1000 kg / mm 2 , and glass and quartz have a Vickers hardness of about 600 to 900 kg / mm 2. . The abrasive used in the polishing step is cerium oxide (CeO 2 ) when polishing a glass substrate, silicon oxide (SiO 2 ) when polishing a silicon wafer, and polishing a metal substrate. In this case, alumina (aluminum oxide, Al 2 O 3 ) is used. Vickers hardness of alumina (Al 2 O 3 ) is about 2200 kg / mm 2 , Vickers hardness of silicon is about 1000 kg / mm 2 , and Vickers hardness of silicon oxide (SiO 2 ) is about 600 to 900 kg / mm 2. And the Vickers hardness of cerium oxide (CeO 2 ) is lower than that of glass. On the other hand, the diamond-like carbon has a Vickers hardness of about 2500 to 4000 kg / mm 2 , which is higher than the material used as the substrate. Therefore, by forming the DLC layer 102 between the first substrate 100 and the layer 104 including elements, it is possible to suppress grinding or polishing to the layer formed on the diamond-like carbon layer. Is possible. DLC not only has a high hardness, but also has a good surface flatness and a small coefficient of friction, and therefore has a high function as a stopper layer. Here, the hardness is compared using the Vickers hardness as the hardness, but the hardness may be expressed by a method other than the Vickers hardness (Brinell hardness, Rockwell hardness, Knoop hardness, etc.).

ここでは、第１の基板１００の厚さが１００μｍ以下となるまで研削し、その後、第１の基板１００の厚さが２０μｍ以下となるまで研磨する例を示したが、研削または研磨は、最低限、第１の基板１００の分断が容易になる厚さまで行えば良い。従来と比べて基板を薄膜化するのであれば、１００μｍ以下とする。２０μｍ以下となると曲げに強くなるため薄膜化だけでなくフレキシブル化の効果（可撓性を有するものとすることができるという効果）が発現するため好ましい。絶縁性基板を用いている場合は、半導体基板や導電性基板では基板の厚さのバラツキの依存性が大きくなる１０μｍ以下とした時に薄膜化の効果が大きいため、より好ましい。半導体基板や導電性基板では、基板を完全に除去することが好ましいが、基板内部に素子を形成している場合は、１０μｍ以上、１００μｍ以下とするのが好ましい。 Here, an example is shown in which the first substrate 100 is ground until the thickness becomes 100 μm or less, and then the first substrate 100 is polished until the thickness becomes 20 μm or less. For example, the first substrate 100 may be formed to a thickness that facilitates division. If the substrate is made thinner than the conventional one, the thickness is set to 100 μm or less. When the thickness is 20 μm or less, it is resistant to bending, so that not only a thin film but also a flexible effect (an effect that it can be flexible) is exhibited. In the case where an insulating substrate is used, a semiconductor substrate or a conductive substrate is more preferable because the effect of thinning is large when the thickness of the substrate is 10 μm or less where the dependence on the variation in substrate thickness becomes large. In the case of a semiconductor substrate or a conductive substrate, it is preferable to completely remove the substrate. However, in the case where an element is formed inside the substrate, the thickness is preferably 10 μm or more and 100 μm or less.

この研削工程では、第１の基板１００が固定されたステージと研削手段または研磨手段１１６の一方又は両方を回転させることで、第１の基板１００の表面を研削または研磨する。この時、第１の基板１００のみでなく、第２の基板１１５も同時に研削または研磨しても良い。この例では、第１の基板１００のみを研削、研磨した場合を示している。 In this grinding process, the surface of the first substrate 100 is ground or polished by rotating one or both of the stage to which the first substrate 100 is fixed and the grinding means or the polishing means 116. At this time, not only the first substrate 100 but also the second substrate 115 may be ground or polished simultaneously. In this example, only the first substrate 100 is ground and polished.

研削手段または研磨手段１１６とは、例えば、研削に用いる砥石や研磨に用いる遊離砥粒処理に相当する。その後、研削または研磨工程により生じたごみを除去するために、必要に応じて洗浄を行ってもよい。 The grinding means or polishing means 116 corresponds to, for example, a grindstone used for grinding or a free abrasive treatment used for polishing. Thereafter, in order to remove dust generated by the grinding or polishing process, cleaning may be performed as necessary.

この工程が終了した後に第１の基板１００は全て除去されていても良い（図２（Ｃ）参照）。図２（Ｃ）では第１の基板１００が全て除去された場合を示している。 After this step is completed, the first substrate 100 may be completely removed (see FIG. 2C). FIG. 2C shows a case where the first substrate 100 is completely removed.

また、研削手段または研磨手段による第１の基板の薄膜化処理を行う際、研削、研磨の時の衝撃、振動により、第１の基板１００が、密着性改善層（バッファ層）１０１から剥がれるようにして、第１の基板１００を除去しても良い。密着性の制御に関しては実施の形態３において詳細に記載する。 In addition, when the thinning process of the first substrate is performed by the grinding unit or the polishing unit, the first substrate 100 is peeled off from the adhesion improving layer (buffer layer) 101 due to the impact and vibration at the time of grinding and polishing. Thus, the first substrate 100 may be removed. The adhesion control will be described in detail in Embodiment 3.

この例では、第２の基板１１５側に、ＴＦＴ回路１０５と電気的に接続する電極１１３を形成している。また、第１の基板１００側に、ＴＦＴ回路１０５と電気的に接続する電極１１３を形成し、他の基板（例えばアンテナが形成された基板等）に実装することもできる。その場合には、以下の第３の基板は設けなくてもよい。 In this example, an electrode 113 that is electrically connected to the TFT circuit 105 is formed on the second substrate 115 side. Alternatively, the electrode 113 that is electrically connected to the TFT circuit 105 may be formed on the first substrate 100 side, and mounted on another substrate (for example, a substrate on which an antenna is formed). In that case, the following third substrate may not be provided.

第１の基板１００側、すなわちＤＬＣ層１０２が形成されている面に、ＴＦＴ回路１０５と電気的に接続する電極を形成する方法は以下のようになる。 A method for forming an electrode electrically connected to the TFT circuit 105 on the first substrate 100 side, that is, on the surface on which the DLC layer 102 is formed is as follows.

第１の基板１００が残っている場合は、第１の基板１００、ＤＬＣを主成分とする層（密着性改善層（バッファ層）１０１、ＤＬＣ層１０２、密着性改善層（バッファ層）１０３）、ゲート絶縁膜１０９、層間絶縁膜１１１、絶縁膜１１２をＵＶレーザーなどで開孔して、電極１１３に通じるコンタクトホールを形成し、このコンタクトホールを通してコンタクトをとるための電極を形成する。以後、実装工程に移り、実装後に、第２の基板１１５を剥がすことになる。 In the case where the first substrate 100 remains, the first substrate 100, a layer containing DLC as a main component (adhesion improving layer (buffer layer) 101, DLC layer 102, adhesion improving layer (buffer layer) 103) Then, the gate insulating film 109, the interlayer insulating film 111, and the insulating film 112 are opened with a UV laser or the like to form a contact hole leading to the electrode 113, and an electrode for making contact through the contact hole is formed. Thereafter, the process proceeds to a mounting process, and after mounting, the second substrate 115 is peeled off.

第１の基板１００が完全に除去されている場合は、ＤＬＣを主成分とする層（密着性改善層（バッファ層）１０１、ＤＬＣ層１０２、密着性改善層（バッファ層）１０３）、ゲート絶縁膜１０９、層間絶縁膜１１１、絶縁膜１１２をＵＶレーザーなどで開孔して、電極１１３に通じるコンタクトホールを形成し、このコンタクトホールを通してコンタクトをとるための電極を形成する。以後、実装工程に移り、実装後に、第２の基板１１５を剥がすことになる。 When the first substrate 100 is completely removed, a DLC-based layer (adhesion improving layer (buffer layer) 101, DLC layer 102, adhesion improving layer (buffer layer) 103), gate insulation The film 109, the interlayer insulating film 111, and the insulating film 112 are opened with a UV laser or the like to form a contact hole leading to the electrode 113, and an electrode for making a contact through the contact hole is formed. Thereafter, the process proceeds to a mounting process, and after mounting, the second substrate 115 is peeled off.

この例では、第２の基板１１５側から実装する。ここで第２の基板１１５を剥がすと、素子を含む層１０４は応力によりカールしてしまい、その後の実装やハンドリングに問題が発生する。それを防ぐために、第２の基板１１５の逆側から、第２の接着剤１４８を用いて第３の基板１１７を貼り合わせる。つまり、このとき、第１の基板１００が残存している場合には、第１の基板１００に第２の接着剤１４８を用いて第３の基板１１７を貼り合わせる。第１の基板１００が除去されて密着性改善層（バッファ層）１０１が表面に露出している場合には、密着性改善層（バッファ層）１０１に第２の接着剤１４８を用いて第３の基板１１７を貼り合わせる。第１の基板１００及び密着性改善層（バッファ層）１０１が除去されてＤＬＣ層１０２が表面に露出している場合には、ＤＬＣ層１０２に第２の接着剤１４８を用いて第３の基板１１７を貼り合わせる（図３（Ａ））。この例では、第３の基板１１７を密着性改善層（バッファ層）１０１に貼り合わせている。第３の基板１１７は第２の基板１１５を剥がした後の強度保持、ハンドリングまたは実装を容易とし、素子を含む層１０４を保護するために用いられる。 In this example, mounting is performed from the second substrate 115 side. Here, when the second substrate 115 is peeled off, the layer 104 including elements is curled by stress, which causes a problem in subsequent mounting and handling. In order to prevent this, the third substrate 117 is bonded from the opposite side of the second substrate 115 using the second adhesive 148. That is, at this time, when the first substrate 100 remains, the third substrate 117 is bonded to the first substrate 100 using the second adhesive 148. When the first substrate 100 is removed and the adhesion improving layer (buffer layer) 101 is exposed on the surface, the second adhesive 148 is used for the adhesion improving layer (buffer layer) 101 to form the third. The substrate 117 is attached. When the first substrate 100 and the adhesion improving layer (buffer layer) 101 are removed and the DLC layer 102 is exposed on the surface, the second substrate 148 is used for the DLC layer 102 and the third substrate is used. 117 is attached (FIG. 3A). In this example, the third substrate 117 is bonded to the adhesion improving layer (buffer layer) 101. The third substrate 117 is used to facilitate strength maintenance, handling, or mounting after the second substrate 115 is peeled off, and to protect the layer 104 including elements.

第２の接着剤１４８は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離のものを用いるとよい。また、第２の接着剤１４８は、第１の接着剤１１４とは異なるメカニズム（熱剥離、ＵＶ剥離）や異なる温度、異なる波長、異なる光の照射方向によって接着力が弱くなるものが良く、第３の基板と貼り合わせたままで、第２の基板が剥がせる組み合わせを用いる。この例では第２の接着剤１４８として、熱剥離性の接着剤を用いる。 It is preferable that the second adhesive 148 has a property that the adhesive strength is strong in a normal state and the adhesive strength is weakened by light irradiation or heating. Specifically, a UV releasable material whose adhesive strength is weakened when irradiated with ultraviolet light or a heat-removable material whose adhesive strength is weakened when heat is applied is used. In addition, the second adhesive 148 is preferably one whose adhesive strength is weakened by a mechanism (thermal peeling, UV peeling) different from the first adhesive 114, a different temperature, a different wavelength, and a different light irradiation direction. A combination in which the second substrate can be peeled off while being bonded to the third substrate is used. In this example, a heat-peelable adhesive is used as the second adhesive 148.

ここで、レーザー、ダイサー、ワイヤソー、スクライバーなどの切断手段を用いて、第２の基板１１５側から、絶縁膜１１２と素子を含む層１０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）１０１、ＤＬＣ層１０２、密着性改善層（バッファ層）１０３）とを有する積層体を、素子を含む層１０４に形成されているＴＦＴ回路１０５毎に各々分離されるように分断しても良い。あるいは第３の基板まで分断して、素子を含む層１０４に形成されているＴＦＴ回路１０５毎に各々完全に分離されるようにしても良い。この例では、この時点では分断せず、先に第２の基板を除去する工程を行う。 Here, by using a cutting means such as a laser, a dicer, a wire saw, or a scriber, the insulating film 112, the layer 104 including elements, and a layer containing DLC as main components (adhesion improving layer (buffer) from the second substrate 115 side. Layer) 101, DLC layer 102, and adhesion improving layer (buffer layer) 103) may be divided so as to be separated for each TFT circuit 105 formed in layer 104 including elements. good. Alternatively, the third substrate may be divided so that each TFT circuit 105 formed in the layer 104 including elements is completely separated. In this example, the process of removing the second substrate is performed first without being divided at this point.

続いて、第１の接着剤１１４の密着力を低下させる処理を行う（図３（Ｂ）参照）。この場合ではＵＶ光を照射する。上下どちらの面からＵＶ光を照射しても接着剤まで光が届かないような第１〜３の基板の組み合わせの場合は（第１の基板が除去されている場合は第２、第３の基板の組み合わせ）、側面から照射して剥がす。第３の基板１１７のみＵＶ光を通さないのであれば、先に第１の基板１００側からＵＶ光を照射し、接着力を弱めてから第３の基板を貼り合わせる。第１の接着剤１１４が熱剥離性のものであれば、第３の基板が剥がれないような加熱をする。実装後に第３の基板を除去しない時は、第２の接着剤はどのようなものでも良い。 Subsequently, a process for reducing the adhesion of the first adhesive 114 is performed (see FIG. 3B). In this case, UV light is irradiated. In the case of a combination of the first to third substrates in which the light does not reach the adhesive even if UV light is irradiated from either the upper or lower surface (if the first substrate is removed, the second and third Peel off by irradiation from the side). If only the third substrate 117 does not transmit UV light, the UV light is first irradiated from the first substrate 100 side to weaken the adhesive force, and then the third substrate is bonded. If the first adhesive 114 is heat-peelable, heating is performed so that the third substrate is not peeled off. When the third substrate is not removed after mounting, any second adhesive may be used.

その結果、第１の接着剤１１４の接着力が弱くなり、絶縁膜１１２と素子を含む層１０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）１０１、ＤＬＣ層１０２、密着性改善層（バッファ層）１０３）と第２の接着剤１４８と第３の基板１１７とを有する積層体（第１の基板１００を含んでも良い）を物理的手段により、第２の基板１１５から分離することが可能な状態になる。ここで第２の基板１１５を剥がす（図３（Ｃ）参照）。 As a result, the adhesive strength of the first adhesive 114 is weakened, and the insulating film 112, the layer 104 including elements, and a layer mainly composed of DLC (adhesion improving layer (buffer layer) 101, DLC layer 102, adhesiveness) A laminate (which may include the first substrate 100) including the improvement layer (buffer layer) 103), the second adhesive 148, and the third substrate 117 is separated from the second substrate 115 by physical means. It becomes possible to do. Here, the second substrate 115 is peeled off (see FIG. 3C).

続いて、切断手段により、絶縁膜１１２と素子を含む層１０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）１０１、ＤＬＣ層１０２、密着性改善層（バッファ層）１０３）と第２の接着剤１４８と第３の基板１１７とを有する積層体（第１の基板１００を含んでも良い）を切断する（図４（Ａ）参照）。この際、素子を含む層１０４に形成されているＴＦＴ回路１０５毎に各々分離されるように切断する。図４（Ａ）では、切断手段としてレーザーを用いて切断する場合を示している。なお、切断手段とは、レーザー、ダイサー、ワイヤソー、スクライバーなどに相当する。 Subsequently, the insulating film 112, the layer 104 including elements, and a layer mainly composed of DLC (adhesion improving layer (buffer layer) 101, DLC layer 102, adhesion improving layer (buffer layer) 103) are formed by a cutting means. A stacked body (which may include the first substrate 100) including the second adhesive 148 and the third substrate 117 is cut (see FIG. 4A). At this time, cutting is performed so that each TFT circuit 105 formed in the layer 104 including the element is separated. FIG. 4A shows a case of cutting using a laser as a cutting means. Note that the cutting means corresponds to a laser, a dicer, a wire saw, a scriber, or the like.

切断工程を経ると、１１８〜１２０のような構造の集積回路装置が複数形成される（図４（Ｂ）参照）。集積回路装置１１８〜１２０は、電極１１３が露出された状態となっているため、電極１１３によって外部との電気的接続を行うことができる。 After the cutting process, a plurality of integrated circuit devices having a structure of 118 to 120 are formed (see FIG. 4B). Since the integrated circuit devices 118 to 120 are in a state where the electrode 113 is exposed, the electrode 113 can be electrically connected to the outside.

その後、他の基板に、集積回路装置１１８〜１２０をそれぞれ実装する。この例では非接触でデータの送受信が可能な半導体装置（ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）を想定し、上記で説明した工程で作製した集積回路装置をアンテナが形成された基板に実装する（図５（Ａ）参照）。第４の基板１２２には、アンテナとして機能する導電パターン１２３が形成されている。この例では接続部には異方導電性ペースト（ＡＣＰ）を用いる。ＴＦＴ回路１０５とアンテナとして機能する導電パターン１２３との電気的な接続は導電性粒子１２５を介して行われ、集積回路装置とアンテナとの接着は接着性樹脂ペースト１２４によってなされている。その他、実装には、異方導電性フィルム（ＡＣＦ）、非導電性ペースト（ＮＣＰ）、はんだ等を用いても良い。 Thereafter, the integrated circuit devices 118 to 120 are mounted on other substrates, respectively. In this example, a semiconductor device capable of transmitting and receiving data without contact (RFID (Radio Frequency Identification), ID tag, IC tag, IC chip, RF tag (Radio Frequency), wireless tag, electronic tag, also called wireless chip) is used. Assume that the integrated circuit device manufactured in the above-described process is mounted on a substrate over which an antenna is formed (see FIG. 5A). A conductive pattern 123 functioning as an antenna is formed on the fourth substrate 122. In this example, anisotropic conductive paste (ACP) is used for the connection portion. Electrical connection between the TFT circuit 105 and the conductive pattern 123 functioning as an antenna is made through conductive particles 125, and the integrated circuit device and the antenna are bonded by an adhesive resin paste 124. In addition, an anisotropic conductive film (ACF), non-conductive paste (NCP), solder, or the like may be used for mounting.

この例ではアンテナが形成された第４の基板１２２に集積回路装置を実装しているが、アンテナのかわりに素子あるいは複数の素子が形成された基板に本発明の集積回路装置を実装しても良い。素子とは薄膜トランジスタ、容量素子、抵抗素子、インダクタ、ダイオード等に相当する。 In this example, the integrated circuit device is mounted on the fourth substrate 122 on which the antenna is formed. However, the integrated circuit device of the present invention may be mounted on a substrate on which an element or a plurality of elements are formed instead of the antenna. good. The element corresponds to a thin film transistor, a capacitor element, a resistor element, an inductor, a diode, or the like.

この時、第３の基板１１７が存在することにより、実装を安定に行うことが可能となり、素子を含む層１０４や電極１１３を実装時の物理的破壊から保護することができる。 At this time, the presence of the third substrate 117 enables stable mounting, and the layer 104 including the element and the electrode 113 can be protected from physical destruction during mounting.

この例では、その後、第３の基板１１７を除去している。第２の接着剤１４８が熱剥離性の接着剤であれば、加熱処理により第３の基板１１７を除去する（図５（Ａ）参照）。第３の基板１１７を除去した状態を図５（Ｂ）に示す。図５（Ａ）においては第３の基板１１７を除去しているが、除去せずに終了しても良い。 In this example, the third substrate 117 is removed thereafter. If the second adhesive 148 is a heat-peelable adhesive, the third substrate 117 is removed by heat treatment (see FIG. 5A). FIG. 5B shows a state where the third substrate 117 is removed. In FIG. 5A, the third substrate 117 is removed, but the process may be terminated without removing it.

その後、耐水バリア性、耐薬品性、耐塩水性、耐スクラッチ性などの改善のため、第１のフィルム１２７を用いて片面のフィルム封止を行う（図６（Ａ）、図２４（Ｂ）参照）。第１のフィルム１２７は、表面に接着層１３２を有している。図６は第３の基板を除去した後に封止した場合を示し、図２４は第３の基板を除去せずに封止した場合を示す。この形状で終了したり、粘着剤でシールのようにＲＦＩＤを貼り付けたりすることもある。 Thereafter, one-side film sealing is performed using the first film 127 in order to improve water resistance, chemical resistance, salt water resistance, scratch resistance, and the like (see FIGS. 6A and 24B). ). The first film 127 has an adhesive layer 132 on the surface. FIG. 6 shows the case of sealing after removing the third substrate, and FIG. 24 shows the case of sealing without removing the third substrate. It may end with this shape, or an RFID may be attached like a seal with an adhesive.

図６（Ａ）、図２４（Ａ）では片面のフィルム封止について示したが、図６（Ｂ）、図２４（Ｂ）に示すように、第１のフィルム１３０と第２のフィルム１２８を用いて両面を封止してもよい。両面の封止は片方ごと別々に行っても良いし、両面同時に行っても良い。
第１のフィルム１３０、第２のフィルム１２８は、それぞれ表面に接着層１３１、１２９を有している。 Although FIGS. 6A and 24A show one-side film sealing, as shown in FIGS. 6B and 24B, the first film 130 and the second film 128 are attached. It may be used to seal both sides. The sealing on both sides may be performed separately for each one or may be performed simultaneously on both sides.
The first film 130 and the second film 128 have adhesive layers 131 and 129 on their surfaces, respectively.

上記工程を経て完成する半導体装置（この場合はＲＦＩＤ）の厚さは薄く、軽量であることを特徴とする。また薄いために、半導体装置（ＲＦＩＤ）を物品に実装してもデザイン性を低下させることがないことを特徴とする。更に、どのような曲面にも半導体装置（ＲＦＩＤ）を曲面に沿って貼り合わせる事が可能なことを特長とする。例えば、コピー機などを通してもチップやチップ接続部が破壊されることなく、ペンなどに実装してもペンの円形形状を保つことができる。 The semiconductor device (in this case, RFID) completed through the above steps is thin and lightweight. Further, since it is thin, the design is not deteriorated even when a semiconductor device (RFID) is mounted on an article. Further, the semiconductor device (RFID) can be bonded to any curved surface along the curved surface. For example, the circular shape of the pen can be maintained even if it is mounted on a pen or the like without breaking the chip or the chip connecting portion through a copying machine or the like.

なお、本実施の形態で説明した方法で複数の集積回路装置を作製し、複数の集積回路装置を単に接着剤で貼り合わせることを繰り返して積層したり、電気的接続が可能な状態で貼り合わせることを繰り返して積層してもよい。このようにすることで集積回路装置を２層以上の積層構造とすることができる。これにより、小さな空間に多機能素子を形成することが可能となる。貼り合わせた集積回路装置間で電気、磁気、光、音響、振動などにより各集積回路装置の有する素子同士が連動するようにすることもできる。 Note that a plurality of integrated circuit devices are manufactured by the method described in this embodiment mode, and the plurality of integrated circuit devices are simply stacked using an adhesive and stacked or bonded in a state where electrical connection is possible. You may laminate by repeating this. By doing so, the integrated circuit device can have a laminated structure of two or more layers. Thereby, it becomes possible to form a multifunctional element in a small space. The elements included in each integrated circuit device can be linked to each other between the bonded integrated circuit devices by electricity, magnetism, light, sound, vibration, or the like.

以上で説明した本実施の形態においては、ストッパー層としてダイアモンドライクカーボンを主成分とする層を形成する例を示した。本実施の形態のようにストッパー層としてＤＬＣ層を用いた場合には、ダイアモンドライクカーボンの耐熱性により、その上に形成する素子の加熱条件に制限を与えることがない。しかし、ストッパー層として用いる材料は、ＤＬＣに限定されるものではない。ストッパー層を形成する材料は、第１の基板１００よりも硬度が高い材料であればどのような材料でもよく、例えばＴｉＣＮ（炭窒化チタン）やＴｉＡｌＮ（窒化チタンアルミニウム）なども硬度が高いため用いることができる。特にＴｉＣＮは硬度が高いだけでなく、摩擦係数も低いため適している。 In the present embodiment described above, an example is shown in which a layer mainly composed of diamond-like carbon is formed as the stopper layer. When a DLC layer is used as a stopper layer as in this embodiment, the heating conditions of the element formed thereon are not limited by the heat resistance of diamond-like carbon. However, the material used for the stopper layer is not limited to DLC. The material for forming the stopper layer may be any material as long as it has a higher hardness than that of the first substrate 100. For example, TiCN (titanium carbonitride) or TiAlN (titanium aluminum nitride) is used because of its high hardness. be able to. TiCN is particularly suitable because it not only has high hardness but also has a low coefficient of friction.

また、ストッパー層としては、第１の基板１００よりも硬度が高いことに加え、第１の基板１００よりも摩擦係数が低いものが好ましい。 In addition, the stopper layer preferably has a lower friction coefficient than the first substrate 100 in addition to being harder than the first substrate 100.

また、密着性改善層（バッファ層）１０１、１０３は、本実施の形態で挙げた材料に限定されるものではない。密着性改善層（バッファ層）１０１は、基板との密着性がよく、かつストッパー層との密着性が良い材料を用いて形成すればよい。また、密着性改善層（バッファ層）１０３は、ストッパー層との密着性が良く、素子を含む層との密着性が良い材料を用いて形成すればよい。 Further, the adhesion improving layers (buffer layers) 101 and 103 are not limited to the materials described in this embodiment mode. The adhesion improving layer (buffer layer) 101 may be formed using a material that has good adhesion to the substrate and good adhesion to the stopper layer. The adhesion improving layer (buffer layer) 103 may be formed using a material that has good adhesion to the stopper layer and good adhesion to the layer including the element.

（実施の形態２）
本実施の形態を、図７〜１０を用いて説明する。本実施の形態では化学反応によるエッチングによって基板の薄膜化または基板の除去を行う場合において、基板上にストッパー層として、ダイアモンドライクカーボンを主成分とする層を形成した例について説明する。 (Embodiment 2)
This embodiment will be described with reference to FIGS. In this embodiment mode, an example in which a layer mainly composed of diamond-like carbon is formed as a stopper layer on a substrate when the substrate is thinned or removed by chemical reaction etching will be described.

第１の基板２００の一表面に、密着性改善層（バッファ層）２０１、ＤＬＣ層２０２、密着性改善層（バッファ層）２０３を順に形成する。 An adhesion improving layer (buffer layer) 201, a DLC layer 202, and an adhesion improving layer (buffer layer) 203 are formed in this order on one surface of the first substrate 200.

次に、密着性改善層（バッファ層）２０３上に、素子を含む層２０４を形成する（図７（Ｂ）参照）。この層は、ＴＦＴ回路等の単位回路でなく、例えば配線や容量、インダクタ（アンテナ）などやその組み合わせのみを有していても良い。この形態においては素子を含む層２０４にはＴＦＴ回路２０５を作製する。この図では、ＴＦＴ回路２０５は、Ｎチャネル型トランジスタ２０６、Ｐチャネル型トランジスタ２０７を有する。Ｎチャネル型トランジスタ２０６、Ｐチャネル型トランジスタ２０７はそれぞれ、半導体膜２０８、ゲート絶縁膜２０９、ゲート電極２１０、層間絶縁膜２１１、ソース電極またはドレイン電極２３５を有する。 Next, a layer 204 including an element is formed over the adhesion improving layer (buffer layer) 203 (see FIG. 7B). This layer is not a unit circuit such as a TFT circuit, and may include only wiring, capacitance, an inductor (antenna), or the like, or a combination thereof. In this embodiment, a TFT circuit 205 is formed in the layer 204 including an element. In this figure, the TFT circuit 205 includes an N-channel transistor 206 and a P-channel transistor 207. Each of the N-channel transistor 206 and the P-channel transistor 207 includes a semiconductor film 208, a gate insulating film 209, a gate electrode 210, an interlayer insulating film 211, and a source or drain electrode 235.

この例では、外部との端子をつくり、他基板と実装可能なものを作製する。そのため、素子を含む層２０４の上に絶縁膜２１２を形成し、絶縁膜２１２に開孔を形成する。次に、ＴＦＴ回路２０５とコンタクトする電極２１３を形成する（図７（Ｃ）参照）。 In this example, an external terminal is manufactured, and a terminal that can be mounted on another substrate is manufactured. Therefore, an insulating film 212 is formed over the layer 204 including elements, and an opening is formed in the insulating film 212. Next, an electrode 213 in contact with the TFT circuit 205 is formed (see FIG. 7C).

次に、第１の接着剤２１４を用いて、絶縁膜２１２及び電極２１３上に、第２の基板２１５を貼り合わせる（図８（Ａ）参照）。第２の基板２１５は、素子を含む層２０４の平坦性の維持、および、素子を含む層２０４の保護を目的とした基板である。第１の接着剤２１４は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離性のものを用いるとよい。この例では、第１の接着剤２１４として、ＵＶ剥離性の接着剤を用いる。 Next, the second substrate 215 is attached to the insulating film 212 and the electrode 213 using the first adhesive 214 (see FIG. 8A). The second substrate 215 is a substrate for the purpose of maintaining the flatness of the layer 204 including an element and protecting the layer 204 including an element. The first adhesive 214 preferably has a property that the adhesive strength is strong in a normal state and the adhesive strength is weakened by light irradiation or heating. Specifically, a UV releasable material whose adhesive strength is weakened when irradiated with ultraviolet light or a heat releasable material whose adhesive strength is weakened when heat is applied is used. In this example, a UV peelable adhesive is used as the first adhesive 214.

研削、研磨などでは第２の基板２１５上に更に伸縮性を有する基板（例えば、エキスパンドフィルム等）を接着させ、第２の基板２１５まで分断した後に当該伸縮性を有する基板を伸ばすことによって、分断した基板同士の間隔を広げハンドリングを容易にすることができるので、そのようにしてもよい。この例では第２の基板の平坦性を利用して、第１の基板をより薄膜化することを目的とするため、そのような方法を用いていない。 In grinding, polishing, etc., a substrate having elasticity (for example, an expanded film) is further bonded onto the second substrate 215, and the substrate is divided by dividing the substrate to the second substrate 215 and then stretching the substrate having elasticity. Since it is possible to widen the distance between the substrates to facilitate handling, it may be so. In this example, since the purpose is to make the first substrate thinner by utilizing the flatness of the second substrate, such a method is not used.

ここまでの工程は、実施の形態１と同様にして行えばよい。 The steps so far may be performed in the same manner as in the first embodiment.

次に、後の工程で行う化学反応によるエッチングが第１の基板以外の領域に到ることを防ぐため、耐エッチャント層２１６を少なくとも第１の基板の側部に形成する（図８（Ａ）参照）。耐エッチャント層としては、有機樹脂を用いることができる。図８（Ａ）では、第１の基板と密着性改善層（バッファ層）２０１とＤＬＣ層２０２と密着性改善層（バッファ層）２０３と素子を含む層２０４と絶縁膜２１２と第１の接着剤２１４と第２の基板２１５とを有する積層体の側部に形成している場合を示しているが、第２の基板が化学反応によるエッチングに対する耐性が無い場合は、側部のみならず、第２の基板の上も覆うように耐エッチャント層２１６を形成する。耐エッチャント層２１６は後の工程で行う化学反応によるエッチングに用いるエッチャントに対して耐性を有する材料で形成する。 Next, in order to prevent etching by a chemical reaction performed in a later step from reaching the region other than the first substrate, the etchant resistant layer 216 is formed at least on the side portion of the first substrate (FIG. 8A). reference). An organic resin can be used as the etchant resistant layer. In FIG. 8A, the first substrate, the adhesion improving layer (buffer layer) 201, the DLC layer 202, the adhesion improving layer (buffer layer) 203, the element containing layer 204, the insulating film 212, and the first adhesion are shown. Although the case where it forms in the side part of the layered product which has agent 214 and the 2nd substrate 215 is shown, when the 2nd substrate does not have the tolerance to the etching by a chemical reaction, not only the side part, An etchant resistant layer 216 is formed so as to cover the second substrate. The etchant resistant layer 216 is formed of a material having resistance to an etchant used for etching by a chemical reaction performed in a later process.

第１の基板２００の一表面（ＴＦＴ回路２０５を形成してある面）とは反対の表面を化学反応によりエッチングする（図８（Ｂ）参照）。最低限分断が容易になる厚さにエッチングすればよいが、従来より基板を薄膜化するのであれば、１００μｍ以下とする。２０μｍ以下となると曲げに強くなるため薄膜化だけでなくフレキシブル化の効果（可撓性を有するものとすることができるという効果）が発現するため好ましい。絶縁性基板を用いている場合は、半導体基板や導電性基板では基板の厚さのバラツキの依存性が大きくなる１０μｍ以下とした時に薄膜化の効果が大きいため、より好ましい。半導体基板や導電性基板では、第１の基板２００が消失するまでエッチングすることが好ましいが、基板内部に素子を形成している場合は、１０μｍ以上、１００μｍ以下とするのが好ましい。 A surface opposite to one surface of the first substrate 200 (the surface on which the TFT circuit 205 is formed) is etched by a chemical reaction (see FIG. 8B). Etching may be performed to a thickness that facilitates separation at a minimum, but if the substrate is made thinner than conventional, the thickness is set to 100 μm or less. When the thickness is 20 μm or less, it is resistant to bending, so that not only a thin film but also a flexible effect (an effect that it can be flexible) is exhibited. In the case where an insulating substrate is used, a semiconductor substrate or a conductive substrate is more preferable because the effect of thinning is large when the thickness of the substrate is 10 μm or less where the dependence on the variation in substrate thickness becomes large. In the case of a semiconductor substrate or a conductive substrate, etching is preferably performed until the first substrate 200 disappears. However, when an element is formed inside the substrate, the thickness is preferably 10 μm or more and 100 μm or less.

エッチャントとしては、例えば第１の基板２００がガラスや石英の場合、ＨＦやＣｌＦ３を用いる。また、例えば第１の基板２００がＳｉ基板の場合、エッチャントとしてはＴＭＡＨ（水酸化テトラメチルアンモニウム）などのアルカリや、ＣｌＦ３などのハロゲンガスを用いる。金属基板なら酸やアルカリを用いる。ＤＬＣはアルカリやＨＦ、ＣｌＦ３に対して耐性が強い。よって、第１の基板２００が消失するまでエッチングを行っても、密着性改善層（バッファ層）２０１、ＤＬＣ層２０２、密着性改善層（バッファ層）２０３が存在することによって、エッチングがそれ以上進行することを防ぐことができる。 As the etchant, for example, when the first substrate 200 is glass or quartz, HF or ClF 3 is used. For example, when the first substrate 200 is a Si substrate, an alkali such as TMAH (tetramethylammonium hydroxide) or a halogen gas such as ClF 3 is used as an etchant. For metal substrates, acid or alkali is used. DLC is highly resistant to alkali, HF, and ClF 3 . Therefore, even if etching is performed until the first substrate 200 disappears, the presence of the adhesion improving layer (buffer layer) 201, the DLC layer 202, and the adhesion improving layer (buffer layer) 203 allows further etching. It can be prevented from progressing.

アモルファスカーボンは強度はＤＬＣには適わないものの、薬品耐性が強いことが知られている。よって、第１の基板を薄膜化する手段として化学反応によるエッチングを用いる場合は、密着性改善層（バッファ層）２０１、ＤＬＣ層２０２、密着性改善層（バッファ層）２０３を形成する際に、ＤＬＣを主成分とする層を形成するかわりに、アモルファスカーボンを主成分とする層を形成しても良い。その際にも密着性改善層（バッファ層）２０１、密着性改善層（バッファ層）２０３のＳｉ濃度は１％以上２０％以下とすればよい。 Although amorphous carbon is not suitable for DLC, it is known that it has high chemical resistance. Therefore, when etching by chemical reaction is used as a means for thinning the first substrate, when forming the adhesion improving layer (buffer layer) 201, the DLC layer 202, and the adhesion improving layer (buffer layer) 203, Instead of forming a layer mainly composed of DLC, a layer mainly composed of amorphous carbon may be formed. Also in this case, the Si concentration of the adhesion improving layer (buffer layer) 201 and the adhesion improving layer (buffer layer) 203 may be 1% or more and 20% or less.

この工程が終了した後に第１の基板は全て除去されていても良い。この例では全て除去されたとしている。 After the process is completed, the first substrate may be completely removed. In this example, it is assumed that all have been removed.

化学反応によるエッチャントには液体、ガス、プラズマ何れを用いても良い。エッチング後に腐食を防止するために、必要に応じて洗浄を行うことが多い。 Any of liquid, gas and plasma may be used for the etchant by chemical reaction. In order to prevent corrosion after etching, cleaning is often performed as necessary.

また、実施の形態１のような研削、研磨の後に、化学反応によるエッチングを用いたり、化学反応によるエッチングの後に実施の形態１のような研削、研磨を行ったり、その組み合わせをどのように用いても良い。 In addition, after the grinding and polishing as in the first embodiment, the etching by chemical reaction is used, or after the etching by the chemical reaction, the grinding and polishing as in the first embodiment is performed, or a combination thereof is used. May be.

この例では第２の基板２１５側にＴＦＴ回路２０５と電気的に接続する電極２１３を形成しているが、第１の基板２００側にＴＦＴ回路２０５と電気的に接続する電極２１３を形成し、他の基板（例えばアンテナが形成された基板等）に実装することもできる。その場合には以下の第３の基板はなくとも良い。第１の基板２００側の面から実装する、つまりＤＬＣ層の存在する側の面でのコンタクト形成方法に関しては実施の形態１で記したように行えばよい。 In this example, the electrode 213 electrically connected to the TFT circuit 205 is formed on the second substrate 215 side, but the electrode 213 electrically connected to the TFT circuit 205 is formed on the first substrate 200 side. It can also be mounted on another substrate (for example, a substrate on which an antenna is formed). In that case, the following third substrate may be omitted. The contact formation method for mounting from the surface on the first substrate 200 side, that is, the surface on the side where the DLC layer exists may be performed as described in the first embodiment.

この例では第２の基板２１５側から実装することにする。ここで第２の基板２１５を剥がすと、素子を含む層２０４は応力によりカールしてしまい、その後の実装やハンドリングに問題が発生する。それを防ぐために、第２の基板２１５の逆側から、第２の接着剤２２２を用いて第３の基板２１７を貼り合わせる。つまり、このとき、第１の基板２００が残存している場合には、第１の基板２００に第２の接着剤２２２を用いて第３の基板２１７を貼り合わせる。第１の基板２００が除去されて密着性改善層（バッファ層）２０１が表面に露出している場合には、密着性改善層（バッファ層）２０１に第２の接着剤２２２を用いて第３の基板２１７を貼り合わせる。第１の基板２００及び密着性改善層（バッファ層）２０１が除去されてＤＬＣ層２０２が表面に露出している場合には、ＤＬＣ層２０２に第２の接着剤２２２を用いて第３の基板２１７を貼り合わせる（図８（Ｃ）参照）。図８（Ｃ）では第１の基板２００が除去されているため、密着性改善層（バッファ層）２０１に第３の基板２１７を貼り合わせている。第３の基板２１７は第２の基板２１５を剥がした後の強度保持、ハンドリング、または実装を容易とし、素子を含む層２０４を保護するために用いられる。 In this example, the mounting is performed from the second substrate 215 side. Here, when the second substrate 215 is peeled off, the layer 204 including the element is curled by stress, which causes a problem in subsequent mounting and handling. In order to prevent this, the third substrate 217 is bonded from the opposite side of the second substrate 215 using the second adhesive 222. That is, at this time, when the first substrate 200 remains, the third substrate 217 is bonded to the first substrate 200 using the second adhesive 222. When the first substrate 200 is removed and the adhesion improving layer (buffer layer) 201 is exposed on the surface, the second adhesive 222 is used for the adhesion improving layer (buffer layer) 201 to form the third. The substrate 217 is attached. When the first substrate 200 and the adhesion improving layer (buffer layer) 201 are removed and the DLC layer 202 is exposed on the surface, the second substrate 222 is used for the DLC layer 202 and the third substrate is used. 217 are attached (see FIG. 8C). In FIG. 8C, since the first substrate 200 is removed, the third substrate 217 is bonded to the adhesion improving layer (buffer layer) 201. The third substrate 217 is used to facilitate strength maintenance, handling, or mounting after the second substrate 215 is peeled off, and to protect the layer 204 including elements.

第２の接着剤２２２は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離のものを用いるとよい。また、第２の接着剤２２２は、第１の接着剤２１４とは異なるメカニズム（熱剥離、ＵＶ剥離）や異なる温度、異なる波長、異なる光の照射方向によって接着力が弱くなるものが良く、第３の基板と貼り合わせたままで、第２の基板が剥がせる組み合わせを用いる。この例では第２の接着剤２２２として、熱剥離性の接着剤を用いる。 It is preferable that the second adhesive 222 has a property that the adhesive strength is strong in a normal state and the adhesive strength is weakened by light irradiation or heating. Specifically, a UV releasable material whose adhesive strength is weakened when irradiated with ultraviolet light or a heat-removable material whose adhesive strength is weakened when heat is applied is used. In addition, the second adhesive 222 may have a weaker adhesive force due to a different mechanism (thermal peeling, UV peeling), a different temperature, a different wavelength, and a different light irradiation direction from the first adhesive 214. A combination in which the second substrate can be peeled off while being bonded to the third substrate is used. In this example, a heat-peelable adhesive is used as the second adhesive 222.

ここで、レーザー、ダイサー、ワイヤソー、スクライバーなどの切断手段を用いて、第２の基板２１５側から、絶縁膜２１２と素子を含む層２０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）２０１、ＤＬＣ層２０２、密着性改善層（バッファ層）２０３）とを有する積層体を、素子を含む層２０４に形成されているＴＦＴ回路２０５毎に各々分離されるように分断しても良い。あるいは第３の基板まで分断して、素子を含む層２０４に形成されているＴＦＴ回路２０５毎に各々完全に分離されるようにしても良い。この例では、この時点では分断せず、先に第２の基板を除去する工程を行う。 Here, using a cutting means such as a laser, a dicer, a wire saw, or a scriber, from the second substrate 215 side, the insulating film 212, the layer 204 including elements, and a layer mainly composed of DLC (adhesion improving layer (buffer Layer) 201, DLC layer 202, and adhesion improving layer (buffer layer) 203) may be divided so as to be separated for each TFT circuit 205 formed in the layer 204 including elements. good. Alternatively, it may be divided up to the third substrate so that each TFT circuit 205 formed in the layer 204 including the element is completely separated. In this example, the process of removing the second substrate is performed first without being divided at this point.

続いて、第１の接着剤２１４の密着力を低下させる処理を行う（図９（Ａ）参照）。この場合ではＵＶ光を照射する。上下どちらの面からＵＶ光を照射しても接着剤まで光が届かないような第１〜３の基板の組み合わせの場合は（第１の基板が除去されている場合は第２、第３の基板の組み合わせ）、側面から照射して剥がす。第３の基板２１７のみＵＶ光を通さないのであれば、先に第１の基板２００側からＵＶ光を照射し、接着力を弱めてから第３の基板を貼り合わせる。第１の接着剤２１４が熱剥離性のものであれば、第３の基板が剥がれないような加熱をする。実装後に第３の基板を除去しない時は、第２の接着剤はどのようなものでも良い。 Subsequently, a process for reducing the adhesion of the first adhesive 214 is performed (see FIG. 9A). In this case, UV light is irradiated. In the case of a combination of the first to third substrates in which the light does not reach the adhesive even if UV light is irradiated from either the upper or lower surface (if the first substrate is removed, the second and third Peel off by irradiation from the side). If only the third substrate 217 does not transmit UV light, the UV light is first irradiated from the first substrate 200 side to weaken the adhesive force, and then the third substrate is bonded. If the first adhesive 214 is heat-peelable, heating is performed so that the third substrate is not peeled off. When the third substrate is not removed after mounting, any second adhesive may be used.

その結果、第１の接着剤２１４の接着力が弱くなり、絶縁膜２１２と素子を含む層２０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）２０１、ＤＬＣ層２０２、密着性改善層（バッファ層）２０３）と第２の接着剤２２２と第３の基板２１７とを有する積層体から物理的手段により、第２の基板２１５を分離することが可能な状態になる。しかし、耐エッチャント層２１６によって第２の基板２１５の端面が固定されているため、この時点ではまだ第２の基板２１５を剥がすことはできない。 As a result, the adhesive force of the first adhesive 214 is weakened, and the insulating film 212, the layer 204 including the element, and the layer mainly composed of DLC (adhesion improving layer (buffer layer) 201, DLC layer 202, adhesiveness) The second substrate 215 can be separated from the stack including the improvement layer (buffer layer) 203), the second adhesive 222, and the third substrate 217 by physical means. However, since the end surface of the second substrate 215 is fixed by the etchant resistant layer 216, the second substrate 215 cannot be peeled yet at this point.

続いて、切断手段により、第２の基板２１５と第１の接着剤２１４と絶縁膜２１２と素子を含む層２０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）２０１、ＤＬＣ層２０２、密着性改善層（バッファ層）２０３）と第２の接着剤２２２と第３の基板２１７との積層体（第１の基板２００を含んでも良い）を切断する（図９（Ｂ）参照）。この際、素子を含む層２０４に形成されているＴＦＴ回路２０５毎に各々分離されるように切断する。図９（Ｂ）では、切断手段としてレーザーを用いて切断する場合を示している。なお、切断手段とは、レーザー、ダイサー、ワイヤソー、スクライバーなどに相当する。この処理により、図９（Ｂ）に示すように、耐エッチャント層２１６によって固定されていた第２の基板２１５の端面が分断されるため、第２の基板２１５も剥がすことができる。 Subsequently, the second substrate 215, the first adhesive 214, the insulating film 212, the element-containing layer 204, and a layer containing DLC as a main component (adhesion improving layer (buffer layer) 201, DLC layer) are cut by a cutting means. 202, an adhesion improving layer (buffer layer) 203), a stack of the second adhesive 222 and the third substrate 217 (which may include the first substrate 200) is cut (see FIG. 9B). ). At this time, cutting is performed so that each TFT circuit 205 formed in the layer 204 including the element is separated. FIG. 9B shows a case of cutting using a laser as a cutting means. Note that the cutting means corresponds to a laser, a dicer, a wire saw, a scriber, or the like. By this treatment, as shown in FIG. 9B, the end face of the second substrate 215 fixed by the etchant resistant layer 216 is divided, so that the second substrate 215 can also be peeled off.

そのため、切断工程を経ると、２１８〜２２０のような構造の集積回路装置が複数形成される（図１０参照）。集積回路装置２１８〜２２０は、電極２１３が露出された状態となっているため、電極２１３によって外部との電気的接続を行うことができる。 Therefore, a plurality of integrated circuit devices having structures 218 to 220 are formed after the cutting process (see FIG. 10). Since the integrated circuit devices 218 to 220 are in a state where the electrodes 213 are exposed, the electrodes 213 can be electrically connected to the outside.

それ以降の実装に関しては実施の形態１で図５、図６を用いて説明した工程と同じ工程を用いる。 For the subsequent mounting, the same steps as those described in Embodiment 1 with reference to FIGS. 5 and 6 are used.

上記工程を経て完成する集積回路装置（この場合はＲＦＩＤ）の厚さは薄く、軽量であることを特徴とする。また薄いために、集積回路装置（ＲＦＩＤ）を物品に実装してもデザイン性を低下させることがないことを特徴とする。更に、どのような曲面にも集積回路装置（ＲＦＩＤ）を曲面に沿って貼り合わせる事が可能なことを特長とする。例えば、コピー機などを通してもチップやチップ接続部が破壊されることなく、ペンなどに実装してもペンの円形形状を保つことができる。 The integrated circuit device (in this case, RFID) completed through the above steps is thin and lightweight. Further, since it is thin, the design is not deteriorated even when an integrated circuit device (RFID) is mounted on an article. Further, the present invention is characterized in that an integrated circuit device (RFID) can be bonded to any curved surface along the curved surface. For example, the circular shape of the pen can be maintained even if it is mounted on a pen or the like without breaking the chip or the chip connecting portion through a copying machine or the like.

以上で説明した本実施の形態においては、ストッパー層としてダイアモンドライクカーボンを主成分とする層を形成する例を示した。本実施の形態のようにストッパー層としてＤＬＣ層を用いた場合には、ダイアモンドライクカーボンの耐熱性により、その上に形成する素子の加熱条件に制限を与えることがない。しかし、ストッパー層として用いる材料は、ＤＬＣに限定されるものではない。ストッパー層は、第１の基板２００をエッチングするために用いるエッチャントに対して耐性を有する材料であればどのような材料でもよい。 In the present embodiment described above, an example is shown in which a layer mainly composed of diamond-like carbon is formed as the stopper layer. When a DLC layer is used as a stopper layer as in this embodiment, the heating conditions of the element formed thereon are not limited by the heat resistance of diamond-like carbon. However, the material used for the stopper layer is not limited to DLC. The stopper layer may be any material as long as it is resistant to the etchant used for etching the first substrate 200.

また、密着性改善層（バッファ層）２０１、２０３は、本実施の形態で挙げた材料に限定されるものではない。密着性改善層（バッファ層）２０１は、基板との密着性がよく、かつストッパー層との密着性が良い材料を用いて形成すればよい。また、密着性改善層（バッファ層）２０３は、ストッパー層との密着性が良く、素子を含む層との密着性が良い材料を用いて形成すればよい。 Further, the adhesion improving layers (buffer layers) 201 and 203 are not limited to the materials described in this embodiment mode. The adhesion improving layer (buffer layer) 201 may be formed using a material that has good adhesion to the substrate and good adhesion to the stopper layer. The adhesion improving layer (buffer layer) 203 may be formed using a material that has good adhesion to the stopper layer and good adhesion to the layer including the element.

また、本実施の形態では基板の薄膜化または除去を行う際に、化学反応によるエッチングを利用する場合について説明したが、基板の薄膜化または基板の除去を行う際に、研削または研磨の方法と組み合わせて行うことも可能である。つまり、実施の形態１と組み合わせて行うことが可能である。しかし、基板の薄膜化または基板の除去の方法として、化学反応によるエッチングの方法と研削または研磨による方法とを組み合わせる場合には、ストッパー層として、第１の基板よりも硬度が高くかつエッチャントに対する耐性を有する材料を選択する必要がある。 In this embodiment, the case of using etching by chemical reaction when thinning or removing a substrate is described. However, when thinning a substrate or removing a substrate, a grinding or polishing method is used. It is also possible to carry out in combination. That is, it can be performed in combination with Embodiment Mode 1. However, when the etching method by chemical reaction and the grinding or polishing method are combined as a method for thinning the substrate or removing the substrate, the stopper layer has higher hardness than the first substrate and is resistant to the etchant. It is necessary to select a material having

（実施の形態３）
本実施の形態を、図１１〜１４を用いて説明する。本実施の形態ではＤＬＣ層の密着性の制御により基板を剥離することによって基板を除去する場合について説明する。 (Embodiment 3)
This embodiment will be described with reference to FIGS. In this embodiment, the case where the substrate is removed by peeling the substrate by controlling the adhesion of the DLC layer will be described.

第１の基板３００の一表面に、密着性改善層（バッファ層）３０１、ＤＬＣ層３０２、密着性改善層（バッファ層）３０３を順に形成する（図１１（Ａ）参照）。 An adhesion improving layer (buffer layer) 301, a DLC layer 302, and an adhesion improving layer (buffer layer) 303 are sequentially formed on one surface of the first substrate 300 (see FIG. 11A).

次に、密着性改善層（バッファ層）３０３上に、素子を含む層３０４を形成する（図１１（Ｂ）参照）。この層は、ＴＦＴ回路等の単位回路でなく、例えば配線や容量、インダクタ（アンテナ）などやその組み合わせのみを有していても良い。この形態においては素子を含む層３０４には、ＴＦＴ回路３０５を作製する。この図では、ＴＦＴ回路３０５は、Ｎチャネル型トランジスタ３０６、Ｐチャネル型トランジスタ３０７を有する。Ｎチャネル型トランジスタ３０６、Ｐチャネル型トランジスタ３０７はそれぞれ、半導体膜３０８、ゲート絶縁膜３０９、ゲート電極３１０、層間絶縁膜３１１、ソース電極またはドレイン電極３３５を有する。 Next, a layer 304 including an element is formed over the adhesion improving layer (buffer layer) 303 (see FIG. 11B). This layer is not a unit circuit such as a TFT circuit, and may include only wiring, capacitance, an inductor (antenna), or the like, or a combination thereof. In this mode, a TFT circuit 305 is formed in the layer 304 including an element. In this figure, the TFT circuit 305 includes an N-channel transistor 306 and a P-channel transistor 307. Each of the N-channel transistor 306 and the P-channel transistor 307 includes a semiconductor film 308, a gate insulating film 309, a gate electrode 310, an interlayer insulating film 311, and a source or drain electrode 335.

ここまでの工程は、実施の形態１と同様にして行えばよい。 The steps so far may be performed in the same manner as in the first embodiment.

次に、素子を含む層３０４の上に絶縁膜３１２を形成し、絶縁膜３１２に開孔部を形成する。そして、ＴＦＴ回路３０５とコンタクトするアンテナ３１３を形成する（図１１（Ｃ）参照）。 Next, an insulating film 312 is formed over the layer 304 including an element, and an opening is formed in the insulating film 312. Then, an antenna 313 in contact with the TFT circuit 305 is formed (see FIG. 11C).

次に、第１の基板３００と強度保持層３１４とで素子を含む層３０４を挟むように、強度保持層３１４を形成する。この例ではスクリーン印刷により樹脂膜を形成し、オーブンにて焼成して強度保持層３１４を形成する（図１２（Ａ）参照）。この層は後の工程においてＤＬＣを主成分とする層と第１の基板３００の密着性の弱い部分で第１の基板３００を剥がす工程において、素子を含む層３０４の強度を保持し、クラックなどが入ることを防ぐために存在する。 Next, the strength holding layer 314 is formed so that the layer 304 including an element is sandwiched between the first substrate 300 and the strength holding layer 314. In this example, a resin film is formed by screen printing and is baked in an oven to form a strength retention layer 314 (see FIG. 12A). This layer retains the strength of the layer 304 including an element, cracks, and the like in a step of peeling the first substrate 300 at a portion where the adhesion between the layer mainly composed of DLC and the first substrate 300 is weak in a later step. Exists to prevent from entering.

次に、第１の接着剤３２０を用いて、素子を含む層３０４に、第２の基板３１５を貼り合わせる（図１２（Ｂ）参照）。第２の基板３１５は、素子を含む層３０４の平坦性の維持、および、素子を含む層３０４の保護を目的とした基板である。第１の接着剤３２０は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離性のものを用いるとよい。この例では、第１の接着剤３２０として、ＵＶ剥離性の接着剤を用いる。 Next, the second substrate 315 is attached to the layer 304 including an element with the use of the first adhesive 320 (see FIG. 12B). The second substrate 315 is a substrate for the purpose of maintaining the flatness of the layer 304 including an element and protecting the layer 304 including an element. It is preferable that the first adhesive 320 has a property that the adhesive strength is strong in a normal state and the adhesive strength is weakened by light irradiation or heating. Specifically, a UV releasable material whose adhesive strength is weakened when irradiated with ultraviolet light or a heat releasable material whose adhesive strength is weakened when heat is applied is used. In this example, a UV peelable adhesive is used as the first adhesive 320.

研削、研磨などでは第２の基板上に更に伸縮性を有する基板（例えば、エキスパンドフィルム等）を接着させ、第２の基板３１５まで分断した後に当該伸縮性を有する基板を伸ばすことによって、分断した基板同士の間隔を広げハンドリングを容易にすることができるので、そのようにしてもよいが、この例ではこの方法は使用していない。ここで第２の基板３１５が可撓性を有する基板でない場合は、実施の形態１の研削、研磨や、実施の形態２の化学反応によるエッチングを用いて第２の基板３１５を薄膜化させることによって、第２の基板が可撓性を持つようにする。 In grinding, polishing, etc., a substrate having elasticity (for example, an expanded film) is further bonded onto the second substrate, and the substrate is divided by extending the substrate having elasticity to the second substrate 315. Since the distance between the substrates can be increased to facilitate handling, this may be done, but this method is not used in this example. Here, when the second substrate 315 is not a flexible substrate, the second substrate 315 is thinned by using the grinding and polishing in the first embodiment or the etching by the chemical reaction in the second embodiment. Thus, the second substrate is made flexible.

ローラーなどの一様に力の加わる物理的方法を用いて第２の基板３１５側を剥がし、第１の基板を除去する（図１２（Ｃ）参照）。これは、この例では３層となっているＤＬＣ層の密着性のなかで、密着性改善層（バッファ層）３０１と第１の基板３００との間における密着性が最も弱いことを利用している。ＤＬＣを主成分とする層である密着性改善層（バッファ層）３０１、ＤＬＣ層３０２、密着性改善層（バッファ層）３０３の密着性の相対関係によっては、ＤＬＣを主成分とする層である密着性改善層（バッファ層）３０１、ＤＬＣ層３０２、密着性改善層（バッファ層）３０３のいずれかで剥がれることもあり得る。基板の面内で剥がれる層にバラツキがあることもある。しかし少なくとも素子を含む層３０４に接する密着性改善層（バッファ層）３０１が残存して、素子を含む層３０４の下部にＤＬＣコートが維持される方が好ましい。 The second substrate 315 side is peeled off using a physically applied physical method such as a roller to remove the first substrate (see FIG. 12C). This is because the adhesion between the adhesion improving layer (buffer layer) 301 and the first substrate 300 is the weakest among the adhesion of the DLC layer which is three layers in this example. Yes. Depending on the relative relationship of adhesion between the adhesion improving layer (buffer layer) 301, the DLC layer 302, and the adhesion improving layer (buffer layer) 303, which is a layer containing DLC as a main component, it is a layer containing DLC as a main component. The adhesion improving layer (buffer layer) 301, the DLC layer 302, and the adhesion improving layer (buffer layer) 303 may be peeled off. There may be variations in the layers peeled off in the plane of the substrate. However, it is preferable that at least the adhesion improving layer (buffer layer) 301 in contact with the layer 304 including the element remains and the DLC coat is maintained under the layer 304 including the element.

この工程が終了した後に第１の基板３００は全て除去される（図１３（Ａ）参照）。 After this step is completed, the first substrate 300 is entirely removed (see FIG. 13A).

この例では第２の基板３１５側からコンタクトをとっているが、第１の基板３００側の面から実装することもできる。その場合には以下の第３の基板はなくとも良い。ＤＬＣ層のある面でのコンタクト形成方法に関しては実施の形態１で記したようにおこなう。 In this example, the contact is made from the second substrate 315 side, but it is also possible to mount from the surface on the first substrate 300 side. In that case, the following third substrate may be omitted. The contact formation method on a certain surface of the DLC layer is performed as described in the first embodiment.

この例では第２の基板３１５側から実装することにする。ここで第２の基板３１５を剥がすと、素子を含む層３０４は応力によりカールしてしまい、その後の実装やハンドリングに問題が発生する。それを防ぐために、第２の基板３１５の逆側から、第２の接着剤３２１を用いて第３の基板３１６を貼り合わせる（図１３（Ｂ）参照）。この例では密着性改善層（バッファ層）３０１が露出しているため密着性改善層（バッファ層）３０１に第３の基板３１６を貼り合わせている。第３の基板３１６は、第２の基板３１５を剥がした後の強度保持またはハンドリングおよび、実装を容易とし、素子を含む層３０４を保護するために用いられる。強度保持層３１４が第２の基板３１５を剥がした後の強度保持やハンドリングおよび実装時に十分な強度を持っている場合は以降の第３の基板は必要ない。 In this example, mounting is performed from the second substrate 315 side. Here, when the second substrate 315 is peeled off, the layer 304 including an element is curled due to stress, which causes a problem in subsequent mounting and handling. In order to prevent this, the third substrate 316 is attached from the opposite side of the second substrate 315 using the second adhesive 321 (see FIG. 13B). In this example, since the adhesion improving layer (buffer layer) 301 is exposed, the third substrate 316 is bonded to the adhesion improving layer (buffer layer) 301. The third substrate 316 is used to facilitate strength retention or handling and peeling after the second substrate 315 is peeled off, and to protect the layer 304 including the element. When the strength holding layer 314 has sufficient strength at the time of strength holding, handling and mounting after peeling off the second substrate 315, the subsequent third substrate is not necessary.

第２の接着剤３２１は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離のものを用いるとよい。また、第２の接着剤３２１は、第１の接着剤３２０とは異なるメカニズム（熱剥離、ＵＶ剥離）や異なる温度、異なる波長、異なる光の照射方向によって接着力が弱くなるものが良く、第３の基板と貼り合わせたままで、第２の基板が剥がせる組み合わせを用いる。この例では第２の接着剤３２１として、熱剥離性の接着剤を用いる。 It is preferable that the second adhesive 321 has a property that the adhesive strength is strong in a normal state and the adhesive strength is weakened by light irradiation or heating. Specifically, a UV releasable material whose adhesive strength is weakened when irradiated with ultraviolet light or a heat-removable material whose adhesive strength is weakened when heat is applied is used. In addition, the second adhesive 321 is preferably one whose adhesive strength is weakened by a mechanism (thermal peeling, UV peeling) different from the first adhesive 320, a different temperature, a different wavelength, and a different light irradiation direction. A combination in which the second substrate can be peeled off while being bonded to the third substrate is used. In this example, a heat-peelable adhesive is used as the second adhesive 321.

ここで、レーザー、ダイサー、ワイヤソー、スクライバーなどの切断手段を用いて、第２の基板３１５側から、第２の基板３１５と第１の接着剤３２０と強度保持層３１４と絶縁膜３１２と素子を含む層３０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）３０１、ＤＬＣ層３０２、密着性改善層（バッファ層）３０３）とを有する積層体を、素子を含む層３０４に形成されているＴＦＴ回路３０５毎に各々分離されるように分断しても良い。あるいは第３の基板３１６まで分断して、素子を含む層３０４に形成されているＴＦＴ回路３０５毎に各々完全に分離されるようにしても良い。この例では、この時点では分断せず、先に第２の基板を除去する工程を行う。 Here, using a cutting means such as a laser, a dicer, a wire saw, or a scriber, the second substrate 315, the first adhesive 320, the strength holding layer 314, the insulating film 312 and the element are formed from the second substrate 315 side. A stacked body including a layer 304 including DLC and a layer mainly including DLC (an adhesion improving layer (buffer layer) 301, a DLC layer 302, and an adhesion improving layer (buffer layer) 303) is formed in the layer 304 including an element. The TFT circuit 305 may be divided so as to be separated from each other. Alternatively, the third substrate 316 may be divided so that each TFT circuit 305 formed in the layer 304 including elements is completely separated. In this example, the process of removing the second substrate is performed first without being divided at this point.

続いて、第１の接着剤３２０の密着力を低下させる処理を行う（図１３（Ｃ）参照）。この場合ではＵＶ光を照射する。上下どちらの面からＵＶ光を照射しても接着剤まで光が届かないような第１〜３の基板の組み合わせの場合は（第１の基板が除去されている場合は第２、第３の基板の組み合わせ）、側面から照射して剥がす。第３の基板３１６のみＵＶ光を通さないのであれば、先に第１の基板３００側からＵＶ光を照射し、接着力を弱めてから第３の基板を貼り合わせる。第１の接着剤３２０が熱剥離性のものであれば、第３の基板が剥がれないような加熱をする。実装後に第３の基板を除去しない時は、第２の接着剤はどのようなものでも良い。 Subsequently, a process for reducing the adhesion of the first adhesive 320 is performed (see FIG. 13C). In this case, UV light is irradiated. In the case of a combination of the first to third substrates in which the light does not reach the adhesive even if UV light is irradiated from either the upper or lower surface (if the first substrate is removed, the second and third Peel off by irradiation from the side). If only the third substrate 316 does not transmit UV light, the UV light is first irradiated from the first substrate 300 side to weaken the adhesive force, and then the third substrate is bonded. If the first adhesive 320 is heat-peelable, heating is performed so that the third substrate is not peeled off. When the third substrate is not removed after mounting, any second adhesive may be used.

その結果、第１の接着剤３２０の接着力が弱くなり、強度保持層３１４と絶縁膜３１２と素子を含む層３０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）３０１、ＤＬＣ層３０２、密着性改善層（バッファ層）３０３）と第２の接着剤３２１と第３の基板３１６とを有する積層体（第１の基板３００を含んでも良い）を物理的手段により、第２の基板３１５から分離することが可能な状態になる。ここで第２の基板３１５を剥がす（図１４（Ａ）参照）。 As a result, the adhesive strength of the first adhesive 320 is weakened, and the strength-maintaining layer 314, the insulating film 312, the element-containing layer 304, and the layer mainly composed of DLC (adhesion improving layer (buffer layer) 301, DLC Layer 302, an adhesion improving layer (buffer layer) 303), a second adhesive 321 and a third substrate 316 (which may include the first substrate 300) is applied to the second layer by physical means. It becomes possible to separate from the substrate 315. Here, the second substrate 315 is peeled off (see FIG. 14A).

続いて、切断手段により、強度保持層３１４と絶縁膜３１２と素子を含む層３０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）３０１、ＤＬＣ層３０２、密着性改善層（バッファ層）３０３）と第２の接着剤３２１と第３の基板３１６とを有する積層体（第１の基板３００を含んでも良い）を切断する（図１４（Ｂ）参照）。この際、素子を含む層３０４に形成されているＴＦＴ回路３０５毎に各々分離されるように切断する。図１４（Ｂ）では、切断手段としてレーザーを用いて切断する場合を示している。
なお、切断手段とは、レーザー、ダイサー、ワイヤソー、スクライバーなどに相当する。 Subsequently, the strength holding layer 314, the insulating film 312, the element-containing layer 304, and the layer mainly composed of DLC (adhesion improvement layer (buffer layer) 301, DLC layer 302, adhesion improvement layer (buffer) are cut by a cutting means. Layer) 303), the second adhesive 321 and the third substrate 316 (which may include the first substrate 300) is cut (see FIG. 14B). At this time, the TFT circuit 305 formed in the layer 304 including the element is cut so as to be separated from each other. FIG. 14B shows a case of cutting using a laser as a cutting means.
Note that the cutting means corresponds to a laser, a dicer, a wire saw, a scriber, or the like.

切断工程を経ると、３１７〜３１９のような構造の集積回路装置が複数形成される（図１４（Ｃ）参照）。 After the cutting step, a plurality of integrated circuit devices having a structure such as 317 to 319 are formed (see FIG. 14C).

その後、集積回路装置のそれぞれを、表面に接着層を有するフィルムなどで封止する。封止に用いるフィルムは、実施の形態１において封止に用いたフィルムと同じものを用いればよい。 Thereafter, each of the integrated circuit devices is sealed with a film having an adhesive layer on the surface. As the film used for sealing, the same film as that used for sealing in Embodiment Mode 1 may be used.

上記工程を経て完成する集積回路装置（この場合はＲＦＩＤなどの半導体装置）の厚さは薄く、軽量であることを特徴とする。また薄いために、集積回路装置（ＲＦＩＤ）を物品に実装してもデザイン性を低下させることがないことを特徴とする。更に、どのような曲面にも集積回路装置（ＲＦＩＤ）を曲面に沿って貼り合わせる事が可能なことを特長とする。例えば、コピー機などを通してもチップやチップ接続部が破壊されることなく、ペンなどに実装してもペンの円形形状を保つことができる。 The integrated circuit device completed through the above steps (in this case, a semiconductor device such as an RFID) is thin and lightweight. Further, since it is thin, the design is not deteriorated even when an integrated circuit device (RFID) is mounted on an article. Further, the present invention is characterized in that an integrated circuit device (RFID) can be bonded to any curved surface along the curved surface. For example, the circular shape of the pen can be maintained even if it is mounted on a pen or the like without breaking the chip or the chip connecting portion through a copying machine or the like.

本実施の形態において説明した集積回路装置の作製方法を用いれば、ダイアモンドライクカーボンの耐熱性により、密着力に大きな変化を与えることなく加熱処理が行える。そのため、薄型の集積回路装置を作製する上でプロセスの制限が少なくなるというメリットがある。 If the method for manufacturing an integrated circuit device described in this embodiment is used, heat treatment can be performed without greatly changing the adhesion due to the heat resistance of diamond-like carbon. Therefore, there is a merit that process restrictions are reduced in manufacturing a thin integrated circuit device.

また、密着性改善層（バッファ層）３０１、３０３は、本実施の形態で挙げた材料に限定されるものではない。密着性改善層（バッファ層）３０１は、基板との密着性がよく、かつストッパー層との密着性が良い材料を用いて形成すればよい。また、密着性改善層（バッファ層）３０３は、ストッパー層との密着性が良く、素子を含む層との密着性が良い材料を用いて形成すればよい。 Further, the adhesion improving layers (buffer layers) 301 and 303 are not limited to the materials described in this embodiment mode. The adhesion improving layer (buffer layer) 301 may be formed using a material that has good adhesion to the substrate and good adhesion to the stopper layer. The adhesion improving layer (buffer layer) 303 may be formed using a material that has good adhesion to the stopper layer and good adhesion to the layer including the element.

本実施の形態では基板の薄膜化または除去を行う際に、ＤＬＣ層の密着性の制御による基板の剥離を利用する場合について説明したが、基板の薄膜化または基板の除去を行う際に、研削または研磨の方法と組み合わせて行ったり、化学反応によるエッチングの方法と組み合わせて行うことも可能である。よって、本実施の形態は、実施の形態１、２と組み合わせて行うことが可能である。 In this embodiment mode, the case where the peeling of the substrate by controlling the adhesion of the DLC layer is used when the substrate is thinned or removed is described. However, when the substrate is thinned or the substrate is removed, grinding is performed. Alternatively, it can be performed in combination with a polishing method or in combination with an etching method by a chemical reaction. Therefore, this embodiment mode can be implemented in combination with Embodiment Modes 1 and 2.

密着性の制御による方法と研削または研磨による方法とを組み合わせることで、研削または研磨している過程において、研削または研磨の衝撃により基板が剥離し、基板を除去することが可能となる。
また、研削または研磨による方法と密着性の制御による方法とを組み合わせる場合、化学反応によるエッチングの方法と密着性の制御による方法とを組み合わせる場合には、研削または研磨による方法、もしくは化学反応によるエッチングの方法によって基板が可撓性を有する程度まで基板を薄膜化すれば、元々硬い基板上に形成した場合でも、基板が可撓性を有するほど薄くなっているため基板側を曲げながら除去することが可能となる。 By combining the method based on adhesion control and the method based on grinding or polishing, the substrate is peeled off by the impact of grinding or polishing during the grinding or polishing process, and the substrate can be removed.
In addition, when combining a method by grinding or polishing and a method by adhesion control, when combining an etching method by chemical reaction and a method by adhesion control, a method by grinding or polishing, or etching by chemical reaction. If the substrate is thinned to such a degree that the substrate is flexible by this method, even if it is originally formed on a hard substrate, the substrate is thinned so as to be flexible, so that it can be removed while bending the substrate side. Is possible.

（実施の形態４）
本実施の形態を、図１５〜１９を用いて説明する。本実施の形態では、研削または研磨よって基板を薄膜化する場合において、基板上にストッパー層として、ダイアモンドライクカーボンを主成分とする層を形成した例について説明する。本実施の形態では、外部とコンタクトを持たないワイヤレスデバイスを作製する場合について説明する。 (Embodiment 4)
This embodiment will be described with reference to FIGS. In this embodiment, an example in which a layer mainly composed of diamond-like carbon is formed as a stopper layer on a substrate when the substrate is thinned by grinding or polishing will be described. In this embodiment mode, a case where a wireless device having no contact with the outside is manufactured will be described.

第１の基板４００の一表面に、密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３を形成する（図１５（Ａ）参照）。 An adhesion improving layer (buffer layer) 401, a DLC layer 402, and an adhesion improving layer (buffer layer) 403 are formed over one surface of the first substrate 400 (see FIG. 15A).

次に、密着性改善層（バッファ層）４０３上に、素子を含む層４０４を形成する（図１５（Ｂ）参照）。この層は、ＴＦＴ回路等の単位回路でなく、例えば配線や容量、インダクタ（アンテナ）などやその組み合わせのみを有していても良い。この形態においては素子を含む層４０４には、ＴＦＴ回路４０５を作製する。この図では、ＴＦＴ回路４０５は、Ｎチャネル型トランジスタ４０６、Ｐチャネル型トランジスタ４０７を有する。Ｎチャネル型トランジスタ４０６、Ｐチャネル型トランジスタ４０７はそれぞれ、半導体膜４０８、ゲート絶縁膜４０９、ゲート電極４１０、層間絶縁膜４１１、ソース電極またはドレイン電極４３５を有する。 Next, a layer 404 including an element is formed over the adhesion improving layer (buffer layer) 403 (see FIG. 15B). This layer is not a unit circuit such as a TFT circuit, and may include only wiring, capacitance, an inductor (antenna), or the like, or a combination thereof. In this mode, a TFT circuit 405 is formed in the layer 404 including an element. In this figure, the TFT circuit 405 includes an N-channel transistor 406 and a P-channel transistor 407. Each of the N-channel transistor 406 and the P-channel transistor 407 includes a semiconductor film 408, a gate insulating film 409, a gate electrode 410, an interlayer insulating film 411, and a source or drain electrode 435.

ここまでの工程は、実施の形態１と同様にして行えばよい。 The steps so far may be performed in the same manner as in the first embodiment.

この例では、外部と接続せずに使用する集積回路装置を作製する。この例では、アンテナを使って通信するものを作製する（図１５（Ｃ）参照）。この例ではアンテナを使って通信するものを例示したが、通信手段としては、電磁波を使用して通信するアンテナに限らず、光、磁気、電位、音響、物理スイッチ等、どのような通信手段でも構わない。内部センサやメモリの情報を示す表示部や、バイブレーター、スピーカーなどでも構わない。今回は、素子を含む層４０４の上に絶縁膜４１２を形成し、絶縁膜４１２に開孔を形成する。次に、ＴＦＴ回路４０５と電気的に接続するアンテナ４１３を形成する。 In this example, an integrated circuit device that is used without being connected to the outside is manufactured. In this example, an antenna is used for communication (see FIG. 15C). In this example, communication using an antenna is illustrated, but the communication means is not limited to an antenna using an electromagnetic wave, and any communication means such as light, magnetism, potential, sound, physical switch, etc. I do not care. It may be a display unit that shows information from an internal sensor or memory, a vibrator, a speaker, or the like. This time, an insulating film 412 is formed over the layer 404 including an element, and an opening is formed in the insulating film 412. Next, an antenna 413 that is electrically connected to the TFT circuit 405 is formed.

その上に、ＤＬＣを主成分とする層を形成する。具体的にはＤＬＣを主成分とした密着性改善層（バッファ層）４３１とＤＬＣ層４３２を形成する（図１６（Ａ）参照）。この上に、更に密着性改善層（バッファ層）を形成して３層構造としても良いが、さほどこの後に密着性は必用とされないため、この例では２層とする。上下にＤＬＣが形成され、ガスバリア性などに優れた集積回路装置ができる。 A layer mainly composed of DLC is formed thereon. Specifically, an adhesion improving layer (buffer layer) 431 and a DLC layer 432 mainly composed of DLC are formed (see FIG. 16A). Further, an adhesion improving layer (buffer layer) may be formed thereon to form a three-layer structure. However, since adhesiveness is not required after that, two layers are used in this example. An DLC is formed on the top and bottom, and an integrated circuit device having excellent gas barrier properties and the like can be obtained.

ＤＬＣでのコーティングによるガスバリア性は、素子を全てＤＬＣで包む（覆う）と最も大きな効果を得る。図１６（Ａ）でＤＬＣを主成分とする層（密着性改善層（バッファ層）４３１、ＤＬＣ層４３２）を形成する前に、図２０（Ａ）のように素子を含む層４０４に形成されている各ＴＦＴ回路４０５の間の領域をＤＬＣを主成分とする層（密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３）までエッチングした後で、図２０（Ｂ）のようにＤＬＣを主成分とする層（密着性改善層（バッファ層）４３１、ＤＬＣ層４３２）を形成することで、各ＴＦＴ回路４０５を分断した後でも各ＴＦＴ回路４０５がＤＬＣに包まれた（覆われた）状態となる。この状態であれば、化学反応によるエッチングなどで基板を薄膜化または除去する時にもＤＬＣが耐薬品性が強いため、実施の形態２で説明した方法でＴＦＴ回路４０５をＤＬＣで包んだ（覆った）構造の集積回路装置を作製する場合などにおいて、耐エッチャント層が不要となる場合もある。その後の工程はＤＬＣ層を上下に形成した場合と同じである。 The gas barrier property by coating with DLC is most effective when the device is entirely wrapped (covered) with DLC. Before forming the layer mainly composed of DLC (the adhesion improving layer (buffer layer) 431 and the DLC layer 432) in FIG. 16A, the layer 404 including the element is formed as shown in FIG. After etching the regions between the TFT circuits 405 to the layers mainly composed of DLC (adhesion improving layer (buffer layer) 401, DLC layer 402, adhesion improving layer (buffer layer) 403), As shown in FIG. 20B, by forming the layer mainly composed of DLC (adhesion improving layer (buffer layer) 431, DLC layer 432), each TFT circuit 405 is connected to DLC even after the TFT circuit 405 is divided. It will be in a state of being wrapped (covered). In this state, when the substrate is thinned or removed by chemical reaction etching or the like, DLC is strong in chemical resistance. Therefore, the TFT circuit 405 is wrapped (covered) by the method described in Embodiment 2. In some cases, such as when an integrated circuit device having a structure is manufactured, an etchant-resistant layer is not necessary. The subsequent steps are the same as when the DLC layer is formed above and below.

次に、第１の接着剤４１４を用いて、ＤＬＣ層４３２上に、第２の基板４１５を貼り合わせる（図１６（Ｂ）、図２０（Ｃ）参照）。第２の基板４１５は、素子を含む層４０４の平坦性の維持および、素子を含む層４０４の保護を目的とした基板である。第１の接着剤４１４は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離性のものを用いるとよい。この例では、第１の接着剤４１４として、ＵＶ剥離性の接着剤を用いる。 Next, the second substrate 415 is attached to the DLC layer 432 using the first adhesive 414 (see FIGS. 16B and 20C). The second substrate 415 is a substrate for maintaining flatness of the layer 404 including an element and protecting the layer 404 including an element. The first adhesive 414 preferably has a property that the adhesive strength is strong in a normal state and the adhesive strength is weakened by light irradiation or heating. Specifically, a UV releasable material whose adhesive strength is weakened when irradiated with ultraviolet light or a heat releasable material whose adhesive strength is weakened when heat is applied is used. In this example, a UV peelable adhesive is used as the first adhesive 414.

研削、研磨などでは、第２の基板４１５上に更に伸縮性を有する基板を接着して、（例えば、エキスパンドフィルム等）を接着させ、第２の基板４１５まで分断した後に当該伸縮性を有する基板を伸ばすことによって、分断した基板同士の間隔を広げハンドリングを容易にすることができるので、そのようにしてもよい。この例では第２の基板４１５の平坦性を利用して、第１の基板４００をより薄膜化することを目的とするため、そのような方法を用いていない。 In grinding, polishing, etc., a substrate having elasticity is further bonded onto the second substrate 415, an expanded film (eg, an expanded film) is bonded, and the substrate is divided to the second substrate 415 and then has elasticity. By extending the width, the interval between the divided substrates can be increased to facilitate handling. In this example, since the purpose is to make the first substrate 400 thinner by utilizing the flatness of the second substrate 415, such a method is not used.

次に、研削手段または研磨手段４１７により、第１の基板４００の一表面（ＴＦＴ回路４０５を形成してある面）とは反対の表面を研削または研磨する（図１６（Ｃ）、図２１（Ａ）参照）。この例では、第１の基板４００の厚さが１００μｍ以下となるまで研削し、その後、第１の基板４００の厚さが２０μｍ以下となるまで研磨する。 Next, the surface opposite to the one surface of the first substrate 400 (the surface on which the TFT circuit 405 is formed) is ground or polished by a grinding unit or a polishing unit 417 (FIG. 16C, FIG. 21). A)). In this example, grinding is performed until the thickness of the first substrate 400 is 100 μm or less, and then polishing is performed until the thickness of the first substrate 400 is 20 μm or less.

ここでは、第１の基板４００の厚さが１００μｍ以下となるまで研削し、その後、第１の基板４００の厚さが２０μｍ以下となるまで研磨する場合について示したが、研削または研磨は、最低限、第１の基板４００の分断が容易になる厚さまで行えば良い。従来より基板を薄膜化するのであれば、１００μｍ以下とする。２０μｍ以下となると曲げに強くなるため薄膜化だけでなくフレキシブル化の効果（可撓性を有するものとすることができるという効果）が発現するため好ましい。絶縁性基板を用いている場合は、半導体基板や導電性基板では、第１の基板４００の厚さが基板の厚さのバラツキの依存性が大きくなる１０μｍ以下とした時に薄膜化の効果が大きいため、より好ましい。半導体基板や導電性基板では、第１の基板４００が消失するまでエッチングすることが好ましいが、基板内部に素子を形成している場合は、１０μｍ以上、１００μｍ以下とするのが好ましい。 Here, the case where the first substrate 400 is ground until the thickness becomes 100 μm or less and then the first substrate 400 is polished until the thickness becomes 20 μm or less is shown. For example, the first substrate 400 may be formed to a thickness that facilitates division. If the substrate is made thinner than before, the thickness is set to 100 μm or less. When the thickness is 20 μm or less, it is resistant to bending, so that not only a thin film but also a flexible effect (an effect that it can be flexible) is exhibited. In the case where an insulating substrate is used, in the case of a semiconductor substrate or a conductive substrate, the effect of thinning is large when the thickness of the first substrate 400 is set to 10 μm or less where the dependence of the substrate thickness variation becomes large. Therefore, it is more preferable. In the case of a semiconductor substrate or a conductive substrate, etching is preferably performed until the first substrate 400 disappears. However, when an element is formed inside the substrate, the thickness is preferably 10 μm or more and 100 μm or less.

この研削工程では、第１の基板４００が固定されたステージと研削手段または研磨手段４１７の一方又は両方を回転させることで、第１の基板４００の表面を研削または研磨する。この時、第１の基板４００のみでなく第２の基板４１５も同時に研削または研磨しても良い。この例では、第１の基板４００のみを研削、研磨した場合を示している。 In this grinding step, the surface of the first substrate 400 is ground or polished by rotating one or both of the stage to which the first substrate 400 is fixed and the grinding means or the polishing means 417. At this time, not only the first substrate 400 but also the second substrate 415 may be ground or polished simultaneously. In this example, only the first substrate 400 is ground and polished.

研削手段または研磨手段４１７とは、例えば、研削に用いる砥石や研磨に用いる遊離砥粒処理に相当する。その後、研削または研磨工程により生じたごみを除去するために、必要に応じて洗浄を行ってもよい。 The grinding means or the polishing means 417 corresponds to, for example, a grindstone used for grinding or a free abrasive treatment used for polishing. Thereafter, in order to remove dust generated by the grinding or polishing process, cleaning may be performed as necessary.

この工程が終了した後に第１の基板４００は全て除去されていても良い（図１７（Ａ）、図２１（Ｂ）参照）。なお、図１７（Ａ）、図２１（Ｂ）では第１の基板４００が全て除去された場合を示している。 After the step is completed, the first substrate 400 may be completely removed (see FIGS. 17A and 21B). Note that FIGS. 17A and 21B show the case where the first substrate 400 is completely removed.

また、研削手段または研磨手段による第１の基板の薄膜化処理を行う際、研削、研磨の時の衝撃、振動により、第１の基板４００が、密着性改善層（バッファ層）４０１から剥がれるようにして、第１の基板４００を除去しても良い。密着性の制御に関しては実施の形態３において説明したとおりである。 In addition, when the thinning process of the first substrate is performed by the grinding unit or the polishing unit, the first substrate 400 may be peeled off from the adhesion improving layer (buffer layer) 401 due to shock and vibration during grinding and polishing. Thus, the first substrate 400 may be removed. The adhesion control is as described in the third embodiment.

この例では他の基板に実装を行わないが、ＤＬＣで覆ったあと、上層または下層からコンタクトをとることができる。第１の基板４００側もしくはＤＬＣを主成分とする層（密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３）側の面において実装する場合は、実施の形態１で記した方法で行う。 In this example, mounting is not performed on another substrate, but after covering with DLC, contact can be made from the upper layer or the lower layer. When mounting on the surface of the first substrate 400 side or a layer containing DLC as a main component (adhesion improvement layer (buffer layer) 401, DLC layer 402, adhesion improvement layer (buffer layer) 403) side, The method described in Embodiment 1 is used.

この例では実装なしの場合とする。ここで第２の基板４１５を剥がすと、素子を含む層４０４は応力によりカールしてしまい、その後の実装やハンドリングに問題が発生する。それを防ぐために、第２の基板４１５の逆側から、第２の接着剤４２７を用いて第３の基板４２８を貼り合わせる。つまり、このとき、第１の基板４００が残存している場合には、第１の基板４００に第２の接着剤４２７を用いて第３の基板４２８を貼り合わせる。第１の基板４００が除去されて密着性改善層（バッファ層）４０１が表面に露出している場合には、密着性改善層（バッファ層）４０１に第２の接着剤４２７を用いて第３の基板４２８を貼り合わせる。第１の基板４００及び密着性改善層（バッファ層）４０１が除去されてＤＬＣ層４０２が表面に露出している場合には、ＤＬＣ層４０２に第２の接着剤４２７を用いて第３の基板４２８を貼り合わせる（図１７（Ｂ）、図２１（Ｃ）参照）。この例では第３の基板４２８を密着性改善層（バッファ層）４０１に貼り合わせている。第３の基板４２８は第２の基板４１５を剥がした後の強度保持、ハンドリング、または実装を容易とし、素子を含む層４０４を保護するために用いられる。 In this example, it is assumed that there is no implementation. When the second substrate 415 is peeled off, the element-containing layer 404 is curled due to stress, which causes a problem in subsequent mounting and handling. In order to prevent this, the third substrate 428 is bonded from the opposite side of the second substrate 415 using the second adhesive 427. That is, at this time, when the first substrate 400 remains, the third substrate 428 is bonded to the first substrate 400 by using the second adhesive 427. In the case where the first substrate 400 is removed and the adhesion improving layer (buffer layer) 401 is exposed on the surface, the second adhesive 427 is used for the adhesion improving layer (buffer layer) 401 to form the third. The substrate 428 is attached. When the first substrate 400 and the adhesion improving layer (buffer layer) 401 are removed and the DLC layer 402 is exposed on the surface, the second substrate 427 is used for the DLC layer 402 and the third substrate is used. 428 is attached (see FIGS. 17B and 21C). In this example, the third substrate 428 is bonded to the adhesion improving layer (buffer layer) 401. The third substrate 428 is used for facilitating strength holding, handling, or mounting after the second substrate 415 is peeled off, and protecting the layer 404 including elements.

第２の接着剤４２７は、通常の状態ではその接着力が強く、光照射や加熱により、その接着力が弱くなる性質を有することが好ましい。具体的には、紫外光を照射するとその接着力が弱くなるＵＶ剥離性のものや、熱を加えるとその接着力が弱くなる熱剥離のものを用いるとよい。また、第２の接着剤４２７は、第１の接着剤４１４とは異なるメカニズム（熱剥離、ＵＶ剥離）や異なる温度、異なる波長、異なる光の照射方向によって接着力が弱くなるものが良く、第３の基板４２８と貼り合わせたままで、第２の基板が剥がせる組み合わせを用いる。この例では第２の接着剤４２７として、熱剥離性の接着剤を用いる。 It is preferable that the second adhesive 427 has a property that the adhesive strength is strong in a normal state and the adhesive strength is weakened by light irradiation or heating. Specifically, a UV releasable material whose adhesive strength is weakened when irradiated with ultraviolet light or a heat-removable material whose adhesive strength is weakened when heat is applied is used. In addition, the second adhesive 427 is preferably one whose adhesive strength is weakened by a mechanism different from the first adhesive 414 (thermal peeling, UV peeling), a different temperature, a different wavelength, and a different light irradiation direction. 3 is used in combination with which the second substrate can be peeled off while being bonded to the third substrate 428. In this example, a heat-peelable adhesive is used as the second adhesive 427.

ここで、レーザー、ダイサー、ワイヤソー、スクライバーなどの切断手段を用いて、第２の基板４１５側から、第２の基板４１５と第１の接着剤４１４とＤＬＣを主成分とする層（密着性改善層（バッファ層）４３１、ＤＬＣ層４３２）絶縁膜４１２と素子を含む層４０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３）とを有する積層体を、素子を含む層４０４に形成されているＴＦＴ回路４０５毎に各々分離されるように分断しても良い。あるいは第３の基板まで分断して、素子を含む層４０４に形成されているＴＦＴ回路４０５毎に各々完全に分離されるようにしても良い。この例では、この時点では分断せず、先に第２の基板を除去する工程を行う。 Here, using a cutting means such as a laser, a dicer, a wire saw, or a scriber, the second substrate 415, the first adhesive 414, and a layer mainly composed of DLC (adhesion improvement) from the second substrate 415 side. Layer (buffer layer) 431, DLC layer 432) Insulating film 412, layer 404 including elements, and layer mainly composed of DLC (adhesion improvement layer (buffer layer) 401, DLC layer 402, adhesion improvement layer (buffer layer) ) 403) may be divided so that each of the TFT circuits 405 formed in the layer 404 including the elements is separated. Alternatively, it may be divided up to the third substrate so that each TFT circuit 405 formed in the layer 404 including the elements is completely separated. In this example, the process of removing the second substrate is performed first without being divided at this point.

続いて、第１の接着剤４１４の密着力を低下させる処理を行う（図１７（Ｃ）、図２２（Ａ）参照）。この場合ではＵＶ光を照射する。上下どちらの面からＵＶ光を照射しても接着剤まで光が届かないような第１〜３の基板の組み合わせの場合は（第１の基板が除去されている場合は第２、第３の基板の組み合わせ）、側面から照射して剥がす。第３の基板４２８のみＵＶ光を通さないのであれば、先に第１の基板４００側からＵＶ光を照射し、接着力を弱めてから第３の基板を貼り合わせる。第１の接着剤４１４が熱剥離性のものであれば、第３の基板が剥がれないような加熱をする。実装後に第３の基板を除去しない時は、第２の接着剤はどのようなものでも良い。 Subsequently, a process for reducing the adhesion of the first adhesive 414 is performed (see FIGS. 17C and 22A). In this case, UV light is irradiated. In the case of a combination of the first to third substrates in which the light does not reach the adhesive even if UV light is irradiated from either the upper or lower surface (if the first substrate is removed, the second and third Peel off by irradiation from the side). If only the third substrate 428 does not transmit UV light, the UV light is first irradiated from the first substrate 400 side to weaken the adhesive force, and then the third substrate is bonded. If the first adhesive 414 is heat-peelable, heating is performed so that the third substrate is not peeled off. When the third substrate is not removed after mounting, any second adhesive may be used.

その結果、第１の接着剤４１４の接着力が弱くなり、ＤＬＣを主成分とする層（密着性改善層（バッファ層）４３１、ＤＬＣ層４３２）と絶縁膜４１２と素子を含む層４０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３）と第２の接着剤４２７と第３の基板４２８を有する積層体（第１の基板４００を含んでも良い）を物理的手段により、第２の基板４１５から分離することが可能な状態になる。ここで第２の基板４１５を剥がす（図１８（Ａ）、図２２（Ｂ）参照）。 As a result, the adhesive strength of the first adhesive 414 is weakened, and a layer containing DLC as a main component (adhesion improving layer (buffer layer) 431, DLC layer 432), insulating film 412, layer 404 including elements, and DLC Layer (adhesion improvement layer (buffer layer) 401, DLC layer 402, adhesion improvement layer (buffer layer) 403), a second adhesive 427, and a third substrate 428 (first layer) 1 substrate 400 may be separated from the second substrate 415 by physical means. Here, the second substrate 415 is peeled off (see FIGS. 18A and 22B).

続いて、切断手段により、ＤＬＣを主成分とする層（密着性改善層（バッファ層）４３１、ＤＬＣ層４３２）と絶縁膜４１２と素子を含む層４０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３）と第２の接着剤４２７と第３の基板４２８を有する積層体（第１の基板４００を含んでも良い）を切断する（図１８（Ｂ）、図２２（Ｃ）参照）。この際第２の基板４１５と接着剤４１６とＤＬＣを主成分とする層（密着性改善層（バッファ層）４３１、ＤＬＣ層４３２）絶縁膜４１２と素子を含む層４０４とＤＬＣを主成分とする層（密着性改善層（バッファ層）４０１、ＤＬＣ層４０２、密着性改善層（バッファ層）４０３）、素子を含む層４０４に形成されているＴＦＴ回路４０５毎に各々分離されるように切断する。図１８（Ｂ）、図２２（Ｃ）では、切断手段としてレーザーを用いて切断する場合を示している。なお、切断手段とは、レーザー、ダイサー、ワイヤソー、スクライバーなどに相当する。 Subsequently, a layer containing DLC as a main component (adhesion improving layer (buffer layer) 431, DLC layer 432), an insulating film 412, a layer 404 containing elements, and a layer containing DLC as a main component (adhesiveness) by cutting means. Improved layer (buffer layer) 401, DLC layer 402, adhesion improving layer (buffer layer) 403), second adhesive 427, and laminated body including the third substrate 428 (may include the first substrate 400) Is cut (see FIGS. 18B and 22C). At this time, the second substrate 415, the adhesive 416, and the layer mainly including DLC (adhesion improving layer (buffer layer) 431, DLC layer 432), the insulating film 412, the layer 404 including elements, and DLC as the main component. The layers (adhesion improving layer (buffer layer) 401, DLC layer 402, adhesion improving layer (buffer layer) 403), and TFT circuit 405 formed in the element-containing layer 404 are cut so as to be separated from each other. . FIG. 18B and FIG. 22C show the case of cutting using a laser as a cutting means. Note that the cutting means corresponds to a laser, a dicer, a wire saw, a scriber, or the like.

そのため、切断工程を経ると、４１９〜４２１のような構造の集積回路装置が複数形成される（図１８（Ｃ）、図２３（Ａ）参照）。 Therefore, a plurality of integrated circuit devices having structures 419 to 421 are formed through the cutting process (see FIGS. 18C and 23A).

この例ではその後第３の基板４２８を除去せず、集積回路装置の両面を第１のフィルム４２３、第２のフィルム４２４を用いて封止する（図１９、図２３（Ｂ）参照）。第１のフィルム４２３、第２のフィルム４２４の表面にはそれぞれ接着層４２６、４２９が形成されている。両面の封止は片方ごと別々に行っても良いし、両面同時に行っても良い。 In this example, the third substrate 428 is not removed thereafter, and both surfaces of the integrated circuit device are sealed with the first film 423 and the second film 424 (see FIGS. 19 and 23B). Adhesive layers 426 and 429 are formed on the surfaces of the first film 423 and the second film 424, respectively. The sealing on both sides may be performed separately for each one or may be performed simultaneously on both sides.

なお、第２の接着剤４２７の接着力を低下させることができるなら、第３の基板４２８を除去してから封止を行っても良い。例えば加熱により接着力が弱まる接着剤を第２の接着剤４２７として使用すれば、加熱処理により第３の基板４２８を除去することができる。両面の封止は片方ごと別々に行っても良いし、両面同時に行っても良いが、集積回路装置のカール等を考えると、第３の基板４２８がついたまま、第３の基板とは逆の面のみを第１のフィルム４２３で封止し、第３の基板を剥がしてから第２のフィルム４２４で封止するのが好ましい。 Note that if the adhesive force of the second adhesive 427 can be reduced, sealing may be performed after the third substrate 428 is removed. For example, when an adhesive whose adhesive strength is weakened by heating is used as the second adhesive 427, the third substrate 428 can be removed by heat treatment. The sealing on both sides may be performed separately for each side or both sides at the same time. However, considering the curl of the integrated circuit device and the like, the third substrate 428 remains attached and is opposite to the third substrate. It is preferable to seal only the first surface with the first film 423 and peel off the third substrate and then seal with the second film 424.

上記工程を経て完成する集積回路装置（この場合はＲＦＩＤなどの半導体装置）の厚さは薄く、軽量であることを特徴とする。また薄いために、集積回路装置（ＲＦＩＤ）を物品に実装してもデザイン性を低下させることがないことを特徴とする。更に、どのような曲面にも集積回路装置（ＲＦＩＤ）を曲面に沿って貼り合わせる事が可能なことを特長とする。例えば、コピー機などを通してもチップやチップ接続部が破壊されることなく、ペンなどに実装してもペンの円形形状を保つことができる。 The integrated circuit device completed through the above steps (in this case, a semiconductor device such as an RFID) is thin and lightweight. Further, since it is thin, the design is not deteriorated even when an integrated circuit device (RFID) is mounted on an article. Further, the present invention is characterized in that an integrated circuit device (RFID) can be bonded to any curved surface along the curved surface. For example, the circular shape of the pen can be maintained even if it is mounted on a pen or the like without breaking the chip or the chip connecting portion through a copying machine or the like.

以上で説明した本実施の形態においては、ストッパー層としてダイアモンドライクカーボンを主成分とする層を形成する例を示した。本実施の形態のようにストッパー層としてＤＬＣ層を用いた場合には、ダイアモンドライクカーボンの耐熱性により、その上に形成する素子の加熱条件に制限を与えることがない。しかし、ストッパー層として用いる材料は、ＤＬＣに限定されるものではない。ストッパー層は、第１の基板４００よりも硬度が高い材料であればどのような材料でもよく、例えばＴｉＣＮ（炭窒化チタン）やＴｉＡｌＮ（窒化チタンアルミニウム）なども硬度が高いため用いることができる。特にＴｉＣＮは硬度が高いだけでなく、摩擦係数が低いため適している。 In the present embodiment described above, an example is shown in which a layer mainly composed of diamond-like carbon is formed as the stopper layer. When a DLC layer is used as a stopper layer as in this embodiment, the heating conditions of the element formed thereon are not limited by the heat resistance of diamond-like carbon. However, the material used for the stopper layer is not limited to DLC. The stopper layer may be any material as long as it has a higher hardness than the first substrate 400. For example, TiCN (titanium carbonitride) or TiAlN (titanium aluminum nitride) can be used because of its high hardness. TiCN is particularly suitable because it not only has high hardness but also has a low coefficient of friction.

また、ストッパー層としては、第１の基板４００よりも硬度が高いことに加え、第１の基板４００よりも摩擦係数が低いものが好ましい。 In addition, the stopper layer preferably has a lower coefficient of friction than the first substrate 400 in addition to having a higher hardness than the first substrate 400.

また、密着性改善層（バッファ層）４０１、４０３は、本実施の形態で挙げた材料に限定されるものではない。密着性改善層（バッファ層）４０１は、基板との密着性がよく、かつストッパー層との密着性が良い材料を用いて形成すればよい。また、密着性改善層（バッファ層）４０３は、ストッパー層との密着性が良く、素子を含む層との密着性が良い材料を用いて形成すればよい。 The adhesion improving layers (buffer layers) 401 and 403 are not limited to the materials described in this embodiment mode. The adhesion improving layer (buffer layer) 401 may be formed using a material that has good adhesion to the substrate and good adhesion to the stopper layer. The adhesion improving layer (buffer layer) 403 may be formed using a material that has good adhesion to the stopper layer and good adhesion to the layer including the element.

また、本実施の形態では基板の薄膜化または除去に、研削または研磨による方法を用いた場合について説明したが、化学反応によるエッチングや、ＤＬＣの密着性の制御による剥離を利用しても良い。また、基板の薄膜化または基板の除去を行う際に、研削または研磨による方法と化学反応によるエッチングの方法を組み合わせたり、研削または研磨による方法とＤＬＣの密着性の制御による剥離を利用する方法とを組み合わせたり、化学反応によるエッチングの方法とＤＬＣの密着性の制御による剥離を利用する方法とを組み合わせて行うことも可能である。よって、本実施の形態は、実施の形態２、３と組み合わせて行うことが可能である。 In this embodiment mode, the case where a grinding or polishing method is used for thinning or removing a substrate has been described. However, etching by chemical reaction or peeling by controlling the adhesion of DLC may be used. In addition, when thinning the substrate or removing the substrate, a method using grinding or polishing and a method using chemical reaction are combined, or a method using grinding or polishing and peeling by controlling adhesion of DLC; It is also possible to combine the etching method by chemical reaction and the method using peeling by controlling the adhesion of DLC. Therefore, this embodiment mode can be implemented in combination with Embodiment Modes 2 and 3.

なお、基板の薄膜化または基板の除去の方法として、研削または研磨による方法と化学反応によるエッチングの方法とを組み合わせる場合には、ストッパー層として、第１の基板よりも硬度が高くかつエッチャントに対する耐性を有する材料を選択する必要がある。 When the method of thinning the substrate or removing the substrate is combined with a grinding or polishing method and an etching method using a chemical reaction, the stopper layer has higher hardness than the first substrate and is resistant to the etchant. It is necessary to select a material having

なお、本実施の形態の作製方法で作製した集積回路装置は、素子を含む層４０４の上下がＤＬＣ層で覆われた状態となっているか、もしくは素子を含む層４０４の上下左右全体がＤＬＣ層で覆われた状態となっているため、耐湿性、耐ガスバリア性に優れた集積回路装置とすることができる。 Note that in the integrated circuit device manufactured by the manufacturing method of this embodiment, the upper and lower sides of the layer 404 including elements are covered with the DLC layer, or the entire upper and lower, left, and right sides of the layer 404 including elements are DLC layers. Therefore, an integrated circuit device having excellent moisture resistance and gas barrier resistance can be obtained.

以上の実施の形態において説明した本発明の半導体装置（ＲＦＩＤ）の用途は広範にわたるものであるが、以下には用途の具体例について説明する。本発明の半導体装置８１０は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２５（Ａ）参照）、包装用容器類（包装紙やボトル等、図２５（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２５（Ｃ）参照）、乗物類（自転車等、図２５（Ｄ）参照）、身の回り品（鞄や眼鏡等、図２５（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等の物品に設けて活用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビと呼んだり、テレビ受像機やテレビジョン受像機とも呼んだりする）、携帯電話等を指す。 The application of the semiconductor device (RFID) of the present invention described in the above embodiment is wide-ranging. Specific examples of the application will be described below. The semiconductor device 810 of the present invention includes, for example, banknotes, coins, securities, bearer bonds, certificates (driver's license, resident card, etc., see FIG. 25A), packaging containers (wrapping paper and bottles, etc.) 25 (B)), recording medium (DVD software, video tape, etc., see FIG. 25 (C)), vehicles (bicycles, etc., see FIG. 25 (D)), personal items (bags, glasses, etc.) (See FIG. 25E), and can be used by being provided in articles such as foods, clothes, daily necessities, and electronic devices. An electronic device refers to a liquid crystal display device, an EL display device, a television device (also simply called a television, or a television receiver or a television receiver), a mobile phone, or the like.

本発明の半導体装置（ＲＦＩＤ）８１０は、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型・薄型・軽量を実現するため、物品に半導体装置を固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。 The semiconductor device (RFID) 810 of the present invention is fixed to an article by being pasted or embedded on the surface. For example, a book is embedded in paper, and a package made of an organic resin is embedded in the organic resin, and is fixed to each article. Since the semiconductor device of the present invention is small, thin, and lightweight, the design of the article itself is not impaired even after the semiconductor device is fixed to the article. In addition, by providing the semiconductor device of the present invention in bills, coins, securities, bearer bonds, certificates, etc., an authentication function can be provided, and if this authentication function is utilized, counterfeiting can be prevented. it can. In addition, by providing the semiconductor device of the present invention in packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., the efficiency of a system such as an inspection system can be improved.

次に、本発明の半導体装置（ＲＦＩＤ）を活用したシステムの例について説明する。まず、表示部８９４を含む携帯端末の側面にリーダライタ８９５を設けて、物品８９７の側面に本発明の半導体装置（ＲＦＩＤ）８９６を設けておく（図２６（Ａ）参照）。また、あらかじめ、本発明の半導体装置（ＲＦＩＤ）８９６に物品８９７の原材料や原産地、流通過程の履歴等の情報を記憶させておく。そして、本発明の半導体装置（ＲＦＩＤ）８９６をリーダライタ８９５にかざすと同時に、本発明の半導体装置（ＲＦＩＤ）８９６が含む情報が表示部８９４に表示されるようにすれば、利便性が優れたシステムを提供することができるまた、別の例として、ベルトコンベアの脇にリーダライタ８９５を設けておく（図２６（Ｂ）参照）。そうすれば、物品８９７の検品を極めて簡単に行うことが可能なシステムを提供することができる。このように、本発明の半導体装置（ＲＦＩＤ）を物品の管理や流通のシステムに活用することで、システムの高機能化を図り、利便性を向上させることができる。 Next, an example of a system using the semiconductor device (RFID) of the present invention will be described. First, the reader / writer 895 is provided on the side surface of the portable terminal including the display portion 894, and the semiconductor device (RFID) 896 of the present invention is provided on the side surface of the article 897 (see FIG. 26A). In addition, information such as the raw material and origin of the article 897 and a history of distribution process is stored in advance in the semiconductor device (RFID) 896 of the present invention. When the semiconductor device (RFID) 896 of the present invention is held over the reader / writer 895 and the information included in the semiconductor device (RFID) 896 of the present invention is displayed on the display portion 894, the convenience is excellent. As another example in which the system can be provided, a reader / writer 895 is provided on the side of the belt conveyor (see FIG. 26B). Then, it is possible to provide a system that can inspect the article 897 very easily. In this manner, by utilizing the semiconductor device (RFID) of the present invention for an article management and distribution system, the system can be improved in functionality and convenience can be improved.

実施の形態１について説明する図The figure explaining Embodiment 1 実施の形態１について説明する図The figure explaining Embodiment 1 実施の形態１について説明する図The figure explaining Embodiment 1 実施の形態１について説明する図The figure explaining Embodiment 1 実施の形態１について説明する図The figure explaining Embodiment 1 実施の形態１について説明する図The figure explaining Embodiment 1 実施の形態２について説明する図The figure explaining Embodiment 2 実施の形態２について説明する図The figure explaining Embodiment 2 実施の形態２について説明する図The figure explaining Embodiment 2 実施の形態２について説明する図The figure explaining Embodiment 2 実施の形態３について説明する図The figure explaining Embodiment 3 実施の形態３について説明する図The figure explaining Embodiment 3 実施の形態３について説明する図The figure explaining Embodiment 3 実施の形態３について説明する図The figure explaining Embodiment 3 実施の形態４について説明する図The figure explaining Embodiment 4 実施の形態４について説明する図The figure explaining Embodiment 4 実施の形態４について説明する図The figure explaining Embodiment 4 実施の形態４について説明する図The figure explaining Embodiment 4 実施の形態４について説明する図The figure explaining Embodiment 4 実施の形態４について説明する図The figure explaining Embodiment 4 実施の形態４について説明する図The figure explaining Embodiment 4 実施の形態４について説明する図The figure explaining Embodiment 4 実施の形態４について説明する図The figure explaining Embodiment 4 実施の形態１について説明する図The figure explaining Embodiment 1 実施例１について説明する図The figure explaining Example 1 実施例１について説明する図The figure explaining Example 1

符号の説明Explanation of symbols

１００ 第１の基板
１０１ 密着性改善層（バッファ層）
１０２ ＤＬＣ層
１０３ 密着性改善層（バッファ層）
１０４ 素子を含む層
１０５ ＴＦＴ回路
１０６ Ｎチャネル型トランジスタ
１０７ Ｐチャネル型トランジスタ
１０８ 半導体膜
１０９ ゲート絶縁膜
１１０ ゲート電極
１１１ 層間絶縁膜
１１２ 絶縁膜
１１３ 電極
１１４ 第１の接着剤
１１５ 第２の基板
１１６ 研削手段または研磨手段
１１７ 第３の基板
１１８ 集積回路装置
１１９ 集積回路装置
１２０ 集積回路装置
１２２ 基板
１２３ パターン
１２４ ペースト
１２５ 導電性粒子
１２７ 第１のフィルム
１２８ 第２のフィルム
１２９ 接着層
１３０ 第１のフィルム
１３１ 接着層
１３２ 接着層
１３５ ソース電極またはドレイン電極
１４８ 第２の接着剤
２００ 第１の基板
２０１ 密着性改善層（バッファ層）
２０２ ＤＬＣ層
２０３ 密着性改善層（バッファ層）
２０４ 素子を含む層
２０５ ＴＦＴ回路
２０６ Ｎチャネル型トランジスタ
２０７ Ｐチャネル型トランジスタ
２０８ 半導体膜
２０９ ゲート絶縁膜
２１０ ゲート電極
２１１ 層間絶縁膜
２１２ 絶縁膜
２１３ 電極
２１４ 第１の接着剤
２１５ 第２の基板
２１６ 耐エッチャント層
２１７ 第３の基板
２１８ 集積回路装置
２１９ 集積回路装置
２２０ 集積回路装置
２２２ 第２の接着剤
２３５ ソース電極またはドレイン電極
３００ 第１の基板
３０１ 密着性改善層（バッファ層）
３０２ ＤＬＣ層
３０３ 密着性改善層（バッファ層）
３０４ 素子を含む層
３０５ ＴＦＴ回路
３０６ Ｎチャネル型トランジスタ
３０７ Ｐチャネル型トランジスタ
３０８ 半導体膜
３０９ ゲート絶縁膜
３１０ ゲート電極
３１１ 層間絶縁膜
３１２ 絶縁膜
３１３ アンテナ
３１４ 強度保持層
３１５ 第２の基板
３１６ 第３の基板
３１７ 集積回路装置
３１８ 集積回路装置
３１９ 集積回路装置
３２０ 第１の接着剤
３２１ 第２の接着剤
３３５ ソース電極またはドレイン電極
４００ 第１の基板
４０１ 密着性改善層（バッファ層）
４０２ ＤＬＣ層
４０３ 密着性改善層（バッファ層）
４０４ 素子を含む層
４０５ ＴＦＴ回路
４０６ Ｎチャネル型トランジスタ
４０７ Ｐチャネル型トランジスタ
４０８ 半導体膜
４０９ ゲート絶縁膜
４１０ ゲート電極
４１１ 層間絶縁膜
４１２ 絶縁膜
４１３ アンテナ
４１４ 第１の接着剤
４１５ 第２の基板
４１７ 研削手段または研磨手段
４１９ 集積回路装置
４２０ 集積回路装置
４２１ 集積回路装置
４２３ 第１のフィルム
４２４ 第２のフィルム
４２６ 接着層
４２７ 第２の接着剤
４２８ 第３の基板
４２９ 接着層
４３１ 密着性改善層（バッファ層）
４３２ ＤＬＣ層
４３５ ソース電極またはドレイン電極 100 First substrate 101 Adhesion improving layer (buffer layer)
102 DLC layer 103 Adhesion improving layer (buffer layer)
104 Layer including element 105 TFT circuit 106 N-channel transistor 107 P-channel transistor 108 Semiconductor film 109 Gate insulating film 110 Gate electrode 111 Interlayer insulating film 112 Insulating film 113 Electrode 114 First adhesive 115 Second substrate 116 Grinding Means or polishing means 117 Third substrate 118 Integrated circuit device 119 Integrated circuit device 120 Integrated circuit device 122 Substrate 123 Pattern 124 Paste 125 Conductive particle 127 First film 128 Second film 129 Adhesive layer 130 First film 131 Adhesive layer 132 Adhesive layer 135 Source or drain electrode 148 Second adhesive 200 First substrate 201 Adhesion improving layer (buffer layer)
202 DLC layer 203 Adhesion improving layer (buffer layer)
204 Layer including element 205 TFT circuit 206 N-channel transistor 207 P-channel transistor 208 Semiconductor film 209 Gate insulating film 210 Gate electrode 211 Interlayer insulating film 212 Insulating film 213 Electrode 214 First adhesive 215 Second substrate 216 Etchant layer 217 Third substrate 218 Integrated circuit device 219 Integrated circuit device 220 Integrated circuit device 222 Second adhesive 235 Source or drain electrode 300 First substrate 301 Adhesion improving layer (buffer layer)
302 DLC layer 303 Adhesion improving layer (buffer layer)
304 includes element 305 TFT circuit 306 N-channel transistor 307 P-channel transistor 308 Semiconductor film 309 Gate insulating film 310 Gate electrode 311 Interlayer insulating film 312 Insulating film 313 Antenna 314 Strength retention layer 315 Second substrate 316 Third Substrate 317 Integrated circuit device 318 Integrated circuit device 319 Integrated circuit device 320 First adhesive 321 Second adhesive 335 Source or drain electrode 400 First substrate 401 Adhesion improving layer (buffer layer)
402 DLC layer 403 Adhesion improving layer (buffer layer)
404 Layer including element 405 TFT circuit 406 N-channel transistor 407 P-channel transistor 408 Semiconductor film 409 Gate insulating film 410 Gate electrode 411 Interlayer insulating film 412 Insulating film 413 Antenna 414 First adhesive 415 Second substrate 417 Grinding Means or polishing means 419 Integrated circuit device 420 Integrated circuit device 421 Integrated circuit device 423 First film 424 Second film 426 Adhesive layer 427 Second adhesive 428 Third substrate 429 Adhesive layer 431 Adhesion improving layer (buffer) layer)
432 DLC layer 435 Source electrode or drain electrode

Claims (1)

第１の基板の一方の面の上方に、第３の層を介して第１の層を形成し、
前記第１の層の上方に、第４の層を介して素子を形成し、
前記素子の上方に第２の基板を形成し、
前記第１の基板をエッチングする際に用いるエッチャントに対して耐性を有する第２の層を前記第１の基板の側部、及び前記第２の基板の側部及び上部を覆うように形成し、
前記第１の基板の他方の面から前記第１の基板の化学反応によるエッチングを行うことで、前記第１の基板を薄膜化する又は前記第１の基板を除去し、
前記第３の層は、前記第１の基板と前記第１の層との密着性を向上させる機能を有し、
前記第４の層は、前記第１の層と前記素子との密着性を向上させる機能を有し、
前記第１の層は、アモルファスカーボンを主成分とし、
前記第３の層は、アモルファスカーボンを主成分とし、Ｓｉを１％以上２０％以下含み、
前記第４の層は、アモルファスカーボンを主成分とし、Ｓｉを１％以上２０％以下含み、
前記第１の層は、前記エッチャントに対して耐性を有することを特徴とする集積回路装置の作製方法。 Forming a first layer above a first surface of the first substrate via a third layer;
Forming an element above the first layer via a fourth layer;
Forming a second substrate above the element;
Forming a second layer having resistance to an etchant used for etching the first substrate so as to cover the side portion of the first substrate and the side portion and the upper portion of the second substrate;
Etching by chemical reaction of the first substrate from the other surface of the first substrate to thin the first substrate or remove the first substrate,
The third layer has a function of improving adhesion between the first substrate and the first layer;
The fourth layer has a function of improving adhesion between the first layer and the element,
The first layer is mainly composed of amorphous carbon,
The third layer is mainly composed of amorphous carbon and contains Si in an amount of 1% to 20%,
The fourth layer contains amorphous carbon as a main component, and contains 1% or more and 20% or less of Si,
The method for manufacturing an integrated circuit device, wherein the first layer has resistance to the etchant.
JP2006153016A 2005-06-03 2006-06-01 Method for manufacturing integrated circuit device Expired - Fee Related JP5352045B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006153016A JP5352045B2 (en) 2005-06-03 2006-06-01 Method for manufacturing integrated circuit device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005164605 2005-06-03
JP2005164605 2005-06-03
JP2006153016A JP5352045B2 (en) 2005-06-03 2006-06-01 Method for manufacturing integrated circuit device

Publications (3)

Publication Number Publication Date
JP2007013131A JP2007013131A (en) 2007-01-18
JP2007013131A5 JP2007013131A5 (en) 2009-07-09
JP5352045B2 true JP5352045B2 (en) 2013-11-27

Family

ID=37751159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006153016A Expired - Fee Related JP5352045B2 (en) 2005-06-03 2006-06-01 Method for manufacturing integrated circuit device

Country Status (1)

Country Link
JP (1) JP5352045B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2415364T3 (en) * 2007-09-14 2013-07-25 Toppan Printing Co., Ltd. Antenna, transponder and book sheet
US8685837B2 (en) 2010-02-04 2014-04-01 Sharp Kabushiki Kaisha Transfer method, method for manufacturing semiconductor device, and semiconductor device
TWI506770B (en) * 2010-07-02 2015-11-01 Himax Imagimg Inc Image sensor and fabricating method thereof
WO2012046428A1 (en) * 2010-10-08 2012-04-12 シャープ株式会社 Method for producing semiconductor device
JP6517678B2 (en) * 2015-12-11 2019-05-22 株式会社Ｓｃｒｅｅｎホールディングス Method of manufacturing electronic device
JP6561966B2 (en) * 2016-11-01 2019-08-21 トヨタ自動車株式会社 Manufacturing method of semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04349621A (en) * 1991-05-27 1992-12-04 Canon Inc Manufacture of semiconductor substrate
JP4531923B2 (en) * 2000-04-25 2010-08-25 株式会社半導体エネルギー研究所 Semiconductor device
JP5121103B2 (en) * 2000-09-14 2013-01-16 株式会社半導体エネルギー研究所 Semiconductor device, method for manufacturing semiconductor device, and electric appliance
TW574753B (en) * 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
JP3979074B2 (en) * 2001-12-11 2007-09-19 株式会社豊田自動織機 Organic electroluminescence device and method for manufacturing the same
US20040140469A1 (en) * 2003-01-17 2004-07-22 Tsung-Neng Liao Panel of a flat display and method of fabricating the panel
JP2005045053A (en) * 2003-07-23 2005-02-17 Elpida Memory Inc Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2007013131A (en) 2007-01-18

Similar Documents

Publication Publication Date Title
KR101272097B1 (en) Integrated circuit device and manufacturing method thereof
US7728383B2 (en) Semiconductor device having a first base, a thin film transistor, and a second base
KR101219748B1 (en) Method for manufacturing integrated circuit
US9941115B2 (en) Method for manufacturing semiconductor device
JP5634487B2 (en) Method for manufacturing semiconductor device
JP5376706B2 (en) Method for manufacturing semiconductor device
KR101127888B1 (en) Method for manufacturing thin film integrated circuit, and element substrate
CN100565836C (en) The manufacture method of semiconductor device
JP4836465B2 (en) Method for manufacturing thin film integrated circuit and element substrate for thin film integrated circuit
JP2008217776A (en) Semiconductor device
KR20110118747A (en) A method for manufacturing a device comprising a transistor
WO2006033451A1 (en) Semiconductor device and method for manufacturing the same
JP5089033B2 (en) Method for manufacturing semiconductor device
JP5352045B2 (en) Method for manufacturing integrated circuit device
JP4942950B2 (en) Method for manufacturing semiconductor device
JP2008294427A (en) Semiconductor apparatus, and method of driving the same
US7465596B2 (en) Manufacturing method of semiconductor device
JP2005311333A (en) Method of forminig thin film integrated circuit
JP5041681B2 (en) Method for manufacturing semiconductor device
JP2009016811A (en) Semiconductor device and its manufacturing method
JP5089037B2 (en) Method for manufacturing semiconductor device
JP5094099B2 (en) Method for manufacturing semiconductor device
JP4908936B2 (en) Method for manufacturing semiconductor device
JP5201805B2 (en) Method for manufacturing semiconductor device
JP2007043101A (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130826

R150 Certificate of patent or registration of utility model

Ref document number: 5352045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees