JP5351866B2 - 遊技機 - Google Patents

Description

本発明は、遊技機に関し、特に、ハード乱数生成回路の異常の有無を判定し、ハード乱数生成回路が異常である場合に乱数異常対処処理を実行する遊技機に関するものである。

近年主流のパチンコ遊技機においては、遊技球が始動口に入賞したことを契機に大当り抽選が行われ、大当りに当選した場合、大入賞口が複数ラウンドに亙って開閉して遊技者に有利な利益状態を付与する大当り遊技が発生する。この種のパチンコ遊技機では、一般に、抽選用ハード乱数を微小時間毎に順次生成するハード乱数生成回路が設けられ、始動口への遊技球入賞時にハード乱数生成回路から抽選用ハード乱数が取得され、その抽選用ハード乱数が大当り特定値か否かで大当り抽選の当選の有無が判定される。

従来のスロットマシンにおいても、一般に、メダルベット後のスタートレバー操作時にハード乱数生成回路から抽選用ハード乱数が取得され、その抽選用ハード乱数が大当り特定値か否かで大当り抽選の当選の有無が判定される。スロットマシンの場合、大当り抽選で当選した場合には、複数ゲームに亙って特定の図柄役が揃い易くなるボーナスゲームが発生する。尚、ハード乱数生成回路で生成可能な抽選用ハード乱数の全数に対する大当り特定値の数の割合で大当り当選確率が決められている。

ところで、ハード乱数生成回路が故障によってハード乱数を正常に生成できない場合、大当り当選確率が不当に変化し、大当り判定が正常に行われなくなり、遊技者又は遊技ホール側に不利益が発生する。そこで、ハード乱数生成回路の異常を検出する技術が提案されている。

特許文献１のパチンコ機においては、メイン処理において、電源投入直後に乱数生成回路異常チェック処理が実行され、乱数生成回路が異常である場合、異常報知処理が実行された後、他の遊技処理が実行されないようにループ処理が繰返し実行される。乱数生成回路異常チェック処理では、定常的な遊技制御動作処理の前に、複数個の乱数を取得し、判定された複数個の乱数の当選回数を集計し、その当選回数から算出した当選率が大当り判定の確率が設定された確率に近い値か否かで乱数生成回路の異常の有無を検出する。

特許文献２のパチンコ機においては、乱数監視処理が入賞チェック処理後に実行される。この乱数監視処理では、始動口への遊技球入賞によって取得された今回取得のハード乱数と前回取得のハード乱数とが比較され、これら両ハード乱数について、ハード乱数を構成する１６ビットの全ビット、上位ビット、下位ビットが夫々一致するか否か判定され、各一致回数が設定回数になった場合、異常報知ランプが点灯される。

特許文献３のスロットマシンにおいては、乱数更新確認処理が１遊技中のメイン処理の先頭（又はスタートレバーＯＮ後のリール回転待機中）において実行される。この乱数更新確認処理では、微小時間（例えば、１．８μｓ）の間に、ハード乱数生成回路から複数（例えば、１００個）のハード乱数が取得され、これらのハード乱数からハード乱数生成回路が正常か異常か判定される。具体的には、取得された複数のハード乱数について、ハード乱数を構成する１６ビットの各ビットに０，１の両方が確認されたか否か判定され、０，１の両方が確認されなかったビットがある場合、エラー処理が実行される。

特開２００９−１５３８９７号公報 特開２００５−１６８５６２号公報 特開２００８−２４５９５６号公報

特許文献１のハード乱数の異常検出技術では、電源投入直後だけ乱数生成回路異常チェック処理が実行されるので、遊技動作開始後に、乱数生成回路が１周期分の複数のハード乱数の少なくとも１つを生成できない故障を起こしている場合、乱数取得条件の成立時に実行される大当り抽選が正常に行われなくなり、遊技者又は遊技ホール側に不利益が発生する。また、この異常チェック処理は、複数ステップ（抽選処理、当否判定処理、集計処理、異常判定処理）の処理を実行するように構成されており、その処理内容が複雑である。

特許文献２，３のハード乱数の異常検出技術では、ハード乱数の異常検出をビット単位で特有に処理して実行するので、その処理内容が複雑である。
また、特許文献２のハード乱数の異常検出技術では、乱数取得条件が複数回成立しないと、つまり遊技球が始動口に複数個入賞しないと、複数のハード乱数を取得することができないため、乱数異常判定を行うことができない。そして、取得した複数のハード乱数について、ハード乱数の全ビットが一致した乱数一致回数が設定回数（同じ値のハード乱数が設定個）になった場合に、乱数異常と判定することになるが、このハード乱数の取得・異常判定処理では、乱数異常ではないのに、乱数一致回数が設定回数になって、乱数異常と誤判定する可能性が確率は低いが残ってしまう。つまり、乱数異常判定の信頼性を高めるのに限界がある。

ここで、ハード乱数生成回路が正常である場合、１周期分のハード乱数の正規の更新時間内で、同じ値のハード乱数を２度以上取得（即ち、発生）することは起こり得ないが、ハード乱数生成回路が異常である場合には起こり得る。しかし、その乱数異常を検出することは困難である。

特許文献３のハード乱数の異常検出技術では、非常に短い時間に複数のハード乱数を連続的に取得して乱数異常判定を行うが、その複数のハード乱数について、１６ビットの各ビットに０，１の両方が確認されなかった場合に乱数異常と判定するため、１周期分のハード乱数の正規の更新時間内で、同じ値のハード乱数を２度以上取得するという明らかな乱数異常を検出することは困難である。特許文献１，２のハード乱数異常検出技術でも同様の課題がある。

本発明の目的は、遊技機において、乱数取得条件が成立する毎にハード乱数生成回路の異常の有無を簡単に且つ容易に判定できること、等である。

本願発明は以下の構成を有するものである。尚、参照符号は、本願発明の理解促進の為に図面に図示した構成要素との対応関係の一例を示したものであり、本願発明の技術的範囲を限定するものではない。
請求項１の遊技機は、ハード乱数を第１微小時間(T1)毎に順次更新しつつ周期的に生成するハード乱数生成回路(41)を有するメイン制御装置(21A)を備えた遊技機(1)において、前記ハード乱数生成回路(41)は、１周期分の複数のハード乱数を生成するのに要する時間を含む設定期間内で、その１周期分の複数のハード乱数全てを生成したか否か検出する乱数異常検出部(41a)を有し、前記メイン制御装置(21A)は、乱数取得条件の成立時に前記ハード乱数生成回路(41)から複数個(N)のハード乱数を第２微小時間(T2)間隔で連続的に取得する乱数取得手段(21a)と、前記ハード乱数生成回路(41)の乱数異常検出部(41a)による検出結果を判定する第１判定手段と、前記乱数取得手段(21a)が取得した前記複数個(N)のハード乱数のうち少なくとも２個のハード乱数の値が一致するか否か判定する第２判定手段とを有する乱数異常判定手段(21f)と、前記第１判定手段が前記乱数異常検出部(41a)による検出結果が乱数異常であると判定した場合又は前記第２判定手段が前記複数個のハード乱数のうち少なくとも２個のハード乱数の値が一致すると判定した場合、乱数異常対処処理を実行する乱数異常対処手段(21g)とを備え、前記乱数取得手段(21a)が前記複数個(N)のハード乱数を前記第２微小時間(T2)間隔で連続的に取得する時間(T4)が、前記ハード乱数生成回路(41)における１周期分のハード乱数の更新時間(T3)よりも短くなるように構成され、前記乱数取得手段(21a)が前記乱数取得条件の成立毎に連続的に取得した複数個(N)のハード乱数のうちの１個のハード乱数を抽選用のハード乱数として兼用することを特徴としている。

請求項２の遊技機は、請求項１の発明において、前記抽選用のハード乱数は、前記複数個(N)のハード乱数のうち最初に取得されたハード乱数であることを特徴としている。

本願発明の遊技機によれば、ハード乱数生成回路の異常の有無を簡単に且つ容易に判定することができる。

パチンコ遊技機の正面図である。 パチンコ遊技機の遊技盤の正面図である。 パチンコ遊技機の制御系のブロック図である。 メイン制御装置の機能ブロック図である。 ハード乱数生成回路の構成を示したブロック図である。 大当り乱数判定テーブルである。 メイン制御装置が実行するメイン処理のフローチャートである。 電源遮断監視処理のフローチャートである。 タイマ割込処理のフローチャートである。 始動口ＳＷ処理のフローチャートである。 各乱数更新時間と１周期分の乱数更新時間と各乱数取得間の時間を示す図表である。 ハード乱数の生成及びハード乱数を連続的に取得するタイミングを示すタイムチャートである。 乱数異常検出処理のフローチャートである。 乱数異常判定・対処処理のフローチャートである。 実施例２のメイン制御装置の機能ブロック図である。 実施例２のメイン制御装置が実行するフローチャートである。 実施例２の乱数異常判定・対処処理のフローチャートである。

以下、本発明を実施するための形態について実施例に基づいて説明する。

図１、図２に示すように、パチンコ遊技機１には、遊技ホールに取付けられる外枠に開閉枠２が開閉自在に装着され、開閉枠２に開閉扉３が開閉自在に装着されている。開閉枠２に遊技盤４が装着され、その遊技盤４の前面側に遊技領域４ａが形成されている。開閉扉３に窓３ａが形成され、その窓３ａに透明板３ｂが装着され、その透明板３ｂにより遊技領域４ａの前側が覆われている。

開閉扉３には、窓３ａの下側に遊技球を貯留する貯留皿５が設けられ、その貯留皿５に演出ボタン６が装着され、貯留皿５の右下側に発射ハンドル７が装着されている。発射ハンドル７が回動操作されると、貯留皿５から発射位置に導入された遊技球が発射され、貯留皿５に複数の遊技球が存在する場合には、複数の遊技球が約０．６秒間隔で連続発射される。発射された遊技球はガイドレール８で案内され遊技領域４ａの上部に投入される。

図２、図３に示すように、遊技盤４には、多数の障害釘（図示略）、第１始動口１０、第２始動口装置１１、ゲート１２、大入賞口装置１３、複数の一般入賞口１４、センタ役物１５、画像表示器１６、可動役物装置１７、遊技表示盤１９が図２に示す配置で装着され、遊技盤４の裏面側に遊技制御装置２０が装着されている。

第１始動口１０には入賞した遊技球を検出する第１始動口ＳＷ１０ａが付設され、ゲート１２には通過した遊技球を検出するゲートＳＷ１２ａが付設され、各一般入賞口１４には入賞した遊技球を検出する一般入賞口ＳＷ１４ａが付設されている。尚、「ＳＷ」はスイッチを意味する。

第２始動口装置１１は、第２始動口１１ａ、第２始動口１１ａを開閉する開閉部材１１ｂ、第２始動口１１ａに入賞した遊技球を検出する第２始動口ＳＷ１１ｃ、開閉部材１１ｂを開閉駆動する第２始動口ＳＯＬ１１ｄ（電チューＳＯＬ）を有する。尚、「ＳＯＬ」はソレノイドアクチュエータを意味する。開閉部材１１ｂは、閉位置で第２始動口１１ａへの遊技球の入賞を不可能にし、開位置で第２始動口１１ａへの遊技球の入賞を可能にする。

大入賞口装置１３は、大入賞口１３ａ、大入賞口１３ａを開閉する開閉部材１３ｂ、大入賞口１３ａに入賞した遊技球を検出する大入賞口ＳＷ１３ｃ、開閉部材１３ｂを開閉駆動する大入賞口ＳＯＬ１３ｄを有する。開閉部材１３ｂは、閉位置で大入賞口１３ａへの遊技球の入賞を不可能にし、開位置で大入賞口１３ａへの遊技球の入賞を可能にする。

センタ役物１５は、遊技盤４の前面よりも前方へ張り出すように、遊技盤４の上部から中央部分に亙って遊技領域４ａの半分以上を占めるサイズで設けられ、このセンタ役物１５に画像表示器１６と可動役物装置１７が装着されている。

遊技表示盤１９は、第１特別図柄表示器１９ａ、第２特別図柄表示器１９ｂ、普通図柄表示器１９ｃ、第１特別図柄保留ランプ１９ｄ、第２特別図柄保留ランプ１９ｅ、普通図柄保留ランプ１９ｆを備えている。

第１特別図柄表示器１９ａには、第１始動口１０への遊技球の入賞に基づいて第１特別図柄が図柄変動後に停止表示される。第２特別図柄表示器１９ｂには、第２始動口１１ａへの遊技球の入賞に基づいて第２特別図柄が図柄変動後に停止表示される。第１又は第２特別図柄表示器１９ａ又は１９ｂに大当り図柄が停止表示された場合、大当り遊技状態が発生して、大入賞口装置１３が、開閉部材１３ｂを開閉動作させて、通常は閉塞の大入賞口１３ａを複数ラウンドに亙って開閉させる。

普通図柄表示器１９ｃには、ゲート１２への遊技球の入賞（通過）に基づいて普通図柄が図柄変動後に停止表示される。普通図柄表示器１９ｃに当り図柄が停止表示された場合、補助遊技が発生して、第２始動口装置１１が、開閉部材１１ｂを開閉動作させ、通常は閉塞の第２始動口１１ａを１又は複数回開閉させる。

第１特別図柄保留ランプ１９ｄには、第１始動口１０に入賞した遊技球であって第１特別図柄表示器１９ａでの図柄変動に未だ供してない第１保留数が最大で４個表示される。第２特別図柄保留ランプ１９ｅには、第２始動口１１ａに入賞した遊技球であって第２特別図柄表示器１９ｂでの図柄変動に未だ供してない第２保留数が最大で４個表示される。普通図柄保留ランプ１９ｆには、ゲート１２に入賞した遊技球であって普通図柄表示器１９ｃでの図柄変動に未だ供してない普図保留数が最大で４個表示される。

発射ハンドル７を回動操作することで、遊技領域４ａの上部に発射投入された遊技球は、複数の障害釘に当たって方向を変えながら落下して、入賞口１０，１１ａ，１３ａ，１４の何れかに入賞した場合、そこから遊技領域４ａ外へ排出され、入賞口１０，１１ａ，１３ａ，１４の何れにも入賞しなかった場合には、最終的に、遊技領域４ａの下端部に形成されたアウト口９から遊技領域４ａ外へ排出される。

図３に示すように、遊技制御装置２０は、主要な遊技制御を司るメイン制御装置２１と、メイン制御装置２１から種々の指令を受けて払出制御と演出制御とを司るサブ制御装置２５とを備えている。メイン制御装置２１は、遊技制御基板２２に遊技制御プログラムに基づき遊技内容の進行に伴う基本処理を実行するＣＰＵと、遊技制御プログラムを記憶するＲＯＭと、ＣＰＵの演算処理時におけるデータのワークエリアとして機能するＲＡＭとを有するコンピュータと、ハード乱数生成回路４１とを備えて構成されている。遊技制御基板２２は盤用外部情報端子基板２３に接続されている。

メイン制御装置２１のＣＰＵには、ウォッチドッグタイマが付属されている。ウォッチドッグタイマは、メイン制御装置２１のコンピュータが遊技制御プログラムに従って正常に動作しているか否かを監視する機能を有する。遊技制御プログラムに異常が発生して、プログラムの実行が中断又は停止した場合や、プログラムの実行を中断した後他の処理が実行されないようにループ処理のみが繰返し実行される場合、その停止状態やループ処理による待機状態の間に、ウォッチドッグタイマのタイマカウント部がカウントアップすると、メイン制御装置２１のコンピュータが強制的に初期化される。

サブ制御装置２５は、払出制御基板２６、演出制御基板２７、画像制御基板２８、ランプ制御基板２９に夫々ＣＰＵとＲＯＭとＲＡＭを有するコンピュータを備えて構成されている。演出制御基板２７のコンピュータは更に、実時間を計時出力する計時手段としてのリアルタイムクロック（ＲＴＣ）を有する。払出制御基板２６は枠用外部情報端子基板２４に接続されている。

遊技制御基板２２のコンピュータは、第１，第２始動口ＳＷ１０ａ，１１ｃ、ゲートＳＷ１２ａ、大入賞口ＳＷ１３ｃ、一般入賞口ＳＷ１４ａからの球検出信号と、払出制御基板２６からの制御情報を受けて、第２始動口ＳＯＬ１１ｄ、大入賞口ＳＯＬ１３ｄ、図柄表示器１９ａ〜１９ｃ、図柄保留ランプ１９ｄ〜１９ｆを制御し、払出制御基板２６と演出制御基板２７と盤用外部情報端子基板２３に制御情報（遊技情報）を出力する。

払出制御基板２６のコンピュータは、遊技制御基板２２からの制御情報と、払出球検出ＳＷ３１、球有り検出ＳＷ３２、満タン検出ＳＷ３３からの球検出信号を受けて、払出モータ３０を制御し、入賞口１０，１１ａ，１３ａ，１４への遊技球の入賞１個について、入賞口１０，１１ａ，１３ａ，１４毎に設定された数の遊技球を貯留皿５に払出し、遊技制御基板２２と枠用外部情報端子基板２４に制御情報（払出情報）を出力する。

演出制御基板２７のコンピュータは、遊技制御基板２２からの制御情報と、演出ボタン６からのボタン操作信号を受けて、画像制御基板２８に制御情報を出力し、更に、画像制御基板２８からの制御情報を受けて、ランプ制御基板２９に制御情報を出力する。

画像制御基板２８のコンピュータは、演出制御基板２７からの制御情報を受けて、画像表示器１６とスピーカ３４とを制御し、演出制御基板２７に制御情報を出力する。ランプ制御基板２９のコンピュータは、演出制御基板２７からの制御情報を受けて、主に画像制御基板２８のコンピュータによる制御に同期させて、枠ランプ３５と盤ランプ３６と可動役物装置１７とを制御する。

図４に示すように、メイン制御装置２１は、そのコンピュータにより構成された、乱数取得部２１ａ、乱数判定部２１ｂ、乱数異常判定部２１ｃ、乱数異常対処部２１ｄ、乱数異常情報出力部２１ｅを有すると共に、そのコンピュータとは別に、ハード乱数を微小時間Ｔ１（第１微小時間、例えば、Ｔ１＝０．０６７μｓ）毎に順次更新しつつ周期的に生成するハード乱数生成回路４１を備えている。

図５に示すように、ハード乱数生成回路４１は、水晶振動子を用いた発振器４２と、発振器４２から数ＭＨｚのクロックパルスに基づいてカウントアップされる乱数カウンタ４３と、メイン制御装置２１のＣＰＵからの要求信号をクロックパルスに同期してラッチするＤ型フリップフロップ４４と、Ｄ型フリップフロップ４４の出力値の変化に応答して乱数カウンタ４３の出力値を読み込むバッファＩＣ回路４５とを備え、メイン制御装置２１のコンピュータの動作クロックとは無関係にハード乱数を更新するように構成されている。

乱数カウンタ４３は、１６ビット構成の１〜６５５３６のカウンタ値（乱数値）をカウント可能なカウンタＩＣであり、発振器４２からのクロックパルスの立ち上がりエッジでカウントアップ動作を開始する。

Ｄ型フリップフロップ４４は、ＮＯＴ回路４６を介して発振器４２からクロックパルスを受けると共に、発振器４２からのクロックパルスの立ち下がりエッジでＣＰＵからの要求信号を読み込んで出力している。尚、ＣＰＵからの要求信号は、通常はＬレベルであるが、ＣＰＵの処理において乱数取得条件の成立時のタイミングでＨレベルとなる。

Ｄ型フリップフロップ４４は、発振器４２からのクロックパルスの立ち下がり毎に要求信号を読み込むが、通常は要求信号がＬレベルであるため、Ｄ型フリップフロップ４４の出力値もＬレベルのままである。一方、要求信号がＨレベルに変化すると、クロックパルスの立ち下がりエッジで、Ｄ型フリップフロップ４４の出力がＬレベルからＨレベルに推移する。すると、これに合わせて、バッファＩＣ回路４５は、乱数カウンタ４３の値をハード乱数の値として乱数取得部２１ａに出力する。

乱数取得部２１ａは、乱数取得条件の成立時にハード乱数生成回路４１から複数個Ｎ（例えば、Ｎ＝３）のハード乱数を微小時間Ｔ２（第２微小時間：例えば、Ｔ２＝１５．６μｓ）間隔で連続的に取得する。複数個Ｎのハード乱数は、異常検出用のハード乱数として取得される。この複数個Ｎの異常検出用のハード乱数の内の１個のハード乱数は、抽選用のハード乱数として兼用される。第１又は第２始動口１０又は１１ａへの遊技球の入賞毎に、第１又は第２保留球数が４未満の場合に、乱数取得条件が成立する。

乱数判定部２１ｂは、乱数取得部２１ａで取得された抽選用のハード乱数の当りの当否を判定する。この場合、乱数取得部２１aで取得された抽選用のハード乱数が予め設定された大当り特定値か否か判定する。図６に示すように、例えば、通常／時短遊技状態では、大当り特定値が２０５個設定され、ハード乱数生成回路４１で生成可能なハード乱数の全数（６５５３５個）に対して大当り特定値の数の割合が約１／３２０になる。つまり、約１／３２０の確率で大当り判定となる。

また、確変／潜確遊技状態では、大当り特定値が２０５０個設定され、ハード乱数生成回路４１で生成可能なハード乱数の全数に対して大当り特定値の数の割合が約１０／３２０になる。つまり、約１０／３２０の確率で大当り判定となる。尚、全遊技状態において、ハード乱数生成回路４１で生成可能なハード乱数の全数に対して約３／３２０の割合で小当り特定値が設定されており、つまり、約３／３２０の確率で小当り判定となる。小当りとなった場合、大入賞口１３ａが複数回に微小時間で開閉する小当り遊技が発生する。

ここで、大当り判定となった場合、大当り図柄として、確変図柄、突確図柄、潜確図柄、時短図柄の中の何れか１つが抽選により決定され、その大当り図柄が特別図柄表示器１９ａ又は１９ｂに停止表示されることになる。そして、大当り遊技後、確変図柄と突確図柄の場合には確変遊技状態へ移行し、時短図柄の場合には時短遊技状態へ移行し、潜確図柄の場合には潜確遊技状態へ移行する。時短遊技状態において、特別図柄の図柄変動が１００回（又は数１０回）行われた後は、通常遊技状態へ移行する。尚、小当りの場合、現状の遊技状態が維持される。尚、確変遊技状態、時短遊技状態では、潜確遊技状態、通常遊技状態と比べて、補助遊技が発生する割合が高くなり、更に、各補助遊技において、第２始動口１１ａに遊技球が入賞する可能性が高くなる。

乱数異常判定部２１ｃは、乱数取得部２１ａが取得した複数個Ｎのハード乱数のうち少なくとも２個のハード乱数の値が一致するか否か判定する。この乱数取得及び異常判定は、乱数取得条件が成立する毎に実行されるため、複数個Ｎの異常検出用のハード乱数の取得及び異常判定を遊技中に何度も行って、ハード乱数生成回路４１で１周期分の複数（６５５３５個）のハード乱数の全てが正常に更新されたか否かの判定の信頼性を高めることができる。

乱数異常対処部２１ｄは、乱数異常判定部２１ｃより、複数個Ｎのハード乱数のうち少なくとも２個のハード乱数の値が一致すると判定された場合、つまり、１周期分のハード乱数の正規の更新時間内で、同じ値のハード乱数が２度以上取得された場合、乱数異常対処処理を実行する。乱数異常対処処理として、メイン処理の実行を直ちに中断し、メイン処理の実行が中断されている間にウォッチドッグタイマがカウントアップしないように、ウォッチドッグタイマをリセット（クリア）する処理のみを繰返し実行して、メイン処理におけるその他の処理の実行を禁止する。

乱数異常情報出力部２１ｅは、乱数異常判定部２１ｃでの判定結果に基づいて、つまり、ハード乱数生成回路４１で１周期分の複数のハード乱数の全てが更新されなかった場合に、乱数異常情報（乱数異常コマンド）をサブ制御装置２５へ出力する。

サブ制御装置２５は乱数異常対処部２５ａを有し、その乱数異常対処部２５ａが、メイン制御装置２１から乱数異常情報を受けた場合、報知機器４７（画像表示器１６、スピーカ３４、枠ランプ３５、盤ランプ３６の少なくとも１つ）を制御して、ハード乱数生成回路４１で抽選用ハード乱数が正常に生成されない乱数異常を報知機器４７に報知させる。具体的な乱数異常報知としては、画像表示器１６に、ハード乱数生成回路４１に異常が発生した旨の乱数異常の警告表示が行われる。

次に、メイン制御装置２１が実行する各種処理をフローチャートに基づいて説明する。尚、図中の符号Ｓｉ（ｉ＝１，２，・・・）は各ステップを示す。
図７に示すように、電源投入によりメイン処理が開始され、このメイン処理において、先ず、１０００ｍｓ待機し（Ｓ１）、その後、ＲＡＭへのアクセス許可が設定され（Ｓ２）、次に、ＲＡＭクリアＳＷがオンされたか否か判定される（Ｓ３）。

ＲＡＭクリアＳＷがオンされなかった場合（Ｓ３；Ｎｏ）、バックアップフラグがＯＮか否か判定され（Ｓ４）、バックアップフラグがＯＮの場合（Ｓ４；Ｙｅｓ）、チェックサムが正常か否か判定され（Ｓ５）、チェックサムが正常である場合（Ｓ５；Ｙｅｓ）、復旧処理が実行され（Ｓ６）、Ｓ１０へ移行する。

一方、Ｓ３の判定がＹｅｓ、又はＳ４の判定がＮｏ、又はＳ５の判定がＮｏの場合、ＲＡＭクリア（Ｓ７）、クリア時の作業領域設定（Ｓ８）、周辺部初期設定（Ｓ９）が順次実行されて、Ｓ１０へ移行する。ここで、周辺部とは、払出制御基板２６、演出制御基板２７などである。周辺部初期設定は、各制御基板２６，２７のコンピュータに対して、初期設定の実行を指示する初期設定コマンドを送信することにより実行される。

Ｓ１０において、タイマカウンタ（ＣＴＣ）の周期（例えば、４ｍｓ）が設定される。尚、Ｓ１０で設定された周期を用いてタイマ割込処理が実行される。次に、タイマ割込処理で実行される乱数異常検出処理の結果を受けて、乱数異常判定・対処処理が実行され（Ｓ１１）される。

Ｓ１１の乱数異常判定・対処処理実行後、電源遮断監視処理（Ｓ１２）、変動パターン乱数更新処理（Ｓ１３）、タイマ割込処理の禁止設定処理（Ｓ１４）、初期値乱数更新処理（Ｓ１５）、タイマ割込処理の許可設定処理（Ｓ１６）が順次実行され、Ｓ１１へリターンする。以降、Ｓ１１〜Ｓ１５の処理が繰返し実行される。

図８に示すように、Ｓ１２の電源遮断監視処理では、先ず、タイマ割込処理の割込禁止の設定が実行され（Ｓ２１）、次に、電源遮断か否か判定される（Ｓ２２）。電源遮断でない場合（Ｓ２２；Ｎｏ）、タイマ割込の割込許可が設定され（Ｓ２３）、Ｓ１３へリターンする。一方、電源遮断の場合（Ｓ２２；Ｙｅｓ）、出力ポートクリア（Ｓ２４）、チェックサム作成・格納（Ｓ２５）、バックアップフラグのＯＮ（Ｓ２６）、ＲＡＭアクセス禁止設定（Ｓ２７）が順次実行され、エンドとなる。

次に、タイマ割込処理について説明する。タイマ割込処理は、図７のＳ１０のＣＴＣ周期設定において設定された周期にて、メイン処理に微小時間毎に割込み実行される。図９に示すように、タイマ割込処理では、乱数更新処理（Ｓ３１）、スイッチ処理（Ｓ３２）、図柄処理（Ｓ３３）、電動役物処理（Ｓ３４）、賞球処理（Ｓ３５）、出力処理（Ｓ３６）が順次実行され、リターンする。

図１０に示すように、Ｓ３２の始動口ＳＷ処理では、第１始動口ＳＷ１０ａがオン、つまり、第１始動口１０への遊技球の入賞が検出された場合（Ｓ４１；Ｙｅｓ）、第１保留数Ｕ１が４未満の場合（Ｓ４２；Ｙｅｓ）、第１保留数Ｕ１がＵ１＋１に加算され（Ｓ４３）、ハード乱数生成回路４１から、複数個Ｎ（Ｎ＝３個）の第１ハード乱数Ａ，Ｂ，Ｃが微小時間Ｔ２（１５．６μｓ）間隔で連続的に取得される（Ｓ４４〜Ｓ４６）。

図１１、図１２に示すように、ハード乱数生成回路４１においては、１〜６５５３５の範囲で第１微小時間Ｔ１（Ｔ１＝０．０６６６６８１μｓ）毎にハード乱数が順次更新され、これら複数個Ｎ（Ｎ＝６５５３５個）のハード乱数の全てが更新される１周期分の更新時間Ｔ３（Ｔ１×Ｎ個）は、４３６９．１μｓ（＝０．０６６６６８１×６５５３５）である。乱数取得部２１ａが複数個Ｎ（Ｎ＝３個）のハード乱数を連続的に取得する際の各ハード乱数取得間の時間（第２微小時間Ｔ２）は、１５．６μｓであり、この第２微小時間Ｔ２は、前記の１周期分のハード乱数の更新時間Ｔ３よりも短くなるように構成されている（Ｔ３＞Ｔ２）。

Ｓ４４〜Ｓ４６において、３個の第１ハード乱数Ａ，Ｂ，Ｃを連続的に取得する時間Ｔ４は、４６．８μｓ（１５．６μｓ×３個）であり、ハード乱数生成回路４１における１周期分のハード乱数の更新時間Ｔ３（４３６９．１μｓ）よりも短くなるように構成されており（Ｔ３＞Ｔ４（Ｔ２×Ｎ個））、ハード乱数生成回路４１が正常である場合、ハード乱数の１周期分の更新時間Ｔ３内で取得される３個の第１ハード乱数Ａ，Ｂ，Ｃの値は異なる。

３個の第１ハード乱数Ａ，Ｂ，Ｃが取得・格納された後、乱数異常検出処理が実行される（Ｓ４７）。図１３に示すように、乱数異常検出処理では、先ず、取得・格納された３個の第１ハード乱数Ａ，Ｂ，Ｃの値が読み込まれる（Ｓ５７）。ここで、３個の第１ハード乱数のうち、最初に取得・格納された第１ハード乱数Ａが、抽選用のハード乱数として使用され、全ての第１ハード乱数Ａ，Ｂ，Ｃが、異常検出用のハード乱数として使用される。

次に、Ｓ５８において、３個の異常検出用の第１ハード乱数Ａ，Ｂ，Ｃの少なくとも２個の第１ハード乱数の値が一致するか否か判定され、Ｓ５８の判定がＹｅｓの場合、乱数異常フラグがＯＮされる（Ｓ６０）。一方、Ｓ５８の判定がＮｏの場合、乱数異常フラグがＯＦＦにされる（Ｓ５９）。Ｓ５９又はＳ６０が実行された後、乱数異常検出処理を終了して、リターンする。

図１０の始動口ＳＷ処理において、Ｓ４７の乱数異常検出処理の後、第１保留数増加コマンドがセットされる（Ｓ４８）。次に、第２始動口ＳＷ１１ｃがオンでない場合、つまり、第２始動口１１ａへの遊技球の入賞が検出されない場合（Ｓ４９；Ｎｏ）、又は第２保留数Ｕ２が４未満でない場合（Ｓ５０；Ｎｏ）、始動口ＳＷ処理を終了してリターンする。その後、タイマ割込処理における乱数異常検出処理に基づいて、図７のメイン処理において、図１４に示すＳ１１の第１ハード乱数異常判定・対処処理が実行される。

他方、始動口ＳＷ処理において、Ｓ４１で第１始動口１０ａへの遊技球の入賞が検出されない場合（Ｓ４１；Ｎｏ）、又は第１保留数Ｕ１が４未満でない場合（Ｓ４２；Ｎｏ）、Ｓ４９に移行して、第２始動口１１ａへの遊技球の入賞が検出された場合（Ｓ４９；Ｙｅｓ）、第２保留数Ｕ２が４未満の場合（Ｓ５０；Ｙｅｓ）、第２保留数Ｕ２がＵ２＋１に加算され（Ｓ５１）、ハード乱数生成回路４１から、複数個（３個）の第２ハード乱数Ａ，Ｂ，Ｃが微小時間間隔で連続的に取得される（Ｓ５２〜Ｓ５４）。ここで、複数個（３個）の第２ハード乱数のうち、最初に取得・格納された第２ハード乱数Ａが、抽選用ハード乱数として使用され、全ての第２ハード乱数Ａ，Ｂ，Ｃが、異常検出用のハード乱数として使用される。

次に、異常検出用の第２ハード乱数Ａ，Ｂ，Ｃについて、Ｓ４７と同様の乱数異常検出処理が実行された後（Ｓ５５）、第２保留数増加コマンドがセットされ（Ｓ５６）、始動口ＳＷ処理を終了して、リターンする。その後、タイマ割込処理における乱数異常検出処理に基づいて、図７のメイン処理において、図１４に示すＳ１１の第２ハード乱数異常判定・対処処理が実行される。尚、Ｓ４８、Ｓ５６でセットされたコマンド、及び、その他のステップでセットされたコマンドについては、タイマ割込処理におけるＳ３６の出力処理により演出制御基板２７に送信される。

図１４に示すように、図７のメイン処理におけるＳ１１の乱数異常判定・対処処理では、乱数異常検出処理による検出結果として、乱数異常フラグがＯＮか否か判定され（Ｓ６１）。乱数異常フラグがＯＦＦの場合（Ｓ６１；Ｎｏ）、つまり、ハード乱数生成回路４１が正常である場合、メイン処理が継続となり（Ｓ６２）、リターンする。つまり、メイン処理のＳ１１以降の処理が実行される。

一方、乱数異常フラグがＯＮの場合（Ｓ６１；Ｙｅｓ）、つまり、ハード乱数生成回路４１が異常である場合、乱数異常コマンドがサブ制御装置２５（演出制御基板２８）へ出力され（Ｓ６３）、タイマ割込処理の割込許可の禁止が設定され（Ｓ６４）、続いて、電源遮断すする際に必要な各種処理として、出力ポートクリア（Ｓ６５）、チェックサム作成・格納（Ｓ６６）、バックアップフラグＯＮ（Ｓ６７）、ＲＡＭアクセス禁止設定（Ｓ６８）が順次実行された後、ウォッチドッグタイマのリセット処理が繰返し実行する（Ｓ６９）。この状態で、電源を一旦遮断してから投入すると、ハード乱数生成回路４１の異常検出時（メイン処理中断時）に記憶されたバックアップ情報（遊技情報）に基づいて、遊技中断時点から遊技が再開される。

以上説明したパチンコ遊技機１の作用効果について説明する。
第１又は第２始動口１０又は１１ａへ遊技球が入賞する毎に、乱数取得部２１ａによりハード乱数生成回路４１から抽選用のハード乱数を含む３個のハード乱数が第２微小時間間隔で連続的に取得され、乱数異常判定部２１により３個の異常検出用のハード乱数Ａ，Ｂ，Ｃのうち少なくとも２個のハード乱数の値が一致するか否か判定されるので、ハード乱数生成回路４１の異常の有無を簡単に且つ容易に判定できる。また、ハード乱数の取得及び異常判定を遊技中に何度も行うことで乱数異常判定の回数を増やすことができ、これにより、ハード乱数生成回路４１の乱数異常判定の信頼性を高めることができる。

乱数異常判定部２１が３個の異常検出用のハード乱数Ａ，Ｂ，Ｃのうち少なくとも２個のハード乱数（ＡとＢ、又はＡとＣ、又はＢとＣ）が一致すると判定した場合、乱数異常対処部２１ｄにより乱数異常対処処理が実行されるので、ハード乱数が正常に生成されていないハード乱数生成回路４１の異常に確実に対処することができる。

乱数取得部２１ａが３個のハード乱数を連続的に取得する際の各ハード乱数取得間の時間Ｔ２（Ｔ２＝１５．６μｓ）が、ハード乱数生成回路４１における１周期分のハード乱数の更新時間Ｔ３（Ｔ３＝４３６９．１μｓ）よりも短くなるように構成され、乱数取得部２１ａが３個のハード乱数を連続的に取得する時間Ｔ４（Ｔ２×３個）が、ハード乱数生成回路４１における１周期分のハード乱数の更新時間Ｔ３よりも短くなるように構成されたので、１周期分の更新時間Ｔ３内でハード乱数生成回路４１の異常の有無を簡単に且つ容易に検出することができる。

乱数取得部２１ａがハード乱数生成回路４１から連続的に取得した３個のハード乱数のうちの１個を抽選用のハード乱数として兼用するので、始動口ＳＷ処理において、抽選用のハード乱数の取得処理を設ける必要がなく、異常検出用のハード乱数と抽選用のハード乱数取得処理を効率的に行うことができる。

乱数異常対処部２１ｄは、乱数異常対処部２１ｄは、ハード乱数生成回路４１の異常が検出された場合、乱数異常対処処理として、メイン処理の実行を中断するので、ハード乱数生成回路４１の異常が発生したら直ちに遊技を停止することができると共に、その異常に迅速に対処することができる。また、ハード乱数生成回路４１に異常が発生した場合に、その他の遊技処理（タイマ割込処理等）を実行させないようにすることができる。

更に、乱数異常対処処理として、メイン処理の実行が中断されている間にウォッチドッグタイマがカウントアップしないように、ウォッチドッグタイマをリセット（クリア）する処理のみを繰返し実行するので、メイン制御装置２１のコンピュータが強制的に初期化されることがなく、画像表示器１６に初期化表示（カラーバー表示）を実行させないようにすることができ、パチンコ遊技機１の内部異常に対する遊技者の不信感を抑制することができる。

次に、実施例１を部分的に変更した実施例２について説明する。尚、実施例１と実質的に同一の構成については説明を省略する。

図１５に示すように、メイン制御装置２１Ａは、そのコンピュータにより構成された、乱数取得部２１ａ、乱数判定部２１ｂ、乱数異常判定部２１ｆ、乱数異常対処部２１ｇ、乱数異常情報出力部２１ｅを有すると共に、そのコンピュータとは別に、ハード乱数生成回路４１を備えている。

ハード乱数生成回路４１は乱数異常検出部４１ａを有し、この乱数異常検出部４１ａは、１周期分の複数のハード乱数を生成するのに要する更新時間を含む設定期間Ｐｘ内で、その１周期分の複数のハード乱数の全てを生成したか否か検出する。

乱数異常検出部４１ａは、そのメモリに１〜６５５３５の全てのハード乱数の情報を予め記憶しておいて、順次生成されたハード乱数の情報を消去（リセット）して、最終的に全てのハード乱数の情報が消去された場合に、１周期分の複数のハード乱数の全てが生成されたことを検出し、検出されない場合、１周期分の複数のハード乱数の少なくとも１つが生成されなかったことを検出する。

乱数異常検出部４１ａによる検出結果として、１周期分の複数のハード乱数の全てが生成された場合には、乱数異常フラグがＯＦＦにされ、複数のハード乱数の少なくとも１つが生成されなかった場合には、乱数異常フラグがＯＮにされる。

設定期間Ｐｘは、メイン制御装置２１Ａが実行する電源投入時から開始するメイン処理における電源投入直後から遊技動作実行可能状態になる最初のタイマ割込処理の割込み許可を設定する迄の間の電源投入初期期間に含まれる。具体的には、設定期間Ｐｘは、１０００ｍｓの期間であり、電源投入直後のハード乱数生成回路４１の起動時に設定される。ハード乱数生成回路４１において、乱数異常検出部４１ａは、前記電源投入初期期間のうちのハード乱数生成回路４１の起動時から１０００ｍｓ経過するまでの設定期間Ｐｘの間に乱数異常検出処理を実行する。

乱数異常判定部２１ｆは、乱数取得部２１ａが取得したハード乱数に基づく乱数異常の判定（第２判定手段に相当する）と、ハード乱数生成回路４１のハード乱数異常検出部４１ａによる検出結果に基づく乱数異常を判定（第１判定手段に相当する）する機能を兼用する。乱数異常判定部２１ｆ、ハード乱数生成回路４１の乱数異常検出部４１ａによる検出結果、つまり、ハード乱数生成回路４１で１周期分の複数のハード乱数の全てを生成したか否かを判定し、具体的には、その判定を乱数異常フラグで以て判定する。

乱数異常対処部２１ｇは、乱数異常判定部２１ｆの判定結果（第１判定手段による判定結果）に基づいてメイン処理における前記の電源投入初期期間に乱数異常対処処理を実行し、更に、乱数異常判定部２１ｆの判定結果（第２判定手段による判定結果）に基づいてメイン処理のループ処理実行中に乱数異常対処処理を実行する。

次に、メイン制御装置２１Ａが実行する処理をフローチャートに基づいて説明する。尚、各処理におけるＳｉ（ｉ＝１Ａ，２，・・・）は各ステップを示す。
図１６に示すように、電源投入によりメイン処理が開始され、このメイン処理において、先ず、電源投入直後に、乱数異常判定・対処処理が実行される（Ｓ１Ａ）。

図１７に示すように、Ｓ１Ａの乱数異常判定・対処処理では、先ず、ウェイトタイマｔｗに１０００ｍｓがセットされ（Ｓ７１）、続いて、ハード乱数生成回路４１が起動される（Ｓ７２）。

ハード乱数生成回路４１では、その起動時から、乱数異常検出部４１ａによる乱数検出処理が開始され、その後、最短で１周期分のハード乱数の更新時間Ｔ３を含む設定期間Ｐｘ内に、１周期分の複数のハード乱数の全てを生成したか否かの検出結果が導出されて、１周期分の複数のハード乱数の全てが生成された場合、乱数異常フラグがＯＦＦにされ、１周期分の複数のハード乱数の少なくとも１つが生成されなかった場合、乱数異常フラグがＯＮされる。

Ｓ７２の後、ウェイトタイマｔｗの減算計時が開始され（Ｓ７３）、Ｓ７４において、ｔｗ＝０か否か判定され、ｔｗ＝０でない場合（Ｓ７４；Ｎｏ）、ｔｗ＝０になるまで減算計時処理が繰返し実行される。その間で、乱数異常検出部４１ａによる乱数異常検出処理が完了していることになる。Ｓ７４の判定がＹｅｓの場合、次に、乱数異常フラグが読み込まれてＯＮか否か判定される（Ｓ７５）。乱数異常フラグがＯＦＦの場合（Ｓ７５；Ｎｏ）、つまり、複数のハード乱数の全てが生成された場合、メイン処理が継続となり（Ｓ７６）、リターンする。つまり、メイン処理のＳ２以降の処理が実行される。

一方、乱数異常フラグがＯＮの場合（Ｓ７５；Ｙｅｓ）、つまり、複数のハード乱数の少なくとも１つが生成されなかった場合、乱数異常コマンドがサブ制御装置２５（演出制御基板２８）へ出力され、メイン処理が中断となり（Ｓ７８）、メイン処理開始と同時にカウントを開始したウォッチドッグタイマのカウント値をリセットする処理が繰返し実行する（Ｓ７９）。この状態で、電源を一旦遮断してから投入すると、遊技が再開される。

図１６のメイン処理において、Ｓ１Ａの乱数異常判定・対処処理の後、つまり、Ｓ７５の判定がＮｏの場合、次に、実施例１と同様に、Ｓ２〜Ｓ１６の処理が実行される。

このように、メイン処理において電源投入初期期間に乱数異常判定・対処処理が実行されるので、電源投入直後にハード乱数生成回路４１の異常の有無を早期に且つ確実に検出することできる。その他、実施例１と同様の効果を奏する。

乱数異常対処処理としてウォッチドッグタイマをリセットする処理のみを繰返し実行して、メイン処理の実行を中断するので、ハード乱数生成回路４１の異常が発生したら直ちに遊技を停止することができると共に、ハード乱数生成回路４１の異常に迅速に対処することができる。その他、実施例１と同様の効果を奏する。

前記実施例を次のように変更可能である。
（１）実施例では、乱数取得部２１ａは、ハード乱数生成回路４１から３個のハード乱数を取得するように構成したが、１周期分のハード乱数の更新時間Ｔ３内において第２微小時間Ｔ２間隔で２個、又は４個以上２８０個未満（Ｔ３／Ｔ２）のハード乱数を取得するように構成してもよい。４個以上の場合、ハード乱数の取得数を増やすことで、ハード乱数生成回路４１の乱数異常判定の信頼性を高めることができる。

（２）実施例では、複数個Ｎのハード乱数の１つを抽選用のハード乱数として兼用したが、１個の抽選用のハード乱数（第１又は第２ハード乱数Ａ）と、複数個（第１又は第２ハード乱数Ｂ，Ｃ）の異常検出用のハード乱数を夫々取得するようにしてもよい。即ち、１個の異常検出用のハード乱数を、抽選用のハード乱数として兼用しないようにしてもよい。

（３）実施例では、第１又は第２始動口１０又は１１ａへの遊技球の入賞毎に、第１又は第２保留球数が４未満の場合に、ハード乱数を取得するように構成したが、第１又は第２始動口１０又は１１ａへの遊技球の入賞毎に、第１又は第２保留球数が４個の場合でも、ハード乱数を取得するようにしてもよい。但し、この場合、１個のハード乱数を抽選用のハード乱数として使用しない。つまり、４個目のハード乱数については大当り抽選は判定されない。その結果として、第１又は第２始動口１０又は１１ａへの遊技球の入賞毎に、第１又は第２保留球数が４個の場合でもハード乱数を取得することで、ハード乱数生成回路４１の乱数異常の判定回数を増やすことができ、これにより、ハード乱数生成回路４１の乱数異常判定の信頼性を一層高めることができる。

（４）実施例２では、メイン処理におけるＳ１Ａの乱数異常判定・対処処理が、メイン処理の開始直後（電源投入直後）に実行されるように構成したが、前記の電源投入初期期間におけるＳ１０のＣＴＣ周期設定よりも前のステップであれば、どのステップ後に実行されるようにしてもよい。

（５）乱数取得成立条件として、前記の第１又は第２始動口１０又は１１ａへの遊技球の入賞の他に、一般入賞口１４への遊技球の入賞時に、複数個Ｎのハード乱数を取得するようにしてもよい。但し、複数個Ｎのハード乱数の何れも抽選用のハード乱数として使用しないようにする。

（６）乱数取得成立条件として、実施例で記載した条件の他に、所定時間間隔おきにハード乱数生成回路４１から複数個（Ｎ）ハード乱数を取得するようにしてもよい。但し、複数個Ｎのハード乱数の何れも抽選用のハード乱数として使用しないようにする。

（７）その他、本発明を逸脱しない範囲において種々の変更を付加して実施可能である。そして、本発明は、種々のパチンコ遊技機に適用できる他、パチンコ遊技機以外のスロットマシンや、その他の種々の遊技機への適用が可能である。

Ｔ１ 第１微小時間
Ｔ２ 第２微小時間
Ｔ３ １周期分のハード乱数の更新時間
Ｔ４ 複数個のハード乱数を連続的に取得する時間
１ パチンコ遊技機
２１、２１Ａ メイン制御装置
２１ａ 乱数取得部
２１ｃ、２１ｆ 乱数異常判定部
２１ｄ、２１ｇ 乱数異常対処部
４１ ハード乱数生成回路

Claims (2)

1. ハード乱数を第１微小時間毎に順次更新しつつ周期的に生成するハード乱数生成回路を有するメイン制御装置を備えた遊技機において、
   前記ハード乱数生成回路は、１周期分の複数のハード乱数を生成するのに要する時間を含む設定期間内で、その１周期分の複数のハード乱数全てを生成したか否か検出する乱数異常検出部を有し、
   前記メイン制御装置は、
   乱数取得条件の成立時に前記ハード乱数生成回路から複数個のハード乱数を第２微小時間間隔で連続的に取得する乱数取得手段と、
   前記ハード乱数生成回路の乱数異常検出部による検出結果を判定する第１判定手段と、前記乱数取得手段が取得した前記複数個のハード乱数のうち少なくとも２個のハード乱数の値が一致するか否か判定する第２判定手段とを有する乱数異常判定手段と、
   前記第１判定手段が前記乱数異常検出部による検出結果が乱数異常であると判定した場合又は前記第２判定手段が前記複数個のハード乱数のうち少なくとも２個のハード乱数の値が一致すると判定した場合、乱数異常対処処理を実行する乱数異常対処手段とを備え、
   前記乱数取得手段が前記複数個のハード乱数を前記第２微小時間間隔で連続的に取得する時間が、前記ハード乱数生成回路における１周期分のハード乱数の更新時間よりも短くなるように構成され、
   前記乱数取得手段が前記乱数取得条件の成立毎に連続的に取得した複数個のハード乱数のうちの１個のハード乱数を抽選用のハード乱数として兼用する、
   ことを特徴とする遊技機。
2. 前記抽選用のハード乱数は、前記複数個のハード乱数のうち最初に取得されたハード乱数であることを特徴とする請求項１に記載の遊技機。

Images