JP5351267B2 - 半導体部品、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法 - Google Patents
半導体部品、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法 Download PDFInfo
- Publication number
- JP5351267B2 JP5351267B2 JP2011523550A JP2011523550A JP5351267B2 JP 5351267 B2 JP5351267 B2 JP 5351267B2 JP 2011523550 A JP2011523550 A JP 2011523550A JP 2011523550 A JP2011523550 A JP 2011523550A JP 5351267 B2 JP5351267 B2 JP 5351267B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding layer
- semiconductor
- convex portion
- bonding
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2746—Plating
- H01L2224/27462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/2747—Manufacturing methods using a lift-off mask
- H01L2224/27472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29016—Shape in side view
- H01L2224/29018—Shape in side view comprising protrusions or indentations
- H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
- H01L2224/29082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29109—Indium [In] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29113—Bismuth [Bi] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0133—Ternary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10252—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10271—Silicon-germanium [SiGe]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10335—Indium phosphide [InP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1037—II-VI
- H01L2924/10375—Zinc selenide [ZnSe]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1037—II-VI
- H01L2924/10376—Zinc sulfide [ZnS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Wire Bonding (AREA)
Description
本発明は、半導体素子の面にBiを主成分とする接合材料からなる接合層を有した半導体部品、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法に関するものである。
半導体部品は、はんだ材料を用いて、基板に実装される。例えば、IGBT(Insulated Gate Bipolar Transistor 絶縁ゲート型バイポーラトランジスタ)のような半導体部品と基板とを接合するはんだ材料には、一般的に融点が220℃のSn−3重量%Ag−0.5重量%Cuが用いられている。
図4は、半導体部品が基板に実装された模式図である。半導体部品401を基板402に実装する際には、はんだ浸漬方式のディップ装置により、例えば、融点が220℃のはんだ材料403であるSn−3重量%Ag−0.5重量%Cuで、半導体部品401の外部電極404を基板電極405にはんだ付けする。このときはんだ材料403は、ディップ装置により250〜260℃に加熱されているため、半導体部品401の温度は250〜260℃に達することがある。半導体部品401は、半導体素子406と内部電極407とが接合材料408で接合された構成であるが、半導体部品401の内部で、接合材料408が溶融すると、短絡、断線、あるいは電気特性の変化が生じて最終製品に不良が生じる可能性がある。よって、半導体部品401の内部に用いる接合材料408は、ディップ装置ではんだ付けする際に到達する半導体部品401内部の最高温度よりも高い溶融温度を有することが要求される。
そこで、溶融温度が260℃を超え、鉛を含まない接合材料として、Biを90重量%以上含む接合材料(以降「Biを主成分とする接合材料」とする)(例えばBi―2.5Ag 融点262℃、Bi−0.5Cu 融点270℃)が適していると考えられている。他の接合材料としてZnも検討されているが、濡れ性や接合のしやすさなどを考慮すれば、現在では、前記のBiを主成分とする接合材料が適している。そこで、Biを主成分とする接合材料を用いたパワー半導体モジュールが提案されている(特許文献1参照)。
図5(a)〜図5(c)は、特許文献1に記載された従来の接合構造体の製造過程におけるボイドの発生を説明するための模式図である。図5(a)〜図5(c)において、接合構造体501は、溶融したBiを主成分とする接合材料502が電極503上に供給され(図5(a))、その接合材料502上に半導体素子504を搭載し(図5(b))接合されたものである(図5(c))。
しかしながら、特許文献1の接合材料の主成分であるBiは酸化物の標準生成エネルギーが−494kJ/molと酸化しやすい。前述したが、接合構造体501を形成するためには溶融したBiを主成分とする接合材料502を電極503に供給し、その接合材料502上に半導体素子504を搭載し接合する。その際、電極503に供給した溶融状態のBiを主成分とする接合材料502表面には、大気に触れることで自然に生成する酸化物505が形成されている。
そのため、溶融状態の接合材料502の表面に半導体素子504を搭載した場合、酸化物505の層は、半導体素子504の表面でぬれ拡がって、最終的には接合材料502の外周縁部に移動する。しかし、図5(b)の矢印で示した様に、空気溜まりが存在したような場合、酸化物505の層の一部が、接合材料502の外周部に移動せず、取り残される場合がある。そして、その取り残された酸化物505の層は、空気を巻き込み易いとう特性を有しているため、図5(c)に示す様に、酸化物505の層に囲まれた空気が、ボイド506として接合材料502の中に取り込まれる。尚、接合材料502の外周縁部に集まった酸化物505は、その外周縁部の表面を概ね均一に覆う様に分布している。
接合材料502の中にボイド506が取り込まれた状態では、ヒートサイクルによる繰り返し応力が加わると、凝固した接合材料502にクラックが発生し、接合構造体501を有した半導体部品の故障が発生するという課題を有していた。
【0010】
本発明は、前記従来の半導体部品の上記課題を考慮して、Biを主成分とする接合材料からなる接合層の中にボイドが発生することを低減出来る半導体部品、その半導体部品と電極とを接合させた接合構造体、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法を提供することを目的とする。
【課題を解決するための手段】
本発明は、前記従来の半導体部品の上記課題を考慮して、Biを主成分とする接合材料からなる接合層の中にボイドが発生することを低減出来る半導体部品、その半導体部品と電極とを接合させた接合構造体、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法を提供することを目的とする。
【課題を解決するための手段】
第1の本発明は、
半導体素子と、
前記半導体素子の一方の面に形成された、Biを主成分とする接合材料からなる接合層とを備え、
前記接合層の前記半導体素子と接する面とは反対側の面に、単数又は複数の凸部が形成されている、半導体部品である。
半導体素子と、
前記半導体素子の一方の面に形成された、Biを主成分とする接合材料からなる接合層とを備え、
前記接合層の前記半導体素子と接する面とは反対側の面に、単数又は複数の凸部が形成されている、半導体部品である。
また、第2の本発明は、
前記凸部の高さは、5μm以上30μm以下である、上記第1の本発明の半導体部品である。
前記凸部の高さは、5μm以上30μm以下である、上記第1の本発明の半導体部品である。
また、第3の本発明は、
半導体素子が複数形成された半導体ウェハの一方の面に、Biを主成分とする接合材料を用いて接合層を形成する接合層形成工程と、
前記半導体素子のそれぞれの位置に対応した領域毎に、単数又は複数の孔部が形成されたマスクを前記接合層の上に配置するマスク配置工程と、
前記マスクを配置した前記接合層に対して、前記接合材料と同じ材料、又は前記接合材料より溶融開始温度の低い材料を用いて前記孔部に対応した単数又は複数の凸部を形成する凸部形成工程と、
前記接合層の上に前記凸部が形成された前記半導体ウェハを切断する切断工程と、を備えた半導体部品の製造方法である。
半導体素子が複数形成された半導体ウェハの一方の面に、Biを主成分とする接合材料を用いて接合層を形成する接合層形成工程と、
前記半導体素子のそれぞれの位置に対応した領域毎に、単数又は複数の孔部が形成されたマスクを前記接合層の上に配置するマスク配置工程と、
前記マスクを配置した前記接合層に対して、前記接合材料と同じ材料、又は前記接合材料より溶融開始温度の低い材料を用いて前記孔部に対応した単数又は複数の凸部を形成する凸部形成工程と、
前記接合層の上に前記凸部が形成された前記半導体ウェハを切断する切断工程と、を備えた半導体部品の製造方法である。
また、第4の本発明は、
前記孔部の前記マスクの厚みは、前記凸部の高さに対応しており、
前記マスクの前記接合層に接する面における前記孔部の開口部の大きさは、前記開口部に対向する反対側の開口部の大きさより広い、上記第3の本発明の半導体部品の製造方法である。
前記孔部の前記マスクの厚みは、前記凸部の高さに対応しており、
前記マスクの前記接合層に接する面における前記孔部の開口部の大きさは、前記開口部に対向する反対側の開口部の大きさより広い、上記第3の本発明の半導体部品の製造方法である。
また、第5の本発明は、
上記第1又は第2の本発明の半導体部品と、電極とを接合した接合構造体の製造方法であって、
前記凸部の形成された前記接合層の面が、前記電極と所定の距離を隔てて対向する様に、前記半導体部品を配置する配置工程と、
前記電極を前記接合材料の溶融開始温度以上に加熱する加熱工程と、
前記半導体部品を前記加熱された電極側に移動し、前記凸部を前記電極の表面に接触させて、前記接合層の溶融を前記凸部を起点として開始する接合工程と、
を備えた、接合構造体の製造方法である。
上記第1又は第2の本発明の半導体部品と、電極とを接合した接合構造体の製造方法であって、
前記凸部の形成された前記接合層の面が、前記電極と所定の距離を隔てて対向する様に、前記半導体部品を配置する配置工程と、
前記電極を前記接合材料の溶融開始温度以上に加熱する加熱工程と、
前記半導体部品を前記加熱された電極側に移動し、前記凸部を前記電極の表面に接触させて、前記接合層の溶融を前記凸部を起点として開始する接合工程と、
を備えた、接合構造体の製造方法である。
また、第6の本発明は、
半導体素子が複数形成された半導体ウェハと、
前記半導体ウェハの前記半導体素子が形成された面に形成された、Biを主成分とする接合材料からなる接合層と、
前記接合層の上に接着された保護シートとを備え、
前記接合層の前記保護シート側の面の、前記半導体素子のそれぞれの位置に対応した領域毎に、単数又は複数の凸部が形成されている、半導体ウェハ部品である。
半導体素子が複数形成された半導体ウェハと、
前記半導体ウェハの前記半導体素子が形成された面に形成された、Biを主成分とする接合材料からなる接合層と、
前記接合層の上に接着された保護シートとを備え、
前記接合層の前記保護シート側の面の、前記半導体素子のそれぞれの位置に対応した領域毎に、単数又は複数の凸部が形成されている、半導体ウェハ部品である。
尚、上記本発明に関連する発明は、
半導体素子と、
前記半導体素子の一方の面に形成された、Biを主成分とする接合材料からなる接合層と、
前記接合層に対向して接合された、前記接合層側の面に単数又は複数の凸部を有する電極と、を備えた接合構造体である。
半導体素子と、
前記半導体素子の一方の面に形成された、Biを主成分とする接合材料からなる接合層と、
前記接合層に対向して接合された、前記接合層側の面に単数又は複数の凸部を有する電極と、を備えた接合構造体である。
また、本発明に関連する別の発明は、
本発明に関連する上記発明の接合構造体の製造方法であって、
前記接合層が、前記凸部の形成された前記電極の面と所定の距離を隔てて対向する様に、前記半導体部品を配置する配置工程と、
前記電極を前記接合材料の溶融温度以上に加熱する加熱工程と、
前記半導体部品を前記加熱された電極側に移動し、前記凸部を前記接合層の表面に接触させて、前記接合層の溶融を前記凸部を起点として開始する接合工程と、
を備えた、接合構造体の製造方法である。
本発明に関連する上記発明の接合構造体の製造方法であって、
前記接合層が、前記凸部の形成された前記電極の面と所定の距離を隔てて対向する様に、前記半導体部品を配置する配置工程と、
前記電極を前記接合材料の溶融温度以上に加熱する加熱工程と、
前記半導体部品を前記加熱された電極側に移動し、前記凸部を前記接合層の表面に接触させて、前記接合層の溶融を前記凸部を起点として開始する接合工程と、
を備えた、接合構造体の製造方法である。
【0019】
上記本発明の構成によれば、半導体素子の一方の面にBiを主成分とする接合材料からなる接合層を有し、例えば、接合層の半導体素子と接する面とは反対側の面に、凸部が形成されていることにより、凸部の周囲が、電極との接合時に空気の通り道となり、Biの酸化物に囲まれた空気であるボイドの発生を抑制することが可能となる。
【発明の効果】
上記本発明の構成によれば、半導体素子の一方の面にBiを主成分とする接合材料からなる接合層を有し、例えば、接合層の半導体素子と接する面とは反対側の面に、凸部が形成されていることにより、凸部の周囲が、電極との接合時に空気の通り道となり、Biの酸化物に囲まれた空気であるボイドの発生を抑制することが可能となる。
【発明の効果】
本発明によれば、Biを主成分とする接合材料からなる接合層の中にボイドが発生することを低減出来るという効果を発揮する。
以下本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
図1(a)〜図1(e)は、本発明の実施の形態1における半導体部品の模式図である。図1(a)、(e)は、半導体部品の断面図であり、図1(b)、(c)および(d)は、図1(a)の矢印方向からの半導体部品における接合層の平面図である。
図1(a)〜図1(e)は、本発明の実施の形態1における半導体部品の模式図である。図1(a)、(e)は、半導体部品の断面図であり、図1(b)、(c)および(d)は、図1(a)の矢印方向からの半導体部品における接合層の平面図である。
半導体素子101は、Siで構成され、直径が6インチで厚みが0.3mmのウェハ(半導体ウェハ)から、4.5mm×3.55mmの大きさで切り出されている。半導体素子101は、Siに限らずGeで構成されていても良く、さらに化合物半導体のGaN、GaAs、InP、ZnS、ZnSe、SiC、SiGe等で構成されていても良い。また、半導体素子101の大きさは半導体素子101の機能により、6mm×5mmと大きいもの、あるいは3mm×2.5mm、2mm×1.6mm等の小さいものを用いても良い。半導体素子101の厚みは0.3mmに限らず、1.0mm、0.5mm、0.1mm、0.01mm等のものを用いても良い。
接合層102はBi−2.5重量%Ag(融点262℃)からなり、半球状の凸部103は接合層102の半導体素子101と接する側と反対の面の中央部に一箇所形成され、接合層102と凸部103の半導体素子101と反対の面には大気と触れることで自然に生成する酸化物104が形成されている。
接合層102の厚みhは、接合層102の主成分であるBiの熱伝導率が9W/m・Kであり、接合層102が厚すぎると熱抵抗の点から半導体部品の製品性能を満足せず、また薄すぎると接合不良となってしまう。以上のことから、厚みhに関しては10μm以上30μm以下程度が好ましい。
凸部103のサイズは、接合層102の、半導体素子101と接する側と反対の面(図1(a)中の符号Pで示された位置に対応する平面P)、即ち、接合層102の、後述する電極201(図2(a)参照)側の平面Pを基準として、法線方向の最大高さmが10μm、平面方向の最大径nが10μmの略半球状に形成されている。
ここで、凸部103が形成された後、大気に触れることで自然に生成する酸化物104の層が形成されるが、この酸化物104の層の厚みは概ね均一である。従って、酸化物104の層が形成された後の凸部103の高さの説明に関して、酸化物104の層の電極201側の面(図1(a)中の符号Qで示された位置に対応する平面Q)を基準とした場合の高さと、酸化物103が形成される前の凸部103の高さ(上記平面Pを基準とした高さ)とは、同じであるとして以下説明する。よって、以下、特に記載の無い限り、凸部の高さは、平面Pを基準とした、法線方向の最大高さであるとする。
尚、凸部103の形状としては、接合層102と後述する電極201(図2(b)参照)との間に存在する空気の通り道、あるいは、酸化物104に巻き込まれた空気の通り道が確保できれば良いことから、接合層102の半導体素子101と接する側と反対の面に、垂直方向には多角錐等の形状としても良い。
次に、凸部103を形成する方法について説明しながら、本発明の半導体部品の製造方法の一例を説明する。
接合層形成工程において、半導体素子が複数形成された半導体ウェハの主面に対して、Biを主成分とする接合材料からなる接合層102を電解めっきにて目的の厚みに成膜する。
その後、図6に示す様に、マスク配置工程において、凸部103の形状に対応する孔部を複数有したマスク601を、成膜された接合層102の上に配置する。
ここで、マスク601は、半導体ウェハ602の主面602a上に形成された複数の半導体素子のそれぞれの位置に対応した領域毎に、単数又は複数の孔部603が形成されている。また、図6に示す様に、孔部603におけるマスク601の厚み601tは、凸部103の高さに対応している。更に、マスク601の接合層102に接する側の面における孔部603の開口部603aの形状とサイズは、凸部103の根元の形状とサイズに対応しており、同じ孔部603におけるその開口部603aと対向する反対側の面の開口部603bの形状とサイズは、凸部103の先端部の形状とサイズに対応している。
次に、マスク配置工程においてマスク601を施した後に、電解めっきを行うことによってBiを主成分とする接合材料が凸部103の形状に電解めっきされる。電解めっき後に、マスク601を取り除くと、接合層102の半導体素子101と接する側と反対の面に凸部103が形成される。
尚、マスク601を施した半導体ウェハ602への電解めっきの実施時間を制御することにより、凸部103の高さを調整することが出来る。
次に、凸部103が形成された半導体ウェハ602の主面602a側に、保護シートとしてのダイシングシートを接着する。その後、切断工程において、半導体ウェハ602を所定のサイズにダイシング装置で切断する。尚、ダイシングシートが接着された半導体ウェハ602が、本発明の半導体ウェハ部品の一例である。
図1(b)は、接合層の半導体素子と接する面と反対側の面を示した平面図であり、凸部103が一箇所形成されていることより、電極との接合時に凸部103の周囲が空気の通り道となり、Biの酸化物に囲まれた空気であるボイドの発生を防止することが可能となる。
図1(c)は、接合層102の半導体素子101と接する面と反対側の面を示した平面図であり、酸化物104の平面に凸部103を5箇所形成した状態を示している。図1(c)に示す凸部103と隣接する別の凸部103との距離Lは、図1(e)に示すように、接合層102の半導体素子101と接する面と反対側の面(酸化物104の表面)を基準として、頂点をつないだ距離である。図1(c)の場合、凸部103の配置は、隣り合う凸部103同士の距離Lに着目した場合、酸化物104の外周に近い方が、距離Lが長くなるように設定されている。
図1(d)は、図1(c)に示した凸部103から溶融した際の接合層のぬれ拡がり方を示している。前述したように、酸化物104の外周に近い方が、距離Lが長くなるように設定されていることで、電極201との接合時に凸部103を起点とする溶融部が、外周部に向かってぬれ拡がり、凸部103を起点とした溶融部の周囲が空気の通り道となり、Biの酸化物に囲まれた空気の通り道は閉ざされること無くボイドの発生が防止される。
図2は、本発明の実施の形態1における半導体部品とリードフレームとをはんだ付けする工程を示した図である。各々の図は、断面を示している。
以下、図2を参照しながら、本発明の接合構造体の製造方法の一例について説明する。
図2(a)は半導体部品100をリードフレーム202の電極201に近接配置させた配置工程を示している。即ち、この工程では、保持装置(図示省略)が、半導体部品100を、凸部103の形成された接合層102の面が電極201と所定の距離を隔てて対向する様に、保持する。
また、図2(a)に示す様に、略半球状の凸部103が、接合層102の電極201側の面の中央部に一箇所形成されており、接合層102の電極201側の面には、大気と触れることで自然に生成する酸化物104が形成されている。同図は、半導体部品100が、リードフレーム202の電極201に接合される前の状態を示す図である。
図2(b)は、リードフレーム202を、接合層102の溶融開始温度である262℃以上に加熱した状態で、保持装置が、半導体部品100を、電極201上に載置した状態を示す模式図である。
図2(b)に示す様に、接合層102と電極201を接合させる際、凸部103の酸化物104が電極201と最初に接触し、電極201から酸化物104と凸部103を通じて、接合層102へと熱が伝わる。これにより、まず凸部103が溶融し、次に凸部103と接している接合層102が溶融し、溶融箇所が外周部へと拡がりながら接合が完了する。尚、保持装置は、半導体部品100を保持したまた、この溶融箇所の拡がり状態にあわせて、少しずつ下方に向けて半導体部品100を移動させる。
このように接合層102の溶融のタイミングに時差を設けることによって、図2(c)のように酸化物104は、接合層102の外周縁部へと押し出される。
図2(d)は、半導体部品とリードフレームとが接合された接合構造体の模式図である。図のように、酸化物104が、接合層102の外周縁部に押し出されて、電極201側の外周面102aに移動したことにより、接合層102中には酸化物104は存在していない。よって、酸化物104の巻き込みによるボイドは発生しない。
従って、本実施の形態によれば、接合層102の外周縁部に存在する酸化物は、半導体素子101側の外周縁部より、電極201側の外周縁部(外周面102aに該当する部分)の方に多く分布するという特徴を有する。
かかる構成によれば、半導体素子と、前記半導体素子の一方の面にBiを主成分とする接合材料からなる接合層を有し、前記接合層の前記半導体素子と接する面とは反対側の面には凸部が形成されている半導体部品を用いて電極を接合する場合、凸部の周囲が空気の通り道となり、Biの酸化物に囲まれた空気であるボイドの発生を抑制又は防止することが可能となる。
(実施の形態2)
前述の実施の形態1における半導体部品では、接合層の半導体素子と接する面と反対側の面に凸部103が形成されており、その凸部103のサイズは、平面P(図1(a)参照)を基準として、法線方向の最大高さmが10μm、平面方向の最大径nが10μmの略半球状に形成されていた。
前述の実施の形態1における半導体部品では、接合層の半導体素子と接する面と反対側の面に凸部103が形成されており、その凸部103のサイズは、平面P(図1(a)参照)を基準として、法線方向の最大高さmが10μm、平面方向の最大径nが10μmの略半球状に形成されていた。
しかしながら凸部の高さが極端に低くなると空気の通り道が閉ざされやすくなるとも考えられることから、凸部の高さとボイドの発生の有無について検証した。
図3は、凸部の高さに対するボイドの発生率の関係を示した図である。今回の実験では凸部を接合層の中央部に一箇所設けた。
ボイドの発生率(%)は、
ボイドの発生率(%)=(ボイド面積)÷(接合材料表面積)×(100)(%)
で表す。なおボイド面積は、半導体部品を用いて接合し組み立てられたIGBTで、透過X線装置により測定した。
ボイドの発生率(%)=(ボイド面積)÷(接合材料表面積)×(100)(%)
で表す。なおボイド面積は、半導体部品を用いて接合し組み立てられたIGBTで、透過X線装置により測定した。
図3の結果からわかるように、凸部高さが5μmの場合はボイドの発生率が0%であり、凸部を設けることによるボイド防止の効果が十分に得られている。一方、凸部高さが3μmではボイド発生率24%となり、ボイドの発生を防止できない。これは、凸部が溶融しその後接合層が溶融することで、電極と接合されるが、凸部の高さが不足しているため、ボイドが抜ける前に接合層が溶融し電極と接合され、ボイドの抜け道が閉ざされるために、はんだ中にボイドが残存した状態となっている。また、凸部高さが4μmでは、はんだ中にボイドがわずかながら残存した状態となっていた。
一方、凸部高さが25μmの場合もボイド発生率が0%であるが、凸部の高さが、それより高くなった場合について説明する。
例えば、凸部高さが30μmでは、ボイド発生率が0%であったが、凸部高さが30μmを超えると、上述した様に、切断工程において、半導体ウェハをダイシング装置で加工するためにダイシングシートに接着させた際に、ダイシングシートと、ダイシングシートに接着している接合層102の接着面との間に凸部103による気泡が発生する。この状態でダイシングを行うとダイシングによる切削カスが気泡中に取り込まれ、接合層表面が汚染されるため、接合不良が発生することより、凸部高さが30μmを超える高さとすることは好ましくない。これらの結果より凸部高さは5μm以上30μm以下であることが望ましい。
次に、前述までの検証にはBi−2.5重量%Agを使用して半導体部品を用いたが、別の接合材料組成においても凸部の有効性を検証した。
表1は、接合層の種類と凸部の高さと凸部の数とを変えてボイド発生率を測定した結果である。なお参考のために凸部を有しない場合も検証した(比較例1)。
この表1からわかるように、Bi−1.0重量%Ag−0.5重量%Cu、100重量%Biを用いた場合もボイド発生率は0%であった。このことから、接合材料としては、Biを主成分とする接合材料であれば良いことが分かった。凸部高さは5μm以上30μm以下であればボイド発生率は0%であり、さらに凸部は数に影響されること無く、前述の配置条件を満たすことでボイド率は0%となった。また、凸部を有しない比較例1では、ボイド発生率が39%となり、品質が安定しているとは言い難い。
かかる構成によれば、半導体素子と、前記半導体素子の一方の面にBiを主成分とする接合材料からなる接合層を有し、前記接合層の前記半導体素子と接する面とは反対側の面には5μm以上30μm以下の高さの凸部が形成されている半導体部品を用いて電極を接合する場合、凸部の周囲が空気の通り道となり、Biの酸化物に囲まれた空気であるボイドの発生を防止することが可能となる。
なお、凸部の周囲が空気の通り道となり、Biの酸化物に囲まれた空気であるボイドの発生を防止することから、ボイドの発生を防止するための凸部の大きさは、凸部の体積とも関連することも考えられる。なぜなら凸部の周囲が一定の体積空間を保たれれば空気の通り道となるからである。
また、上記実施の形態では、凸部103の数が1つの場合を中心に説明したが、これに限らず例えば、凸部103は複数設けても良い。特に、凸部103を3つ以上形成して、半導体素子101を支持する構成にすれば、半導体部品100を電極上にマウントする際に、半導体部品100が傾斜することを防止出来る。
また、上記実施の形態では、凸部103の材料は、接合層102と組成が同じ材料を用いた場合について説明したが、これに限らず例えば、組成の異なる材料であって、接合層102の材料の溶融開始温度以下の融点を持つ材料を用いても良い。例えば、Bi−Sn合金(溶融開始温度:139℃)、Sn−In合金(溶融開始温度:120℃)、又はBi−In合金(溶融開始温度:73℃)等が、凸部103の材料として使用可能である。これにより、凸部103から確実に溶融を開始させることが出来る。
また、上記実施の形態では、接合層102の面の一部に凸部103を形成する場合について説明したが、これに限らず例えば、接合層102の電極201側の面の全体が、その面の中央に頂点を有する四角錐形状や、円錐形状等の錐状に形成されていても良い。この場合でも、接合層102の電極201側の面が、外周側に向けて傾斜しているので、溶融のタイミングに時差が生じるとともに、空気が抜ける通り道が確保されるため、上記と同様の効果を発揮する。
また、上記実施の形態では、保持装置が、半導体部品100を保持したまま、溶融箇所の拡がり状態にあわせて、少しずつ下方に向けて半導体部品100を移動させる構成について説明したが、これに限らず例えば、保持装置が半導体部品100を電極201上に搭載した後は、保持を解除する構成でも良い。この場合、半導体部品100は自重により、少しずつ下方に移動する。
また、上記実施の形態では、凸部を接合層の表面に設ける場合について説明したが、これに限らず例えば、電極の表面に単数又は複数の凸部を設ける構成でも良い。この場合、電極上の凸部は、プレス金型で電極を押圧することにより簡単に形成することができる。図7は、半導体素子101と、半導体素子101の一方の面に形成された、Biを主成分とする接合材料からなる接合層102と、接合層102に対向して接合された、接合層102側の面の中央に凸部701を1つ有する電極702と、リードフレーム202とを備えた接合構造体703を示す概略断面模式図である。尚、図2(d)と同じ部分には同じ符号を付した。即ち、図7の構成の場合、接合層102には、図2(a)で説明した凸部103は形成されていないが、その代わりに、電極702の側に凸部701が形成されている。
また、図7に示す接合構造体703の製造方法は、接合層102が、凸部701の形成された電極702の面と所定の距離を隔てて対向する様に、半導体部品100を配置する配置工程と、電極702を接合層102のBiを主成分とする接合材料の溶融温度以上に加熱する加熱工程と、半導体部品100を加熱された電極側に移動し、凸部701を酸化物が自然形成された接合層102の表面に接触させて、接合層の溶融を凸部701を起点として開始する接合工程とを備えた構成である。図2で説明した接合構造体の製造方法と基本的には同じである。よって、この場合でも、上記と同様に、接合層102の酸化物の溶融のタイミングにおいて時差が生じるとともに、空気が抜ける通り道が確保されるため、上記と同様の効果を発揮する。
本発明の半導体部品、接合構造体、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法は、Biを主成分とする接合材料からなる接合層の中にボイドが発生することを低減出来るので、パワー半導体、小電力トランジスタ等の半導体パッケージの用途に適用できる。
100 半導体部品
101 半導体素子
102 接合層
103 凸部
104 酸化物
201 電極
202 リードフレーム
101 半導体素子
102 接合層
103 凸部
104 酸化物
201 電極
202 リードフレーム
Claims (6)
- 半導体素子と、
前記半導体素子の一方の面に形成された、Biを主成分とする接合材料からなる接合層とを備え、
前記接合層の前記半導体素子と接する面とは反対側の面に、単数又は複数の凸部が形成されている、半導体部品。 - 前記凸部の高さは、5μm以上30μm以下である、請求項1に記載の半導体部品。
- 半導体素子が複数形成された半導体ウェハの一方の面に、Biを主成分とする接合材料を用いて接合層を形成する接合層形成工程と、
前記半導体素子のそれぞれの位置に対応した領域毎に、単数又は複数の孔部が形成されたマスクを前記接合層の上に配置するマスク配置工程と、
前記マスクを配置した前記接合層に対して、前記接合材料と同じ材料、又は前記接合材料より溶融開始温度の低い材料を用いて前記孔部に対応した単数又は複数の凸部を形成する凸部形成工程と、
前記接合層の上に前記凸部が形成された前記半導体ウェハを切断する切断工程と、を備えた半導体部品の製造方法。 - 前記孔部の前記マスクの厚みは、前記凸部の高さに対応しており、
前記マスクの前記接合層に接する面における前記孔部の開口部の大きさは、前記開口部に対向する反対側の開口部の大きさより広い、請求項3に記載の半導体部品の製造方法。 - 請求項1又は2に記載の半導体部品と、電極とを接合した接合構造体の製造方法であって、
前記凸部の形成された前記接合層の面が、前記電極と所定の距離を隔てて対向する様に、前記半導体部品を配置する配置工程と、
前記電極を前記接合材料の溶融開始温度以上に加熱する加熱工程と、
前記半導体部品を前記加熱された電極側に移動し、前記凸部を前記電極の表面に接触させて、前記接合層の溶融を前記凸部を起点として開始する接合工程と、
を備えた、接合構造体の製造方法。 - 半導体素子が複数形成された半導体ウェハと、
前記半導体ウェハの前記半導体素子が形成された面に形成された、Biを主成分とする接合材料からなる接合層と、
前記接合層の上に接着された保護シートとを備え、
前記接合層の前記保護シート側の面の、前記半導体素子のそれぞれの位置に対応した領域毎に、単数又は複数の凸部が形成されている、半導体ウェハ部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011523550A JP5351267B2 (ja) | 2009-07-24 | 2010-07-20 | 半導体部品、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009172709 | 2009-07-24 | ||
JP2009172709 | 2009-07-24 | ||
PCT/JP2010/004655 WO2011010450A1 (ja) | 2009-07-24 | 2010-07-20 | 半導体部品、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法 |
JP2011523550A JP5351267B2 (ja) | 2009-07-24 | 2010-07-20 | 半導体部品、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011010450A1 JPWO2011010450A1 (ja) | 2012-12-27 |
JP5351267B2 true JP5351267B2 (ja) | 2013-11-27 |
Family
ID=43498932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011523550A Expired - Fee Related JP5351267B2 (ja) | 2009-07-24 | 2010-07-20 | 半導体部品、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20120153461A1 (ja) |
JP (1) | JP5351267B2 (ja) |
CN (1) | CN102422403B (ja) |
WO (1) | WO2011010450A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63300519A (ja) * | 1987-05-29 | 1988-12-07 | Mitsubishi Electric Corp | 半導体装置 |
JPH02154482A (ja) * | 1988-12-06 | 1990-06-13 | Nec Corp | 樹脂封止型半導体発光装置 |
JPH07263469A (ja) * | 1994-03-24 | 1995-10-13 | Sansha Electric Mfg Co Ltd | 半導体装置 |
JP2008010545A (ja) * | 2006-06-28 | 2008-01-17 | Mitsubishi Materials Corp | Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5667132A (en) * | 1996-04-19 | 1997-09-16 | Lucent Technologies Inc. | Method for solder-bonding contact pad arrays |
WO2001086716A1 (en) * | 2000-05-12 | 2001-11-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same |
US6622907B2 (en) * | 2002-02-19 | 2003-09-23 | International Business Machines Corporation | Sacrificial seed layer process for forming C4 solder bumps |
JP4115306B2 (ja) * | 2003-03-13 | 2008-07-09 | 富士通株式会社 | 半導体装置の製造方法 |
JP4758614B2 (ja) * | 2003-04-07 | 2011-08-31 | ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. | 電気めっき組成物および方法 |
-
2010
- 2010-07-20 US US13/263,900 patent/US20120153461A1/en not_active Abandoned
- 2010-07-20 CN CN201080021256.0A patent/CN102422403B/zh not_active Expired - Fee Related
- 2010-07-20 JP JP2011523550A patent/JP5351267B2/ja not_active Expired - Fee Related
- 2010-07-20 WO PCT/JP2010/004655 patent/WO2011010450A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63300519A (ja) * | 1987-05-29 | 1988-12-07 | Mitsubishi Electric Corp | 半導体装置 |
JPH02154482A (ja) * | 1988-12-06 | 1990-06-13 | Nec Corp | 樹脂封止型半導体発光装置 |
JPH07263469A (ja) * | 1994-03-24 | 1995-10-13 | Sansha Electric Mfg Co Ltd | 半導体装置 |
JP2008010545A (ja) * | 2006-06-28 | 2008-01-17 | Mitsubishi Materials Corp | Au−Sn合金はんだペーストを用いて素子の接合面全面を基板に接合する方法 |
Also Published As
Publication number | Publication date |
---|---|
US20120153461A1 (en) | 2012-06-21 |
CN102422403B (zh) | 2016-04-13 |
WO2011010450A1 (ja) | 2011-01-27 |
CN102422403A (zh) | 2012-04-18 |
JPWO2011010450A1 (ja) | 2012-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102760664B (zh) | 半导体装置和制造半导体装置的方法 | |
JP2006190850A (ja) | 半導体装置およびその製造方法 | |
JP2007311527A (ja) | パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール | |
JP2007110001A (ja) | 半導体装置 | |
JP2007123395A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011222675A5 (ja) | ||
KR101609495B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2009130118A (ja) | 半導体装置およびその製造方法ならびに太陽電池 | |
JP5252024B2 (ja) | 半導体装置 | |
JP4877046B2 (ja) | 半導体装置およびその製造方法 | |
JP6398499B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP2010103206A (ja) | 半導体装置及びその製造方法 | |
JP2007243118A (ja) | 半導体装置 | |
JP2009142890A (ja) | 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部 | |
JP4703492B2 (ja) | 鉛フリーはんだ材料 | |
JP2008300792A (ja) | 半導体装置およびその製造方法 | |
JP5351267B2 (ja) | 半導体部品、半導体ウェハ部品、半導体部品の製造方法、及び、接合構造体の製造方法 | |
JP2014018832A (ja) | 金属線入り成形はんだ及びその製造方法 | |
JP2009291838A (ja) | レーザ溶接構造およびレーザ溶接方法 | |
JP6156693B2 (ja) | 半導体装置の製造方法 | |
JP6757006B2 (ja) | 半導体装置及びその製造方法 | |
JP5927567B2 (ja) | 半導体素子の接合構造体と製造方法 | |
JP5082972B2 (ja) | パワーモジュール用基板の製造方法 | |
JP6260941B2 (ja) | 半導体装置の製造方法 | |
JP2016030281A (ja) | 接合材料及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5351267 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |