JP5343872B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP5343872B2 JP5343872B2 JP2010009345A JP2010009345A JP5343872B2 JP 5343872 B2 JP5343872 B2 JP 5343872B2 JP 2010009345 A JP2010009345 A JP 2010009345A JP 2010009345 A JP2010009345 A JP 2010009345A JP 5343872 B2 JP5343872 B2 JP 5343872B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- pixel
- pixel electrode
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
この発明は、広い視野角をもった液晶表示装置に関する。 The present invention relates to a liquid crystal display device having a wide viewing angle.
液晶表示装置は、表示の視野角を広くすることが望まれている。そのために、表示画素を二つの領域に区分し、その一方の領域と他方の領域とで液晶に印加される電圧値を異ならせることにより、前記２つの領域の視野角特性を互いに異ならせ、その両方の視野角特性が相乗した広い視野角を得ることが考えられている。 Liquid crystal display devices are desired to have a wide viewing angle. For this purpose, the display pixel is divided into two regions, and the viewing angle characteristics of the two regions are made different from each other by differentiating the voltage value applied to the liquid crystal between the one region and the other region. It is considered to obtain a wide viewing angle in which both viewing angle characteristics are synergistic.
この種の液晶表示装置としては、従来、例えば特許文献１に記載されているように、第一の薄膜トランジスタに接続された第一の画素電極と第二の薄膜トランジスタに接続された第二の画素電極とを表示画素毎に形成し、前記第一の薄膜トランジスタの充電能力と、前記第二の薄膜トランジスタの充電能力とを異ならせることにより、前記一方の領域の液晶と他方の領域の液晶とに、異なる値の電圧を印加するようにしたものがある。
Conventionally, as this type of liquid crystal display device, for example, as described in
ところで、液晶表示装置は、各種の工程を経て製造されるため、同機種の液晶表示装置であっても、製造工程で生じた絶縁膜厚や基板間隙等の誤差により、表示装置相互間に視野角のばらつきを生じることがある。そして、従来の液晶表示装置は、視野角のばらつきの補正が難しいため、所定の視野角の液晶表示装置を歩留まり良く得ることができない。 By the way, since the liquid crystal display device is manufactured through various processes, even if it is the same type of liquid crystal display device, the visual field between the display devices is different due to an error such as an insulating film thickness or a substrate gap generated in the manufacturing process. It may cause corner variations. And since it is difficult for the conventional liquid crystal display device to correct the variation in viewing angle, a liquid crystal display device having a predetermined viewing angle cannot be obtained with a high yield.
この発明は、視野角のばらつきを容易に補正することができる液晶表示装置を提供することを目的としている。 An object of the present invention is to provide a liquid crystal display device capable of easily correcting variations in viewing angles.
上記の目的を達成するために、本発明の第１の態様の液晶表示装置は、第一の薄膜トランジスタに接続された第一の画素電極と第二の薄膜トランジスタに接続された第二の画素電極とが表示画素毎に形成され、前記第一の薄膜トランジスタと前記第二の薄膜トランジスタとが、互いに同じデータ信号線及び走査信号線に接続され、前記第一の画素電極と共通電極との間及び前記第二の画素電極と前記共通電極との間に液晶層が形成され、前記第一の画素電極との間に第一誘電層が介在されて第一補償容量を形成する第一容量電極と、前記第二の画素電極との間に第二誘電層が介在されて第二補償容量を形成する第二容量電極と、前記第二の画素電極との間に第三誘電層が介在されて第三補償容量を形成する第三容量電極と、前記第一容量電極と前記第二容量電極とに前記共通電極への印加電圧と同じ第一の電圧を印加し、前記第三容量電極に前記第一の電圧とは異なる第二の電圧を印加する手段と、を備え、前記第三容量電極が、前記第二の画素電極の所定の一辺に沿う方向に延伸するように且つ前記所定の一辺に重なるように形成され、前記第二容量電極が、前記第三容量電極との間に所定の間隔をあけて、前記第二の画素電極の前記所定の一辺を除く他の辺に重なるように形成されている、ことを特徴とする。 In order to achieve the above object, a liquid crystal display device according to a first aspect of the present invention includes a first pixel electrode connected to a first thin film transistor and a second pixel electrode connected to a second thin film transistor. Is formed for each display pixel, and the first thin film transistor and the second thin film transistor are connected to the same data signal line and scanning signal line, and between the first pixel electrode and the common electrode and the first thin film transistor. is the liquid crystal layer is formed between the common electrode and the second pixel electrode, the first dielectric layer and the first capacitor electrode to form a first compensation capacitor is interposed between the first pixel electrode, wherein a second capacitor electrode is a second dielectric layer to form a second compensating capacitor is interposed between the second pixel electrode, the third a third dielectric layer is interposed between the second pixel electrode A third capacitor electrode forming a compensation capacitor, and the first capacitor electrode; Means for applying the same first voltage as the voltage applied to the common electrode to the second capacitor electrode, and applying a second voltage different from the first voltage to the third capacitor electrode. , wherein the third capacitor electrode, the second being formed as and overlaps the predetermined side so as to extend in a direction along a predetermined one side of the pixel electrode, the second capacitor electrode, the third capacitor electrode at predetermined intervals between the second and is formed so as to overlap the other side except for said predetermined side of the pixel electrode, characterized in that.
この発明によれば、前記第三容量電極に印加する電圧を制御するだけで視野角を微調整することができる。従って、視野角のばらつきを容易に補正することができる。 According to the present invention, the viewing angle can be finely adjusted only by controlling the voltage applied to the third capacitor electrode. Therefore, the variation in viewing angle can be easily corrected.
しかも、この発明によれば、前記第三補償容量の容量値に対して前記第二補償容量の容量値が比較的大きくなるため、第三容量電極への印加電圧値に若干の変動があっても、第二画素電極に対応する液晶層での電圧−透過率特性がみだりに変動することがなく、従って、より微細に電圧−透過率特性を調整することが可能になる。また、前記第三容量電極へのノイズ電圧の印加による前記電圧−透過率特性の変動も抑制することができる。 In addition, according to the present invention, since the capacitance value of the second compensation capacitor becomes relatively larger than the capacitance value of the third compensation capacitor, there is a slight variation in the voltage value applied to the third capacitance electrode. However, the voltage-transmittance characteristic in the liquid crystal layer corresponding to the second pixel electrode does not fluctuate, so that the voltage-transmittance characteristic can be adjusted more finely. In addition, fluctuations in the voltage-transmittance characteristics due to application of a noise voltage to the third capacitor electrode can be suppressed.
［第一実施例］
この発明の第一実施例の液晶表示装置は、図１のように、液晶表示素子１と前記液晶表示素子１を駆動する駆動手段３１とにより構成されている。
[First embodiment]
The liquid crystal display device according to the first embodiment of the present invention comprises a liquid
前記液晶表示素子１は、薄膜トランジスタ（以下、ＴＦＴと記す）をスイッチング素子としたアクティブマトリックス型液晶表示素子であり、複数の表示画素３０が、図２のように、行方向（図において左右方向）及び列方向（図において上下方向）に配列させて形成されている。
The liquid
この液晶表示素子１は、図２〜図１０のように、対向配置された透明な第一基板３と第二基板４を備えている。そして、前記第一基板（例えば表示面側とは反対側の基板）３の第二基板４と対向する面に、複数の透明な画素電極５が行方向及び列方向に配列させて設けられ、前記第二基板４の第一基板３と対向する面に、前記各画素電極５と対向する一枚膜状の透明な共通電極６が設けられている。
As shown in FIGS. 2 to 10, the liquid
前記各画素電極５はそれぞれ、電気的に分離して形成された第一の画素電極５ａと第二の画素電極５ｂとからなっている。この実施例において、第一画素電極５ａと第二画素電極５ｂは、同じ横幅（行方向の幅）を有しており、第一画素電極５ａは、縦幅（列方向の幅）が前記横幅の約２倍である縦長矩形形状に形成され、第二画素電極５ｂは、縦幅と横幅が同程度の略正方形形状に形成されている。
Each of the
さらに、前記第一基板３には、各画素電極５の行毎に行方向に延伸させて配線された複数の走査信号線７と、各画素電極５の列毎に列方向に延伸させて配線された複数のデータ信号線８とが設けられている。
Further, the
前記走査信号線７は、第一画素電極５ａと第二画素電極５ｂとの間を延伸するように配置されている。また、前記データ信号線８は、各列の画素電極５の一側の領域に、列方向に延伸するように配置されている。
The
また、前記第一基板３には、前記各画素電極５にそれぞれ対応させて、前記第一画素電極５ａに接続された第一のＴＦＴ９ａと、前記第二画素電極５ｂに接続された第二のＴＦＴ９ｂと、が配置されている。この第一ＴＦＴ９ａと第二ＴＦＴ９ｂとは、前記第一画素電極５ａと第二画素電極５ｂとの間の領域に、前記行方向に並べて配置されている。
The
前記第一ＴＦＴ９ａと第二ＴＦＴ９ｂはそれぞれ、図４、図５、図６及び図７のように、第一基板３上に形成されたゲート電極１０と、前記第一基板３上の略全域に前記ゲート電極１０を覆って形成された透明なゲート絶縁膜１１と、前記ゲート絶縁膜１１上に前記ゲート電極１０と対向させて形成された真正アモルファスシリコンからなる半導体薄膜１２と、前記半導体薄膜１２の上面の中央部に設けられたチャネル保護膜１３と、前記半導体薄膜１２のチャネル領域を挟んで、その一方の側と他方の側との上にそれぞれｎ型アモルファスシリコンからなるコンタクト層１４を介して形成されたソース電極１５及びドレイン電極１６とからなっている。
The
なお、前記第一ＴＦＴ９ａと第二ＴＦＴ９ｂは、互いに逆向きの形状に形成されている。すなわち、第一ＴＦＴ９ａは、第一画素電極５ａと対向する側にドレイン電極１６が設けられ、その反対側にソース電極１５が設けられた形状に形成されている。また、第二ＴＦＴ９ｂは、第二画素電極５ｂと対向する側にドレイン電極１６が設けられ、その反対側にソース電極１５が設けられた形状に形成されている。
The
そして、前記第一ＴＦＴ９ａのゲート電極１０と第二ＴＦＴ９ｂのゲート電極１０は、前記第一画素電極５ａと第二画素電極５ｂとの間を延伸するように配置された走査信号線７に接続されている。
The
さらに、前記第一ＴＦＴ９ａのソース電極１５と第二ＴＦＴ９ｂのソース電極１５は、前記第一画素電極５ａと第二画素電極５ｂの一側を延伸するように配置されたデータ信号線８に接続されている。
Further, the
なお、前記各走査信号線７は、前記第一基板３上に、第一及び第二ＴＦＴ９ａ，９ｂのゲート電極１０，１０と同じ金属膜により、前記各ゲート電極１０，１０と一体に形成されている。
Each
一方、前記各データ信号線８は、前記ゲート絶縁膜１１の上に、第一及び第二ＴＦＴ９ａ，９ｂのソース，ドレイン電極１５，１６と同じ金属膜により、前記各ソース電極１５，１５と一体に形成されている。
On the other hand, the
なお、前記データ信号線８には、各行の画素電極５の第一画素電極５ａと第二画素電極５ｂとの間の領域に向かって延びる複数の分岐線８ａが一体に形成されている。この分岐線８ａは、互いに逆向きの形状に形成された前記第一ＴＦＴ９ａと第二ＴＦＴ９ｂのうちの前記データ信号線８に近い側に配置された第一ＴＦＴ９ａのソース電極１５側を通り、さらに前記データ信号線８から遠い側に配置された第二ＴＦＴ９ｂのソース電極１５側に達するように屈曲させた形状に形成されている。そして、前記データ信号線８は、前記分岐線８ａを介して、前記第一ＴＦＴ９ａのソース電極１５及び第二ＴＦＴ９ｂのソース電極１５に一体的に接続されている。
The data signal
この実施例において、前記第一ＴＦＴ９ａ及び第二ＴＦＴ９ｂと各走査信号線７と第一、第二及び第三容量電極１７，１８，１９と各データ信号線８は、次のような工程で形成される。
In this embodiment, the
［工程１］
まず、第一基板３上に、各走査信号線７及びゲート電極１０と前記各容量電極１７，１８，１９を、金属膜の成膜及びそのパターニングにより形成する。
[Step 1]
First, the
［工程２］
次に、前記ゲート絶縁膜１１と半導体薄膜１２とチャネル保護膜１３とを順次成膜し、前記チャネル保護膜１３を半導体薄膜１２の中央部を覆う形状にパターニングする。
[Step 2]
Next, the
［工程３］
次に、前記コンタクト層１４と、ソース，ドレイン電極及びデータ信号線用の金属膜とを順次成膜し、前記金属膜とコンタクト層１４及び半導体薄膜１２を一括して前記ソース電極１５及びドレイン電極と各データ信号線８の形状にパターニングする。
[Step 3]
Next, the
そのため、前記各データ信号線８は、前記各ＴＦＴ９ａ，９ｂを構成する積層膜のうちの半導体薄膜１２とコンタクト層１４とからなる下地層の上に形成されている。
Therefore, each of the
さらに、前記ゲート絶縁膜１１の上には、前記各ＴＦＴ９ａ，９ｂ及び前記各データ信号線８を覆って透明な被覆絶縁膜２０が設けられており、この被覆絶縁膜２０の上に前記第一画素電極５ａと第二画素電極５ｂが形成されている。そして、前記第一画素電極５ａは、前記第一ＴＦＴ９ａのドレイン電極１６に接続され、第二画素電極５ｂは、前記第二ＴＦＴ９ａのドレイン電極１６に接続されている。
Further, a transparent
なお、前記第一画素電極５ａと第二画素電極５ｂは、前記被覆絶縁膜２０の第一ＴＦＴ９ａ及び第二ＴＦＴ９ｂのドレイン電極１６，１６上の部分に第一及び第二のコンタクト孔２０１，２０２を穿設した後に、前記被覆絶縁膜２０上にＩＴＯ膜を成膜し、そのＩＴＯ膜を第一及び第二画素電極５ａ，５ｂの形状にパターニングすることにより形成される。
The
従って、第一画素電極５ａは、前記第一のコンタクト孔２０１において第一ＴＦＴ９ａのドレイン電極１６に接続され、前記第二画素電極５ｂは、前記第二のコンタクト孔２０２において第二ＴＦＴ９ｂのドレイン電極１６に接続されている。
Accordingly, the
すなわち、前記液晶表示素子１は、第一ＴＦＴ９ａに接続された第一画素電極５ａと第二ＴＦＴ９ｂに接続された第二画素電極５ｂとが表示画素３０毎に形成され、前記第一ＴＦＴ９ａと第二ＴＦＴ９ｂとが、互いに同じデータ信号線８及び走査信号線７に接続されたものである。
That is, in the liquid
そのため、各表示画素３０はそれぞれ、前記第一画素電極５ａと第２画素電極５ｂとの間の部分を境にして、第一画素電極５ａが形成された側の第一領域３０ａと、第２画素電極５ｂが形成された側の第二領域３０ｂとに区分されている。
Therefore, each
そして、前記第一ＴＦＴ９ａと第二ＴＦＴ９ｂは、同じ走査信号線７からの所定電位の走査信号により同時にオンし、同じデータ信号線８から供給されたデータ信号を前記第一画素電極５ａと前記第二画素電極５ｂに各々印加する。
The
さらに、前記第一基板３には、各画素３０毎に、第一画素電極５ａとの間に第一誘電層が介在されて第一補償容量Ｃｓ１を形成する第一容量電極１７と、第二画素電極５ｂとの間に第二誘電層が介在されて第二補償容量Ｃｓ２を形成する第二容量電極１８と、前記第二画素電極５ｂとの間に第三誘電層が介在されて第三補償容量Ｃｓ３を形成する第三容量電極１９とが設けられている。
Further, the
前記第一容量電極１７と第二容量電極１８及び第三容量電極１９は、図４、図５及び図１０のような形状に形成されている。すなわち、第一容量電極１７は、第一画素電極５ａの各辺に重なるような形状、つまり、前記第一画素電極５ａの全周の辺に重なる矩形枠形状に形成されている。
The
そして、各第一容量電極１７は、行毎に、隣り合う第一容量電極１７，１７の前記走査信号線７に隣接する辺とは反対側の辺の端部同士を連続させて形成することにより共通接続されている。
And each 1st capacity |
一方、前記第二容量電極１８と第三容量電極１９とのうち、第三容量電極１９は、第二画素電極５ｂの所定の一辺に沿う方向に延伸するように且つ前記所定の一辺に重なるように形成され、第二容量電極１８は、前記第三容量電極１９との間に所定の間隔をあけて、前記第二画素電極５ｂの前記所定の一辺を除く他の辺に重なるように形成されている。
On the other hand, of the
この実施例において、前記第三容量電極１９は、第二画素電極５ａの各辺のうち、前記走査信号線７に隣接する辺とは反対側の一辺と重なる直線形状に形成されている。そして、各第三容量電極１９は、行毎に、隣り合う第三容量電極１９，１９の端部同士を連続させて形成することにより共通接続されている。
In this embodiment, the
また、前記第二容量電極１８は、第二画素電極５ａの各辺のうち、前記走査信号線７に隣接する辺とは反対側の一辺以外の三辺と重なる三方枠形状に形成されている。そして、各第二容量電極１８は、行毎に、隣り合う第二容量電極１８，１８の前記走査信号線７に隣接する辺の端部同士を連続させて形成することにより共通接続されている。
The
さらに、各走査信号線７と、各画素３０毎に設けられた第一、第二及び第三容量電極１７，１８，１９は、前記第一基板３上に、前記各ＴＦＴ９ａ，９ｂのゲート電極１０と同じ金属膜により形成されており、前記ゲート絶縁膜１１により覆われている。なお、各走査信号線７は、第一ＴＦＴ９ａ及び第二ＴＦＴ９ｂのゲート電極１０，１０と一体に形成されている。また、第一容量電極１７と第二容量電極１８はそれぞれ、前記走査信号線７との間に間隔を設けて形成されている。
Further, each
そして、第一容量電極１７は、第一画素電極５ａの各辺と、前記ゲート絶縁膜１１と被覆絶縁膜２０との二層膜からなる第一誘電層を介して対向し、前記第一画素電極５ａとの間に第一補償容量Ｃｓ１を形成している。
The
また、第二容量電極１８は、第二画素電極５ｂの前記三辺（走査信号線７に隣接する辺とは反対側の一辺以外の辺）と、前記ゲート絶縁膜１１と被覆絶縁膜２０との二層膜からなる第二誘電層を介して対向し、前記第二画素電極５ｂとの間に第二補償容量Ｃｓ２を形成している。
The
さらに、第三容量電極１９は、前記第二画素電極５ｂの前記一辺（走査信号線７に隣接する辺とは反対側の一辺）と、前記ゲート絶縁膜１１と被覆絶縁膜２０との二層膜からなる第三誘電層を介して対向し、前記第二画素電極５ｂとの間に前記第三補償容量Ｃｓ３を形成している。
Further, the
すなわち、前記第一補償容量Ｃｓ１の第一誘電層と、前記第二各補償容量Ｃｓ２の第二誘電層と、前記第三補償容量Ｃｓ３の第三誘電層は、同一の層（ゲート絶縁膜１１と被覆絶縁膜２０との二層膜）として形成されている。 That is, the first dielectric layer of the first compensation capacitor Cs1, the second dielectric layer of each of the second compensation capacitors Cs2, and the third dielectric layer of the third compensation capacitor Cs3 are the same layer (the gate insulating film 11). And a covering insulating film 20).
また、前記第二基板４には、図６〜図９のように、赤色フィルタ２１Ｒ、緑色フィルタ２１Ｇ及び青色フィルタ２１Ｂの三色のカラーフィルタが、各画素３０の列毎に交互に並べて形成されている。さらに、前記第二基板４には、各行及び各列の隣り合う画素３０，３０の間の領域及び各画素３０の第一領域３０ａと第二領域３０ｂとの間の領域に対応させて遮光膜２２が形成されている。
Further, as shown in FIGS. 6 to 9, the three color filters of the
この実施例において、前記遮光膜２２は、例えば黒色系の顔料を添加した感光性樹脂により形成されており、前記三色のカラーフィルタ２１Ｒ，２１Ｇ，２１Ｂは、第二基板４上の遮光膜２２の無い領域に形成されている。そして、前記共通電極６は、前記カラーフィルタ２１Ｒ，２１Ｇ，２１Ｂ及び遮光膜２２の上に、各画素３０の配列領域の全域にわたって形成されている。
In this embodiment, the
また、前記第一基板３には、前記各画素電極５ａ，５ｂを覆って第一配向膜２３が設けられており、前記第二基板４には、前記共通電極６を覆って第二配向膜２４が設けられている。
The
前記第一基板３と第二基板４は、図２及び図３のように、所定の間隙を設けて対向配置され、画面エリア１ａを囲む枠状のシール材２５を介して貼り合わされている。そして、前記第一画素電極５ａと共通電極６との間及び第二画素電極５ｂと前記共通電極６との間に液晶層２が形成されている。前記液晶層２は、前記第一基板３と第二基板４との間の間隙の前記シール材２５で囲まれた領域に液晶を封入して形成されている。
As shown in FIGS. 2 and 3, the
また、前記第一基板３の外面には、第一偏光板２６が、その吸収軸を所定の方向に向けて配置され、前記第二基板４の外面には、第二偏光板２７が、その吸収軸を所定の方向に向けて配置されている。
A first
この実施例の液晶表示素子１は、例えばＴＮ型液晶表示素子であり、前記第一配向膜２３と第二配向膜２４は、ポリイミド等の水平配向膜からなり、それぞれの膜面を、互いに略直交する方向にラビング処理されている。
The liquid
また、前記液晶層２は、誘電異方性が正のネマティック液晶からなっており、この液晶層２の液晶分子は、前記第一基板３と第二基板４との間において略９０度の捩れ角でツイスト配向している。
The
そして、前記第一偏光板２６は、その吸収軸を前記第一配向膜２３のラビング方向と平行または直交する方向に向けて配置され、前記第二偏光板２７は、その吸収軸を前記第一偏光板２６の吸収軸と直交または平行にして配置されている。
The first
また、前記第一基板３には、図２及び図３のように、例えば前記列方向（画面エリア１ａの上下方向）の一端側に、前記第二基板４の外方に張出すドライバ搭載部３ａが形成されており、このドライバ搭載部３ａに、複数の入力端子と複数の走査信号出力端子及び複数のデータ信号出力端子（いずれも図示せず）が形成されたＬＳＩからなるドライバ素子２８が搭載されている。
Further, as shown in FIGS. 2 and 3, the
そして、前記各走査信号線７は、前記画面エリア１ａの外側を迂回させて前記ドライバ素子２８の各走査信号出力端子にそれぞれ接続され、前記各データ信号線８は、前記ドライバ素子２８の各データ信号出力端子にそれぞれ接続されている。
Each
また、前記共通電極６は、前記枠状のシール材２５による基板接合部に設けられたクロス接続部（図示せず）を介して、前記ドライバ搭載部３ａに形成された第一電圧入力端子２９ａに接続されている。
Further, the
さらに、前記画面エリア１ａの外側には一本の第一電圧供給線（図示せず）がデータ信号線８と平行に配線されている。そして、行毎に共通接続された全ての行の第一容量電極１７と、行毎に共通接続された全ての行の第二容量電極１８は、前記一本の第一電圧供給線に接続され、この第一電圧供給線を介して、前記共通電極６と共に前記第一電圧入力端子２９ａに接続されている。
Further, one first voltage supply line (not shown) is wired in parallel with the data signal
また、前記画面エリア１ａの外側には、一本の第二電圧供給線（図示せず）が前記第一電圧供給線と平行に配線されている。そして、行毎に共通接続された全ての行の第三容量電極１８は、前記一本の第二電圧供給線に接続され、この第二電圧供給線を介して、前記ドライバ搭載部３ａに形成された第二電圧入力端子２９ｂに接続されている。
A second voltage supply line (not shown) is wired outside the
なお、前記液晶表示素子１の背後（表示面側とは反対側）には、前記液晶表示素子１の画面エリア１ａの全域に向けて均一な照度の光を照射する面光源（図示せず）が配置されている。
A surface light source (not shown) that emits light with uniform illuminance toward the entire area of the
前記液晶表示素子１は、前記各画素３０の行（以下、画素行という）を一行ずつ順次選択し、各画素行毎にその行の各画素３０の第一画素電極５ａ及び第二画素電極５ｂと共通電極６との間に電圧を印加することにより駆動され、前記電圧の印加による液晶分子の配向状態の変化により、前記画素３０の第一領域３０ａと第二領域３０ｂの光の透過を制御して画像を表示する。
The liquid
次に、前記液晶表示素子１を駆動する駆動手段３１について説明する。この駆動手段３１は、外部から入力される画像データを一時的に記憶する画像メモリ３２と、前記液晶表示素子１の各走査信号線７に走査信号を印加する走査信号線駆動回路３３と、前記液晶表示素子１の各データ信号線８にデータ信号を印加するデータ信号線駆動回路３４とを備えている。なお、前記走査信号線駆動回路３３とデータ信号線駆動回路３４は、前記液晶表示素子１のドライバ搭載部３ａに搭載されたドライバ素子２８に形成されている。
Next, driving means 31 for driving the liquid
さらに、前記駆動手段３１は、第一電圧発生回路３５と、第二電圧発生回路３６と、前記走査信号線駆動回路３３及びデータ信号線駆動回路３４と前記第一電圧発生回路３５及び第二電圧発生回路３６の制御部３７を備えている。
Further, the driving means 31 includes a first
前記走査信号線駆動回路３３は、前記制御部３７からの同期用クロック信号等の制御信号に基づいて、前記各走査信号線７にそれぞれ、前記第一ＴＦＴ９ａ及び第二ＴＦＴ９ｂをオン，オフさせる走査信号を印加する。
The scanning signal
図１２において、ｔ１，ｔ２，ｔ３，ｔ４，…ｔｎは、一画面を表示する１フレーム（第一行から最終行までの各画素行を順次選択して全ての画素行の各画素３０に一画面分のデータ信号を印加する期間）を前記各画素の行数で分割した各画素行の選択期間であり、ｔ１は第一行の選択期間、ｔ２は第二行の選択期間、ｔ３は第三行の選択期間、ｔ４は第四行の選択期間、ｔ５は第五行の選択期間、ｔｎは最終行（ｎ行）の選択期間である。
In FIG. 12, t1, t2, t3, t4,..., Tn are one frame (one pixel row from the first row to the last row is sequentially selected and one
また、図１２において、Ｇ１，Ｇ２，Ｇ３，Ｇ４，…Ｇｎは各走査信号線７にそれぞれ印加される走査信号であり、Ｇ１は第一行の走査信号線７に印加される走査信号、Ｇ２は第二行の走査信号線７に印加される走査信号、Ｇ３は第三行の走査信号線７に印加される走査信号、Ｇ４は第四行の走査信号線７に印加される走査信号、Ｇ５は第五行の走査信号線７に印加される走査信号、Ｇｎは最終行（ｎ行）の走査信号線７に印加される走査信号である。
In FIG. 12, G1, G2, G3, G4,... Gn are scanning signals applied to the respective
これらの走査信号は、該走査信号を印加する走査信号線７が対応する画素行の選択期間ｔ１，ｔ２，ｔ３，ｔ４，…ｔｎの開始時よりも所定時間遅れた書込み開始時に、第一ＴＦＴ９ａ及び第二ＴＦＴ９ｂをオンさせる所定値のオン電位になり、前記選択期間ｔ１，ｔ２，ｔ３，ｔ４，…ｔｎの終了時よりも所定時間早い書込み終了時に、前記第一ＴＦＴ９ａ及び第二ＴＦＴ９ｂをオフさせるオフ電位になる波形の信号であり、他の期間は前記オフ電圧に保たれる。
These scanning signals are supplied to the
前記データ信号線駆動回路３４は、前記制御部３７からの制御信号に基づいて、前記画像メモリ３２に一時的に記憶された画像データを一行の画素分ずつ前記制御部３７を介して取り込み、前記各画素行の選択期間毎に、前記一行の画素分の各画像データそれぞれの階調値に対応したデータ信号を前記各データ信号線８に印加する。
The data signal
また、前記第一電圧発生回路３５は、前記制御部３７からの制御信号に基づいて、前記第一の電圧Ｖ１を発生する。この第一電圧Ｖ１は、前記液晶表示素子１のドライバ搭載部３ａに形成された第一電圧入力端子２９ａを介して、前記共通電極６と、前記各行の第一容量電極１７及び第二容量電極１８とに印加される（図１０参照）。
The first
すなわち、前記各行の第一容量電極１７及び第二容量電極１８に印加される電圧Ｖｃｏｍは、前記共通電極６への印加電圧と同じ電圧である。以下、前記共通電極６への印加電圧Ｖｃｏｍをコモン信号という。
That is, the voltage Vcom applied to the
前記第一電圧発生回路３５から前記共通電極６と各行の第一容量電極１７及び第二容量電極１８に印加される第一電圧Ｖ１は、電圧レベルが所定の周期で反転する矩形波交流電圧である。
The first voltage V1 applied from the first
この実施例において、前記第一電圧Ｖ１は、図１２に示したように、各画素行の選択期間ｔ１，ｔ２，ｔ３，ｔ４，…ｔｎ毎に電圧レベルが反転し、さらに前記電圧レベルが１フレーム毎に反転する矩形波交流電圧である。 In this embodiment, as shown in FIG. 12, the voltage level of the first voltage V1 is inverted every selection period t1, t2, t3, t4,. This is a rectangular wave AC voltage that is inverted every frame.
また、図１２に示したデータ信号Ｄは、各画素行のうちの一つの画素行の選択期間に、前記走査信号線駆動回路３３から各データ信号線８に印加される信号であり、各画素行の選択期間ｔ１，ｔ２，ｔ３，ｔ４，…ｔｎ毎に各データ信号線８に印加される各データ信号Ｄはそれぞれ、前記選択期間ｔ１，ｔ２，ｔ３，ｔ４，…ｔｎ毎に、共通電極６に印加される前記第一電圧Ｖ１との差が前記各画像データそれぞれの階調値に対応する値になるように電位が変化する矩形波信号である。
The data signal D shown in FIG. 12 is a signal applied to each data signal
一方、前記第二電圧発生回路３６は、前記制御部３７からの制御信号に基づいて、前記第一電圧Ｖ１とは異なる第二の電圧Ｖ２を発生する。この第二電圧Ｖ２は、図１２に示したように、一定レベルの直流電圧であり、前記液晶表示素子１のドライバ搭載部３ａに形成された第二電圧入力端子２９ｂを介して、前記各行の第三容量電極１９に印加される（図１０参照）。
On the other hand, the second
この実施例において、前記第二電圧Ｖ２は、図１３のように、前記第一電圧Ｖ１のハイレベル値Ｖ１Ｈとローレベル値Ｖ１Ｌとの間の値の電圧、例えば前記各レベル値Ｖ１Ｈ，Ｖ１Ｌの略中間の値の電圧である。 In this embodiment, the second voltage V2 is a voltage between the high level value V1 H and the low level value V1 L of the first voltage V1, for example, each level value V1 H as shown in FIG. , V1 L is approximately the middle value of the voltage.
この液晶表示装置において、前記液晶表示素子１の各画素３０はそれぞれ、図１１のような回路で表すことができる。すなわち、画素３０の第一領域３０ａは、第一画素電極５ａと共通電極６及びその間の液晶層２とからなる第一画素容量ＣＬＣ１と、前記第一画素電極５ａと第一容量電極１７及びその間の第一誘電層（ゲート絶縁膜１１と被覆絶縁膜２０との二層膜）とからなる第一補償容量Ｃｓ１とが第一画素電極５ａにおいて接続され、前記第一画素電極５ａに第一ＴＦＴ９ａが接続された回路からなっている。
In this liquid crystal display device, each
また、前記画素３０の第二領域３０ｂは、第二画素電極５ｂと共通電極６及びその間の液晶層２とからなる第二画素容量ＣＬＣ２と、前記第二画素電極５ｂと第二容量電極１８及びその間の第二誘電層（ゲート絶縁膜１１と被覆絶縁膜２０との二層膜）とからなる第二補償容量Ｃｓ２と、前記第二画素電極５ｂと第三容量電極１９及びその間の第三誘電層（ゲート絶縁膜１１と被覆絶縁膜２０との二層膜）とからなる第三補償容量Ｃｓ３とが第二画素電極５ｂにおいて接続され、前記第二画素電極５ｂに第二ＴＦＴ９ｂが接続された回路からなっている。
The
そして、前記共通電極６には、各画素行の選択期間毎に電圧レベルがハイレベル値Ｖ１Ｈとローレベル値Ｖ１Ｌとに反転するコモン信号Ｖｃｏｍが印加され、前記第一容量電極１７と前記第二容量電極１８にはそれぞれ、前記コモン信号Ｖｃｏｍと同じ第一電圧Ｖ１が印加され、前記第三容量電極１９には、前記第一電圧Ｖ１とは異なる第二電圧Ｖ２が印加される。
A common signal Vcom whose voltage level is inverted between a high level value V1 H and a low level value V1 L is applied to the
また、選択された画素行の各画素３０の第一画素電極５ａと第二画素電極５ｂには、第一ＴＦＴ９ａ及び第二ＴＦＴ９ｂのオンにより、データ信号線８から供給されたデータ信号Ｄがそれぞれ印加される。
The data signal D supplied from the data signal
前記第一画素電極５ａと共通電極６との間と、前記第二画素電極５ｂと共通電極６との間に印加される電圧（以下、書込み電圧という）はそれぞれ、前記第一電圧Ｖ１と前記データ信号Ｄとの電圧差に対応した値の電圧であり、その書込み電圧が前記第一画素容量ＣＬＣ１と前記第二画素容量ＣＬＣ２とにチャージされる。
A voltage applied between the
また、前記第一容量電極１７と前記第二容量電極１８への印加電圧はそれぞれ前記共通電極６へ印加されるコモン信号Ｖｃｏｍと同じ第一電圧Ｖ１であるため、前記第一補償容量Ｃｓ１と第二補償容量Ｃｓ２にはそれぞれ前記書込み電圧と同じ電圧がチャージされる。
In addition, since the voltage applied to the
一方、前記第三容量電極１９への印加電圧は前記第一電圧Ｖ１とは異なる第二電圧Ｖ２であるため、前記第三補償容量Ｃｓ３には、前記書込み電圧とは異なる電圧（書込み電圧に対して第一電圧Ｖ１と第二電圧Ｖ２との差に対応した電圧差をもった電圧）がチャージされる。
On the other hand, since the voltage applied to the
なお、第一画素電極５ａと走査信号線７及びデータ信号線８との間には、第一ＴＦＴ９ａのゲート−ソース間容量及びドレイン−ソース間容量等の寄生容量（以下、第一寄生容量という）が存在する。また、第二画素電極５ｂと走査信号線７及びテータ信号線８との間には、第二ＴＦＴ９ｂのゲート−ソース間容量及びドレイン−ソース間容量等の寄生容量（以下、第二寄生容量という）が存在する。
Note that a parasitic capacitance (hereinafter referred to as a first parasitic capacitance) such as a gate-source capacitance and a drain-source capacitance of the
そのため、第一ＴＦＴ９ａ及び第二ＴＦＴ９ｂがオフし、書込みが終了すると、第一画素容量ＣＬＣ１及び第二補償容量Ｃｓ２にチャージされた電圧が、前記第一寄生容量への電圧の引込みによってある程度降下し、第二画素容量ＣＬＣ２と第二補償容量Ｃｓ２及び第三補償容量Ｃｓ３にチャージされた電圧が、前記第二寄生容量への電圧の引込みによってある程度降下する。 Therefore, the first TFT9a and second TFT9b is turned off, the writing is completed, the charge voltage to the first pixel capacitance C LC 1 and the second compensation capacitor Cs2 is, to some extent by the retraction of a voltage to the first parasitic capacitance drop, and the voltage which is charged with the second pixel capacitance C LC 2 second compensation capacitor Cs2 and the third compensation capacitor Cs3 is, to some extent lowered by retraction of a voltage to the second parasitic capacitance.
そして、画素３０の第一領域３０ａの液晶は、前記第一画素容量ＣＬＣ１のチャージ電圧（第一画素電極５ａと共通電極６との間の電圧）により駆動される。また、前記画素３０の第二領域３０ｂの液晶は、前記第二画素容量ＣＬＣ２のチャージ電圧（第二画素電極５ｂと共通電極６との間の電圧）により駆動される。
The liquid crystal in the
図１４は、第一行の各画素３０のうちの１つの画素３０の第一領域３０ａにおける第一画素電極５ａと共通電極６との間に印加される電圧を示し、図１５は、前記画素３０の第二領域３０ｂにおける第二画素電極５ｂと共通電極６との間に印加される電圧を示している。図１４において、ＶＰ１は第一画素電極５ａの電位である。また、図１５において、ＶＰ２は第二画素電極５ｂの電位である。なお、図１４及び図１５では、前記第一画素電極５ａ及び第二画素電極５ｂの電位ＶＰ１，ＶＰ２とコモン信号Ｖｃｏｍとを区別しやすいように、これらの立上がり及び立下がりを傾斜させている。
FIG. 14 shows the voltage applied between the
図１４のように、第一画素電極５ａと共通電極６との間の電圧は、前記第一行の選択期間ｔ１のうちのＴＦＴ９ａ，９ｂのオン期間に、データ信号線８から第一ＴＦＴ９ａを介して第一画素電極５ａに印加されたデータ信号Ｄと、共通電極６に印加されたコモン信号Ｖｃｏｍとの電位差に対応した書込み電圧Ｖａになる。
As shown in FIG. 14, the voltage between the
そして、前記第一ＴＦＴ９ａがオフすると、前記第一画素電極５ａと共通電極６との間の電圧が、前記書込み電圧Ｖａに対して前記第一寄生容量による引込み電圧ΔＶ１分だけ降下した電圧Ｖａ１になる。以下、この電圧Ｖａ１を第一保持電圧という。
When the
また、前記共通電極６に印加されるコモン信号Ｖｃｏｍの電圧レベルは、各画素行の選択期間ｔ１，ｔ２，ｔ３，ｔ４，…ｔｎ毎に反転するが、前記コモン信号Ｖｃｏｍと第一容量電極１７に印加される第一電圧Ｖ１は同じ電圧であるため、前記コモン信号Ｖｃｏｍの電圧レベルが反転しても、第一画素容量ＣＬＣ１及び第一補償容量Ｃｓ１のチャージ電圧は変化しない。
Further, the voltage level of the common signal Vcom applied to the
そのため、前記第一画素電極５ａと共通電極６との間の電圧は、第二行以下の各画素行の選択期間ｔ２，ｔ３，ｔ４，…ｔｎにおいても前記第一保持電圧Ｖａ１に保たれる。
Therefore, the voltage between the
従って、前記第一画素電極５ａと共通電極６との間の第一保持電圧Ｖａ１は、前記コモン信号Ｖｃｏｍの電圧レベル反転にかかわらず、第一行の選択期間ｔ１の書込み終了後から１フレームの終了時までの期間中、前記第一行の選択期間ｔ１における書込み電圧Ｖａ１と実質的に同じ電圧に維持され、その電圧が、前記第一領域３０ａの液晶に１フレームの実効電圧として印加される。
Therefore, the first holding voltage Va1 between the
また、第二画素電極５ｂと共通電極６との間の電圧は、図１５のように、前記第一行の選択期間ｔ１のうちのＴＦＴ９ａ，９ｂのオン期間に、前記データ信号線８から第二ＴＦＴ９ｂを介して第二画素電極５ｂに印加されたデータ信号Ｄと、共通電極６に印加されたコモン信号Ｖｃｏｍとの電位差に対応した書込み電圧Ｖａになる。この書込み電圧Ｖａは、前記第一画素電極５ａと共通電極６との間に印加された書込み電圧Ｖａと同じ値の電圧である。
Further, as shown in FIG. 15, the voltage between the
そして、前記第二ＴＦＴ９ｂがオフすると、前記第二画素電極５ｂと共通電極６との間の電圧が、前記書込み電圧Ｖａに対して前記第二寄生容量による引込み電圧ΔＶ２分だけ降下した電圧Ｖａ２になる。以下、この電圧Ｖａ２を第二保持電圧という。なお、前記第二寄生容量による引込み電圧ΔＶ２は、前記第一寄生容量による引込み電圧ΔＶ１と略同じであり、従って、前記第二保持電圧Ｖａ２は、前記第一保持電圧Ｖａ１と略同じ値の電圧である。
When the
一方、前記第二容量電極１８への印加電圧である前記第一電圧Ｖ１は、共通電極６に印加されるコモン信号Ｖｃｏｍと同じ電圧（各画素行の選択期間ｔ１，ｔ２，ｔ３，…ｔｎ毎に電圧レベルが反転する電圧）であるが、前記第三容量電極１９への印加電圧である前記第二電圧Ｖ２は、前記第一電圧Ｖ１とは異なる一定レベルの直流電圧である。
On the other hand, the first voltage V1, which is a voltage applied to the
そのため、前記コモン信号Ｖｃｏｍの電圧レベルが前記第一行の選択期間ｔ１の電圧レベルに対して反転すると、共通電極６と第三容量電極１９との間の電圧値の低下に伴って、第一画素容量ＣＬＣ１と第二補償容量Ｃｓ２及び第三補償容量Ｃｓ３のそれぞれのチャージ電圧が、これらのＣＬＣ１，Ｃｓ２，Ｃｓ３の容量値に対応した比率で降圧する。
For this reason, when the voltage level of the common signal Vcom is inverted with respect to the voltage level of the selection period t1 of the first row, the voltage value between the
また、前記コモン信号Ｖｃｏｍの電圧レベルが前記第一行の選択期間ｔ１の電圧レベルと同じになると、前記第一画素容量ＣＬＣ１及び前記第二補償容量Ｃｓ２のチャージ電圧と前記第三補償容量Ｃｓ３のチャージ電圧がそれぞれ前記第一画素行の選択期間ｔ１における書込み終了後の電圧（第二ＴＦＴ９ｂがオフした後の電圧）になる。
When the voltage level of the common signal Vcom becomes the same as the voltage level of the selection period t1 of the first row, the charge voltage of the first pixel capacitor CLC1 and the second compensation capacitor Cs2 and the third compensation capacitor The charge voltage of Cs3 becomes the voltage after completion of writing in the selection period t1 of the first pixel row (voltage after the
そのため、第二画素電極５ｂと共通電極６との間の電圧は、第二行以下の各画素行のうちの偶数番の画素行の選択期間（コモン信号Ｖｃｏｍの電圧レベルが第一行の選択期間ｔ１の電圧レベルに対して反転する選択期間）ｔ２，ｔ４，…に、前記第二保持電圧ＶＰ２に対して降圧した電圧Ｖａ３になり、奇数番の画素行の選択期間（コモン信号Ｖｃｏｍの電圧レベルが第一行の選択期間ｔ１の電圧レベルと同じになる選択期間）ｔ３，ｔ５，…に、前記第二保持電圧ＶＰ２と実質的に同じ電圧に戻る。
Therefore, the voltage between the
従って、前記第二領域３０ｂの液晶には、各画素行の選択期間ｔ１，ｔ２，ｔ３，…ｔｎ毎に交互に印加される前記電圧Ｖａ２，Ｖａ３を平均した値の電圧が、１フレームの実効電圧として印加される。
Therefore, the liquid crystal in the
なお、前記第二保持電圧Ｖａ２と、この第二保持電圧Ｖａ２に対して降圧した電圧Ｖａ３は、次の（１）式及び（２）式により求めることができる。 The second holding voltage Va2 and the voltage Va3 obtained by stepping down the second holding voltage Va2 can be obtained by the following equations (1) and (2).
Ｖａ２＝(Ｃｉｃ＋Ｃ２)×(Ｖｐｉｘ−ＶｃｏｍＬ)＋Ｃ３×(Ｖｐｉｘ−Ｃ３)
＋Ｃｄｓ×(Ｖｐｉｘ−ＶｓｉｇＨ)＋Ｃｇｓ×(Ｖｐｉｘ−Ｖｇｌ) …（１）
Ｖａ３＝(Ｃｉｃ＋Ｃ２)×(Ｖｐｉｘ−ＶｃｏｍＨ)＋Ｃ３×(Ｖｐｉｘ−Ｃ３)
＋Ｃｄｓ×(Ｖｐｉｘ−ＶｓｉｇＬ)＋Ｃｇｓ×(Ｖｐｉｘ−Ｖｇｌ) …（２）
Ｃｌｃ；第二画素容量ＣＬＣ２の容量値
Ｃ２；第二補償容量Ｃｓ２の容量値
Ｃ３；第三補償容量Ｃｓ３の容量値
Ｃｇｓ；第二ＴＦＴ９ｂのゲート−ソース間容量
Ｃｄｓ；第二ＴＦＴ９ｂのドレイン−ソース間容量
ＶｓｉｇＨ；第一画素行の選択期間におけるデータ信号の電位
ＶｓｉｇＬ；第二画素行の選択期間におけるデータ信号の電位
Ｖｇｌ；走査信号のオフ電圧
Ｖｐｉｘ；第二画素電極５ｂの電位
ＶｃｏｍＬ；コモン信号Ｖｃｏｍのローレベル電圧値
ＶｃｏｍＨ；コモン信号Ｖｃｏｍのハイレベル電圧値
また、前記第二領域３０ｂの液晶に印加される１フレームの実効電圧は、次の（３）式により求めることができる。
Va2 = (C ic + C 2 ) × (V pix -V comL) +
+ C ds × (V pix −V sigH ) + C gs × (V pix −V gl ) (1)
Va3 = (C ic + C 2 ) × (V pix -V comH) +
+ C ds × (V pix −V sigL ) + C gs × (V pix −V gl ) (2)
C lc ; capacitance value of the second
実効電圧＝｛（Ｖａ２２＋Ｖａ３２）／２｝１／２ …（３）
このように、各画素３０の第二領域３０ｂの１フレームの実効電圧は、同じ画素３０の第一領域３０ａの１フレームの実効電圧に対して降圧した電圧であり、従って、同じ階調値のデータ信号に対して、前記第二領域３０ｂの液晶分子が、前記第一領域３０ａの液晶分子の立上がり角よりも小さい角度で立上がる。
Effective voltage = {(Va2 2 + Va3 2 ) / 2} 1/2 (3)
Thus, the effective voltage of one frame in the
そのため、各画素３０の第二領域３０ｂの液晶層２での電圧−透過率特性は、前記第一領域３０ａの液晶層２での電圧−透過率特性とは異なる特性である。図１６は、画素電極５と共通電極６との間に電圧を印加しない無電界時の表示が最も明るいノーマリーホワイトモードの液晶表示素子における前記第一領域３０ａと第二領域３０ｂの電圧−透過率特性を示している。図１６のように、前記第二領域３０ｂの電圧−透過率特性は、前記第一領域３０ａの電圧−透過率特性に対して高電圧側にシフトした特性である。
Therefore, the voltage-transmittance characteristic in the
従って、液晶層２の層厚（第一基板１と第二基板２との間の間隙）等を、第一領域３０ａの電圧−透過率特性が所定の視野角が得られる特性になるように設計し、さらに、前記第二電圧Ｖ２の値を、第二領域３０ｂの電圧−透過率特性が前記第一領域３０ａの電圧−透過率特性に対して所定量だけシフトした特性、つまり第一領域３０ａの視野角とは異なる視野角が得られる特性になるように前記第二電圧Ｖ２の値を設定することにより、第一領域３０ａの視野角特性と第二領域３０ｂの視野角特性とが相乗した広い視野角を得ることができる。
Therefore, the layer thickness of the liquid crystal layer 2 (the gap between the
また、第一領域３０ａの視野角特性と第二領域３０ｂの視野角特性とが相乗した視野角は、前記第一領域３０ａと第二領域３０ｂとの面積比（第一画素電極５ａと第二画素電極５ｂとの面積比）に対応するため、この面積比を選択することにより、所定の広さの視野角を得ることができる。
The viewing angle obtained by synergistically combining the viewing angle characteristic of the
図１７は、各画素電極がそれぞれ画素の全域に対応する形状に形成され、６時方向から見たときにコントラストが最も高くなるように設計された比較例のＴＮ型液晶表示装置の視角−輝度特性を示している。また、図１８は、上記第一実施例の液晶表示装置であって、前記各画素３０の第一領域３０ａと第二領域３０ｂの面積比が、第一領域面積：第二領域面積＝７：３に設定され、６時方向から見たときにコントラストが最も高くなるように設計されたＴＮ型液晶表示装置の視角−輝度特性を示している。図１７及び図１８において、視角は、９時方向の視角を０°としたときの前記０°方向に対して反時計回り（左回り）の角度である。また、輝度は、各視角における液晶表示素子の法線に対して所定角度傾いた方向の輝度である。
FIG. 17 is a view angle-luminance of a TN type liquid crystal display device of a comparative example in which each pixel electrode is formed in a shape corresponding to the entire area of the pixel and designed to have the highest contrast when viewed from the 6 o'clock direction. The characteristics are shown. FIG. 18 shows the liquid crystal display device of the first embodiment, wherein the area ratio of the
なお、図１７及び図１８では、各画素３０の第一画素電極５ａと第二画素電極５ｂに、Ｌ０（最も暗い階調値）〜Ｌ２１（最も明るい階調値）の２２階調のうちのＬ０，Ｌ１，Ｌ２，Ｌ７，Ｌ１０，Ｌ１２，Ｌ１６，Ｌ１８，Ｌ１９，Ｌ２０，Ｌ２１の各階調値のデータ信号を印加したときの視角−輝度特性を示している。
In FIGS. 17 and 18, the
図１８のように、上記実施例の液晶表示装置は、９０°（６時）における方向の視角−輝度特性が、前記比較例の液晶表示装置と略同じであり、しかも、２７０°（１２時）方向の視角−輝度特性が、前記比較例の液晶表示装置に比べて、低階調側での階調潰れや階調反転が改善された特性であり、従って、広い視野角を得ることができる。 As shown in FIG. 18, the liquid crystal display device of the above example has a viewing angle-luminance characteristic in the direction at 90 ° (6 o'clock) substantially the same as the liquid crystal display device of the comparative example, and 270 ° (12 o'clock). ) Direction viewing angle-luminance characteristics are characteristics in which gradation collapse and gradation inversion on the low gradation side are improved as compared with the liquid crystal display device of the comparative example, and thus a wide viewing angle can be obtained. it can.
さらに、上記実施例の液晶表示装置は、前記第三容量電極１９に印加する電圧を制御するだけで視野角を微調整することができる。そのため、製造工程で生じた絶縁膜厚や基板間隙等の誤差により、表示装置相互間に視野角のばらつきが生じても、前記視野角のばらつきを容易に補正することができる。
Furthermore, the liquid crystal display device of the above embodiment can finely adjust the viewing angle only by controlling the voltage applied to the
すなわち、上記実施例の液晶表示装置は、前記第一容量電極１７と第二容量電極１８とに共通電極６への印加電圧と同じ第一電圧Ｖ１を印加し、前記第三容量電極１９に前記第一の電圧Ｖ１とは異なる第二電圧Ｖ２を印加するようにしているため、前記第三容量電極１９に印加する第二電圧Ｖ２を制御することにより、前記第二領域３０ｂの電圧−透過率特性を変化させることができる。
That is, the liquid crystal display device of the above embodiment applies the same first voltage V1 as the voltage applied to the
前記第二領域３０ｂの電圧−透過率特性は、図１６に示したように、前記第一領域３０ａの電圧−透過率特性に対して高電圧側にシフトした特性であり、そのシフト量は、前記第二容量電極１８に印加された第一電圧Ｖ１と、前記第三容量電極１９に印加された第二電圧Ｖ２との差に対応する。
As shown in FIG. 16, the voltage-transmittance characteristic of the
この実施例において、前記第一領域３０ａの電圧−透過率特性に対する第二領域３０ｂの電圧−透過率特性のシフト量は、前記第一電圧Ｖ１に対する第二電圧Ｖ２の差を小さくするのに伴って小さくなり、前記第一電圧Ｖ１に対する第二電圧Ｖ２の差を大きくするのに伴って大きくなる。
In this embodiment, the shift amount of the voltage-transmittance characteristic of the
このように、上記液晶表示装置は、前記第二領域３０ｂの電圧−透過率特性を変化させることができるため、前記第二領域３０ｂの視野角特性を任意に調整することができる。従って、前記第一領域３０ａの視野角特性と第二領域３０ｂの視野角特性とを相乗させた視野角を所定の値になるように微調整し、表示装置相互間の視野角のばらつきを補正することができる。この視野角のばらつきの補正は、前記第三容量電極１９に印加する第二電圧Ｖ２を制御するだけで容易に行うことができる。
As described above, the liquid crystal display device can change the voltage-transmittance characteristic of the
しかも、上記液晶表示装置は、前記第三容量電極１９を、第二画素電極５ｂの所定の一辺に沿う方向に延伸するように且つ前記所定の一辺に重なるように形成し、前記第二容量電極１８を、前記第三容量電極１９との間に所定の間隔をあけて、前記第二画素電極５ｂの前記所定の一辺を除く他の辺に重なるように形成しているため、前記第三補償容量Ｃｓ３の容量値に対して前記第二補償容量Ｃｓ２の容量値を比較的大きくすることができる。
In addition, in the liquid crystal display device, the
そのため、第三容量電極１９への印加電圧値に若干の変動があっても、第二画素電極５ｂに対応する第二領域３０ｂの液晶層２での電圧−透過率特性がみだりに変動することがない。従って、より微細に電圧−透過率特性を調整することが可能になる。また、前記第三容量電極１９へのノイズ電圧の印加による前記第二領域３０ｂの液晶層２での電圧−透過率特性の変動も抑制することができる。
For this reason, even if the voltage applied to the
また、上記実施例では、前記第一容量電極１７を、第一画素電極５ａの各辺に重なるように矩形枠形状に形成しているため、前記第一補償容量Ｃｓ１の容量値を充分大きくすることができる。
In the above embodiment, since the
さらに、上記実施例では、前記第一画素電極５ａと第二画素電極５ｂとの間を延伸するように走査信号線７を配置しているため、他の領域に走査信号線７の配置スペースを確保する場合に比べて、画素３０の開口率を高くすることができる。
Further, in the above embodiment, since the
しかも、上記実施例では、第一画素電極５ａと第二画素電極５ｂとの間の領域に第一ＴＦＴ９ａと第二ＴＦＴ９ｂとを配置しているため、これらのＴＦＴ９ａ，９ｂを画素３０外の領域に配置する場合に比べて、隣り合う画素３０，３０間の間隔を小さくすることができる。
In addition, in the above embodiment, since the
また、上記実施例では、走査信号線７と第一、第二及び第三容量電極１７，１８，１９を第一基板３上に形成すると共に、第一容量電極１７と第二容量電極１８をそれぞれ走査信号線７との間に間隔を設けて形成している。そのため、前記走査信号線７と各容量電極１７，１８，１９とを一括して同時に、しかも第一容量電極１７と走査信号線７及び第二容量電極１８と走査信号線７とを短絡させること無く形成することができる。
In the above embodiment, the
さらに上記実施例では、前記走査信号線７と各容量電極１７，１８，１９を第一及び第二ＴＦＴ９ａ，９ｂのゲート絶縁膜１１により覆い、前記ゲート絶縁膜１１の上にデータ信号線８を形成し、第一画素電極５ａと第二画素電極５ｂを、前記ゲート絶縁膜１１の上に各ＴＦＴ９ａ，９ｂ及びデータ信号線８を覆って設けられた被覆絶縁膜２０の上に形成している。そのため、第一画素電極５ａと第一容量電極１７との間の第一誘電層と、第二画素電極５ｂと第二容量電極１８との間の第二誘電層と、第二画素電極５ｂと第三容量電極１９との間の第三誘電層とをそれぞれ、前記ゲート絶縁膜１１と被覆絶縁膜２０との積層膜により形成することができる。
Further, in the above embodiment, the
そして、このように第一誘電層、第二誘電層及び第三誘電層を、同一の層として形成することにより、前記各補償容量Ｃｓ１，Ｃｓ２，Ｃｓ３を一括して同時に形成することができる。 And thus the first dielectric layer, a second dielectric layer and the third dielectric layer, by forming a same layer, the collectively each compensation capacitor Cs1, Cs2, Cs3 can be formed simultaneously.
また、上記実施例では、前記共通電極６に印加するコモン信号Ｖｃｏｍと前記第一容量電極１７に印加する第一電圧Ｖ１（Ｖｃｏｍ＝Ｖ１）を、電圧レベルが所定の周期で反転する矩形波交流電圧、例えば１フレーム中の各画素行の選択期間ｔ１，ｔ２，ｔ３，ｔ４，…ｔｎ毎に電圧レベルが反転する矩形波交流電圧としている。そのため、前記各画素３０の第一領域３０ａの液晶に、前記第一行の選択期間ｔ１の書込み終了後から１フレームの終了時までの期間中、前記実質書込み電圧Ｖａ１に対応した一定値の実効電圧を印加することができる。
In the above-described embodiment, the common signal Vcom applied to the
さらに、上記実施例では、前記第二容量電極１８に、前記共通電極６及び第一容量電極１７への印加電圧と同じ第一電圧（矩形波交流電圧）Ｖ１を印加し、前記第三容量電極１９に、一定レベル、例えば前記第一電圧Ｖ１のハイレベル値Ｖ１Ｈとローレベル値Ｖ１Ｌとの間の値の直流電圧からなる第二電圧Ｖ２を印加している。そのため、第二画素電極５ｂと共通電極６との間の電圧を、図１５のように、第二保持電圧Ｖａ２とそれよりも降圧した電圧Ｖａ３とに交互に変化させ、各画素３０の第二領域３０ｂの液晶に、第一行の選択期間ｔ１の書込み終了後から１フレームの終了時までの期間中、前記二つの電圧Ｖａ２，Ｖａ３を平均した値の実効電圧を印加することができる。
Furthermore, in the above embodiment, the first capacitor (rectangular wave AC voltage) V1 that is the same as the voltage applied to the
なお、前記第三容量電極１９に印加する第二電圧Ｖ２は、前記第一電圧Ｖ１のハイレベル値Ｖ１Ｈとローレベル値Ｖ１Ｌとの間の値の電圧に限らず、任意の値の直流電圧でもよく、その場合も、第二領域３０ｂの液晶に、前記各選択期間ｔ１，ｔ２，ｔ３，ｔ４，…ｔｎ毎に交互に変化する２つの電圧値を平均した、前記第一領域３０ａの実効電圧とは異なる値の実効電圧を印加することができる。
Incidentally, the second voltage V2 applied to the
また、前記第三容量電極１９に印加する第二電圧Ｖ２は、一定レベルの直流電圧に限らず、電圧レベルが前記第一電圧Ｖ１と同じ周期で反転し、且つ、振幅が前記第一電圧Ｖ１の振幅よりも小さい矩形波交流電圧でもよい。
The second voltage V2 applied to the
図１９は、前記第二電圧Ｖ２を矩形波交流電圧とした例を示している。この第二電圧Ｖ２は、第一電圧Ｖ１と同位相で、且つ振幅が前記第一電圧Ｖ１の振幅よりも小さい矩形波交流電圧である。 FIG. 19 shows an example in which the second voltage V2 is a rectangular wave AC voltage. The second voltage V2 is a rectangular wave AC voltage having the same phase as the first voltage V1 and having an amplitude smaller than that of the first voltage V1.
また、図２０は、前記第二電圧Ｖ２を矩形波交流電圧とした他の例を示している。この第二電圧Ｖ２は、第一電圧Ｖ１とは逆位相で、且つ振幅が前記第一電圧Ｖ１の振幅よりも小さい矩形波交流電圧である。 FIG. 20 shows another example in which the second voltage V2 is a rectangular wave AC voltage. The second voltage V2 is a rectangular wave AC voltage having an opposite phase to the first voltage V1 and having an amplitude smaller than that of the first voltage V1.
前記図１９または図２０の何れの波形の第二電圧Ｖ２を前記第三容量電極１９に印加しても、前記第二画素電極５ｂと共通電極６との間の電圧を、前記第二保持電圧Ｖａ２とそれよりも降圧した電圧とに交互に変化させることができる。従って、前記各画素３０の第二領域３０ｂの液晶に、前記第一行の選択期間ｔ１の書込み終了後から１フレームの終了時までの期間中、前記第一領域３０ａの実効電圧とは異なる値の実効電圧を印加することができる。
Even if the second voltage V2 having any waveform in FIG. 19 or FIG. 20 is applied to the
また、上記実施例では、第三容量電極１９を、第二画素電極５ｂの走査信号線７に隣接する辺とは反対側の一辺に重なるように形成しているが、図２１に示した変形例のように、前記第三容量電極１９を、第二画素電極５ｂの各辺のうち走査信号線７に隣接する一辺に重なるように形成し、第二容量電極１８を、前記第二画素電極５ｂの他の辺に重なるように形成してもよい。
In the above embodiment, the
さらに、上記実施例では、第一、第二及び第三容量電極１７，１８，１９を図４、図５及び図１０のような形状に形成しているが、前記第一容量電極１７は、図２２のように、各行の隣り合う第一容量電極１７，１７同士が、第一画素電極５ａの縦辺（走査信号線７の延伸方向に対して直交する方向の辺）と重なる部分において、その略全長にわたって一体に繋がった形状に形成してもよい。
Furthermore, in the said Example, although the 1st, 2nd and 3rd capacity |
また、前記第二容量電極１８は、図２２のように、各行の隣り合う第二容量電極１８，１８同士が、第二画素電極５ｂの前記縦辺と重なる部分において、その略全長にわたって一体に繋がった形状に形成してもよい。
Further, as shown in FIG. 22, the
［第二実施例］
次に、この発明の第二実施例を図２３〜図２６を参照して説明する。なお、この第二実施例において、上記第一実施例に対応するものには同符号を付し、同一のものについてはその説明を省略する。
[Second Example]
Next, a second embodiment of the present invention will be described with reference to FIGS. In addition, in this 2nd Example, the same code | symbol is attached | subjected to the thing corresponding to the said 1st Example, and the description is abbreviate | omitted about the same thing.
この第二実施例において、前記第一ＴＦＴ９ａと第二ＴＦＴ９ｂは、上記第一実施例と同じ積層膜により構成されている。また、各走査信号線７は、前記第一基板３上に形成され、前記第一ＴＦＴ９ａ及び第二ＴＦＴ９ｂのゲート絶縁膜１１により覆われている。そして、各データ信号線８は、前記ゲート絶縁膜１１の上に形成されている。なお、この第二実施例においても、前記各データ信号線８は、前記各ＴＦＴ９ａ，９ｂを構成する積層膜のうちの半導体薄膜１２とコンタクト層１４とからなる下地層の上に形成されている。
In the second embodiment, the
一方、第一、第二及び第三容量電極１７，１８，１９は、前記ゲート絶縁膜１１の上に前記各ＴＦＴ９ａ，９ｂ及び各データ信号線８を覆って設けられた透明な第一被覆絶縁膜２０ａの上に、図２２の電極形状と略同じ形状に形成されている。
On the other hand, the first, second and
そして、第一画素電極５ａと第二画素電極５ｂは、前記第一被覆絶縁膜２０ａ上に、前記各容量電極１７，１８，１９を覆って設けられた第二被覆絶縁膜２０ｂの上に、前記第一被覆絶縁膜２０ａ及び前記第二被覆絶縁膜２０ｂに設けられた第一及び第二のコンタクト孔２０１，２０２において前記第一ＴＦＴ９ａのドレイン電極１６と前記第二ＴＦＴ９ｂのドレイン電極１６に各々接続して形成されている。
The
すなわち、この第二実施例において、前記第一画素電極５ａと前記第一容量電極１７との間の第一誘電層と、前記第二画素電極５ｂと前記第二容量電極１８との間の第二誘電層と、前記第二画素電極５ｂと前記第三容量電極１９との間の第三誘電層はそれぞれ、前記第二被覆絶縁膜２０ｂからなっている。
That is, in this second embodiment, the first dielectric layer between the
なお、この第二実施例では、前記第一画素電極５ａ及び第二画素電極５ｂが、前記コンタクト孔２０１，２０２内に入り込んだ部分（第一及び第二ＴＦＴ９ａ，９ｂのドレイン電極１６との接続部）において前記各容量電極１７，１８，１９と短絡しないように、前記各容量電極１７，１８，１９のコンタクト孔付近の部分を前記コンタクト孔２０１，２０２から充分に離間させた形状に形成している。
In the second embodiment, the
この第二実施例の液晶表示装置においても、第一容量電極１７と第二容量電極１８とに共通電極６への印加電圧と同じ第一電圧Ｖ１を印加し、第三容量電極１９に前記第一電圧Ｖ１とは異なる第二電圧Ｖ２を印加することにより、上記第一実施例と同じ効果を得ることができる。
Also in the liquid crystal display device of the second embodiment, the first voltage V1 that is the same as the voltage applied to the
そして、この第二実施例では、前記第一、第二及び第三容量電極１７，１８，１９を、ゲート絶縁膜１１の上に各ＴＦＴ９ａ，９ｂ及び各データ信号線８を覆って設けられた第一被覆絶縁膜２０ａの上に形成しているため、これらの容量電極１７，１８，１９を一括して同時に形成することができる。
In the second embodiment, the first, second, and
また、この第二実施例では、各容量電極１７，１８，１９を第二被覆絶縁膜２０ｂにより覆い、この第二被覆絶縁膜２０ｂの上に第一画素電極５ａと第二画素電極５ｂを形成している。
In the second embodiment, the
すなわち、前記第一補償容量Ｃｓ１の第一誘電層と、前記第二各補償容量Ｃｓ２の第二誘電層と、前記第三補償容量Ｃｓ３の第三誘電層は、前記第二被覆絶縁膜２０ｂからなる同一の層として形成されている。そのため、前記各補償容量Ｃｓ１，Ｃｓ２，Ｃｓ３を一括して同時に形成することができる。
That is, the first dielectric layer of the first compensation capacitor Cs1, the second dielectric layer of each of the second compensation capacitors Cs2, and the third dielectric layer of the third compensation capacitor Cs3 are formed from the second
さらに、この第二実施例によれば、データ信号線８が、第一被覆絶縁膜２０ａの上に形成された各容量電極１７，１８，１９により覆われているため、第一画素電極５ａ及び第二画素電極５ｂと前記データ信号線８との間隔を小さくすることができる。従って、上記第一実施例よりも第一画素電極５ａ及び第二画素電極５ｂの横幅を広くし、各画素３０の第一及び第二領域３０ａ，３０ｂの面積を大きくすることができる。
Further, according to the second embodiment, since the data signal
しかも、前記各容量電極１７，１８，１９のデータ信号線８を覆う部分が、第一画素電極５ａ及び第二画素電極５ｂとデータ信号線８との間を電気的にシールドする効果をもつため、第一画素電極５ａと共通電極６との間に印加された電圧に対する第一画素電極５ａとデータ信号線８との間の寄生容量による影響と、第二画素電極５ｂと共通電極６との間に印加された電圧に対する第二画素電極５ｂとデータ信号線８との間の寄生容量による影響とを、それぞれ小さくすることができる。
In addition, the portions of the
なお、上記第二実施例では、第一容量電極１７と第二容量電極１８をそれぞれ走査信号線７との間に間隔を設けて形成しているが、走査信号線７は第一基板３上に形成され、第一、第二及び第三容量電極１７，１８，１９は第一被覆絶縁膜２０ａの上に形成されているため、第一容量電極１７または第二容量電極１８を走査信号線７と重なるような形状に形成しても、その容量電極と走査信号線７とが短絡することは無い。
In the second embodiment, the
［第三実施例］
図２７及び図２８に示した第三実施例は、前記第二実施例の液晶表示装置において、第二容量電極１８の各辺のうちの走査信号線７の延伸方向に沿った辺を、前記走査信号線７及び各ＴＦＴ９ａ，９ｂと重なる幅に形成したものである。
[Third embodiment]
27 and 28, in the liquid crystal display device of the second embodiment, the side along the extending direction of the
この第三実施例によれば、前記第二容量電極１８の走査信号線７を覆う部分が、第二画素電極５ｂと走査信号線７との間を電気的にシールドする効果をもつため、第二画素電極５ｂと共通電極６との間に印加された電圧に対する第二画素電極５ｂと走査信号線７との間の寄生容量による影響を小さくすることができる。
According to the third embodiment, the portion of the
［第四実施例］
図２９及び図３０に示した第四実施例は、前記第二実施例の液晶表示装置において、第二画素電極５ｂの走査信号線７に隣接する辺とは反対側の一辺に重なるように形成された第三容量電極１９と、前記第二画素電極５ｂの他の辺に重なるように形成された第二容量電極１８とのうち、前記第二容量電極１８を、該第二容量電極１８が対応する表示画素３０と同じ画素に対応する第一容量電極１７と一体に形成したものである。
[Fourth embodiment]
The fourth embodiment shown in FIGS. 29 and 30 is formed so as to overlap one side opposite to the side adjacent to the
この第四実施例によれば、第一画素電極５ａと共通電極６との間及び第二画素電極５ｂと共通電極６との間に印加された電圧に対する第二画素電極５ｂと走査信号線７との間の寄生容量による影響を小さくすることができると共に、第一容量電極１７と第二容量電極１８への第一電圧Ｖ１の印加を一括して行うことができる。
According to the fourth embodiment, the
［第五実施例］
図３１に示した第五実施例は、前記第二実施例の液晶表示装置において、第三容量電極１９を、第二画素電極５ｂの走査信号線７に隣接する一辺に重なるように形成し、第二容量電極１８を、前記第二画素電極５ｂの他の辺に重なるように形成すると共に、前記第二容量電極１８を、データ信号線８の延伸方向に隣接する他の表示画素（隣り合う行の画素）３０に対応する第一容量電極１７と一体に形成したものである。
[Fifth Example]
In the fifth embodiment shown in FIG. 31, in the liquid crystal display device of the second embodiment, the
この第五実施例によれば、隣り合う二つの画素行のうちの一方の行の第一容量電極１７と他方の行の第二容量電極１８への第一電圧Ｖ１の印加を一括して行うことができる。
According to the fifth embodiment, the first voltage V1 is collectively applied to the
［第六実施例］
図３２及び図３３に示した第六実施例は、前記第二実施例の液晶表示装置において、第一、第二及び第三容量電極１７，１８，１９の全てを、金属膜１７ａ，１８ａ，１９ａと、第一画素電極５ａ及び第二画素電極５ｂ側の縁部を前記金属膜１７ａ，１８ａ，１９ａよりも張り出させて形成されたＩＴＯ膜等の透明導電膜膜１７ｂ，１８ｂ，１９ｂとの積層膜により形成したものである。
[Sixth embodiment]
In the sixth embodiment shown in FIGS. 32 and 33, in the liquid crystal display device of the second embodiment, all of the first, second and
この第六実施例によれば、前記積層膜のうちの透明導電膜膜１７ｂ，１８ｂ，１９ｂを、第一画素電極５ａ及び第二画素電極５ｂと所定の幅で重ならせることにより充分な容量値の各補償容量Ｃｓ１，Ｃｓ２，Ｃｓ３を形成することができるため、前記金属膜１７ａ，１８ａ，１９ａの第一画素電極５ａ及び第二画素電極５ｂとの重なり幅を小さくし各画素３０の開口率を高くすることができる。
According to the sixth embodiment, the transparent
なお、図３２及び図３３には、前記第二実施例の液晶表示装置における各容量電極１７，１８，１９を前記積層膜により形成した例を示したが、上記第一実施例及び第三実施例から第五実施例の液晶表示装置における各容量電極１７，１８，１９を前記積層膜により形成してもよい。
32 and 33 show an example in which the
また、上記第六実施例では、第一、第二及び第三容量電極１７，１８，１９の全てを前記積層膜により形成しているが、第一、第二及び第三容量電極１７，１８，１９のうちの一つまたは２つの容量電極を前記積層膜により形成し、他の容量電極は金属膜で形成してもよい。
In the sixth embodiment, all of the first, second, and
その場合、第一、第二及び第三容量電極１７，１８，１９のうちの少なくとも第二画素電極５ｂとの重なり面積が最も小さい第三容量電極１９を前記積層膜により形成するのが望ましく、このようにすることにより、前記第三補償容量Ｃｓ３の容量値を充分に確保することができる。
In that case, it is desirable to form the
［他の実施例］
なお、上記各実施例では、第一、第二及び第三容量電極１７，１８，１９の全てを第一基板３上または第一被覆絶縁膜２０ａ上に形成しているが、各容量電極１７，１８，１９のうちの１つまたは二つの容量電極を、上記第一実施例と同様に第一基板３上に形成し、他の容量電極を、上記第一実施例から第六実施例と同様に第一被覆絶縁膜２０ａ上に形成してもよい。
[Other embodiments]
In each of the above embodiments, all of the first, second and
その場合は、各補償容量Ｃｓ１，Ｃｓ２，Ｃｓ３のうちの第一基板３上に設けられた容量電極により形成された１つまたは二つの補償容量の誘電層を、ゲート絶縁膜１１とその上の被覆絶縁膜２０との積層膜により形成し、第一被覆絶縁膜２０ａ上に設けられた補償容量の誘電層を、第一被覆絶縁膜２０ａの上の第二被覆絶縁膜２０ｂにより形成することができる。
In that case, one or two dielectric layers of the compensation capacitor formed by the capacitor electrode provided on the
また、前記液晶表示素子１は、ＴＮ型液晶表示素子に限らず、液晶分子を１８０°〜２７０°の範囲の捩れ角でツイスト配向させたＳＴＮ型液晶表示素子、液晶分子を分子長軸を一方向に揃えてホモジニアス配向させた非ツイストのホモジニアス配向型液晶表示素子、誘電異方性が負のネマティック液晶を用い、液晶分子を分子長軸を基板２，３面に対して略垂直に配向させた垂直配向型液晶表示素子等でもよい。
The liquid
１…液晶表示素子、２…液晶層、３，４…基板、５ａ…第一画素電極、５ｂ…第二画素電極、６…共通電極、７…走査信号線、８…データ信号線、９ａ…第一ＴＦＴ、９ｂ…第二ＴＦＴ、１０…ゲート電極、１１…ゲート絶縁膜、１２…半導体薄膜、１３…チャネル保護膜、１４…コンタクト層、１５…ソース電極、１６…ドレイン電極、１７…第一容量電極、１８…第二容量電極、１９…第三容量電極、１７ａ．１８ａ，１９ａ…金属膜、１７ｂ．１８ｂ，１９ｂ…透明導電膜膜、Ｃｓ１…第一補償容量、Ｃｓ２…第二補償容量、Ｃｓ３…第三補償容量、２０…被覆絶縁膜、２０ａ…第一被覆絶縁膜、２０ｂ…第二被覆絶縁膜、２０１，２０２…コンタクト孔、３０…画素、３０ａ…第一領域、３０ｂ…第二領域、３１…駆動手段
DESCRIPTION OF
Claims (10)
前記第一の薄膜トランジスタと前記第二の薄膜トランジスタとが、互いに同じデータ信号線及び走査信号線に接続され、
前記第一の画素電極と共通電極との間及び前記第二の画素電極と前記共通電極との間に液晶層が形成され、
前記第一の画素電極との間に第一誘電層が介在されて第一補償容量を形成する第一容量電極と、
前記第二の画素電極との間に第二誘電層が介在されて第二補償容量を形成する第二容量電極と、
前記第二の画素電極との間に第三誘電層が介在されて第三補償容量を形成する第三容量電極と、
前記第一容量電極と前記第二容量電極とに前記共通電極への印加電圧と同じ第一の電圧を印加し、前記第三容量電極に前記第一の電圧とは異なる第二の電圧を印加する手段と、を備え、
前記第三容量電極が、前記第二の画素電極の所定の一辺に沿う方向に延伸するように且つ前記所定の一辺に重なるように形成され、
前記第二容量電極が、前記第三容量電極との間に所定の間隔をあけて、前記第二の画素電極の前記所定の一辺を除く他の辺に重なるように形成されている、
ことを特徴とする液晶表示装置。 A first pixel electrode connected to the first thin film transistor and a second pixel electrode connected to the second thin film transistor are formed for each display pixel,
The first thin film transistor and the second thin film transistor are connected to the same data signal line and scanning signal line,
A liquid crystal layer is formed between the first pixel electrode and the common electrode and between the second pixel electrode and the common electrode;
Is first dielectric layer and the first capacitor electrode to form a first compensation capacitor is interposed between the first pixel electrode,
A second capacitor electrode is a second dielectric layer to form a second compensating capacitor is interposed between the second pixel electrode,
A third capacitor electrode is a third dielectric layer to form a third compensation capacitor is interposed between the second pixel electrode,
A first voltage that is the same as the voltage applied to the common electrode is applied to the first capacitor electrode and the second capacitor electrode, and a second voltage different from the first voltage is applied to the third capacitor electrode. And means for
The third capacitor electrode is formed so as to overlap and the predetermined side so as to extend in a direction along a predetermined one side of the second pixel electrode,
The second capacitor electrode, at a predetermined interval between the third capacitor electrode are formed so as to overlap the other side except for said predetermined one side of the second pixel electrode,
A liquid crystal display device characterized by the above.
前記第二の電圧は、一定レベルの直流電圧であることを特徴とする請求項１乃至７のいずれかに記載の液晶表示装置。 The first voltage is a rectangular wave AC voltage whose voltage level is inverted at a predetermined cycle,
The liquid crystal display device according to claim 1, wherein the second voltage is a DC voltage of a certain level.
前記第二の電圧は、電圧レベルが前記第一の電圧と同じ周期で反転し、且つ、振幅が前記第一の電圧の振幅よりも小さい矩形波交流電圧であることを特徴とする請求項１乃至７のいずれかに記載の液晶表示装置。 The first voltage is a rectangular wave AC voltage whose voltage level is inverted at a predetermined cycle,
The second voltage is a rectangular wave AC voltage whose voltage level is inverted in the same cycle as the first voltage and whose amplitude is smaller than the amplitude of the first voltage. 8. A liquid crystal display device according to any one of items 7 to 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010009345A JP5343872B2 (en) | 2010-01-19 | 2010-01-19 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010009345A JP5343872B2 (en) | 2010-01-19 | 2010-01-19 | Liquid crystal display |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011150016A JP2011150016A (en) | 2011-08-04 |
| JP2011150016A5 JP2011150016A5 (en) | 2012-11-15 |
| JP5343872B2 true JP5343872B2 (en) | 2013-11-13 |
Family
ID=44537082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010009345A Expired - Fee Related JP5343872B2 (en) | 2010-01-19 | 2010-01-19 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5343872B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107015406B (en) * | 2017-06-09 | 2020-03-13 | 京东方科技集团股份有限公司 | Array substrate, manufacturing method thereof and display panel |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713191A (en) * | 1993-06-28 | 1995-01-17 | Casio Comput Co Ltd | Active matrix liquid crystal display element |
| JPH0974203A (en) * | 1995-09-06 | 1997-03-18 | Matsushita Electric Ind Co Ltd | Thin film element array and manufacture thereof |
| JP4626664B2 (en) * | 2008-03-31 | 2011-02-09 | カシオ計算機株式会社 | Liquid crystal display device |
| CN101960370B (en) * | 2008-03-31 | 2014-01-15 | 夏普株式会社 | Active matrix board, liquid crystal panel, liquid crystal display device, liquid crystal display unit and television receiver |
| JP5160639B2 (en) * | 2008-04-25 | 2013-03-13 | シャープ株式会社 | Liquid crystal display device, television receiver |
-
2010
- 2010-01-19 JP JP2010009345A patent/JP5343872B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011150016A (en) | 2011-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5353784B2 (en) | Liquid crystal display | |
| US7817124B2 (en) | Liquid crystal display panel, method for driving the same, and liquid crystal display apparatus using the same | |
| JP5214466B2 (en) | Liquid crystal display panel, liquid crystal display element, and liquid crystal display device | |
| JP4932823B2 (en) | Active matrix substrate, display device, and television receiver | |
| US8362995B2 (en) | Liquid crystal display | |
| US20090102824A1 (en) | Active matrix substrate and display device using the same | |
| US8643578B2 (en) | Method of driving a display panel and display apparatus having the display panel | |
| WO2007091365A1 (en) | Display device, active matrix substrate, liquid crystal display device and television receiver | |
| JP5384633B2 (en) | Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, television receiver | |
| JPWO2008078438A1 (en) | Liquid crystal panel, liquid crystal display device, and television device | |
| JP5771897B2 (en) | Liquid crystal display device and driving method thereof | |
| WO2011048843A1 (en) | Display apparatus | |
| US20120007843A1 (en) | Tft substrate and liquid crystal display apparatus using the same | |
| US8207952B2 (en) | Pixel array having pixel sets with two common lines, method for driving the same and display panel | |
| JP4178977B2 (en) | Display drive device and drive control method thereof, and active matrix liquid crystal display device and drive method thereof. | |
| JP4163611B2 (en) | Liquid crystal display | |
| KR102107408B1 (en) | Liquid crystal display device | |
| JP4275588B2 (en) | Liquid crystal display | |
| JP5343872B2 (en) | Liquid crystal display | |
| JP5477140B2 (en) | Liquid crystal display | |
| JP2011150017A (en) | Liquid crystal display | |
| WO2010125716A1 (en) | Display device and drive method for display devices | |
| JP5423462B2 (en) | Liquid crystal display | |
| KR100624399B1 (en) | Liquid crystal display device | |
| KR20060102220A (en) | Display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120927 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |