JP5343727B2

JP5343727B2 - デジタルカメラ装置

Info

Publication number: JP5343727B2
Application number: JP2009146500A
Authority: JP
Inventors: 基志柏木; 浩之中田; 孝司伊東
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2009-06-19
Filing date: 2009-06-19
Publication date: 2013-11-13
Anticipated expiration: 2029-06-19
Also published as: US20100321516A1; CN101931745B; CN101931745A; JP2011004246A

Description

本発明は、ＣＣＤ等の電荷転送型の固体撮像素子を備えたデジタルカメラ装置に関するものである。

従来、撮像装置の消費電力を削減するための技術として以下の技術が提案されている。例えば下記の特許文献１には、撮像装置に、撮像素子を駆動しているときのブランキング期間中には、相関二重サンプリング処理のためのサンプルホールドのタイミングを示すタイミング信号を停止させて、ブランキング期間中に相関二重サンプリング処理を停止させる動作を行わせる技術が提案されている。また、下記の特許文献２には、撮像装置に、長時間露光が行われた場合、長時間露光により得られた撮像信号が固体撮像素子から出力されるまでの期間は、ＣＤＳとＰＧＡとアナログデジタル変換回路とからなるＡＦＥを停止させる動作を行わせる技術が提案されている。さらに、下記の特許文献３には、撮像装置に、画像をくり返し撮像する際に、画像信号の読み出し期間以外の期間中は、ＡＦＥを停止させる動作を行わせる技術が提案されている。

特開２００８−１６０３６９号公報特開２００７−１０４２７８号公報特開２００６−８１０４８号公報

しかしながら、上記の各技術によれば撮像期間中における撮像装置の消費電力を削減することができるが、上記の各技術をデジタルカメラ装置に採用したとしても、ユーザによって撮影操作が行われている間における消費電力の削減効果が未だ十分とはいえないという問題があった。

本発明は、かかる従来の課題に鑑みてなされたものであり、デジタルカメラ装置において、撮影操作が行われている間の消費電力を従来に比べ一層削減することを目的とする。

本発明の第１の観点に係るデジタルカメラ装置にあっては、被写体像を光電変換することによって、被写体像を表すアナログ信号を出力する固体撮像素子と、前記固体撮像素子から出力されるアナログ信号に対してアナログ信号処理を施す信号処理手段と、半押しと全押しの２段階での操作が可能なシャッターキーと、前記シャッターキーが押されていない時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を、ライブビュー画像として表示手段に表示させる表示制御手段と、前記シャッターキーが半押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報に基づき、被写体にピントを合わせるためのフォーカス制御を行うフォーカス制御手段と、前記シャッターキーが全押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を記録媒体に保存するための記録制御を行う記録制御手段と、前記シャッターキーが押されていない時を除いて、前記シャッターキーが半押し又は全押しされた時の前記フォーカス制御又は前記記録制御の最中における、画素情報として使用されない所定の電荷からなるアナログ信号が、画素情報として使用される電荷からなるアナログ信号よりも高速に前記固体撮像素子から掃き出される高速掃き出し期間中に、前記信号処理手段によるアナログ信号処理を停止させる停止制御手段とを備えたことを特徴とする。

本発明の第２の観点に係るプログラムにあっては、被写体像を光電変換することによって、被写体像を表すアナログ信号を出力する固体撮像素子と、前記固体撮像素子から出力されるアナログ信号に対してアナログ信号処理を施す信号処理手段と、半押しと全押しの２段階での操作が可能なシャッターキーとを備えたデジタルカメラ装置が有するコンピュータを、前記シャッターキーが押されていない時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を、ライブビュー画像として表示手段に表示させる表示制御手段、前記シャッターキーが半押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報に基づき、被写体にピントを合わせるためのフォーカス制御を行うフォーカス制御手段、前記シャッターキーが全押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を記録媒体に保存するための記録制御を行う記録制御手段、前記シャッターキーが押されていない時を除いて、前記シャッターキーが半押し又は全押しされた時の前記フォーカス制御又は前記記録制御の最中における、画素情報として使用されない所定の電荷からなるアナログ信号が、画素情報として使用される電荷からなるアナログ信号よりも高速に前記固体撮像素子から掃き出される高速掃き出し期間中に、前記信号処理手段によるアナログ信号処理を停止させる停止制御手段として機能させることを特徴とする。

本発明によれば、デジタルカメラ装置において、撮影操作が行われている間の消費電力を従来に比べ一層削減することが可能となる。

本発明を適用したデジタルカメラ装置のハードウェア構成の一例を示すブロック図である。ＡＦＥの構成を示す図である。ＣＰＵの機能ブロック図である。ＣＣＤの全画素領域に相当する撮像画面を示す図である。ＣＣＤのドラフトモードにおける動作を示すタイミングチャートである。ＣＣＤのＡＦモードにおける動作を示すタイミングチャートである。ＣＣＤのキャプチャーモードにおける動作を示すタイミングチャートである。ＣＰＵの処理内容を示すフローチャートである。

以下、本発明を適用した実施形態について、図を参照しながら説明する。図１は、本発明の実施形態として例示するデジタルカメラ装置１のハードウェア構成の概略を示すブロック図である。

デジタルカメラ装置１は、ＣＰＵ（Central Processing Unit）２によってシステムの全体を制御される構成である。デジタルカメラ装置１は、フォーカスレンズを含む光学系とメカニカルシャッターからなるレンズブロック３と、レンズブロック３内における光学系、メカニカルシャッターをそれぞれ駆動するためのモータ等のアクチュエータ４とを有している。そして、アクチュエータ４を駆動するための各種のドライバにより構成されるドライバブロック５がバス６を介して接続されている。

また、デジタルカメラ装置１は、被写体を撮像するための固体撮像素子としてＣＣＤ（Charge Coupled Device）７を有している。ＣＣＤ７は公知の電荷転送型の固体撮像素子であり、図示しないが、水平及び垂直方向に多数配置されて各々が画素を構成する多数のフォトダイオードが設けられるとともに、フォトダイオードの各列に複数の垂直転送ＣＣＤの列が隣接し、最後の行の垂直転送ＣＣＤに隣接して水平転送ＣＣＤが１本設けられた構造である。

ドライバ８は、ＴＧ（Timing Generator）９が生成した垂直ＣＣＤ駆動タイミング信号と、水平ＣＣＤ駆動タイミング信号と、電子シャッタタイミング信号とに従い、ＣＣＤ駆動信号を生成する。そして、ドライバ８は、生成したＣＣＤ駆動信号をＣＣＤ７へ供給してＣＣＤ７を駆動する。

ＴＧ９は、上記の垂直ＣＣＤ駆動タイミング信号と、水平ＣＣＤ駆動タイミング信号と、電子シャッタタイミング信号とからなる駆動タイミング信号を、ＣＰＵ２により設定された駆動モードに応じて生成する。ＣＣＤ７の駆動モードは、ドラフトモードとＡＦモードとキャプチャーモードとの３種類である。ＴＧ９は、ＣＣＤ７の駆動モードの種類を示す設定値を記憶するレジスタを内部に有しており、上記設定値がＣＰＵ２により設定されることにより、各々の駆動モードに応じた上記の駆動タイミング信号（垂直ＣＣＤ駆動タイミング信号、水平ＣＣＤ駆動タイミング信号、電子シャッタタイミング信号）を生成する。

ＣＣＤ７は、ドライバ８によって駆動されることにより、レンズブロック３の光学系において結像された被写体の光学像（被写体像）を光電変換することによって、被写体像を表すアナログの撮像信号をＡＦＥ（Analog Front End）１０に供給する。

図２は、ＡＦＥ１０の構成を示した図である。ＡＦＥ１０は、ＣＤＳ（Correlated Double Sampling）５１と、ＰＧＡ（Programmable Gain Amp）５２、ＡＤＣ（Analog-to-Digital converter）５３、ＡＦＥ制御回路５４、給電スイッチ５５から構成され、信号処理手段として機能する。

ＣＤＳ５１は、ＣＣＤ７から供給されたアナログの撮像信号に含まれるノイズを相関二重サンプリングによって除去し、ノイズ除去後の撮像信号をＰＧＡ５２へ供給する。ＰＧＡ５２は、ノイズ除去後の撮像信号を増幅し、増幅後の撮像信号をＡＤＣ５３へ供給する。ＡＤＣ５３は、増幅後の撮像信号をデジタルの撮像信号に変換し、変換後のデジタル撮像信号をＤＳＰ（Digital Signal Processor）１１へ出力する。ＣＤＳ５１による撮像信号からのノイズ除去と、ＰＧＡ５２による撮像信号の増幅と、ＡＤＣ５３による撮像信号のデジタル変換とからなる一連の信号処理がＡＦＥ１０のアナログ信号処理である。

ＡＦＥ制御回路５４は、ＴＧ９から供給されるＡＦＥ駆動信号を受け取る。ＡＦＥ駆動信号とは、ＡＦＥ１０におけるアナログ信号処理の処理タイミングを規定する信号である。ＡＦＥ制御回路５４は、ＡＦＥ駆動信号が示すタイミングでＣＤＳ５１とＰＧＡ５２とＡＤＣ５３との各アナログ回路の駆動を制御する。給電スイッチ５５は、電源回路１８から上記の各アナログ回路へ供給される駆動電流を、ＣＰＵ２から供給される駆動開始信号および駆動停止信号に従いオン・オフ制御する。各アナログ回路へ供給される駆動電流は、各アナログ回路を駆動するための電流である。

ＤＳＰ１１は、入力した撮像信号に対しペデスタルクランプ等の処理を施してＲＧＢデータに変換し、さらにＲＧＢデータを輝度（Ｙ）成分及び色差（ＵＶ）成分からなるＹＵＶデータに変換する。また、ＤＳＰ１１は、ＹＵＶデータにオートホワイトバランス、輪郭強調、画素補間などの画品質向上のためのデジタル信号処理を施し、順次ＳＤＲＡＭ１２に記憶させる。

撮影用の記録モードでは、ＳＤＲＡＭ１２に１フレーム分（１画面分）のＹＵＶデータ（画像データ）が蓄積される毎に、ＹＵＶデータが液晶モニタ１３へ送られてライブビュー画像として画面表示される。また、シャッターキーが押された撮影時には、ＣＰＵ２がＳＤＲＡＭ１２に一時記憶されるＹＵＶデータを圧縮し、所定のフォーマットの画像ファイルとして外部メモリ１４に記録する。外部メモリ１４は、図示しないカードインターフェイスを介してカメラ本体に接続された着脱自在なメモリカードである。

再生モードにおいてＣＰＵ２は、外部メモリ１４に記録された画像ファイルをユーザの選択操作に応じて読み出して伸張し、ＹＵＶデータとしてＳＤＲＡＭ１２に展開させた後、液晶モニタ１３に表示させる。

フラッシュメモリ１５は、ＣＰＵ２にカメラ全体を制御させるための複数種のプログラムやデータが記憶されているプログラム格納用メモリである。フラッシュメモリ１５に記憶されているプログラムには、レンズブロック３の光学系を、公知のコントラスト検出方式によって被写体にピントが合うフォーカス位置へ自動制御するＡＦ（auto focus）制御を行うためのＡＦ制御プログラムが含まれる。

ＣＰＵ２によるＡＦ制御は、画角内の中央部分に存在する被写体にピントを合わせる中央重点方式である。ＡＦ制御に際してＣＰＵ２は、レンズブロック３の光学系を移動させながら、ＣＣＤ２の有効画素領域１０１における予め決められている中央部分１０２（図４参照）に相当する画像データにおけるコントラストを逐次検出し、コントラストが最大となる位置、つまりフォーカス位置に光学系を移動させるものである。

一方、ＣＰＵ２にはサブＣＰＵ１６が接続されている。サブＣＰＵ１６には電源ボタンや撮影を指示するためのシャッターキー、ズーム操作ボタン、モード切替キー等のスイッチ類から構成されるキー入力部１７と電源回路１８が接続されている。キー入力部１７におけるシャッターキーは、半押し操作（ハーフシャッター）と全押し操作との２段階操作が可能な所謂ハーフシャッター機能を備えたものであり、記録モードではシャッターキーの半押し操作がＣＰＵ２によるＡＦ制御の開始トリガとなる。

サブＣＰＵ１６は、キー入力部１７におけるスイッチ類の操作状態を定常的にスキャンし、ユーザによるスイッチ操作の内容に応じた操作信号をＣＰＵ２へ送る。電源回路１８は、カメラ本体に収容されたバッテリ１９を電源として、デジタルカメラ装置１の基準電圧、及び前述した各部が必要とする電圧を生成し各部に供給する。

図３は、デジタルカメラ装置１に記録モードが設定されているとき、ＣＰＵ２が、フラッシュメモリ１５に記憶されている前述したプログラムに基づき動作することにより実現される機能の一部を示した機能ブロック図である。記録モードにおいてＣＰＵ２は、停止制御部２ａ、駆動モード設定部２ｂ、ＡＦ制御部２ｃ、撮影処理部２ｄとして機能する。そして、記録モードにおいては停止制御部２ａが必要に応じて前述したＡＦＥ１０の動作を停止させる。また、駆動モード設定部２ｂが、デジタルカメラ装置１の動作に応じてＣＣＤ７の駆動モードを設定し、設定した駆動モードに応じた駆動タイミング信号をＴＧ９に生成させる。また、ＡＦ制御部２ｃが、ドライバブロック５を制御することによりレンズブロック３の光学系を移動させる。また、撮影処理部２ｄが、デジタルカメラ装置１における上記以外の種々の動作を制御する。

ここで、前述したＣＣＤ７の駆動モードについて説明する。ＣＣＤ７の駆動モードは、ドラフトモードとＡＦモードとキャプチャーモードとの３種類である。

ドラフトモードは、液晶モニタ１３がライブビュー画像を表示している間に設定される駆動モードである。図５は、ドラフトモードにおいてドライバ８が出力するＣＣＤ駆動信号を示したタイミングチャートである。垂直同期信号ＶＤは、１画面周期のタイミング信号、つまりＣＣＤ７に蓄積された１フレーム分の電荷の読み出し開始タイミングを示す信号である。水平同期信号ＨＤは、１ライン周期のタイミング信号、つまりＣＣＤ７に蓄積された１ライン分の電荷の読み出し開始タイミングを示す信号である。ここで、１ラインとは、ＣＣＤ７において水平及び垂直方向に配置されているフォトダイオードが並ぶ水平方向の各々の行（水平方向に連なる一列分の画素）である。

ドライバ８は、図５に示したように、垂直同期信号ＶＤの出力間隔である１画面周期において、電荷の垂直転送用の電圧を印加するための電極数（ここでは４電極）に応じた４相の垂直ＣＣＤ駆動パルスＶ１〜Ｖ４と、電荷の水平転送用の電圧を印加するための電極数（ここでは２電極）に応じた２相の水平ＣＣＤ駆動パルスＨ１，Ｈ２と、電子シャッタパルスＳＵＢを出力する。

ＣＣＤ７のフォトダイオードに蓄積された各画素の電荷は、１画面周期内において、垂直同期信号ＶＤの立ち上がり直後の電荷読み出し期間（図５で「電荷読み出し」）に垂直転送ＣＣＤへ転送される。さらに、水平同期信号ＨＤの出力間隔である１ライン周期毎に、垂直ＣＣＤ駆動パルスＶ１〜Ｖ４によって、垂直転送ＣＣＤ（転送経路）へ転送された各ラインの電荷が水平転送ＣＣＤ（水平転送路）へ順に垂直転送されて、１ライン分の電荷が水平転送ＣＣＤへ転送される。そして、水平転送ＣＣＤへ転送された１ライン分の電荷が、水平ＣＣＤ駆動パルスＨ１，Ｈ２に同期して順にＣＣＤ７から出力される。また、ドライバ８は、垂直ＣＣＤ駆動パルスＶ１〜Ｖ４を出力する期間、水平ＣＣＤ駆動パルスＨ１，Ｈ２の出力を停止する。水平ＣＣＤ駆動パルスＨ１，Ｈ２が停止している期間（図５で「ＨＢ」）はＨブランキング期間と呼ばれる。

そして、１画面周期にＣＣＤ７の全画素分（１フレーム分）の電荷が撮像信号として出力され、複数ライン分の蓄積電荷の画素データ、つまり図５に示した有効データに基づきライブビュー画像が生成される。なお、１画面周期はＣＣＤ７の全画素分の蓄積電荷の出力にかかる時間よりも長く設定されており、全画面分の蓄積電荷が出力し終わるとＣＣＤ７からは無効な蓄積電荷が出力される。この無効な蓄積電荷が出力される期間（図５で「Ｖブランキング」）は、一般にＶブランキング期間と呼ばれる。

また、前述したＡＦモードは、ＣＰＵ２がＡＦ制御を行っているＡＦ制御期間、より具体的にはユーザによりシャッターキーの半押し操作が行われた直後から、レンズブロック３の光学系がフォーカス位置に移動するまでの期間に設定される駆動モードである。図６は、ドライバ８が、ＣＣＤ７をＡＦモードで駆動している間の１画面周期内に出力するＣＣＤ駆動信号を示したタイミングチャートである。

前述したようにＣＰＵ２によるＡＦ制御はコントラスト検出方式で、かつ中央重点方式であるため、画面の中央部分の画素データのみがＡＦ制御に必要であり、中央部分を除く他の部分の画素データはＡＦ制御に不要である。そのためＡＦモードでの１画面周期内においてドライバ８は、図４に示したＣＣＤ７の有効画素領域１０１の中央部分１０２の上側の上側画素領域１０１ａと、中央部分１０２の下側の下側画素領域１０１ｃとに配置されているフォトダイオードの蓄積電荷を掃き捨てる。そして、上側画素領域１０１ａと下側画素領域１０１ｃとに挟まれた中央部分１０２を含む中間画素領域１０１ｂに配置されているフォトダイオードの蓄積電荷のみをＣＣＤ７から出力させる。

すなわち１画面周期内にドライバ８は、図４に示したＣＣＤ７の有効画素領域１０１の上側画素領域１０１ａと下側画素領域１０１ｃの蓄積電荷を読み出す複数ライン分のライン周期内に、垂直ＣＣＤ駆動パルスＶ１〜Ｖ４と水平ＣＣＤ駆動パルスＨ１，Ｈ２を同時に出力する高速掃き出し駆動という駆動を行う。すなわちドライバ８は、上側画素領域１０１ａと下側画素領域１０１ｃをそれぞれ構成する複数ライン分の蓄積電荷をフォトダイオードから垂直転送ＣＣＤに転送した後、一気に垂直転送して水平転送ＣＣＤに送る。さらに、ドライバ８は、水平転送ＣＣＤに溜まった（加算された）複数ライン分の電荷を一気に水平転送して掃き出させる。

ドライバ８が高速掃き出し駆動を行う期間が図６に示した高速掃き出し期間である。すなわち高速掃き出し期間は、ＣＣＤ７の有効画素領域１０１の上側画素領域１０１ａと下側画素領域１０１ｃとにおける、ＡＦ制御において画素情報として使用されない所定の画素の電荷を、ＣＣＤ７の有効画素領域１０１の中間画素領域１０１ｂにおけるＡＦ制御において画素情報として使用される画素よりも高速で掃き出させる駆動期間である。

また、ドライバ８は、高速掃き出し期間を除く、図４に示したＣＣＤ７の有効画素領域１０１の中間画素領域１０１ｂに対応する複数ライン分のライン周期、つまり図６に示した有効データ掃き出し期間には、ドラフトモードの場合と同様の垂直ＣＣＤ駆動パルスＶ１〜Ｖ４と水平ＣＣＤ駆動パルスＨ１，Ｈ２とを出力する。そして、ドライバ８は、ＣＣＤ７の有効画素領域１０１の中間画素領域１０１ｂの連続する複数ライン分の蓄積電荷、すなわちフォーカス制御時に画素情報として使用される画素の電荷を１ライン分ずつ水平転送ＣＣＤに垂直転送した後、１ライン毎に水平転送して水平転送ＣＣＤから掃き出させる。

そして、ＡＦ制御期間においては、ＣＰＵ２によって、ＣＣＤ７の有効画素領域１０１の中間画素領域１０１ｂにおいて隣接する複数ライン分の蓄積電荷の画素データ、つまり図６に示した有効データのみに基づいたＡＦ制御が行われる。

また、キャプチャーモードは、ユーザによりシャッターキーの全押し操作が行われた直後から、シャッター速度に応じて露光時間が経過した後、露光時間内にフォトダイオードに蓄積された全画素分の蓄積電荷のＣＣＤ７からの掃き出しが完了するまでの期間に設定される駆動モードである。図７は、キャプチャーモードにおいてドライバ８が出力するＣＣＤ駆動信号を示したタイミングチャートである。

キャプチャーモードにおける図５に示したドラフトモードとの違いは、以下の通りである。すなわちキャプチャーモードにおいてドライバ８は、露光期間中はメカニカルシャッターを使用するため、垂直ＣＣＤ駆動パルスＶ１〜Ｖ４と水平ＣＣＤ駆動パルスＨ１，Ｈ２の出力を停止する。

また、露光期間終了後にドライバ８は、垂直ＣＣＤ駆動パルスＶ１〜Ｖ４と水平ＣＣＤ駆動パルスＨ１，Ｈ２とを出力することによって、露光期間中に各フォトダイオードに蓄積された全画素分（複数ライン分）の電荷を、１フィールドを単位として水平転送ＣＣＤから掃き出させる。

ここで、１フィールド分のアナログ信号（撮像信号）はｎライン間隔の複数ラインに属する画素の電荷により構成される。例えば「ｎ＝３」の場合には、水平転送ＣＣＤに接するラインを１番目として、１フィールド目が１番目、４番目、７番目、・・・の各ラインで構成され、２フィールド目が２番目、５番目、８番目、・・・の各ラインで構成され、３フィールド目が３番目、６番目、９番目、・・・の各ラインで構成される。

上記の例に従い具体的に説明すると、ドライバ８は、まず１フィールド目の複数ライン（１番目、４番目、７番目、・・・の各ライン）のフォトダイオードの蓄積電荷を垂直転送ＣＣＤに転送し、垂直転送ＣＣＤに転送した各ラインの電荷を水平転送ＣＣＤに順に垂直転送した後、１ライン毎に水平転送して水平転送ＣＣＤから掃き出させる。次に、２フィールド目の複数ライン（２番目、５番目、８番目、・・・の各ライン）のフォトダイオードの蓄積電荷を上記と同様の手順の転送動作によって水平転送ＣＣＤから順に掃き出させる。さらに、３フィールド目の複数ライン（３番目、６番目、９番目、・・・の各ライン）のフォトダイオードの蓄積電荷を上記と同様の手順の転送動作によって水平転送ＣＣＤ７から順に掃き出させる。

つまり上記の例では、ドライバ８は、複数ライン分のライン周期からなるフィールド単位の転送動作を３回繰り返すことによって、全画素分の電荷を水平転送ＣＣＤから掃き出させる。図７に示したフィールド掃き出し期間がドライバ８による各フィールドの蓄積電荷の掃き出しが行われる期間である。

また、キャプチャーモードにおいては、露光期間の終了直後と１フィールド目のフィールド掃き出し期間との間、及びその後における相前後する各々のフィールド掃き出し期間の間に高速掃き出し期間が存在する。そして、ドライバ８は、各々の高速掃き出し期間には、垂直ＣＣＤ駆動パルスＶ１〜Ｖ４と水平ＣＣＤ駆動パルスＨ１，Ｈ２を同時に出力する高速掃き出し駆動を行う。

ただし、キャプチャーモードにおける高速掃き出し駆動は、図６に示したＡＦモードにおける高速掃き出し駆動とは次の点で異なる。すなわち、キャプチャーモードにおける高速掃き出し駆動に際してドライバ８は、全ての垂直転送ＣＣＤに蓄積されている電荷を一気に水平転送ＣＣＤに転送した後、水平転送ＣＣＤに溜まった（加算された）全てのライン分の電荷を一気に水平転送して掃き出させる。ここで、前述した全てのラインの垂直転送ＣＣＤに蓄積されている電荷は、垂直転送ＣＣＤに時間の経過とともに蓄積される暗電流と呼ばれる、固定パターンノイズの原因となる電荷である。

つまりキャプチャーモードでの駆動中における高速掃き出し期間は、ＡＦモードでの駆動中における高速掃き出し期間とは異なり、画素情報として使用されない垂直転送ＣＣＤにおいて蓄積された見かけ上の画素の電荷（暗電流）を、フォトダイオードで蓄積されて画素情報として使用される実際の画素の電荷よりも高速で掃き出させる駆動期間である。

次に、図３に示したＣＰＵ２の各機能部分によって実現される記録モードでのＣＰＵ２の処理内容を図８のフローチャートに従い説明する。

記録モードにおいては、まず撮影処理部２ｄが、ＣＣＤ７の駆動モードをドラフトモードに設定する（ステップＳ１）。すなわち撮影処理部２ｄは、ドラフトモードに応じた駆動タイミング信号をＴＧ９に生成させ、ドライバ８に図５に示したＣＣＤ７のドラフトモードでの駆動を開始させる。

また、撮影処理部２ｄは、ＣＣＤ７のドラフトモードでの駆動開始と並行してＡＦＥ１０を動作状態とする（ステップＳ２）。ここで、ＡＦＥ１０における動作状態とは、ＡＦＥ１０が、ＣＤＳ５１とＰＧＡ５２とＡＤＣ５３とによる一連のアナログ信号処理を行う状態である。係るステップＳ２の処理において撮影処理部２ｄは、ＴＧ９に、ＡＦＥ駆動信号の生成、及びＡＦＥ制御回路５４へのＡＦＥ駆動信号の出力を開始させる。同時に、撮影処理部２ｄは、給電スイッチ５５に駆動開始信号を送ることによって、ＣＤＳ５１とＰＧＡ５２とＡＤＣ５３の各アナログ回路への駆動電流の供給を開始する。

以後、撮影処理部２ｄは、ユーザによるシャッターキーの半押し操作の有無、及びシャッターキーの全押し操作の有無を逐次確認する（ステップＳ３、ステップＳ１１）。そして、ユーザによるシャッターキーの半押し操作、及びシャッターキーの全押し操作が検出できない間は（ステップＳ３：ＮＯ、ステップＳ１１：ＮＯ）、そのままＣＣＤ７をドラフトモードで駆動する。

その後、ＣＰＵ２においては、ＣＣＤ７をドラフトモードで駆動している間に、撮影処理部２ｄがシャッターキーの半押し操作を検出すると（ステップＳ３：ＹＥＳ）、駆動モード設定部２ｂが、直ちにＣＣＤ７の駆動モードをＡＦモードに設定する（ステップＳ４）。すなわち駆動モード設定部２ｂは、ＡＦモードに応じた駆動タイミング信号をＴＧ９に生成させ、ドライバ８に図６に示したＣＣＤ７のＡＦモードでの駆動を開始させる。

また、ＣＰＵ２においては、ＣＣＤ７のＡＦモードでの駆動開始と並行して、停止制御部２ａが、ＡＦＥ１０をいったん停止状態とする（ステップＳ５）。ここで、ＡＦＥ１０における停止状態とは、ＡＦＥ１０がＣＤＳ５１とＰＧＡ５２とＡＤＣ５３とによる一連のアナログ信号処理を停止した状態である。係るステップＳ５の処理において停止制御部２ａは、ＴＧ９に、ＡＦＥ駆動信号の生成を停止させる。同時に、停止制御部２ａは、給電スイッチ５５に駆動停止信号を送ることによって、ＣＤＳ５１とＰＧＡ５２とＡＤＣ５３の各アナログ回路への駆動電流の供給を停止する。なお、図示しないがＣＰＵ２においては、ステップＳ５の処理と並行して撮影処理部２ｄが前述したＡＦ制御を開始する。

その後、撮影処理部２ｄは、ＣＣＤ７をＡＦモードで駆動しているとき、前述したいずれかの１画面周期内における有効データ掃き出し期間の開始タイミングが到来する直前までの間、つまり前述した高速掃き出し期間は（ステップＳ６：ＮＯ）、ＡＦＥ１０を停止状態に保持する。やがて、撮影処理部２ｄは、有効データ掃き出し期間の開始直前のタイミングが到来したら（ステップＳ６：ＹＥＳ）、有効データ掃き出し期間の開始直前のタイミングに同期してＡＦＥ１０を動作状態とする（ステップＳ７）。係るステップＳ７の処理における具体的な処理内容は、前述したステップＳ２の処理と同様である。

なお、撮影処理部２ｄが、ＡＦＥ１０を停止状態から動作状態とするタイミングが有効データ掃き出し期間の開始タイミングではなく、開始直前のタイミングであるのは以下の理由による。すなわちＣＰＵ２がＡＦＥ１０を動作状態としてから、ＡＦＥ１０の前述した各アナログ回路における信号処理動作が安定するまでには一定時間が必要であるためである。

引き続き、撮影処理部２ｄは、有効データ掃き出し期間の終了タイミング、つまり高速掃き出し期間の開始タイミングが到来するまでは（ステップＳ８：ＮＯ）、ＡＦＥ１０を動作状態に保持する。やがて、有効データ掃き出し期間の終了タイミング（高速掃き出し期間の開始タイミング）が到来すると（ステップＳ８：ＹＥＳ）、停止制御部２ａが、有効データ掃き出し期間の終了タイミングに同期してＡＦＥ１０を再び停止状態とする（ステップＳ９）。係るステップＳ９の処理における具体的な処理内容は、前述したステップＳ５の処理と同様である。

以後、ＣＰＵ２においては、ＡＦ制御が完了するまでの間は（ステップＳ１０：ＮＯ）、ステップＳ６の処理に戻り、前述したステップＳ６〜Ｓ９の各処理を繰り返し行う。そして、ＡＦ制御が完了した時点で（ステップＳ１０：ＹＥＳ）、前述したステップＳ１の処理に戻って、撮影処理部２ｄが、ＣＣＤ７の駆動モードを再びドラフトモードに設定し、かつＡＦＥ１０を再び動作状態とする（ステップＳ２）。

一方、ＣＰＵ２においては、ＣＣＤ７をドラフトモードで駆動している間に、撮影処理部２ｄがシャッターキーの全押し操作を検出すると（ステップＳ３：ＮＯ、ステップＳ１１：ＹＥＳ）、駆動モード設定部２ｂが、直ちにＣＣＤ７の駆動モードをキャプチャーモードに設定する（ステップＳ１２）。すなわち駆動モード設定部２ｂは、キャプチャーモードに応じた駆動タイミング信号をＴＧ９に生成させ、ドライバ８に図７に示したＣＣＤ７のキャプチャーモードでの駆動を開始させる。

また、ＣＣＤ７のキャプチャーモードでの駆動開始と並行して、停止制御部２０ａがＡＦＥ１０をいったん停止状態とする（ステップＳ１３）。係るステップＳ１３の処理における具体的な処理内容は、前述したステップＳ５，Ｓ９の処理と同様である。なお、図示しないがＣＰＵ２においては、ステップＳ１２及びステップＳ１３の処理と並行して、撮影処理部２ｄがＣＣＤ７の露光時間のカウントを開始する。

その後、撮影処理部２ｄが、ＣＣＤ７をキャプチャーモードで駆動しているとき、最初の前述したフィールド掃き出し期間、すなわち１フィールド分の画素の電荷を掃き出させる駆動期間が到来する直前までの間、言い換えると、前述した露光期間と、露光期間に続いて垂直転送ＣＣＤに蓄積されている暗電流を高速に掃き出させる高速掃き出し期間は（ステップＳ１４：ＮＯ）、ＡＦＥ１０を停止状態に保持する。やがて、フィールド掃き出し期間の開始直前のタイミングが到来すると（ステップＳ１４：ＹＥＳ）、停止制御部２０ａが、フィールド掃き出し期間の開始直前のタイミングに同期してＡＦＥ１０を動作状態とする（ステップＳ１５）。係るステップＳ１５の処理における具体的な処理内容は、前述したステップＳ２，Ｓ７の処理と同様である。

引き続き、ＣＰＵ２においては、撮影処理部２ｄが、フィールド掃き出し期間の終了タイミング、つまり２回目の高速掃き出し期間の開始タイミングが到来するまでは（ステップＳ１６：ＮＯ）、ＡＦＥ１０を動作状態に保持する。やがて、撮影処理部２ｄは、フィールド掃き出し期間の終了タイミング（高速掃き出し期間の開始タイミング）が到来したら（ステップＳ１６：ＹＥＳ）、停止制御部２０ａが、フィールド掃き出し期間の終了タイミングに同期してＡＦＥ１０を再び停止状態とする（ステップＳ１７）。係るステップＳ１７の処理における具体的な処理内容は、前述したステップＳ５，Ｓ９，Ｓ１３の処理と同様である。

以後、ＣＰＵ２においては、ＣＣＤ７から１フレーム分のアナログ信号（撮像信号）の読み出しが完了するまでの間は（ステップＳ１８：ＮＯ）、ステップＳ１４の処理に戻り、前述したステップＳ１４〜Ｓ１７の各処理を繰り返し行う。そして、全フレームデータの読み出しが完了した時点で（ステップＳ１８：ＹＥＳ）、前述したステップＳ１の処理に戻って、撮影処理部２ｄが、ＣＣＤ７の駆動モードを再びドラフトモードに設定し、かつＡＦＥ１０を再び動作状態とする（ステップＳ２）。

そして、ＣＰＵ２においては、デジタルカメラ装置１に記録モードが設定されている間、撮影処理部２ｄが、ユーザによるシャッターキーの半押し操作、又は全押し操作を検出する毎に前述したステップＳ３以降の処理を繰り返し実行する。

以上述べたようにＣＰＵ２は、記録モードにおいてＣＣＤ７をＡＦモード、及びキャプチャーモードで駆動しているとき、各々の駆動モードにおける高速掃き出し期間には、ＡＦＥ１０のアナログ信号処理を停止した状態とする。つまりＣＰＵ２は、ＡＦモードでは、ＡＦ制御において画素情報として使用されない所定の画素の電荷をＣＣＤ７から高速に掃き出させている駆動期間にＡＦＥ１０のアナログ信号処理を停止させる。また、ＣＰＵ２は、キャプチャーモードでは、画素情報として使用されない、垂直転送ＣＣＤにおいて蓄積された見かけ上の画素の電荷（暗電流）をＣＣＤ７から高速に掃き出させている駆動期間にＡＦＥ１０のアナログ信号処理を停止させる。なお、ＣＰＵ２は、ＣＣＤ７をキャプチャーモードで駆動している間、露光期間においてもＡＦＥ１０のアナログ信号処理を停止させる。

したがって、本実施形態のデジタルカメラ装置１においては、記録モードが設定された状態において前述した高速掃き出し期間のＡＦＥ１０における無用の動作、すなわち画素情報として使用されない所定の画素の電荷からなるアナログ信号に対するアナログ信号処理による電力消費をなくすことができる。よって、撮影操作を行っている間の消費電力を従来に比べてより一層削減することができる。なお、画素情報として使用されない所定の画素の電荷とは、アナログ信号としてＣＣＤ７から出力される電荷のうちで被写体像の表現（再現）に寄与しない電荷である。

ここで、本実施形態のデジタルカメラ装置１には、高速掃き出し期間にＡＦＥ１０を停止状態とするとき、ＣＤＳ５１とＰＧＡ５２とＡＤＣ５３の各アナログ回路の全ての動作を停止させる構成を採用した。しかし、本発明の実施に際しては、例えばデジタルカメラ装置１の構成を、ＡＦＥ１０の何れか１つ、または何れか２つのアナログ回路の動作を停止させる構成に変更することができる。つまりＡＦＥ１０の少なくとも何れか１つの動作を高速掃き出し期間に停止させる構成であっても、撮影操作を行っている間の消費電力を従来に比べてより一層削減することができる。

また、本実施形態のデジタルカメラ装置１には、ＡＦＥ１０の各アナログ回路の動作を停止させるとき、ＴＧ９に、ＡＦＥ１０へ供給するＡＦＥ駆動信号の生成を停止させ、同時に、ＡＦＥ１０の各アナログ回路への駆動電流の供給を停止させる構成を採用した。しかし、例えばデジタルカメラ装置１の構成を、ＡＦＥ１０の各アナログ回路の動作を停止させるとき、ＴＧ９におけるＡＦＥ駆動信号の生成の停止か、またはＡＦＥ１０の各アナログ回路への駆動電流の供給の停止の何れか一方のみを実施する構成に変更しても構わない。

また、本実施形態では、ＣＰＵ２によるＡＦ制御が中央重点方式であり、撮像した画像の中央領域のみの画像情報（コントラスト）に基づきピントを合わせる構成について説明した。しかし、ＣＰＵ２によるＡＦ制御は、撮像した画像の中央領域以外の他の領域（１又は複数の領域）の画像情報に基づくものに変更することができる。ただし、撮像した画像の中央領域以外の他の領域の画像情報に基づくＡＦ制御を行う構成では、ＣＣＤ７をＡＦモードで駆動するとき、ドライバ８には、中央領域以外の他の領域に応じた駆動期間に高速掃き出し駆動を行わせる必要がある。

また、前述したデジタルカメラ装置１は、記録モードにおいてＣＣＤ７がＡＦモード、又はキャプチャーモードのいずれか一方の駆動モードに設定されているときだけ、高速掃き出し期間にＡＦＥ１０を動作状態とする構成とすることもできる。ＡＦモード、又はキャプチャーモードにおける高速掃き出し期間にＡＦＥ１０を動作状態とする構成であっても、撮影操作を行っている間の消費電力は従来に比べてより一層削減することができる。

また、本実施形態においてＣＰＵ２により実現される停止制御部２ａの機能は、必要に応じて他のハードウェア構成によって実現させる構成に適宜変更することができる。

１デジタルカメラ
２ＣＰＵ
３レンズブロック
５ドライバブロック
７ＣＣＤ
８ドライバ
９ＴＧ
１０ＡＦＥ
１１ＤＳＰ
１８電源回路
１９バッテリ
５１ＣＤＳ
５２ＰＧＡ
５３ＡＤＣ
５４ＡＦＥ制御回路
５５給電スイッチ

Claims

被写体像を光電変換することによって、被写体像を表すアナログ信号を出力する固体撮像素子と、
前記固体撮像素子から出力されるアナログ信号に対してアナログ信号処理を施す信号処理手段と、
半押しと全押しの２段階での操作が可能なシャッターキーと、
前記シャッターキーが押されていない時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を、ライブビュー画像として表示手段に表示させる表示制御手段と、
前記シャッターキーが半押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報に基づき、被写体にピントを合わせるためのフォーカス制御を行うフォーカス制御手段と、
前記シャッターキーが全押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を記録媒体に保存するための記録制御を行う記録制御手段と、
前記シャッターキーが押されていない時を除いて、前記シャッターキーが半押し又は全押しされた時の前記フォーカス制御又は前記記録制御の最中における、画素情報として使用されない所定の電荷からなるアナログ信号が、画素情報として使用される電荷からなるアナログ信号よりも高速に前記固体撮像素子から掃き出される高速掃き出し期間中に、前記信号処理手段によるアナログ信号処理を停止させる停止制御手段と
を備えたことを特徴とするデジタルカメラ装置。
前記停止制御手段は、前記信号処理手段が固体撮像素子から出力されたアナログ信号を処理するための電力の供給を遮断することによって、前記信号処理手段による前記所定の電荷からなるアナログ信号のアナログ信号処理を停止させる
ことを特徴とする請求項１記載のデジタルカメラ装置。
前記画素情報として使用されない所定の電荷とは、前記固体撮像素子が有する全画素領域内における特定の画素領域であって、前記フォーカス制御手段によるフォーカス制御に際して画素情報として使用されない画素の電荷である
ことを特徴とする請求項１又は２記載のデジタルカメラ装置。
前記固体撮像素子は電荷転送型であり、
前記画素情報として使用されない所定の電荷とは、各画素の電荷の転送経路に時間の経過とともに蓄積される暗電流である
ことを特徴とする請求項１乃至３いずれか記載のデジタルカメラ装置。
前記停止制御手段は、さらに前記記録制御の最中における前記固体撮像素子での露光期間中にも前記信号処理手段によるアナログ信号処理を停止させる
ことを特徴とする請求項１乃至４いずれか記載のデジタルカメラ装置。
被写体像を光電変換することによって、被写体像を表すアナログ信号を出力する固体撮像素子と、前記固体撮像素子から出力されるアナログ信号に対してアナログ信号処理を施す信号処理手段と、半押しと全押しの２段階での操作が可能なシャッターキーとを備えたデジタルカメラ装置が有するコンピュータを、
前記シャッターキーが押されていない時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を、ライブビュー画像として表示手段に表示させる表示制御手段、
前記シャッターキーが半押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報に基づき、被写体にピントを合わせるためのフォーカス制御を行うフォーカス制御手段、
前記シャッターキーが全押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を記録媒体に保存するための記録制御を行う記録制御手段、
前記シャッターキーが押されていない時を除いて、前記シャッターキーが半押し又は全押しされた時の前記フォーカス制御又は前記記録制御の最中における、画素情報として使用されない所定の電荷からなるアナログ信号が、画素情報として使用される電荷からなるアナログ信号よりも高速に前記固体撮像素子から掃き出される高速掃き出し期間中に、前記信号処理手段によるアナログ信号処理を停止させる停止制御手段
として機能させることを特徴とするプログラム。
前記停止制御手段は、さらに前記記録制御の最中における前記固体撮像素子での露光期間中にも前記信号処理手段によるアナログ信号処理を停止させる
ことを特徴とする請求項６記載のプログラム。