JP5342731B2 - Liquid crystal display device and manufacturing method thereof - Google Patents
Liquid crystal display device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5342731B2 JP5342731B2 JP2005232700A JP2005232700A JP5342731B2 JP 5342731 B2 JP5342731 B2 JP 5342731B2 JP 2005232700 A JP2005232700 A JP 2005232700A JP 2005232700 A JP2005232700 A JP 2005232700A JP 5342731 B2 JP5342731 B2 JP 5342731B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- electrode
- liquid crystal
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 187
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 90
- 229910052751 metal Inorganic materials 0.000 claims abstract description 199
- 239000002184 metal Substances 0.000 claims abstract description 199
- 238000000034 method Methods 0.000 claims abstract description 159
- 239000011347 resin Substances 0.000 claims abstract description 148
- 229920005989 resin Polymers 0.000 claims abstract description 148
- 230000008569 process Effects 0.000 claims abstract description 125
- 239000010409 thin film Substances 0.000 claims abstract description 74
- 238000002161 passivation Methods 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims description 1042
- 239000000758 substrate Substances 0.000 claims description 240
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 142
- 230000015572 biosynthetic process Effects 0.000 claims description 115
- 239000010408 film Substances 0.000 claims description 96
- 239000004065 semiconductor Substances 0.000 claims description 88
- 230000001681 protective effect Effects 0.000 claims description 70
- 239000003870 refractory metal Substances 0.000 claims description 70
- 239000012535 impurity Substances 0.000 claims description 56
- 238000000151 deposition Methods 0.000 claims description 22
- 230000002441 reversible effect Effects 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 8
- 230000001105 regulatory effect Effects 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000001276 controlling effect Effects 0.000 claims description 3
- 238000007687 exposure technique Methods 0.000 abstract description 25
- 239000000463 material Substances 0.000 abstract description 18
- 238000009413 insulation Methods 0.000 abstract description 7
- 238000003860 storage Methods 0.000 description 85
- 239000003990 capacitor Substances 0.000 description 71
- 239000011521 glass Substances 0.000 description 69
- 229910004205 SiNX Inorganic materials 0.000 description 22
- 239000007789 gas Substances 0.000 description 20
- 238000004544 sputter deposition Methods 0.000 description 18
- 239000000243 solution Substances 0.000 description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 16
- 239000001301 oxygen Substances 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 16
- 210000002858 crystal cell Anatomy 0.000 description 15
- 230000009467 reduction Effects 0.000 description 15
- 238000006722 reduction reaction Methods 0.000 description 15
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- 229910052715 tantalum Inorganic materials 0.000 description 11
- 238000013461 design Methods 0.000 description 9
- 238000009832 plasma treatment Methods 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 7
- 238000004380 ashing Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 238000011161 development Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 7
- 230000005611 electricity Effects 0.000 description 7
- 229910052731 fluorine Inorganic materials 0.000 description 7
- 239000011737 fluorine Substances 0.000 description 7
- 239000009719 polyimide resin Substances 0.000 description 7
- 230000009291 secondary effect Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000002585 base Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000004070 electrodeposition Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910052779 Neodymium Inorganic materials 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 229960003280 cupric chloride Drugs 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000010094 polymer processing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000004304 visual acuity Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910020968 MoSi2 Inorganic materials 0.000 description 1
- 241000287462 Phalacrocorax carbo Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005090 crystal field Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002789 length control Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Abstract
Description
本発明はカラー画像表示機能を有する液晶表示装置、とりわけ絵素毎にスイッチング素子を有するアクティブ型の液晶表示装置に関するものである。 The present invention relates to a liquid crystal display device having a color image display function, and more particularly to an active liquid crystal display device having a switching element for each picture element.
近年のガラス基板と対応部材及び生産設備の大型化により５〜１００ｃｍ対角の液晶表示装置でテレビジョン画像や各種の画像表示機器が既に商用ベースで大量に提供されている。また液晶パネルを構成する２枚のガラス基板の一方にＲＧＢの着色層を形成しておくことによりカラー表示も容易に実現している。特にスイッチング素子を絵素毎に内蔵させた、いわゆるアクティブ型の液晶パネルではクロストークも少なく、応答速度も早く高いコントラスト比を有する画像が製品化の当初から保証されていた。 Due to the recent increase in size of glass substrates, corresponding members, and production facilities, television images and various image display devices have already been provided in large quantities on a commercial basis in 5-100 cm diagonal liquid crystal display devices. Color display is also easily realized by forming an RGB colored layer on one of the two glass substrates constituting the liquid crystal panel. In particular, a so-called active liquid crystal panel in which a switching element is built in for each picture element has been guaranteed from the beginning of commercialization of an image having little crosstalk, high response speed, and high contrast ratio.
これらの液晶表示装置（液晶パネル）は走査線としては２００〜１２００本、信号線としては３００〜１６００本程度のマトリクス編成が一般的であるが、最近は表示容量の増大に対応すべく大画面化と高精細化とが同時に進行している。 These liquid crystal display devices (liquid crystal panels) generally have a matrix organization of 200 to 1200 scanning lines and 300 to 1600 signal lines, but recently, a large screen is required to cope with an increase in display capacity. And high definition are progressing simultaneously.
図１９は液晶パネルへの実装状態を示し、液晶パネル１を構成する一方の透明性絶縁基板、例えばガラス基板２上に形成された走査線の電極端子５に駆動信号を供給する半導体集積回路チップ３を導電性の接着剤を用いて接続するＣＯＧ（Ｃｈｉｐ−Ｏｎ−Ｇｌａｓｓ）方式や、例えばポリイミド系樹脂薄膜をベースとし、金または半田メッキされた銅箔の端子を有するＴＣＰフィルム４を信号線の電極端子６に導電性媒体を含む適当な接着剤で圧接して固定するＴＣＰ（Ｔａｐｅ−Ｃａｒｒｉｅｒ−Ｐａｃｋａｇｅ）方式などの実装手段によって電気信号が画像表示部に供給される。ここでは便宜上二つの実装方式を同時に図示しているが実際には何れかの方式が適宜選択される。
FIG. 19 shows a state of mounting on a liquid crystal panel, and a semiconductor integrated circuit chip that supplies a drive signal to an
液晶パネル１のほぼ中央部に位置する画像表示部内の絵素と、走査線及び信号線の電極端子５，６との間を接続する配線路が７、８で、必ずしも電極端子５，６と同一の導電材で構成される必要はない。９は全ての液晶セルに共通する透明導電性の対向電極を対向面上に有するもう１枚の透明性絶縁基板である対向ガラス基板またはカラーフィルタである。
図２０はスイッチング素子として絶縁ゲート型トランジスタ１０を絵素毎に配置したアクティブ型液晶表示装置の等価回路図を示し、１１（図２０では７）は走査線、１２（図２０では８）は信号線、１３は液晶セルであって、液晶セル１３は電気的には容量素子として扱われる。実線で描かれた素子類は液晶パネルを構成する一方のガラス基板２上に形成され、点線で描かれた全ての液晶セル１３に共通な対向電極１４はもう一方のガラス基板９の対向する主面上に形成されている。絶縁ゲート型トランジスタ１０のＯＦＦ抵抗あるいは液晶セル１３の抵抗が低い場合や表示画像の階調性を重視する場合には負荷としての液晶セル１３の時定数を大きくするための補助の蓄積容量１５を液晶セル１３に並列に加える等の回路的工夫が加味される。なお１６は蓄積容量１５の共通母線となる蓄積容量線または共通電極である。
FIG. 20 is an equivalent circuit diagram of an active liquid crystal display device in which insulated
図２１は液晶表示装置の画像表示部の要部断面図を示し、液晶パネル１を構成する２枚のガラス基板２，９は樹脂性のファイバ、ビーズあるいはカラーフィルタ９上に形成された柱状スペーサ等のスペーサ材（何れも図示せず）によって数μｍ程度の所定の距離を隔てて形成され、その間隙（ギャップ）はガラス基板９の周縁部において有機性樹脂よりなるシール材と封口材（何れも図示せず）とで封止された閉空間になっており、この閉空間に液晶１７が充填されている。
FIG. 21 is a cross-sectional view of the main part of the image display unit of the liquid crystal display device, and the two
カラー表示を実現する場合には、ガラス基板９の閉空間側に着色層１８と称する染料または顔料の何れか一方もしくは両方を含む厚さ１〜２μｍ程度の有機薄膜が被着されて色表示機能が与えられるので、その場合にはガラス基板９は別名カラーフィルタ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ 略語はＣＦ）と呼称される。そして液晶材料１７の性質によってはガラス基板９の上面またはガラス基板２の下面の何れかもしくは両面上に偏光板１９が貼付され、液晶パネル１は電気光学素子として機能する。現在、市販されている大部分の液晶パネルでは液晶材料にＴＮ（ツイスト・ネマチック）系の物を用いており、偏光板１９は通常２枚必要である。図示はしないが、透過型液晶パネルでは光源として裏面光源が配置され、下方より白色光が照射される。
In the case of realizing color display, an organic thin film having a thickness of about 1 to 2 μm containing either one or both of a dye and a pigment called a
液晶１７に接して２枚のガラス基板２，９上に形成された例えば厚さ０．１μｍ程度のポリイミド系樹脂薄膜２０は液晶分子を決められた方向に配向させるための配向膜である。２１は絶縁ゲート型トランジスタ１０のドレインと透明導電性の絵素電極２２を接続するドレイン電極（配線）であり、信号線（ソース線）１２と同時に形成されることが多い。ソース電極１２とドレイン電極２１との間に位置するのは半導体層２３であり詳細は後述する。カラーフィルタ９上で隣り合った着色層１８の境界に形成された厚さ０．１μｍ程度のＣｒ薄膜層２４は半導体層２３と走査線１１及び信号線１２に外部光が入射するのを防止するための光遮蔽部材で、所謂ブラックマトリクス（Ｂｌａｃｋ Ｍａｔｒｉｘ 略語はＢＭ）として定着化した技術であるが、ＢＭには膜厚１μｍ程度の黒色顔料分散型の感光性樹脂を用いることも多い。
The polyimide resin
走査線、信号線、スイッチング素子としての絶縁ゲート型トランジスタ及び絵素電極を形成されたアクティブ基板２の作製には半導体集積回路のようにフォトマスクを用いた複数回のフォトリソグラフィ（写真食刻）工程が不可欠である。詳細な経緯は省略するが、半導体層の島化工程の合理化と走査線へのコンタクト形成工程が削減された結果、当初は７〜８枚程度必要であったフォトマスクもドライエッチ技術の導入により現時点では５枚に減少してプロセスコストの削減に大きく寄与している。液晶表示装置の生産コストを下げるためにはアクティブ基板の作製工程ではプロセスコストを、またパネル組立工程とモジュール実装工程では部材コストを下げることが有効であることは周知の開発目標であり、写真食刻工程を含めてアクティブ基板の製造工程数を削減する事が液晶表示装置の生産性向上とコストダウンに大きく寄与することは自明である。
For the production of the
既に述べたようにアクティブ基板２の作製において５回の写真食刻工程を必要とする製造方法が一般的であり、さらなる製造コスト低減のために提案されている先行例の中から一部で既に量産されており、特許文献１の特開２０００−２０６５７１号公報で開示されている４枚マスク・プロセスを従来例として紹介する。この４枚マスク・プロセスは下記に説明するようにハーフトーン露光技術を用いてチャネルを含む半導体層の島化工程とソース・ドレイン配線工程を１枚のフォトマスクで形成する工程削減技術あるいは合理化技術である。図２２は４枚マスク・プロセスに対応したアクティブ基板の単位絵素の平面図で、図２２（ｆ）のＡ−Ａ’（絶縁ゲート型トランジスタ領域）、Ｂ−Ｂ’（走査線の電極端子領域）及びＣ−Ｃ’（信号線の電極端子領域）線上の製造工程断面図を図２３に示す。現在、絶縁ゲート型トランジスタには２種類のものが多用されているが、ここではチャネルエッチ型の絶縁ゲート型トランジスタが必要である。
As described above, a manufacturing method that requires five photolithography steps in the production of the
先ず図２２（ａ）と図２３（ａ）に示したように耐熱性と耐薬品性と透明性が高い絶縁性基板として厚さ０．５〜１．１ｍｍ程度のガラス基板２、例えばコーニング社製の商品名１７３７の一主面上にＳＰＴ（スパッタ）等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層を被着し、微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と蓄積容量線１６を選択的に形成する。走査線の材質は耐熱性、耐薬品性、耐弗酸性及び導電性を総合的に勘案して選択するが一般的には耐熱性の高いＣｒ，Ｔａ等の金属薄膜層またはＭｏＷ合金等の合金薄膜層が使用される。
First, as shown in FIGS. 22A and 23A, a
液晶パネルの大画面化や高精細化に対応して走査線の抵抗値を下げるためには走査線の材料としてＡＬ（アルミニウム）を用いるのが合理的であるが、ＡＬは単体では耐熱性が低いので上記した耐熱金属であるＣｒ，Ｔａ，Ｍｏまたはそれらのシリサイドと積層化する構成が現在では一般的である。すなわち走査線１１は通常１層以上の金属層で構成される。
It is reasonable to use AL (aluminum) as the scanning line material to reduce the resistance value of the scanning line in response to the increase in the screen size and resolution of the liquid crystal panel. Since it is low, a structure in which it is laminated with Cr, Ta, Mo or silicide thereof, which are the above-mentioned refractory metals, is now common. That is, the
次にガラス基板２の全面にＰＣＶＤ（プラズマ・シーブイディ）装置を用いてゲート絶縁層となる第１のシリコン窒化（ＳｉＮｘ）層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン（ａ−Ｓｉ）層３１、及び不純物として燐を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層（ｎ＋ａ−Ｓｉ）３３と３種類の薄膜層を、例えば０．３−０．２−０．０５μｍ程度の膜厚で順次被着する。引き続き、図２２（ｂ）と図２３（ｂ）に示したようにＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＴｉ薄膜層３４と、膜厚０．３μｍ程度の低抵抗金属層としてＡＬ薄膜層３５と、さらに膜厚０．１μｍ程度の中間導電層として例えばＴｉ薄膜層３６を順次被着する。
Next, a first silicon nitride (SiNx)
そして微細加工技術によりゲート電極１１Ａと一部重なるように耐熱金属層３４Ａ、低抵抗金属層３５Ａ及び中間導電層３６Ａとの積層よりなり絶縁ゲート型トランジスタのソース電極も兼ねる信号線１２と、同じくゲート電極１１Ａと一部重なるように耐熱金属層３４Ｂ、低抵抗金属層３５Ｂ及び中間導電層３６Ｂとの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１を選択的に形成するのであるが、この選択的パターン形成に当たりハーフトーン露光技術により図２２（ｃ）と図２３（ｃ）に示したようにソース・ドレイン間のチャネル形成領域８０Ｂ（斜線部）の膜厚が例えば１．５μｍで、ソース・ドレイン配線形成領域８０Ａ（１２），８０Ａ（２１）の膜厚が３μｍであるような感光性樹脂パターン８０Ａ，８０Ｂを形成する点が４枚マスク・プロセスの大きな特徴である。
Then, the
アクティブ基板２の作製には通常ポジ型の感光性樹脂を用いるので、このような感光性樹脂パターン８０Ａ，８０Ｂは、ソース・ドレイン配線形成領域８０Ａが黒、すなわちＣｒ薄膜が形成されており、チャネル形成領域８０Ｂは灰色（中間調）でフォトマスク通過光を低減させるようなたとえば幅０．５〜１．５μｍ程度のラインアンドスペースのＣｒパターンが形成されており、その他の領域は白、すなわちＣｒ薄膜が除去されているようなフォトマスクを用いれば良い。灰色領域は露光機の解像力が不足しているためにラインアンドスペースが解像されることはなく、ランプ光源からのフォトマスク照射光を半分程度透過させることが可能であるので、ポジ型感光性樹脂の残膜特性に応じて図２３（ｃ）に示したような凹型の断面形状を有する感光性樹脂パターン８０Ａ，８０Ｂを得ることができる。なお、灰色領域はスリットパターンに変えて膜厚や透過率の異なった金属層、例えばＭｏＳｉ２の薄膜で構成することも可能である。
Since the
上記感光性樹脂パターン８０Ａ，８０Ｂをマスクとして図２２（ｃ）と図２３（ｃ）に示したようにＴｉ薄膜層３６、ＡＬ薄膜層３５、Ｔｉ薄膜層３４、第２の非晶質シリコン層３３及び第１の非晶質シリコン層３１を順次食刻してゲート絶縁層３０を露出した後、酸素プラズマ等の灰化手段により感光性樹脂パターン８０Ａ，８０Ｂを１．５μｍ以上膜減りさせると感光性樹脂パターン８０Ｂが消失してチャネル形成領域のＴｉ薄膜層３６Ａ（図示せず）が露出するとともに、ソース・ドレイン配線形成領域にのみ膜減りした感光性樹脂パターン８０Ｃ（１２），８０Ｃ（２１）を残すことができる。
Ti
そこで膜減りした感光性樹脂パターン８０Ｃ（１２），８０Ｃ（２１）をマスクとして図２２（ｄ）と図２３（ｄ）に示したように、再びソース・ドレイン配線間（チャネル形成領域）のＴｉ薄膜層，ＡＬ薄膜層，Ｔｉ薄膜層，第２の非晶質シリコン層３３Ａ及び第１の非晶質シリコン層３１Ａを順次食刻し、第１の非晶質シリコン層３１Ａは０．０５〜０．１μｍ程度残して食刻する。この時点で第２の非晶質シリコン層よりなるソース３３Ｓとドレイン３３Ｄの分離がなされる。ソース・ドレイン配線１２，２１の形成が金属層をエッチングした後に第１の非晶質シリコン層３１Ａを０．０５〜０．１μｍ程度残して食刻することによりなされるので、このような製法で得られる絶縁ゲート型トランジスタはチャネルエッチと呼称されている。なお上記酸素プラズマ処理において感光性樹脂パターン８０Ａは膜減りした感光性樹脂パターン８０Ｃに変換されるのでパターン寸法の変化を抑制するため異方性を強めることが望ましく、具体的にはＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式、さらに高密度のプラズマ源を有するＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式やＴＣＰ（Ｔｒａｎｓｆｅｒ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式の酸素プラズマ処理がより望ましい。
Therefore, as shown in FIGS. 22D and 23D, the
さらに上記感光性樹脂パターン８０Ｃ（１２），８０Ｃ（２１）を除去した後はガラス基板２の全面に透明性の絶縁層として０．３μｍ程度の膜厚の第２のＳｉＮｘ層を被着してパシベーション絶縁層３７とし、図２２（ｅ）と図２３（ｅ）に示したようにドレイン電極２１上と、画像表示部外の領域で走査線１１と信号線１２の電極端子が形成される領域に夫々開口部６２，６３，６４を形成し、開口部６３内のパシベーション絶縁層３７とゲート絶縁層３０を除去して開口部６３内に走査線の一部５を露出するとともに、開口部６２，６４内のパシベーション絶縁層３７を除去してドレイン電極２１の一部と信号線の一部６を露出する。同様に蓄積容量線１６上には開口部６５を形成して蓄積容量線１６の一部を露出する。
Further, after removing the
最後にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．２μｍ程度の透明導電層として例えばＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ）あるいはこれらの混晶体を被着し、図２２（ｆ）と図２３（ｆ）に示したように微細加工技術によりパシベーション絶縁層３７上に開口部６２を含んで透明導電性の絵素電極２２を選択的に形成してアクティブ基板２として完成する。蓄積容量１５の構成に関しては、図２２（ｅ）と図２３（ｅ）に示したようにドレイン電極２１と蓄積容量線１６とがゲート絶縁層３０と第１の非晶質シリコン層３１Ａと第２の非晶質シリコン層３３Ｄを介して平面的に重なることで構成している例（右下がり斜線部５０）を例示している。また電極端子に関しては開口部６３，６４を含んでパシベーション絶縁層３７上に透明導電性の電極端子５Ａ，６Ａを選択的に形成している。
Finally, for example, ITO (Indium-Tin-Oxide) or IZO (Indium-Zinc-Oxide) or a mixed crystal thereof is formed as a transparent conductive layer having a film thickness of about 0.1 to 0.2 μm using a vacuum film forming apparatus such as SPT. As shown in FIGS. 22 (f) and 23 (f), the transparent
上記したようにソース・ドレイン配線１２，２１にＡＬを用いようとすると、第２の非晶質シリコン３３との間の電気的な接続を確保するために耐熱金属層３４が必要であり、さらに透明導電層との間にはアルカリ液中での酸化還元反応を回避するために中間導電層３６が必要であり、結果的にソース・ドレイン配線は３層構成とならざるを得ないが、ソース・ドレイン配線の抵抗値の制約が厳しくなる大画面あるいは高精細の液晶パネルでは低抵抗金属層の使用を回避することは困難である。さらに耐熱金属層３４と中間導電層３６にＴｉを用いると、その食刻には塩素系のガスを用いたドライエッチ処理が必要であり、自動的にＡＬの食刻も塩素系のガスを用いたドライエッチ処理となり、材料面のみならず生産設備上の負担も大きくなる。Ｔｉに換えて耐熱金属層３４と中間導電層３６にＭｏを用いた場合には、適量の硝酸を添加した燐酸溶液でＭｏ／ＡＬ／Ｍｏの３層構成を１回の薬液処理で行うことが可能であり、生産設備の投資負担も低減するがソース・ドレイン配線の簡素化も生産コスト低減には有効である事は説明を要しない。
As described above, when AL is used for the source /
このように４枚マスク・プロセスにおいてはドレイン電極２１と走査線１１へのコンタクト形成工程が同時になされるため、それらに対応した開口部６２，６３内の絶縁層の厚さと種類が異なっている。パシベーション絶縁層３７はゲート絶縁層３０に比べると製膜温度が低く膜質が劣悪で、弗酸系のエッチング液による食刻では食刻速度が夫々数１０００Å／分、数１００Å／分と１桁も異なり、ドレイン電極２１上の開口部６２の断面形状は上部に余りにも過食刻が生じて穴径が制御できない理由から弗素系のガスを用いた乾式食刻（ドライエッチ）を採用している。
As described above, in the four-mask process, the contact electrode forming step for the
しかしながらドライエッチを採用してもドレイン電極２１上の開口部６２はパシベーション絶縁層３７のみであるので、走査線１１上の開口部６３と比較して過食刻になるのは避けられず、材質によってはドレイン電極２１（中間導電層３６Ｂ）が食刻ガスによって膜減りすることがある。また食刻終了後の感光性樹脂パターンの除去に当たり、まずは弗素化された表面のポリマー除去のために酸素プラズマ灰化で感光性樹脂パターンの表面を０．１〜０．３μｍ程度削り、その後に有機剥離液、例えば東京応化社製のレジスト剥離液１０６等を用いた薬液処理がなされるのが一般的であるが、中間導電層３６Ｂが膜減りして下地のアルミニウム層３５Ｂが露出した状態になっていると、酸素プラズマ灰化処理でアルミニウム層３５Ｂの表面に絶縁体であるＡＬ２Ｏ３が形成されて、ドレイン電極３６Ｂと絵素電極２２との間でオーミック接触が得られなくなることも稀ではない。
However, even if dry etching is employed, since the
そこで中間導電層３６Ｂが膜減りしても良いようにその膜厚を例えば０．２μｍと厚く設定することでこの問題から逃れようとしている。あるいは開口部６２〜６５の形成時、アルミニウム層３５Ｂを除去して下地の耐熱金属層であるＴｉ薄膜層３４Ｂを露出してから絵素電極２２を形成する回避策も可能であり、この場合には当初から中間導電層３６は不要となるメリットもある。
In order to avoid this problem, the thickness of the intermediate
しかしながら前者の対策ではこれら薄膜の膜厚の面内均一性が良好でないとこの取組も必ずしも有効に作用するわけではなく、また食刻速度の面内均一性が良好でない場合にも全く同様である。後者の対策では中間導電層３６Ｂは不要となるが、アルミニウム層３５Ｂの除去工程が増加し、また開口部６２の断面制御が不十分であると絵素電極２２が段切れを起こす恐れがあった。
However, if the in-plane uniformity of the film thickness of these thin films is not good in the former measure, this approach does not necessarily work effectively, and the same is true even when the in-plane uniformity of the etching speed is not good. . The latter measure eliminates the need for the intermediate
また４枚マスク・プロセスにおいて適用されているチャネル形成工程はソース・ドレイン配線１２，２１間のソース・ドレイン配線材と不純物を含む半導体層を同時に除去するので、絶縁ゲート型トランジスタのＯＮ特性を大きく左右するチャネルの長さ（現在の量産品で４〜６μｍ）を決定する工程である。このチャネル長の変動は絶縁ゲート型トランジスタのＯＮ電流値を大きく変化させるので、通常は厳しい製造管理を要求されるが、チャネル長、すなわちハーフトーン露光領域のパターン寸法は露光量（光源強度とフォマスクのパターン精度、特にライン＆スペース寸法）、感光性樹脂の塗布厚、感光性樹脂の現象処理条件、および当該のエッチング工程における感光性樹脂の膜減り量等多くのパラメータに左右され、加えてこれら諸量の面内均一性もあいまって必ずしも歩留高く安定して生産できるわけではなく、従来の製造管理よりも一段と厳しい製造管理が必要となり、決して高度に完成したレベルにあるとは言えないのが現状である。特にチャネル長が６μｍ以下では感光性樹脂パターン８０Ａ（１２），８０Ａ（２１）の膜厚減少に伴って発生するパターン寸法の影響が大きくその傾向が顕著となる。
In addition, the channel formation process applied in the four-mask process removes the source / drain wiring material between the source /
フォトマスクの寸法を前もって太くしておき、前記感光性樹脂パターンの膜厚減少に伴って発生するパターン寸法の細りを回避することは比較的容易であるが、チャネル領域である感光性樹脂パターン８０Ｃ（１２）と８０Ｃ（２１）との間隙は露光機の解像力（最小３μｍ程度）よりも細くすることは出来ないので、結局、チャネル長は感光性樹脂パターンの横方向の膜減り量の２倍分だけ長くなり、しかもその膜減り量のガラス基板面内における変動も大きく、現存するガラス基板サイズが１ｍ以上の生産ラインに４枚マスク・プロセスの導入が遅れている原因の一つと考えられる。
Although it is relatively easy to increase the size of the photomask in advance and avoid the thinning of the pattern size that occurs as the film thickness of the photosensitive resin pattern decreases, the
本発明はかかる現状に鑑みなされたもので、厳しいパターン精度管理を必要としないだけでなく、信号線１２の構成を簡素化し、かつ絵素電極形成工程の合理化により製造工程の削減を推進するものである。
本発明は絵素電極をドレイン電極に接続するための開口部形成工程において、絵素電極形成領域の絶縁層を除去してガラス基板を露出し、露出したドレイン電極を含んでガラス基板上に絵素電極をリフトオフで形成することで製造工程の削減を達成している。リフトオフによる絵素電極形成を容易ならしめるために、上記絶縁層の除去工程ではその断面形状が逆テーパ状である感光性樹脂パターンを用いる点と、絵素電極がドレイン電極と段切れする事なく良好な電気接続が得られるように低抵抗金属層と耐熱金属層との積層よりなるドレイン電極の上層部の低抵抗金属層を除去して下層部の耐熱金属層を露出する工程が付加されている点が本発明の重要な着眼点である。 In the opening forming step for connecting the pixel electrode to the drain electrode, the present invention exposes the glass substrate by removing the insulating layer in the pixel electrode formation region, and the picture is formed on the glass substrate including the exposed drain electrode. The production process can be reduced by forming the elementary electrodes by lift-off. In order to facilitate the formation of the picture element electrode by lift-off, the photosensitive resin pattern whose cross-sectional shape is a reverse taper is used in the step of removing the insulating layer, and the picture element electrode is not disconnected from the drain electrode. In order to obtain a good electrical connection, a step of removing the lower resistance metal layer on the upper part of the drain electrode made of a laminate of the low resistance metal layer and the refractory metal layer and exposing the lower heat resistance metal layer is added. This is an important point of focus of the present invention.
請求項１に記載の液晶表示装置は、
一主面上に少なくとも絶縁ゲート型トランジスタと、走査線と、信号線と、絶縁ゲート型トランジスタに接続するドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第１の透明性絶縁基板（アクティブ基板）と、前記第１の透明性絶縁基板と対向する第２の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、
前記絶縁ゲート型トランジスタのゲート電極が、前記第１の透明性絶縁基板の一主面上に選択的に形成されてから、ゲート絶縁層に被着され、
低抵抗金属層と絶縁層の食刻ガスで除去可能な耐熱金属層との積層よりなるソース・ドレイン配線が形成され、前記低抵抗金属層が、耐熱金属層の上層となり、
絶縁ゲート型トランジスタの少なくともチャネルと信号線を保護する手段が与えられ、
画像表示部ではドレイン配線の一部を含む絵素電極形成領域、画像表示部外の領域では走査線の一部を含む走査線の電極端子形成領域、及び信号線の一部を含む信号線の電極端子形成領域に、開口部が夫々形成され、
前記開口部内のゲート絶縁層が除去されて夫々前記耐熱金属層よりなるドレイン配線の一部、前記第１の透明性絶縁基板の一部、走査線の一部、及び前記耐熱金属層よりなる信号線の一部が露出してから、同一の導電性薄膜よりなる、前記ドレイン配線の一部を含む絵素電極形成領域に絵素電極、前記走査線の一部を含む走査線の電極端子形成領域に走査線の電極端子、及び前記信号線の一部を含む信号線の電極端子形成領域に信号線の電極端子が形成され、
前記絵素電極が、前記ドレイン配線における耐熱金属層の上面と側面に被着されていることを特徴とする。
The liquid crystal display device according to
Unit pixel elements having pixel electrodes connected to at least an insulated gate transistor, a scanning line, a signal line, and a drain wiring connected to the insulated gate transistor on one main surface are arranged in a two-dimensional matrix. In a liquid crystal display device in which liquid crystal is filled between a first transparent insulating substrate (active substrate) and a second transparent insulating substrate or a color filter facing the first transparent insulating substrate,
A gate electrode of the insulated gate transistor is selectively formed on one main surface of the first transparent insulating substrate, and is then deposited on the gate insulating layer;
A source / drain wiring composed of a laminate of a low-resistance metal layer and a heat-resistant metal layer that can be removed with an etching gas of the insulating layer is formed, and the low-resistance metal layer is an upper layer of the heat-resistant metal layer,
Means for protecting at least the channel and the signal line of the insulated gate transistor are provided;
In the image display area, the pixel electrode formation area including a part of the drain wiring, in the area outside the image display area, the electrode terminal formation area of the scanning line including a part of the scanning line, and the signal line including a part of the signal line Openings are formed in the electrode terminal formation regions,
The gate insulating layer in the opening is removed, a part of the drain wiring made of the refractory metal layer, a part of the first transparent insulating substrate, a part of the scanning line, and a signal made of the refractory metal layer. After a part of the line is exposed, the pixel electrode is formed in the pixel electrode forming region including the part of the drain wiring and formed of the same conductive thin film, and the electrode terminal of the scanning line including a part of the scanning line The electrode terminal of the scanning line in the region, and the electrode terminal of the signal line is formed in the electrode terminal forming region of the signal line including a part of the signal line,
The pixel electrode is attached to an upper surface and a side surface of a refractory metal layer in the drain wiring.
この構成により耐熱金属層よりなるドレイン電極の一部と絵素電極、同じく耐熱金属層よりなる信号線の一部と信号線の電極端子との電気的な接続は確保され、さらにソース・ドレイン配線が低抵抗金属層と耐熱金属層との２層構成で良く構成が簡素化される。 This configuration ensures electrical connection between part of the drain electrode made of the refractory metal layer and the pixel electrode, part of the signal line also made of the refractory metal layer, and the electrode terminal of the signal line. However, a two-layer structure of a low-resistance metal layer and a heat-resistant metal layer is sufficient, and the structure is simplified.
請求項２に記載の液晶表示装置は、
ボトムゲート型の絶縁ゲート型トランジスタがチャネルエッチ型であり、
ゲート絶縁層を介してゲート電極上にゲート電極よりも幅太く不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なるように絶縁ゲート型トランジスタのソース・ドレインを兼ねる一対の不純物を含む第２の半導体層が形成され、
前記ソース・ドレインとゲート絶縁層上にソース・ドレイン配線が形成され、
前記開口部を除いてパシベーション絶縁層が第１の透明性絶縁基板の最上層に形成されている請求項１に記載の液晶表示装置である。
The liquid crystal display device according to
Bottom gate type insulated gate transistor is channel etch type,
A first semiconductor layer that is wider than the gate electrode and does not contain impurities is formed in an island shape over the gate electrode through the gate insulating layer,
A second semiconductor layer including a pair of impurities serving as a source and a drain of the insulated gate transistor is formed on the first semiconductor layer so as to partially overlap the gate electrode;
Source / drain wiring is formed on the source / drain and gate insulating layer,
The liquid crystal display device according to
この構成によりチャネルも含めて絶縁ゲート型トランジスタと走査線及び信号線、すなわち、絵素電極を除くアクティブ基板の構成要素がパシベーション絶縁層によって保護されて液晶表示装置の信頼性が保証される。 With this configuration, the insulating gate type transistors, the scanning lines and the signal lines including the channel, that is, the components of the active substrate excluding the pixel electrodes are protected by the passivation insulating layer, and the reliability of the liquid crystal display device is guaranteed.
請求項３に記載の液晶表示装置は、
ボトムゲート型の絶縁ゲート型トランジスタがチャネルエッチ型であり、
チャネル領域は膜厚が薄く、かつゲート電極と一部重なるように前記チャネル領域と連続して膜厚の厚い不純物を含まない第１の半導体層がゲート絶縁層上に形成され、
チャネル領域を除く前記第１の半導体層上に不純物を含む第２の半導体層が形成され、
前記第２の半導体層上に前記チャネル領域と自己整合するソース・ドレイン配線が形成され、
前記開口部を除いてパシベーション絶縁層が第１の透明性絶縁基板の最上層に形成されていることを特徴とする請求項１に記載の液晶表示装置である。
The liquid crystal display device according to
Bottom gate type insulated gate transistor is channel etch type,
The channel region is thin, and a first semiconductor layer that does not include a thick impurity is formed on the gate insulating layer continuously with the channel region so as to partially overlap the gate electrode,
A second semiconductor layer containing an impurity is formed on the first semiconductor layer excluding the channel region;
Source / drain wirings self-aligned with the channel region are formed on the second semiconductor layer,
2. The liquid crystal display device according to
この構成は、同一のフォトマスクとハーフトーン露光技術を用いてチャネルエッチ型の絶縁ゲート型トランジスタのチャネルを含む半導体層とソース・ドレイン配線を形成することによって可能となり、これは従来の４枚マスク・プロセスにおけるソース・ドレイン配線工程と半導体層の形成工程と同一である。そして請求項２に記載の液晶表示装置と同様にアクティブ基板はパシベーション絶縁層によって保護されている。 This configuration is made possible by forming a semiconductor layer including a channel of a channel-etched insulated gate transistor and source / drain wirings using the same photomask and halftone exposure technology, which is the conventional four-mask mask. The source / drain wiring process in the process and the semiconductor layer forming process are the same. As in the liquid crystal display device according to the second aspect, the active substrate is protected by a passivation insulating layer.
請求項４に記載の液晶表示装置は、
ボトムゲート型の絶縁ゲート型トランジスタがチャネルエッチ型であり、
第１の透明性絶縁基板の一主面上走査線が形成され、
前記走査線上にはゲート絶縁層が形成されるとともに走査線の側面にはゲート絶縁層と異なった絶縁層が形成され、
ゲート電極上にゲート絶縁層を介してチャネルとなる不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上に絶縁ゲート型トランジスタのソース・ドレインを兼ねる一対の不純物を含む第２の半導体層が形成され、
前記ソース・ドレインと第１の透明性絶縁基板上にソース・ドレイン配線が形成され、
前記開口部を除いてパシベーション絶縁層が第１の透明性絶縁基板の最上層に形成されていることを特徴とする請求項１に記載の液晶表示装置である。
The liquid crystal display device according to
Bottom gate type insulated gate transistor is channel etch type,
One main surface on run査線the first transparent insulating substrate is formed,
A gate insulating layer is formed on the scanning line and an insulating layer different from the gate insulating layer is formed on a side surface of the scanning line,
A first semiconductor layer that does not include an impurity serving as a channel is formed in an island shape over the gate electrode through the gate insulating layer,
A second semiconductor layer including a pair of impurities that also serves as a source and a drain of the insulated gate transistor is formed on the first semiconductor layer;
Source / drain wiring is formed on the source / drain and the first transparent insulating substrate,
2. The liquid crystal display device according to
この構成は、同一のフォトマスクとハーフトーン露光技術を用いてチャネルエッチ型の絶縁ゲート型トランジスタのチャネルを含む半導体層と走査線を形成することによって可能となり、写真食刻工程数の削減が可能である。また露出した走査線の側面にはゲート絶縁層とは異なった絶縁層が付与されて走査線と信号線との交差が可能になる。そして請求項２に記載の液晶表示装置と同様にアクティブ基板はパシベーション絶縁層によって保護されている。 This configuration is made possible by forming the semiconductor layer and the scanning line including the channel of the channel-etched insulated gate transistor using the same photomask and halftone exposure technology, thereby reducing the number of photolithography steps. It is. Further, an insulating layer different from the gate insulating layer is provided on the exposed side surface of the scanning line, so that the scanning line and the signal line can cross each other. As in the liquid crystal display device according to the second aspect, the active substrate is protected by a passivation insulating layer.
請求項５に記載の液晶表示装置は、
ボトムゲート型の絶縁ゲート型トランジスタがチャネル上に保護絶縁層を有するエッチストップ型であり、
前記保護絶縁層と一部重なるように絶縁ゲート型トランジスタのソース・ドレインを兼ねる不純物を含む第２の半導体層と耐熱金属層と低抵抗金属層との積層よりなるソース・ドレイン配線が形成され、
前記開口部を除いてパシベーション絶縁層が第１の透明性絶縁基板の最上層に形成されていることを特徴とする請求項１に記載の液晶表示装置である。
The liquid crystal display device according to
The bottom gate type insulated gate transistor is an etch stop type having a protective insulating layer on the channel,
A source / drain wiring made of a laminate of a second semiconductor layer containing an impurity that also serves as a source / drain of an insulated gate transistor, a heat-resistant metal layer, and a low-resistance metal layer is formed so as to partially overlap the protective insulating layer,
2. The liquid crystal display device according to
この構成により絶縁ゲート型トランジスタのチャネルは保護絶縁層と従来のＳｉＮｘ層を用いたパシベーション絶縁層との積層で、またソース・ドレイン配線は従来のＳｉＮｘ層を用いたパシベーション絶縁層によって保護されて液晶表示装置の信頼性が保証される。 With this configuration, the channel of the insulated gate transistor is a laminated layer of a protective insulating layer and a conventional passivation insulating layer using a SiNx layer, and the source / drain wiring is protected by a conventional passivation insulating layer using a SiNx layer. The reliability of the display device is guaranteed.
請求項６に記載の液晶表示装置は、
ボトムゲート型の絶縁ゲート型トランジスタがチャネル上に保護絶縁層を有するエッチストップ型であり、
前記保護絶縁層と一部重なるように絶縁ゲート型トランジスタのソース・ドレインを兼ねる不純物を含む第２の半導体層と耐熱金属層と低抵抗金属層との積層よりなるソース・ドレイン配線が形成され、
画像表示部外の信号線の電極端子領域を除いて信号線上に感光性有機絶縁層が形成されている請求項１に記載の液晶表示装置である。
The liquid crystal display device according to
The bottom gate type insulated gate transistor is an etch stop type having a protective insulating layer on the channel,
A source / drain wiring made of a laminate of a second semiconductor layer containing an impurity that also serves as a source / drain of an insulated gate transistor, a heat-resistant metal layer, and a low-resistance metal layer is formed so as to partially overlap the protective insulating layer,
2. The liquid crystal display device according to
この構成により絶縁ゲート型トランジスタのチャネルは保護絶縁層で、また信号線は感光性有機絶縁層によって保護されて液晶表示装置の信頼性が保証されるので、従来のＳｉＮｘ層を用いたパシベーション絶縁層は不要である。 With this structure, the channel of the insulated gate transistor is protected by a protective insulating layer, and the signal line is protected by a photosensitive organic insulating layer, so that the reliability of the liquid crystal display device is ensured. Is unnecessary.
請求項７に記載の液晶表示装置は、
ボトムゲート型の絶縁ゲート型トランジスタがチャネル上に保護絶縁層を有するエッチストップ型であり、
第１の透明性絶縁基板の一主面上に走査線が形成され、
前記走査線上にはゲート絶縁層が形成されるとともに走査線の側面にはゲート絶縁層と異なった絶縁層が形成され、
ゲート電極上にゲート絶縁層を介してチャネルとなる不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上に走査線と自己整合して第１の半導体層よりも幅細く保護絶縁層が形成され、
前記保護絶縁層の一部上と第１の半導体層上と第１の透明性絶縁基板上に絶縁ゲート型トランジスタのソース・ドレインを兼ねる不純物を含む第２の半導体層と耐熱金属層と低抵抗金属層との積層よりなるソース・ドレイン配線が形成され、
画像表示部外の信号線の電極端子領域を除いて信号線上に感光性有機絶縁層が形成されている請求項１に記載の液晶表示装置である。
The liquid crystal display device according to claim 7,
The bottom gate type insulated gate transistor is an etch stop type having a protective insulating layer on the channel,
査線run on one principal surface of the first transparent insulating substrate is formed,
A gate insulating layer is formed on the scanning line and an insulating layer different from the gate insulating layer is formed on a side surface of the scanning line,
A first semiconductor layer that does not include an impurity serving as a channel is formed in an island shape over the gate electrode through the gate insulating layer,
A protective insulating layer is formed on the first semiconductor layer so as to be narrower than the first semiconductor layer in self-alignment with the scanning line;
A second semiconductor layer, a refractory metal layer, and a low resistance containing an impurity that also serves as a source / drain of an insulated gate transistor on a part of the protective insulating layer, the first semiconductor layer, and the first transparent insulating substrate Source / drain wiring consisting of a laminate with a metal layer is formed,
2. The liquid crystal display device according to
この構成は、同一のフォトマスクとハーフトーン露光技術を用いてエッチストップ型の絶縁ゲート型トランジスタの保護絶縁層と走査線の形成を形成することによって可能となり、写真食刻工程数の削減が可能である。また露出した走査線の側面にはゲート絶縁層とは異なった絶縁層が付与されて走査線と信号線との交差が可能になる。そして請求項５に記載の液晶表示装置と同様に絶縁ゲート型トランジスタのチャネルは保護絶縁層で、また信号線は感光性有機絶縁層によって保護されており、従来のＳｉＮｘ層を用いたパシベーション絶縁層は不要である。
This configuration is made possible by forming the protective insulating layer and scanning line of the etch stop type insulated gate transistor using the same photomask and halftone exposure technology, and can reduce the number of photo-etching steps It is. Further, an insulating layer different from the gate insulating layer is provided on the exposed side surface of the scanning line, so that the scanning line and the signal line can cross each other. As in the liquid crystal display device according to
請求項８は請求項１に記載の液晶表示装置の製造方法であって、
第１の透明性絶縁基板の一主面上に走査線と、チヤネルエッチ型の絶縁ゲート型トランジスタのゲート絶縁層と半導体層、及び低抵抗金属層と絶縁層の食刻ガスで除去可能な耐熱金属層との積層よりなるソース・ドレイン配線を形成する工程と、
前記第１の透明性絶縁基板上にパシベーション絶縁層を被着後、画像表示部ではドレイン配線の一部を含む絵素電極形成領域と、画像表示部外の領域では走査線の一部を含む電極端子形成領域と信号線の一部を含む電極端子形成領域に開口部を有するとともに、その断面形状が逆テーパ形状の感光性樹脂パターンを前記パシベーション絶縁層上に形成する工程と、
前記感光性樹脂パターンをマスクとして前記開口部内のパシベーション絶縁層とゲート絶縁層を除去し、前記開口部内に夫々ドレイン配線の一部と第１の透明性絶縁基板、走査線の一部及び信号線の一部を露出する工程と、
前記開口部内に露出している低抵抗金属層を除去して何れも耐熱金属層よりなるドレイン配線の一部と信号線の一部を露出する工程と、
前記第１の透明性絶縁基板上に導電性薄膜層を被着する工程と、
前記感光性樹脂パターンを除去し、前記ドレイン配線の一部を含んで絵素電極形成領域に絵素電極と、前記走査線の一部を含んで走査線の電極端子形成領域に走査線の電極端子、及び前記信号線の一部を含んで信号線の電極端子形成領域に信号線の電極端子を形成する工程とからなることを特徴とする。
A heat resistance that can be removed with an etching gas on one main surface of the first transparent insulating substrate, a gate insulating layer and a semiconductor layer of a channel-etched insulated gate transistor, and a low-resistance metal layer and an insulating layer. Forming a source / drain wiring composed of a laminate with a metal layer;
After depositing a passivation insulating layer on the first transparent insulating substrate, the image display unit includes a pixel electrode formation region including a part of the drain wiring, and a region outside the image display unit includes a part of the scanning line. Forming an electrode terminal forming region and an electrode terminal forming region including a part of the signal line, and forming a photosensitive resin pattern having a cross-sectional shape of an inversely tapered shape on the passivation insulating layer;
The passivation insulating layer and the gate insulating layer in the opening are removed using the photosensitive resin pattern as a mask, and a part of the drain wiring, the first transparent insulating substrate, a part of the scanning line, and the signal line are respectively formed in the opening. A step of exposing a portion of
Removing the low-resistance metal layer exposed in the opening and exposing a part of the drain wiring and a part of the signal line, both of which are made of a refractory metal layer;
Depositing a conductive thin film layer on the first transparent insulating substrate;
The photosensitive resin pattern is removed, a pixel electrode is formed in a pixel electrode formation region including a part of the drain wiring, and a scanning line electrode is formed in an electrode terminal formation region of the scanning line including a part of the scanning line. And forming a signal line electrode terminal in a signal line electrode terminal formation region including a part of the signal line.
このようにチヤネルエッチ型の絶縁ゲート型トランジスタと、低抵抗金属層とパシベーション絶縁層及びゲート絶縁層の食刻ガスで除去可能な耐熱金属層との積層よりなるソース・ドレイン配線を形成し、パシベーション絶縁層を被着後、ドレイン配線の一部を含む絵素電極形成領域と、走査線の一部を含む電極端子形成領域、及び信号線の一部を含む電極端子形成領域に開口部を有するとともにその断面形状が逆テーパ形状の感光性樹脂パターンを形成し、前記感光性樹脂パターンをマスクとして開口部内のパシベーション絶縁層とゲート絶縁層を除去すると、低抵抗金属層がマスクとなってその下地の耐熱金属層（と半導体層とゲート絶縁層）も一部除去されて生じる低抵抗金属層の庇（オーバハング）は低抵抗金属層の除去によって消失し、開口部内には耐熱金属層よりなるドレイン配線の一部と信号線の一部が露出する。さらに絵素電極用薄膜層を被着して、開口部形成に用いられた感光性樹脂パターンを除去すると開口部内には夫々絵素電極と信号線の電極端子が自己整合的に形成される。一方、走査線の電極端子領域の走査線の一部は低抵抗金属層の除去の影響を受けることなく、絵素電極及び信号線の電極端子の形成と同時に走査線の電極端子が自己整合的に形成される。すなわち、上記の構成により走査線と信号線及びドレイン電極との接続のための開口部形成工程と絵素電極形成工程とを１枚のフォトマスクを用いて実施可能な工程削減が実現する。 Thus, a source / drain wiring composed of a laminated layer of a channel-etched insulated gate transistor, a low-resistance metal layer, a passivation insulating layer, and a heat-resistant metal layer that can be removed by an etching gas of the gate insulating layer is formed, and the passivation is performed. After depositing the insulating layer, the pixel electrode formation region including a part of the drain wiring, the electrode terminal formation region including a part of the scanning line, and the electrode terminal formation region including a part of the signal line are provided with openings. At the same time, a photosensitive resin pattern having a reverse tapered shape is formed, and the passivation insulating layer and the gate insulating layer in the opening are removed using the photosensitive resin pattern as a mask. The refractory metal layer (and the semiconductor layer and gate insulating layer) is partially removed, so that the low resistance metal layer overhang can be eliminated by removing the low resistance metal layer. Then, the inside opening to expose a portion of the part and the signal line of the drain wiring made of a refractory metal layer. Further, when the pixel electrode thin film layer is deposited and the photosensitive resin pattern used to form the opening is removed, the pixel electrode and the signal line electrode terminal are formed in the opening in a self-aligned manner. On the other hand, a part of the scanning line in the electrode terminal region of the scanning line is not affected by the removal of the low resistance metal layer, and the electrode terminal of the scanning line is self-aligned simultaneously with the formation of the pixel electrode and the signal line electrode terminal. Formed. In other words, the above-described configuration realizes a reduction in the number of steps that can be performed using a single photomask for the opening forming process and the pixel electrode forming process for connecting the scanning line, the signal line, and the drain electrode.
請求項９は請求項２に記載の液晶表示装置の製造方法であって、半導体層の形成が、
ゲート絶縁層の被着後、不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層との積層よりなる島状の半導体層を形成する工程と、
ソース・ドレイン配線を形成する工程と、
前記ソース・ドレイン配線の形成に用いられた感光性樹脂パターンをマスクとしてソース・ドレイン配線間の第２の非晶質シリコン層を選択的に除去する工程とからなることを特徴とする。
Forming an island-shaped semiconductor layer comprising a stack of a first amorphous silicon layer containing no impurity and a second amorphous silicon layer containing an impurity after depositing the gate insulating layer;
Forming source / drain wiring; and
And a step of selectively removing the second amorphous silicon layer between the source / drain wirings using the photosensitive resin pattern used for forming the source / drain wirings as a mask.
この構成によりハーフトーン露光技術を併用することなく、走査線の形成工程、半導体層の島化工程、ソース・ドレイン配線の形成工程、及び開口部と絵素電極の同時形成と、４枚のフォトマスクを用いてアクティブ基板を作製することができる。 With this configuration, without using a halftone exposure technique, a scanning line formation process, a semiconductor layer island formation process, a source / drain wiring formation process, and simultaneous formation of an opening and a pixel electrode, and four photo An active substrate can be manufactured using a mask.
請求項１０は請求項３に記載の液晶表示装置の製造方法であって、半導体層の形成が、
走査線の形成後、ゲート絶縁層、不純物を含まない第１の非晶質シリコン層、不純物を含む第２の非晶質シリコン層、絶縁層の食刻ガスで除去可能な耐熱金属層及び低抵抗金属層を順次被着する工程と、
ソース・ドレイン配線とチャネル領域に対応し、チャネル形成領域の膜厚がソース・ドレイン配線形成領域の膜厚よりも薄い感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして前記低抵抗金属層、耐熱金属層、第２の非晶質シリコン層、及び第１の非晶質シリコン層を除去してゲート絶縁層を露出する工程と、
前記感光性樹脂パターンの膜厚を減じてチャネル形成領域の低抵抗金属層を露出する工程と、
前記膜厚を減ぜられた感光性樹脂パターンをマスクとして再びソース・ドレイン配線間の低抵抗金属層と耐熱金属層及び第２の非晶質シリコン層を除去する工程とからなることを特徴とする。
After forming the scan line, the gate insulating layer, the first amorphous silicon layer not containing impurities, the second amorphous silicon layer containing impurities, the refractory metal layer that can be removed by the etching gas of the insulating layer, and the low Sequentially applying a resistive metal layer;
Forming a photosensitive resin pattern corresponding to the source / drain wiring and the channel region and having a channel forming region thinner than the source / drain wiring forming region;
Removing the low-resistance metal layer, the refractory metal layer, the second amorphous silicon layer, and the first amorphous silicon layer using the photosensitive resin pattern as a mask to expose a gate insulating layer;
Reducing the film thickness of the photosensitive resin pattern to expose the low-resistance metal layer in the channel formation region;
And a step of removing the low-resistance metal layer, the heat-resistant metal layer, and the second amorphous silicon layer between the source and drain wirings again using the photosensitive resin pattern having a reduced thickness as a mask. To do.
この構成により走査線の形成工程、ハーフトーン露光技術を用いた半導体層とソース・ドレイン配線の同時形成、及び開口部と絵素電極の同時形成と、３枚のフォトマスクを用いてアクティブ基板を作製することができる。 With this configuration, the scanning line formation process, the simultaneous formation of the semiconductor layer and the source / drain wiring using the halftone exposure technology, the simultaneous formation of the opening and the pixel electrode, and the active substrate using the three photomasks. Can be produced.
請求項１１は請求項４に記載の液晶表示装置の製造方法であって、半導体層の形成が、
走査線用金属薄膜層の被着後、ゲート絶縁層、不純物を含まない第１の非晶質シリコン層、及び不純物を含む第２の非晶質シリコン層を順次被着する工程と、
走査線とゲート電極上の半導体層領域に対応し、半導体層形成領域の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして前記第２の非晶質シリコン層、第１の非晶質シリコン層、ゲート絶縁層及び走査線用金属薄膜層を除去して第１の透明性絶縁基板を露出する工程と、
前記感光性樹脂パターンの膜厚を減じて前記第２の非晶質シリコン層を露出する工程と、
前記膜厚を減ぜられた感光性樹脂パターンをマスクとしてゲート電極上に第２の非晶質シリコン層と第１の非晶質シリコン層との積層よりなる半導体層領域を形成して前記ゲート絶縁層を露出する工程と、
露出している走査線の側面にゲート絶縁層とは異なった絶縁層を形成する工程と、
絶縁層の食刻ガスで除去可能な耐熱金属層と、低抵抗金属層との積層よりなるソース・ドレイン配線を形成する工程と、
前記ソース・ドレイン配線の形成に用いられた感光性樹脂パターンをマスクとしてソース・ドレイン配線間の第２の非晶質シリコン層を選択的に除去する工程とからなることを特徴とする。
An eleventh aspect is the method of manufacturing the liquid crystal display device according to the fourth aspect, in which the semiconductor layer is formed.
A step of sequentially depositing a gate insulating layer, a first amorphous silicon layer containing no impurities, and a second amorphous silicon layer containing impurities after the metal thin film layer for scanning lines is deposited;
A step of forming a photosensitive resin pattern corresponding to the semiconductor layer region on the scanning line and the gate electrode and having a semiconductor layer formation region thicker than other regions;
Using the photosensitive resin pattern as a mask, the second amorphous silicon layer, the first amorphous silicon layer, the gate insulating layer, and the scanning line metal thin film layer are removed to expose the first transparent insulating substrate. And a process of
Reducing the film thickness of the photosensitive resin pattern to expose the second amorphous silicon layer;
Using the photosensitive resin pattern with the reduced thickness as a mask, a semiconductor layer region formed by stacking a second amorphous silicon layer and a first amorphous silicon layer is formed on the gate electrode to form the gate. Exposing the insulating layer;
Forming an insulating layer different from the gate insulating layer on the side surface of the exposed scanning line;
Forming a source / drain wiring comprising a laminate of a heat-resistant metal layer that can be removed by an etching gas of the insulating layer and a low-resistance metal layer;
And a step of selectively removing the second amorphous silicon layer between the source / drain wirings using the photosensitive resin pattern used for forming the source / drain wirings as a mask.
この構成によりハーフトーン露光技術を用いた走査線と半導体層との同時形成、ソース・ドレイン配線の形成工程、及び開口部と絵素電極の同時形成と、３枚のフォトマスクを用いてアクティブ基板を作製することができる。 With this configuration, the scanning substrate and the semiconductor layer using the halftone exposure technique are simultaneously formed, the source / drain wiring forming process, the opening and the pixel electrode are simultaneously formed, and the active substrate using the three photomasks. Can be produced.
請求項１２も請求項１に記載の液晶表示装置の製造方法であって、
第１の透明性絶縁基板の一主面上に走査線と、エッチストップ型の絶縁ゲート型トランジスタのゲート絶縁層と半導体層及び保護絶縁層を形成する工程と、
不純物を含む第２の非晶質シリコン層と、絶縁層の食刻ガスで除去可能な耐熱金属層及び低抵抗金属層を被着する工程と、
ソース・ドレイン配線を形成する工程と、
少なくとも画像表示部内の信号線を保護する絶縁層を形成する工程と、
画像表示部では前記ドレイン配線の一部を含む絵素電極形成領域と、画像表示部外の領域では走査線の一部を含む電極端子形成領域と前記信号線の一部を含む電極端子形成領域に開口部を有するとともに、その断面形状が逆テーパ形状の感光性樹脂パターンを前記第１の透明性絶縁基板上に形成する工程と、
前記感光性樹脂パターンをマスクとして前記開口部内のゲート絶縁層を除去し、前記開口部内に夫々ドレイン配線の一部と第１の透明性絶縁基板、走査線の一部及び信号線の一部を露出する工程と、
前記開口部内に露出している低抵抗金属層を除去して何れも耐熱金属層よりなるドレイン配線の一部と信号線の一部を露出する工程と、
前記第１の透明性絶縁基板上に導電性薄膜層を被着する工程と、
前記感光性樹脂パターンを除去し、前記ドレイン配線の一部を含んで絵素電極形成領域に絵素電極と、前記走査線の一部を含んで走査線の電極端子形成領域に走査線の電極端子、及び前記信号線の一部を含んで信号線の電極端子形成領域に信号線の電極端子を形成する工程とからなることを特徴とする。
Forming a scanning line, a gate insulating layer, a semiconductor layer, and a protective insulating layer of an etch stop type insulated gate transistor on one main surface of the first transparent insulating substrate;
Depositing a second amorphous silicon layer containing impurities, a heat-resistant metal layer and a low-resistance metal layer that can be removed by an etching gas of the insulating layer;
Forming source / drain wiring; and
Forming an insulating layer protecting at least the signal lines in the image display unit;
In the image display portion, a pixel electrode formation region including a part of the drain wiring, and in a region outside the image display portion, an electrode terminal formation region including a part of a scanning line and an electrode terminal formation region including a part of the signal line Forming a photosensitive resin pattern on the first transparent insulating substrate having an opening in the cross-sectional shape of the photosensitive resin pattern,
Wherein the photosensitive resin pattern is removed the Gate insulating layer in the opening as a mask, a part of the first transparent insulating substrate of each drain wire in the opening, a portion of the scanning lines and the signal lines one Exposing the part,
Removing the low-resistance metal layer exposed in the opening and exposing a part of the drain wiring and a part of the signal line, both of which are made of a refractory metal layer;
Depositing a conductive thin film layer on the first transparent insulating substrate;
The photosensitive resin pattern is removed, a pixel electrode is formed in a pixel electrode formation region including a part of the drain wiring, and a scanning line electrode is formed in an electrode terminal formation region of the scanning line including a part of the scanning line. And forming a signal line electrode terminal in a signal line electrode terminal formation region including a part of the signal line.
このようにエッチストップ型の絶縁ゲート型トランジスタと、低抵抗金属層とゲート絶縁層の食刻ガスで除去可能な耐熱金属層との積層よりなるソース・ドレイン配線を形成し、パシベーション絶縁層を用いてアクティブ基板を保護するか、あるいは画像表示部外の一部を除いて信号線上にのみ感光性有機絶縁層を有するソース・ドレイン配線を形成して信号線を保護し、ドレイン配線の一部を含む絵素電極形成領域と、走査線の一部を含む電極端子形成領域、及び前記信号線の一部を含む電極端子形成領域に開口部を有するとともにその断面形状が逆テーパ形状の感光性樹脂パターンを形成し、前記感光性樹脂パターンをマスクとして開口部内の（パシベーション絶縁層と）ゲート絶縁層を除去し、さらに開口部内の低抵抗金属層を除去した後、絵素電極用薄膜層を被着してから開口部形成に用いられた感光性樹脂パターンを除去すると開口部内には夫々絵素電極と、走査線の電極端子と、信号線の電極端子が自己整合的に形成される。すなわち、請求項８に記載の製造方法と同様に、この構成により走査線と信号線及びドレイン電極との接続のための開口部形成工程と絵素電極形成工程を１枚のフォトマスクを用いて実施可能な工程削減が実現する。
In this way, source / drain wirings are formed by stacking an etch stop type insulated gate transistor, a low-resistance metal layer, and a heat-resistant metal layer that can be removed by an etching gas of the gate insulation layer, and using a passivation insulation layer To protect the active substrate, or to form a source / drain wiring having a photosensitive organic insulating layer only on the signal line except for a part outside the image display part to protect the signal line, and to protect a part of the drain wiring. A photosensitive resin having an opening in an electrode terminal forming region including a part of a scanning line, an electrode terminal forming region including a part of the scanning line, and an electrode terminal forming region including a part of the signal line, and a cross-sectional shape of the opening A pattern is formed, and the gate insulating layer (passivation insulating layer and the gate insulating layer) in the opening is removed using the photosensitive resin pattern as a mask, and the low resistance metal layer in the opening is further removed. Then, when the photosensitive resin pattern used to form the opening is removed after the thin film layer for the pixel electrode is applied, the pixel electrode, the scanning line electrode terminal, and the signal line electrode terminal are located in the opening, respectively. Are formed in a self-aligning manner. That is, similarly to the manufacturing method according to
請求項１３は請求項５に記載の液晶表示装置の製造方法であって、
半導体層及び保護絶縁層の形成が、
走査線の形成後、ゲート絶縁層と、不純物を含まない第１の非晶質シリコン層及びチャネルを保護する絶縁層を被着する工程と、
ゲート電極上にゲート電極よりも幅細く保護絶縁層を残して前記第１の非晶質シリコン層を露出する工程とからなり、
信号線を保護する絶縁層が前記第１の透明性絶縁基板上に形成されたパシベーション絶縁層であることを特徴とする請求項１２に記載の液晶表示装置の製造方法である。
Formation of a semiconductor layer and a protective insulating layer
Depositing a gate insulating layer, a first amorphous silicon layer that does not contain impurities, and an insulating layer that protects the channel after forming the scan line;
And exposing the first amorphous silicon layer leaving a protective insulating layer narrower than the gate electrode on the gate electrode,
13. The method of manufacturing a liquid crystal display device according to
この構成によりハーフトーン露光技術を併用することなく、走査線の形成工程、保護絶縁層の形成工程、ソース・ドレイン配線の形成工程、及び開口部と絵素電極の同時形成と、４枚のフォトマスクを用いてアクティブ基板を作製することができる。 With this configuration, without using a halftone exposure technique, a scanning line forming process, a protective insulating layer forming process, a source / drain wiring forming process, and simultaneous formation of an opening and a pixel electrode, and four photo An active substrate can be manufactured using a mask.
請求項１４は請求項６に記載の液晶表示装置の製造方法であって、
半導体層及び保護絶縁層の形成が、
走査線の形成後、ゲート絶縁層と、不純物を含まない第１の非晶質シリコン層及びチャネルを保護する絶縁層を被着する工程と、
ゲート電極上にゲート電極よりも幅細く保護絶縁層を残して前記第１の非晶質シリコン層を露出する工程とからなり、
信号線を保護する絶縁層が、
ソース・ドレイン配線に対応し、ドレイン配線形成領域と画像表示部外の領域で信号線形成領域の膜厚が画像表示部内の信号線形成領域の膜厚よりも薄い感光性有機絶縁層パターンを形成する工程と、
前記感光性有機絶縁層パターンをマスクとして前記低抵抗金属層、耐熱金属層、第２の非晶質シリコン層、及び第１の非晶質シリコン層を除去してゲート絶縁層と保護絶縁層を露出する工程と、
前記感光性有機絶縁層パターンの膜厚を減じて前記ドレイン配線と前記信号線の一部を露出する工程とからなることを特徴とする請求項１２に記載の液晶表示装置の製造方法である。
A fourteenth aspect of the present invention is a method of manufacturing the liquid crystal display device according to the sixth aspect,
Formation of a semiconductor layer and a protective insulating layer
Depositing a gate insulating layer, a first amorphous silicon layer that does not contain impurities, and an insulating layer that protects the channel after forming the scan line;
And exposing the first amorphous silicon layer leaving a protective insulating layer narrower than the gate electrode on the gate electrode,
An insulating layer that protects the signal line
Corresponding to the source / drain wiring, a photosensitive organic insulating layer pattern is formed in the drain wiring formation area and the area outside the image display area where the signal line formation area is thinner than the signal line formation area in the image display area And a process of
Using the photosensitive organic insulating layer pattern as a mask, the low-resistance metal layer, the refractory metal layer, the second amorphous silicon layer, and the first amorphous silicon layer are removed to form a gate insulating layer and a protective insulating layer. Exposing the process;
13. The method of manufacturing a liquid crystal display device according to
この構成により走査線の形成工程、保護絶縁層の形成工程、ハーフトーン露光技術を用いたソース・ドレイン配線の形成工程、及び開口部と絵素電極の同時形成と、４枚のフォトマスクを用いてアクティブ基板を作製することができる。 With this configuration, a scanning line forming process, a protective insulating layer forming process, a source / drain wiring forming process using a halftone exposure technique, an opening and a pixel electrode are simultaneously formed, and four photomasks are used. Thus, an active substrate can be manufactured.
請求項１５は請求項７に記載の液晶表示装置の製造方法であって、
半導体層及び保護絶縁層の形成が、
走査線用金属薄膜層と、ゲート絶縁層、不純物を含まない第１の非晶質シリコン層及びチャネルを保護する絶縁層を被着する工程と、
走査線と保護絶縁層に対応し、走査線形成領域の膜厚が保護絶縁層形成領域の膜厚よりも薄い感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとしてチャネルを保護する絶縁層、不純物を含まない第１の非晶質シリコン層、ゲート絶縁層及び走査線用金属薄膜層を除去して第１の透明性絶縁基板を露出する工程と、
前記感光性樹脂パターンの膜厚を減じてチャネルを保護する絶縁層を露出する工程と、
前記膜厚を減ぜられた感光性樹脂パターンをマスクとしてゲート電極上にゲート電極よりも幅細く保護絶縁層を残して前記第１の非晶質シリコン層を露出する工程と、
露出している走査線の側面にゲート絶縁層とは異なった絶縁層を形成する工程とからなり、
信号線を保護する絶縁層が、
ソース・ドレイン配線に対応し、ドレイン配線形成領域と画像表示部外の領域で信号線形成領域の膜厚が画像表示部内の信号線形成領域上の膜厚よりも薄い感光性有機絶縁層パターンを形成する工程と、
前記感光性有機絶縁層パターンをマスクとして前記低抵抗金属層、耐熱金属層、第２の非晶質シリコン層、及び第１の非晶質シリコン層を除去してゲート絶縁層と保護絶縁層を露出する工程と、
前記感光性有機絶縁層パターンの膜厚を減じて前記ドレイン配線と前記信号線の一部を露出する工程とからなることを特徴とする請求項１２に記載の液晶表示装置の製造方法である。
A fifteenth aspect is the method of manufacturing the liquid crystal display device according to the seventh aspect,
Formation of a semiconductor layer and a protective insulating layer
Depositing a scan line metal thin film layer, a gate insulating layer, a first amorphous silicon layer containing no impurities, and an insulating layer protecting the channel;
A step of forming a photosensitive resin pattern corresponding to the scanning line and the protective insulating layer, wherein the film thickness of the scanning line forming region is thinner than the film thickness of the protective insulating layer forming region;
Using the photosensitive resin pattern as a mask, the insulating layer that protects the channel, the first amorphous silicon layer that does not contain impurities, the gate insulating layer, and the metal thin film layer for scanning lines are removed to form a first transparent insulating substrate. Exposing the process;
Exposing an insulating layer that protects the channel by reducing the film thickness of the photosensitive resin pattern;
Exposing the first amorphous silicon layer leaving a protective insulating layer narrower than the gate electrode on the gate electrode using the photosensitive resin pattern having a reduced thickness as a mask;
A step of forming an insulating layer different from the gate insulating layer on the side surface of the exposed scanning line,
An insulating layer that protects the signal line
Corresponding to the source / drain wiring, a photosensitive organic insulating layer pattern in which the film thickness of the signal line forming area in the drain wiring forming area and the area outside the image display area is smaller than the film thickness on the signal line forming area in the image display area Forming, and
Using the photosensitive organic insulating layer pattern as a mask, the low-resistance metal layer, the refractory metal layer, the second amorphous silicon layer, and the first amorphous silicon layer are removed to form a gate insulating layer and a protective insulating layer. An exposure process;
13. The method of manufacturing a liquid crystal display device according to
この構成によりハーフトーン露光技術を用いた保護絶縁層と走査線の同時形成、ハーフトーン露光技術を用いたソース・ドレイン配線の形成工程、及び開口部と絵素電極の同時形成と、３枚のフォトマスクを用いてアクティブ基板を作製することができる。 With this configuration, the protective insulating layer and the scanning line are simultaneously formed using the halftone exposure technique, the source / drain wiring forming process using the halftone exposure technique, and the opening and the pixel electrode are simultaneously formed. An active substrate can be manufactured using a photomask.
請求項１６に記載の液晶表示装置は、
走査線と同時に第１の透明性絶縁基板上に形成された対抗電極と、前記対抗電極とは所定の距離を隔てて形成された絵素電極を一対の電極として横方向の電界を制御する請求項１に記載の液晶表示装置である。
The liquid crystal display device according to
A counter electrode formed on a first transparent insulating substrate simultaneously with a scanning line, and a pixel electrode formed at a predetermined distance from the counter electrode as a pair of electrodes to control a lateral electric field. The liquid crystal display device according to
この構成により視野角特性の優れたＩＰＳ（Ｉｎ−Ｐｌａｉｎ−Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置を得ることができる。しかも絵素電極の上に絶縁層が存在しないので表示画像の焼付けが起こり難くなっている。 With this configuration, an IPS (In-Plain-Switching) liquid crystal display device having excellent viewing angle characteristics can be obtained. In addition, since there is no insulating layer on the picture element electrode, the display image is hardly burned.
請求項１７に記載の液晶表示装置は、
走査線と同時に第１の透明性絶縁基板上に形成された共通電極と、前記共通電極の一部を含んで対抗電極形成領域に開口部が形成され、前記開口部内の絶縁層が除去されて共通電極の一部と前記第１の透明性絶縁基板が露出し、前記共通電極の一部を含んで対抗電極形成領域に形成された対抗電極と、前記対抗電極と同時に前記対抗電極とは所定の距離を隔てて形成された絵素電極を一対の電極として横方向の電界を制御する請求項１に記載の液晶表示装置である。
The liquid crystal display device according to claim 17,
An opening is formed in the counter electrode formation region including the common electrode formed on the first transparent insulating substrate simultaneously with the scanning line and a part of the common electrode, and the insulating layer in the opening is removed. A part of the common electrode and the first transparent insulating substrate are exposed, the counter electrode formed in the counter electrode formation region including the part of the common electrode, and the counter electrode simultaneously with the counter electrode are predetermined. 2. The liquid crystal display device according to
この構成により視野角特性の優れたＩＰＳ方式の液晶表示装置を得ることができる。しかも絵素電極と対抗電極がともに第１の透明性絶縁基板上に存在するので配向処理が容易となりコントラスト比が向上する。さらにこれら表示電極の上に絶縁層が存在しないので表示画像の焼付けが生じない。 With this configuration, an IPS liquid crystal display device having excellent viewing angle characteristics can be obtained. In addition, since both the pixel electrode and the counter electrode are present on the first transparent insulating substrate, the alignment process is facilitated and the contrast ratio is improved. Further, since there is no insulating layer on these display electrodes, the display image is not burned.
請求項１８に記載の液晶表示装置は、
液晶が電圧無印加時に垂直配向する垂直配向型の液晶であり、
第１の透明性絶縁基板上に前記液晶に電圧を印加した時に液晶が配向する方向を規制する第１の配向制御手段が、第１の透明性絶縁基板上に形成された複数の透明導電層よりなる帯状の絵素電極間に位置する絶縁層または第１の透明性絶縁基板であり、
第２の透明性絶縁基板上またはカラーフィルタ上に前記液晶に電圧を印加した時に液晶が配向する方向を規制する第２の配向制御手段を備えていることを特徴とする請求項１に記載の液晶表示装置である。
The liquid crystal display device according to
It is a vertical alignment type liquid crystal in which the liquid crystal is vertically aligned when no voltage is applied,
A plurality of transparent conductive layers formed on the first transparent insulating substrate, wherein a first alignment control means for regulating a direction in which the liquid crystal is aligned when a voltage is applied to the liquid crystal on the first transparent insulating substrate. An insulating layer or a first transparent insulating substrate located between the strip-shaped pixel electrodes,
The second alignment control means for restricting a direction in which the liquid crystal is aligned when a voltage is applied to the liquid crystal on a second transparent insulating substrate or a color filter. It is a liquid crystal display device.
この構成により帯状の絵素電極間に存在するパシベーション絶縁層とゲート絶縁層との積層構成、ゲート絶縁層またはパシベーション絶縁層、あるいは絵素電極のスリット（切れ目）が垂直配向型液晶の配向制御手段として機能して液晶セルが配向分割される結果、ＴＮ型液晶表示装置よりも視野角の優れたＶＡ（Ｖｅｒｔｉｃａｌ−Ａｌｉｇｎ：垂直配向）方式の液晶表示装置を得ることができる。配向制御能力は上記の順に強く、従って応答速度もこの順に速くなる。 With this configuration, a lamination structure of a passivation insulating layer and a gate insulating layer existing between strip-shaped pixel electrodes, a gate insulating layer or a passivation insulating layer, or a slit (cut) of a pixel electrode is a means for controlling the alignment of a vertical alignment type liquid crystal As a result, the liquid crystal cell is aligned and divided. As a result, a VA (vertical alignment) type liquid crystal display device having a viewing angle superior to that of a TN liquid crystal display device can be obtained. The orientation control capability is strong in the above order, and therefore the response speed is also fast in this order.
請求項１９は請求項１８に記載の液晶表示装置の製造方法であって、逆テーパ形状の感光性樹脂パターンの断面形状を制御することにより、前記帯状の絵素電極の大きさを制御することを特徴とする。
19. A method of manufacturing a liquid crystal display device according to
この構成により帯状の絵素電極間に位置する絶縁層の側面に形成される透明導電層を少なくして、第１の配向制御手段による配向の規制力を強めることが出来て液晶表示装置の応答速度を早くすることが可能となる。 With this configuration, the number of transparent conductive layers formed on the side surfaces of the insulating layer located between the strip-shaped pixel electrodes can be reduced, and the alignment regulating force by the first alignment control means can be strengthened, and the response of the liquid crystal display device It becomes possible to increase the speed.
以上述べたように本発明の中心に位置するのは、第１の透明性絶縁基板上に走査線と絶縁ゲート型トランジスタの少なくともゲート絶縁層と半導体層を形成する工程と、低抵抗金属層と、（パシベーション絶縁層と）ゲート絶縁層の食刻ガスで除去可能な耐熱金属層との積層よりなるソース・ドレイン配線を形成する工程と、少なくとも絶縁ゲート型トランジスタのチャネルと信号線を保護する手段を付与した後、ドレイン電極の一部を含んで絵素電極形成領域と、走査線の一部を含む電極端子形成領域及び信号線の一部を含む電極端子形成領域に開口部を有するとともに、その断面形状が逆テーパ形状の感光性樹脂パターンを形成する工程と、前記感光性樹脂パターンをマスクとして前記開口部内の（パシベーション絶縁層と）ゲート絶縁層を除去し、前記開口部内に夫々ドレイン配線の一部と第１の透明性絶縁基板、走査線の一部及び信号線の一部を露出する工程と、前記開口部内に露出している低抵抗金属層を除去して何れも耐熱金属層よりなるドレイン配線の一部と信号線の一部を露出する工程と、前記第１の透明性絶縁基板上に絵素電極となる導電性薄膜層を被着する工程と、前記感光性樹脂パターンを除去し、前記ドレイン配線の一部を含んで絵素電極形成領域に絵素電極と、前記走査線の一部を含んで走査線の電極端子形成領域に走査線の電極端子、及び前記信号線の一部を含んで信号線の電極端子形成領域に信号線の電極端子を形成する工程を有する液晶表示装置の製造方法であって、この構成によりゲート絶縁層への開口部形成工程と絵素電極形成工程を１枚のフォトマスクで処理する工程削減を実現している。 As described above, at the center of the present invention is the step of forming the scanning line, at least the gate insulating layer of the insulated gate transistor and the semiconductor layer on the first transparent insulating substrate, the low resistance metal layer, , Forming a source / drain wiring comprising a stack of a heat-resistant metal layer that can be removed by an etching gas of the gate insulating layer (passivation insulating layer), and means for protecting at least the channel and signal line of the insulated gate transistor The pixel electrode forming region including a part of the drain electrode, the electrode terminal forming region including a part of the scanning line, and the electrode terminal forming region including a part of the signal line, and an opening. A step of forming a photosensitive resin pattern whose cross-sectional shape is a reverse taper shape, and gate insulation (with a passivation insulating layer) in the opening using the photosensitive resin pattern as a mask And exposing a part of the drain wiring and the first transparent insulating substrate, a part of the scanning line and a part of the signal line in the opening, and the low resistance exposed in the opening, respectively. Removing the metal layer to expose a part of the drain wiring and the signal line, both of which are made of a heat-resistant metal layer, and a conductive thin film layer to be a pixel electrode on the first transparent insulating substrate. A step of depositing, removing the photosensitive resin pattern, forming a pixel electrode in a pixel electrode formation region including a part of the drain wiring, and an electrode terminal of a scanning line including a part of the scanning line A method of manufacturing a liquid crystal display device including a step of forming an electrode terminal of a scanning line in an area and forming an electrode terminal of a signal line in an electrode terminal formation area of the signal line including a part of the signal line, The opening forming process to the gate insulating layer and the pixel electrode forming process are performed in one sheet. It is realized step reduction treatment with Otomasuku.
加えてソース・ドレイン配線が耐熱金属層と低抵抗金属層との積層で構成されるので信号線の低抵抗化が容易なだけでなく、中間導電層を含む従来の３層構成よりも簡素化されてさらなる低コスト化にも寄与する。 In addition, since the source / drain wiring is composed of a stack of heat-resistant metal layers and low-resistance metal layers, not only can the resistance of the signal lines be reduced, but it is also simpler than the conventional three-layer configuration including an intermediate conductive layer. This contributes to further cost reduction.
チャネルエッチ型の絶縁ゲート型トランジスタを用いたアクティブ基板においてはハーフトーン露光技術を用いなくても４枚のフォトマスクでアクティブ基板を作製することが可能となり、高価なハーフトーンマスクと厳しいパターン寸法の管理が不要な、換言すれば安定した歩留と品質が保証される。またエッチストップ型の絶縁ゲート型トランジスタを用いたアクティブ基板においても従来のパシベーション絶縁層を用いればハーフトーン露光技術を用いなくても４枚のフォトマスクでアクティブ基板を作製することが可能であり、
さらにはパターン精度の変動が容認されるハーフトーン露光技術を用いて４枚のフォトマスクでアクティブ基板を作製することも可能である。
In an active substrate using channel-etched insulated gate transistors, an active substrate can be formed with four photomasks without using halftone exposure technology. No management is required, in other words, stable yield and quality are guaranteed. In addition, even in an active substrate using an etch stop type insulated gate transistor, if a conventional passivation insulating layer is used, an active substrate can be formed with four photomasks without using a halftone exposure technique.
Furthermore, it is also possible to produce an active substrate with four photomasks using a halftone exposure technique that allows variations in pattern accuracy.
そしてチャネルエッチ型の絶縁ゲート型トランジスタにおいては半導体層とソース・ドレイン配線を形成するために、あるいは走査線と半導体層を形成するために、またエッチストップ型の絶縁ゲート型トランジスタにおいては走査線と保護絶縁層を形成するためにハーフトーン露光技術を併用すれば、さらに製造工程の削減が推進されて３枚のフォトマスクでアクティブ基板を作製することが可能となり、製造コストの低減が大きく前進する。ハーフトーン露光技術を用いて半導体層とソース・ドレイン配線を同時に形成するチャネルエッチ型の絶縁ゲート型トランジスタでは厳しいチャネル長の管理は依然として必要であるが、ハーフトーン露光技術を用いて走査線と半導体層を同時に形成するチャネルエッチ型の絶縁ゲート型トランジスタとエッチストップ型の絶縁ゲート型トランジスタでのチャネル長の管理は容易である。 In order to form a semiconductor layer and source / drain wiring in a channel etch type insulated gate transistor, or to form a scan line and a semiconductor layer, and in a etch stop type insulated gate transistor, a scan line and If the halftone exposure technique is used in combination with the protective insulating layer, the manufacturing process can be further reduced, and an active substrate can be manufactured with three photomasks. This greatly reduces the manufacturing cost. . Strict channel length control is still necessary for channel-etched insulated gate transistors that form semiconductor layers and source / drain wirings simultaneously using halftone exposure technology, but scanning lines and semiconductors are still required using halftone exposure technology. It is easy to manage the channel length in the channel etch type insulated gate transistor and the etch stop type insulated gate transistor in which layers are formed simultaneously.
絵素電極のリフトオフ形成の支障にならない膜質と膜厚であれば、絵素電極用導電性薄膜への制約は緩く、透明性の有無は問題にはならない。ただし、図示はしないが反射型液晶表示装置の反射電極は鏡面反射を回避するため、その下地が平坦ではなく、深さが０．５〜１μｍ前後の凹凸面が必要である。多くの場合、このような凹凸面を有する下地の形成には感光性アクリル樹脂が用いられており、コスト的な課題はあるが、ゲート絶縁層の被着後、適切な時期に感光性アクリル樹脂層を用いて凹凸を形成しておき、本発明によるゲート絶縁層への開口部形成工程と、反射電極か透過電極の何れかの絵素電極形成工程を１枚のフォトマスクを用いてアクティブ基板を作製してもプロセス削減の目的は達せられる。
より合理的には透明導電層と（アルカリ反応抑制のためのＭｏ薄膜層と）高反射率のＡＬ薄膜層を被着した後、本発明による透明導電層と（Ｍｏ薄膜層と）ＡＬ薄膜層との積層よりなる擬似絵素電極形成を行い、微細加工技術により透明電極形成領域の（Ｍｏ薄膜層と）ＡＬ薄膜層を選択的に除去すると良いが、詳細な説明は別の機会に譲る。
As long as the film quality and thickness do not hinder the lift-off formation of the picture element electrode, restrictions on the conductive thin film for the picture element electrode are relaxed, and the presence or absence of transparency does not matter. However, although not shown, the reflective electrode of the reflective liquid crystal display device needs to have a concave and convex surface with a depth of about 0.5 to 1 μm in order to avoid specular reflection in order to avoid specular reflection. In many cases, a photosensitive acrylic resin is used to form a base having such an uneven surface, and although there is a cost problem, the photosensitive acrylic resin is used at an appropriate time after the gate insulating layer is deposited. An active substrate is formed by using a single photomask to form an unevenness using a layer, and to perform the step of forming an opening in the gate insulating layer according to the present invention and the step of forming a pixel electrode of either a reflective electrode or a transmissive electrode. The purpose of reducing the process can be achieved even if manufactured.
More rationally, after depositing a transparent conductive layer and a high reflectivity AL thin film layer (Mo thin film layer for suppressing alkali reaction), the transparent conductive layer according to the present invention and (Mo thin film layer) AL thin film layer It is preferable to form a pseudo picture element electrode composed of a laminate and selectively remove the AL thin film layer (Mo thin film layer) and the AL thin film layer in the transparent electrode forming region by a microfabrication technique, but the detailed description will be given to another opportunity.
本発明はこのように透過型だけでなく反射型や半透過型の液晶表示装置においても有効であり、さらに製造方法は同一であるが、透明導電性の絵素電極のパターン形状を変えることによりＴＮ型液晶モードに限らず、ＩＰＳ型液晶モード及び垂直配向型の液晶モードに対しても有効であり、工程削減と視野角改善の２つの課題を同時に克服できる優れた技術である。 The present invention is effective not only in the transmissive type but also in the reflective type and transflective type liquid crystal display devices. Further, the manufacturing method is the same, but the pattern shape of the transparent conductive pixel electrode is changed. This technique is effective not only for the TN liquid crystal mode but also for the IPS liquid crystal mode and the vertical alignment liquid crystal mode, and is an excellent technology that can simultaneously overcome the two problems of process reduction and viewing angle improvement.
本発明の要件は上記の説明からも明らかなように低抵抗金属層と（パシベーション絶縁層と）ゲート絶縁層の食刻ガスで除去可能な耐熱金属層との積層よりなるソース・ドレイン配線を形成し、少なくとも絶縁ゲート型トランジスタのチャネルと信号線を保護する手段を付与した後、その断面形状が逆テーパ形状の感光性樹脂パターンを用いて前記（パシベーション絶縁層と）ゲート絶縁層を含む絶縁層への開口部を形成し、前記開口部内に露出する電極部位の低抵抗金属層を除去して前記電極の下地の耐熱金属層を露出し、さらに前記感光性樹脂パターンをリフトオフ材として絵素電極用導電性薄膜層のリフトオフにより絵素電極を形成することで、開口部形成工程と開口部形成工程に続く絵素電極形成工程を１枚のフォトマスクでハーフトーン露光技術を用いずに処理可能とした点にある。したがって、それ以外の構成に関しては走査線、ゲート絶縁層等の材質や膜厚等が異なった液晶表示装置あるいはその製造方法の差異も本発明の範疇に属することは自明であり、本発明が透過型だけでなく反射型や半透過型の液晶表示装置においても有効であることも証明されている。また絶縁ゲート型トランジスタの半導体層も非晶質シリコン層に限定されないことも明らかである。 As is apparent from the above description, the requirement of the present invention is to form a source / drain wiring composed of a laminate of a low-resistance metal layer and a (heat-resistant metal layer) that can be removed by an etching gas of the gate insulating layer. Then, after providing at least means for protecting the channel and the signal line of the insulated gate transistor, the insulating layer including the (passivation insulating layer) and the gate insulating layer using a photosensitive resin pattern whose cross-sectional shape is a reverse taper shape Forming an opening to the electrode, removing the low-resistance metal layer of the electrode portion exposed in the opening to expose the heat-resistant metal layer underlying the electrode, and further using the photosensitive resin pattern as a lift-off material By forming the pixel electrode by lift-off of the conductive thin film layer, the pixel electrode forming process following the aperture forming process and the aperture forming process is half-processed with a single photomask. It lies in the possible treatment without using chromatography emissions exposure technique. Therefore, regarding other configurations, it is self-evident that differences in liquid crystal display devices having different materials and film thicknesses, such as scanning lines and gate insulating layers, and manufacturing methods thereof also belong to the scope of the present invention. It has been proved that it is effective not only in a type but also in a reflection type or a transflective type liquid crystal display device. It is also clear that the semiconductor layer of the insulated gate transistor is not limited to an amorphous silicon layer.
本発明の実施例を図１〜図１８に基づいて説明する。図１に本発明の実施例１に係るアクティブ基板の平面図を示し、図２に図１（ｇ）のＡ−Ａ’線上とＢ−Ｂ’線上及びＣ−Ｃ’線上の製造工程の断面図を示す。同様に実施例２は図３と図４、実施例３は図５と図６、実施例４は図７と図８、実施例５は図９と図１０、実施例６は図１１と図１２で夫々アクティブ基板の平面図と製造工程断面図を示し、実施例７は図１３、実施例８は図１４、実施例９は図１５で夫々アクティブ基板の平面図と断面図を示し、実施例１０は図１６でアクティブ基板の平面図と断面図を示すとともに図１７と図１８でアクティブ基板の製造工程断面図の一部を示す。なお従来例と同一の部位については同一の符号を付して詳細な説明は省略する。
An embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a plan view of an active substrate according to
実施例１では先ずガラス基板２の一主面上にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層として例えばＣｒ等の耐熱性の高い金属層を被着し、図１（ａ）と図２（ａ）に示したように微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と蓄積容量線１６を選択的に形成する。走査線の低抵抗化のためにＡＬを用いるならば先述したように耐熱金属層でサンドイッチすると良い。あるいは本発明の信号線と同様に、適当な耐熱金属層と、耐熱性を高めるためＴａ，Ｎｄ，Ｈｆ，Ｎｉ等の金属を添加したＡＬ合金との積層も可能である。その理由は後述する。
In Example 1, first, a metal having high heat resistance such as Cr is used as a first metal layer having a film thickness of about 0.1 to 0.3 μm on one main surface of the
次に従来例と同様にガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を、例えば０．３−０．２−０．０５μｍ程度の膜厚で順次被着する。そして図１（ｂ）と図２（ｂ）に示したように微細加工技術によりゲート電極１１Ａ上に第２の非晶質シリコン層３３Ａと第１の非晶質シリコン層３１Ａとの積層よりなる島状の半導体層をゲート１１電極Ａよりも幅広く選択的に形成してゲート絶縁層３０を露出する。
Next, as in the conventional example, a
引き続きソース・ドレイン配線の形成工程ではＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＭｏＳｉ２等の薄膜層３４と、膜厚０．３μｍ程度の低抵抗金属層としてＡＬ薄膜層３５を順次被着する。本発明において、耐熱金属層３４は後続の開口部形成工程で用いられる弗素系のガスで除去可能な性質が必要であり、例えばＭｏ，Ｗ，Ｔａ等の高融点金属とその合金、あるいはＣｒ，Ｔｉ，Ｍｏ，Ｗ，Ｔａ等の高融点金属のシリサイドが選ばれる。また低抵抗金属層としてＣｕを用いても良い。そして図１（ｃ）と図２（ｃ）に示したように微細加工技術により感光性樹脂パターンを用いてこれらの薄膜層を順次食刻し、ゲート電極１１Ａと一部重なるように耐熱金属層３４Ａと低抵抗金属層３５Ａとの積層よりなり絶縁ゲート型トランジスタのソース配線も兼ねる信号線１２と、ゲート電極１１Ａと一部重なるように耐熱金属層３４Ｂと低抵抗金属層３５Ｂとの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１を選択的に形成するが、ここでは前記感光性樹脂パターンを用いて引き続き第２の非晶質シリコン層３３Ａ及び第１の非晶質シリコン層３１Ａを順次食刻し、第１の非晶質シリコン層３１Ａは０．０５〜０．１μｍ程度残して食刻する。この時点で第２の非晶質シリコン層よりなるソース３３Ｓとドレイン３３Ｄの分離がなされる。
Subsequently, in the source / drain wiring formation process, a
ソース・ドレイン配線１２，２１の形成後は従来の４枚マスク・プロセスと同様にガラス基板２の全面に透明性の絶縁層として０．３μｍ程度の膜厚の第２のＳｉＮｘ層を被着してパシベーション絶縁層３７とした後、図１（ｄ）と図２（ｄ）に示したようにドレイン電極２１の一部を含んで絵素電極形成領域と、画像表示部外の領域で走査線１１の一部５上、信号線１２の一部６上及び蓄積容量線１６の一部上に夫々開口部３８，６３，６４及び６５を有するとともに開口部の断面形状が逆テーパ状の感光性樹脂パターン８８を形成する。開口部の断面形状が逆テーパ状となるような感光性樹脂としては、例えば東京応化社の製品名ＴＥＬＲ−Ｎ１０１ＰＭを用いると良い。その膜厚としては１μｍ以上あれば十分である。この製品は有機ＥＬ表示装置の製作にあたり有機ＥＬ発光層形成後の電極形成工程においてその逆テーパ状の断面形状のため、被着される電極用の導電性薄膜層を開口部内に分断して形成する用途で開発された化学増幅型のネガ型感光性樹脂であって、通常のポジ型感光性樹脂との差異は現像処理に先立ち、露光後に加熱処理（Ｐｏｓｔ−Ｅｘｐｏｓｕｒｅ−Ｂａｋｅ）が必要な特質を有する。
After the source /
そして感光性樹脂パターン８８をマスクとして前記開口部内のパシベーション絶縁層３７とゲート絶縁層３０を選択的に除去してガラス基板２を露出するとともに上記の電極を露出する。通常、ＳｉＮｘよりなるパシベーション絶縁層３７とゲート絶縁層３０の除去には弗素系のガス、例えばＣＦ４またはＳＦ６、あるいはこれらの混合ガスを用いたドライエッチングが行われる。既に述べたように耐熱金属３４Ａ，３４Ｂも弗素系のガスでエッチングされるが、低抵抗金属層３５Ａ，３５ＢはＡＬとＣｕの何れであっても弗素系のガスではエッチングされないので、図２（ｄ）に示したように低抵抗金属層３５Ａ，３５Ｂがマスクとして機能し、低抵抗金属層３５Ａ下層の耐熱金属層３４Ａとゲート絶縁層３０Ａ及び低抵抗金属層３５Ｂの下層の耐熱金属層３４Ｂとゲート絶縁層３０Ａが過食刻（オーバーエッチ）によりサイドエッチされる結果、開口部６４，３８内に露出している低抵抗金属層３５Ａ，３５Ｂの周囲には庇（オーバハング）が形成されてしまう。このような庇（オーバハング）が存在していると後続の絵素電極形成工程で絵素電極が段切れを起こし、低抵抗金属層３５Ａと信号線の電極端子との接続及び低抵抗金属層３５Ｂと絵素電極との接続ができなくなる。さらに低抵抗金属層３５Ａ，３５ＢにＡＬを選択した場合にはアルカリ性のレジスト剥離液を用いたレジスト剥離処理において透明導電層であるＩＴＯ，ＩＺＯが還元されて消失しまう不具合も回避困難である。
Then, using the
そこで図１（ｅ）と図２（ｅ）に示したように開口部６４，３８内の低抵抗金属層３５Ａ，３５Ｂを除去して庇（オーバーハング）を消去するとともに、これらの電極の下地である耐熱金属層３４Ａ，３４Ｂを露出する工程が本発明の重要なポイントである。この低抵抗金属層３５Ａ，３５Ｂの除去には下地の熱金属層３４Ａ，３４Ｂとの選択比を高めるために、低抵抗金属層３５にＡＬを選択した場合には燐酸溶液またはアルカリ性の水酸化ナトリウム（ＮａＯＨ）あるいは水酸化カリウム（ＫＯＨ）水溶液、Ｃｕを選択した場合には塩化第２鉄（ＦｅＣｌ３）または塩化第２銅（ＣｕＣｌ２）水溶液を用いる事が望ましい。ただし、実施例１と実施例３を除いて実施例２、実施例４、実施例５及び実施例６では開口部内の耐熱金属層３４Ａ，３４Ｂの下部には非晶質シリコン層が存在するので、非晶質シリコン層が消失しないように水酸化ナトリウム（ＮａＯＨ）や水酸化カリウム（ＫＯＨ）水溶液を使用してはならない。さらに低抵抗金属層３５にＡＬ、耐熱金属層３４にＭｏを選択した組合せでは、燐酸を用いたＡＬの除去時にＭｏが消失しないように添加剤として硝酸を加えてはならないし、膜減りに対応してＭｏの膜厚を厚くする必要性もある。その点前記のシリサイドやＴａではそのような制約が無く使い易い材料である。例えばＭｏシリサイド（ＭｏＳｉ２）は非晶質シリコン層３１，３３と同様に弗素系ガスのドライエッチ、または弗酸に少量の硝酸を混合した食刻液で食刻可能であり、初期のＴＦＴ型液晶表示装置には耐熱金属層として用いられていたが、現在のＴＦＴ液晶分野では余り知られていない導電性材料である。
Therefore, as shown in FIGS. 1 (e) and 2 (e), the low
このようにして開口部６４，３８内に耐熱金属層３４Ａ，３４Ｂを露出した後、図１（ｆ）と図２（ｆ）に示したようにＳＰＴ等の真空製膜装置を用いてガラス基板２上に透明導電層９１として膜厚０．１μｍ程度のＩＴＯ，ＩＺＯまたはこれらの混晶体を被着する。一般的にも透明導電層９１の膜厚がこのように薄いことに加えて、断面形状が逆テーパ状であるので感光性樹脂パターン８８の側面に被着される透明導電層９１は極めて少ない。
After exposing the heat-
したがってレジスト剥離液あるいは特定の有機溶剤を用いて感光性樹脂パターン８８の除去を行うと、感光性樹脂パターン８８の側面から溶融が始まり、感光性樹脂パターン８８上の透明導電層９１は容易に剥離してしまう。所謂リフトオフである。その結果、図１（ｇ）と図２（ｇ）に示したようにドレイン電極２１の一部を構成する耐熱金属層３４Ｂを含んで絵素電極形成領域である開口部３８内のガラス基板２上には絵素電極２２と、走査線の一部５を含んで開口部６３内には走査線の電極端子５Ａと、信号線の一部である耐熱金属層３４Ａを含んで開口部６４内には信号線の電極端子６Ａと、蓄積容量線１６の一部を含んで開口部６５内には番号は付与しないが蓄積容量線の電極端子が自己整合的に形成されるとともに、ガラス基板２上のパシベーション絶縁層３７Ａが露出し、アクティブ基板２の製造工程を終える。なお、透明導電層９１の被着時に膜質改善のため基板加熱を行うならば、余り加熱温度が高いとリフトオフ工程で感光性樹脂パターン８８が変質し、その除去が困難になるので、基板加熱温度は１５０℃以下が望ましい。
Therefore, when the
このようにして得られたアクティブ基板２とカラーフィルタ９を貼り合わせて液晶パネル化し、本発明の実施例１が完了する。蓄積容量１５の構成に関しては図１（ｃ）に示したようにドレイン配線２１と蓄積容量線１６とがゲート絶縁層３０Ａを介して平面的に重なることで構成している例（右下がり斜線部５０）を例示している。蓄積容量１５の構成に関してもう一つの構成例は実施例２で説明する。なお実施例１では従来例と同様にアクティブ基板２の外周部に開口部６６を形成して透明導電性の短絡線４０を得ており、透明導電性の電極端子５Ａ，６Ａと短絡線４０との間を細長いストライプ状に形成することにより高抵抗化して静電気対策用の高抵抗としている。
The
開口部内のパシベーション絶縁層３７とゲート絶縁層３０を除去し終えた時点で開口部６３，６５内には夫々走査線の一部５と蓄積容量線１６の一部が露出するが、耐熱性の観点から走査線材料にＡＬが単独で用いられる事はなく、通常Ｔｉ，Ｃｒ等の耐熱金属層との積層で構成されるため、これらの耐熱金属層を上層、ＡＬを下層とする積層で走査線を構成し、開口部６３の大きさを走査線の一部５よりも小さくしておけば開口部６３内にはこれらの耐熱金属層が露出するので走査線の一部５がＡＬよりなる低抵抗金属層３５Ａ，３５Ｂの除去時に除去されて消滅する事は無い。この場合には走査線の一部５の大きさが走査線の電極端子の大きさを決定する設計指針を与える。また耐熱性の高い、例えばＴａ，Ｎｄ等を数％含んだアルミニウム合金、ＡＬ（Ｔａ）やＡＬ（Ｎｄ）の単層で形成された走査線１１では上記のＡＬ層の除去時にこれらのＡＬ合金が除去されて消滅するので、この場合にはソース・ドレイン配線１２，２１と同様に、適当な耐熱金属層を下層、前記ＡＬ合金を上層とする積層で走査線１１を構成しておけば、走査線の電極端子は前記の耐熱金属層よりなる走査線の一部５を含んで形成されて電気的な接触は確保されるし、開口部６３の大きさが走査線の一部５よりも大きくても構わない。このように走査線１１の構成もソース・ドレイン配線１２，２１と同様に２層構成で良いので、従来例の３層構成の電極線と比較すると製膜材料が削減され、製膜装置も製膜室あるいは製膜装置台数を削減できるので生産コストも下がる。
When the
なお実施例１では蓄積容量線１６が単位絵素内を横切るため、蓄積容量線１６に対応して開口部３８は上下に２分割され、自動的に絵素電極２２も２分割して形成される。したがって図１（ｄ）に示したようにドレイン電極２１は二つの開口部３８内に露出するように蓄積容量線１６の一部と重なって形成しているが、蓄積容量線１６を不要とする蓄積容量１５を構成することも可能で、その場合は開口部３８と絵素電極２２を分割する必要は無くなり、それに対応した設計パターンは実施例２で紹介する。
In the first embodiment, since the
実施例１ではこのようにハーフトーン露光技術を併用する事無く、走査線の形成工程、半導体層の島化工程、ソース・ドレイン配線の形成工程、及び本発明の主目的である開口部と絵素電極の同時形成と、４枚のフォトマスクを用いてアクティブ基板を作製している。従って各パターニング工程における寸法管理は通常のレベルで良いと言う副次的な効果も得られる。また走査線と信号線の積層構成も２層で良く、低コスト化に少なからず貢献するが、後者は本発明の全ての実施例において発揮される特徴でもある。 In the first embodiment, the scanning line forming process, the semiconductor layer island forming process, the source / drain wiring forming process, and the opening and picture as the main object of the present invention are used without using the halftone exposure technique in this way. An active substrate is manufactured using simultaneous formation of element electrodes and four photomasks. Therefore, the secondary effect that the dimension management in each patterning process may be a normal level can be obtained. Further, the laminated structure of the scanning lines and the signal lines may be two layers, which contributes to a reduction in cost, but the latter is also a feature that is exhibited in all the embodiments of the present invention.
従来の４枚マスク・プロセスと同様にハーフトーン露光技術を用いて半導体層の島化工程とソース・ドレイン配線の形成工程を１枚のフォトマスクで処理すれば、さらなる製造工程の削減が可能となるので、それを実施例２で説明する。 As with the conventional four-mask process, if the semiconductor layer islanding process and the source / drain wiring forming process are processed with a single photomask using halftone exposure technology, the manufacturing process can be further reduced. This will be described in the second embodiment.
実施例２では図３（ｄ）と図４（ｄ）に示したようにパシベーション絶縁層３７を被着するまでは従来例の４枚マスク・プロセスと同一の製造工程を進行する。従来例との差異はソース・ドレイン配線１２，２１が耐熱金属層３４Ａ，３４Ｂと低抵抗金属層３５Ａ，３５Ｂの２層構成で良い事である。そして蓄積容量線１６が不要なデバイス構成、アレイ設計を選択しているが、この構成ではソース・ドレイン配線１２，２１の形成時に前段の走査線１１上に蓄積電極７２を配置する必要がある。
In the second embodiment, as shown in FIGS. 3D and 4D, the same manufacturing process as the conventional four-mask process is performed until the
続いて図３（ｅ）と図４（ｅ）に示したようにドレイン電極２１の一部と蓄積電極７２の一部を含んで絵素電極形成領域と、画像表示部外の領域で走査線１１の一部５上及び信号線１２の一部６上に夫々開口部３８，６３及び６４を有するとともに、開口部の断面形状が逆テーパ状の感光性樹脂パターン８８を形成する。そして感光性樹脂パターン８８をマスクとして開口部内のパシベーション絶縁層３７とゲート絶縁層３０を選択的に除去してガラス基板２を露出するとともにこれらの電極を露出する。この時実施例１とは若干異なり、開口部６４内に露出している信号線１２の一部である低抵抗金属層３５Ａの下層の耐熱金属層３４Ａと第２の非晶質シリコン層３３Ｓと第１の非晶質シリコン層３１Ａとゲート絶縁層３０Ａ、開口部３８内に露出しているドレイン配線２１の一部である低抵抗金属層３５Ｂの下層の耐熱金属層３４Ｂと第２の非晶質シリコン層３３Ｄと第１の非晶質シリコン層３１Ａとゲート絶縁層３０Ａ、及び開口部３８内に露出している蓄積電極７２の一部である低抵抗金属層３５Ｃの下層の耐熱金属層３４Ｃと第２の非晶質シリコン層３３Ｃ（図示せず）と第１の非晶質シリコン層３１Ａとゲート絶縁層３０Ａも過食刻によりサイドエッチングされて、結果的には実施例１と同様に開口部６４，３８内に露出している低抵抗金属層３５Ａ，３５Ｂ及び３５Ｃの周囲には庇（オーバーハング）が出来てしまう。
Subsequently, as shown in FIG. 3E and FIG. 4E, scanning lines are formed in the pixel electrode formation region including a part of the
そこで実施例１と同様に開口部６４，３８内の低抵抗金属層３５Ａ，３５Ｂ及び３５Ｃを除去し、その庇（オーバーハング）を解消するとともに、図３（ｆ）と図４（ｆ）に示したようにこれらの電極の下地である耐熱金属層３４Ａ，３４Ｂ及び３４Ｃを露出する。
Therefore, the low-
このようにして開口部６４，３８内に耐熱金属層３４Ａ，３４Ｂ及び３４Ｃを露出した後、図３（ｇ）と図４（ｇ）に示したようにＳＰＴ等の真空製膜装置を用いてガラス基板２上に透明導電層９１として膜厚０．１μｍ程度のＩＴＯ，ＩＺＯまたはこれらの混晶体を被着する。
After the heat-
さらにレジスト剥離液等を用いて前記感光性樹脂パターン８８を除去して、感光性樹脂パターン８８上の透明導電層９１のリフトオフを行う。そして図３（ｈ）と図４（ｈ）に示したようにドレイン電極２１の一部である耐熱金属層３４Ｂと蓄積電極７２の一部である耐熱金属層３４Ｃを含んで絵素電極形成領域である開口部３８内のガラス基板２上には絵素電極２２と、走査線の一部５を含んで開口部６３内には走査線の電極端子５Ａと、信号線の一部である耐熱金属層３４Ａを含んで開口部６４内には信号線の電極端子６Ａを自己整合的に形成するとともに、ガラス基板２上のパシベーション絶縁層３７Ａを露出してアクティブ基板２の製造工程を終える。
Further, the
このようにして得られたアクティブ基板２とカラーフィルタ９を貼り合わせて液晶パネル化し、本発明の実施例２が完了する。蓄積容量１５の構成に関しては図３（ｈ）に示したように、前段の走査線１１（の突起部）と、走査線１１上に形成された低抵抗金属層３５Ｃと耐熱金属層３４Ｃとの積層よりなる蓄積電極７２がゲート絶縁層３０Ａと第１の非晶質シリコン層３１Ｅと第２の非晶質シリコン層３３Ｅ（何れも図示せず）を介して平面的に重なることで構成している例（右下がり斜線部５２）を例示しているが、走査線１１と同時に蓄積容量線１６を形成して実施例１と同一のパターンデザインとすることも可能である。実施例２では蓄積容量１５を構成する絶縁層がゲート絶縁層３０Ａと膜厚が０．２μｍと厚い第１の非晶質シリコン層３１Ｅとの積層で構成されるために、実施例１と比較すると同じ蓄積容量１５を得るためには蓄積電極７２の面積を大きくする必要があり、その分、開口率が小さくなる欠点のあることが分かるであろう。静電気対策は実施例１と同一である。
The
実施例２では上記のように走査線の形成工程、ハーフトーン露光技術を用いた半導体層とソース・ドレイン配線の同時形成、及び本発明の主目的である開口部と絵素電極の同時形成と、３枚のフォトマスクを用いてアクティブ基板を作製することが可能となり、製造コストの低減が大きく前進する。また実施例１と同様に走査線と信号線の積層構成も２層で良い。ただし、ハーフトーン露光技術を用いるのでソース・ドレイン配線のパターン寸法管理が厳しい課題は避けられない。そこで特許文献３の特開２００５−１７６６９号公報に記載されているように、ハーフトーン露光技術を用いて走査線の形成工程と半導体層の形成工程を１枚のフォトマスクで処理しても３枚のフォトマスクを用いてアクティブ基板を作製することが可能であるので、それを実施例３で説明する。
In Example 2, as described above, the scanning line forming process, the simultaneous formation of the semiconductor layer and the source / drain wiring using the halftone exposure technique, and the simultaneous formation of the opening and the pixel electrode, which are the main objects of the present invention, An active substrate can be manufactured using three photomasks, and the manufacturing cost can be greatly reduced. Similarly to the first embodiment, the stacked configuration of the scanning lines and the signal lines may be two layers. However, since the halftone exposure technique is used, the strict management of the pattern size of the source / drain wiring is inevitable. Therefore, as described in Japanese Patent Application Laid-Open No. 2005-17669 of
実施例３では先ずガラス基板２の一主面上にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層として例えばＣｒ等の耐熱性の高い金属層を被着する。以降の説明で明確になるが実施例３においてはゲート絶縁層の側面に形成される絶縁層に有機絶縁層を選択する場合には走査線材料に制約は無いが、ゲート絶縁層の側面に形成される絶縁層に陽極酸化層を選択する場合にはその陽極酸化層が絶縁性を保有する必要がある。その場合にはＴａ単体では抵抗が高いこととＡＬ単体では耐熱性が乏しいことを考慮すると、走査線の低抵抗化のために走査線の構成としてはＴａ／ＡＬ／Ｔａ，Ｔａ／ＡＬ（Ｔａ，Ｚｒ，Ｎｄ）合金等の積層構成が選択可能であるが、Ｔａに換えてシリサイドを用いても良い。なおＡＬ（Ｔａ，Ｚｒ，Ｎｄ）は数％以下のＴａ，ＺｒあるいはＮｄ等が添加された耐熱性の高いＡＬ合金を意味している。
In Example 3, first, a metal having high heat resistance such as Cr is used as a first metal layer having a thickness of about 0.1 to 0.3 μm on one main surface of the
次にガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第２の非晶質シリコン層３３と３種類の薄膜層を例えば、０．３−０．２−０．０５μｍ程度の膜厚で順次被着し、特許文献３に記載されている通り、図５（ａ）と図６（ａ）に示したようにゲート電極１１Ａ上の半導体層形成領域８３Ａの膜厚が例えば２μｍで、走査線１１の形成領域８３Ｂ（１１）と蓄積容量線１６の形成領域８３Ｂ（１６）の膜厚が１μｍであるような感光性樹脂パターン８３Ａ，８３Ｂをハーフトーン露光技術により形成し、感光性樹脂パターン８３Ａ，８３Ｂをマスクとして第２の非晶質シリコン層３３、第１の非晶質シリコン層３１、ゲート絶縁層３０及び第１の金属層を選択的に除去してガラス基板２を露出する。走査線１１の線幅は抵抗値の関係から最小でも通常１０μｍ以上のパターン幅を有するので８３Ｂ（中間調領域または灰色領域）を形成するためのフォトマスクの作製もその仕上がり寸法の精度管理も比較的容易である。
Next, a
続いて酸素プラズマ等の灰化手段により上記感光性樹脂パターン８３Ａ，８３Ｂを１μｍ以上膜減りさせると感光性樹脂パターン８３Ｂが消失して第２の非晶質シリコン層３３Ｂ（図示せず），３３Ｃが露出すると共に半導体層形成領域にのみ膜減りした感光性樹脂パターン８３Ｃをそのまま残すことができる。感光性樹脂パターン８３Ｃ（黒領域）、すなわち半導体層領域のパターン幅はソース・ドレイン配線間の寸法にマスク合わせ精度を加算したものであるから、ソース・ドレイン配線間を４〜６μｍ、合わせ精度を±３μｍとすると最小でも１０〜１２μｍとなり寸法精度としては厳しいものではない。しかしながらレジストパターン８３Ａから８３Ｃへの変換時にレジストパターンが等方的に１μｍ膜減りすると、寸法が２μｍ小さくなるだけでなく、後続のソース・ドレイン配線形成時のマスク合わせ精度が１μｍ小さくなって±２μｍとなり、前者よりも後者の影響がプロセス的には厳しいものとなる。したがって上記酸素プラズマ処理でもパターン寸法の変化を抑制するため異方性を強めることが望ましく、ＲＩＥ方式、さらに高密度のプラズマ源を有するＩＣＰ方式やＴＣＰ方式の酸素プラズマ処理がより望ましい。あるいはレジストパターンの寸法変化量を見込んでレジストパターン８３Ａのパターン寸法をあらかじめ大きく設計する、またはレジストパターン８３Ａのパターン寸法が大きくなるような露光・現像条件でプロセス的な対応を図る等の処置が望ましい。
Subsequently, when the
そして図５（ｂ）と図６（ｂ）に示したように膜減りした感光性樹脂パターン８３Ｃをマスクとしてゲート電極１１Ａ上に第２の非晶質シリコン層３３Ａと第１の非晶質シリコン層３１Ａとの積層よりなる島状の半導体層領域を形成し、走査線１１上のゲート絶縁層３０Ａと蓄積容量線１６上のゲート絶縁層３０Ｂを露出する。
Then, as shown in FIGS. 5B and 6B, the second
前記感光性樹脂パターン８３Ｃを除去した後、図示はしないが走査線１１と蓄積容量線１６の側面に絶縁層７６を形成する。これらの電極線に＋（プラス）電位を与えてエチレングリコールを主成分とする化成液中にガラス基板２を浸透させて陽極酸化を行うと、これらの電極線がＴａとＡＬ系の合金との積層であれば、例えば化成電圧２００Ｖで０．３μｍの膜厚を有する酸化タンタル（Ｔａ２Ｏ５）とアルミナ（ＡＬ２Ｏ３）の積層が形成される。電着の場合には非特許文献１の月間「高分子加工」２００２年１１月号にも示されているようにペンダントカルボシキル基含有ポリイミド電着液を用いて電着電圧数Ｖで０．３μｍの膜厚を有するポリイミド樹脂層が形成される。なお絶縁層７６を形成することによりゲート絶縁層３０Ａとゲート絶縁層３０Ｂに生じているピンホールが絶縁層であるアルミナまたはポリイミド樹脂で埋められるため、走査線１１及び蓄積容量線１６と後述する信号線１２との間の層間短絡が抑制される副次的な効果もあることを忘れてはならない。
After removing the
ソース・ドレイン配線の形成工程ではＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えばＭｏＳｉ２等の薄膜層３４と、膜厚０．３μｍ程度の低抵抗金属層としてＡＬ薄膜層３５を順次被着する。そして図５（ｃ）と図６（ｃ）に示したように微細加工技術により感光性樹脂パターンを用いてこれらの薄膜層を順次食刻し、ゲート電極１１Ａと一部重なるように耐熱金属層３４Ａと低抵抗金属層３５Ａとの積層よりなり絶縁ゲート型トランジスタのソース配線も兼ねる信号線１２と、ゲート電極１１Ａと一部重なるように耐熱金属層３４Ｂと低抵抗金属層３５Ｂとの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１を選択的に形成するが、ここでも前記感光性樹脂パターンをマスクとして第２の非晶質シリコン層３３Ａ及び第１の非晶質シリコン層３１Ａを順次食刻し、第１の非晶質シリコン層３１Ａは０．０５〜０．１μｍ程度残して食刻することで第２の非晶質シリコン層よりなるソース３３Ｓとドレイン３３Ｄの分離を行う。
In the source / drain wiring forming process, a heat-resistant metal layer having a film thickness of about 0.1 μm is used as a heat-resistant metal layer having a film thickness of about 0.1 μm, for example, and a low-resistance metal layer having a film thickness of about 0.3 μm is used. The AL
ソース・ドレイン配線１２，２１の形成後は実施例１と同様にガラス基板２の全面に透明性の絶縁層として０．３μｍ程度の膜厚の第２のＳｉＮｘ層を被着してパシベーション絶縁層３７とした後、図５（ｄ）と図６（ｄ）に示したようにドレイン電極２１の一部を含んで絵素電極形成領域と、画像表示部外の領域で走査線１１の一部５上、信号線１２の一部６上及び蓄積容量線１６の一部上に夫々開口部３８，６３，６４及び６５を有するとともに、開口部の断面形状が逆テーパ状の感光性樹脂パターン８８を形成する。そして感光性樹脂パターン８８をマスクとして開口部６３，６５内のパシベーション絶縁層３７とゲート絶縁層３０Ａ及び開口部３８，６４内のパシベーション絶縁層３７を選択的に除去して走査線１１の一部５、蓄積容量線１６の一部、ドレイン電極２１の一部とガラス基板２及び信号線１２の一部６を露出する。この時、低抵抗金属層３５Ａ，３５Ｂがマスクとして機能し、低抵抗金属層３５Ａの下層の耐熱金属層３４Ａと，低抵抗金属層３４Ｂの下層の耐熱金属層３４Ｂがサイドエッチされる結果、開口部６４，３８内に露出している低抵抗金属層３５Ａ，３５Ｂの周囲には庇（オーバハング）が形成されてしまう。
After the source /
そこで図５（ｅ）と図６（ｅ）に示したように開口部６４，３８内の低抵抗金属層３５Ａ，３５Ｂを除去してその庇（オーバーハング）を解消するとともに、これらの電極の下地である耐熱金属層３４Ａ，３４Ｂを露出する。
Therefore, as shown in FIGS. 5 (e) and 6 (e), the low-
このようにして開口部６４，３８内に耐熱金属層３４Ａ，３４Ｂを露出した後、図５（ｆ）と図６（ｆ）に示したようにＳＰＴ等の真空製膜装置を用いてガラス基板２の全面に透明導電層９１として膜厚０．１μｍ程度のＩＴＯ，ＩＺＯまたはこれらの混晶体を被着する。
After the heat-
さらにレジスト剥離液等を用いて感光性樹脂パターン８８を除去して、透明導電層９１のリフトオフを行う。そして図５（ｇ）と図６（ｇ）に示したようにドレイン電極２１の一部である耐熱金属層３４Ｂを含んで絵素電極形成領域である開口部３８内のガラス基板２上には絵素電極２２と、走査線の一部５を含んで開口部６３内には走査線の電極端子５Ａと、信号線の一部である耐熱金属層３４Ａを含んで開口部６４内には信号線の電極端子６Ａと、蓄積容量線１６の一部を含んで開口部６５内には番号は付与しないが蓄積容量線の電極端子を自己整合的に形成するとともに、ガラス基板２上にパシベーション絶縁層３７Ａを露出してアクティブ基板２の製造工程を終える。
Further, the
このようにして得られたアクティブ基板２とカラーフィルタ９を貼り合わせて液晶パネル化し、本発明の実施例３が完了する。蓄積容量１５の構成は実施例１と同一であるが、走査線１１と蓄積容量線１６の側面に絶縁層を形成するためにこれらの電極線はアクティブ基板２の外周部に延長して形成されているので、短絡線４０はアクティブ基板２の外周部でこれらの電極線と短絡する。従って走査線の電極端子５Ａと短絡線４０との間を細いパターンで接続することは意味が無く、静電気対策として走査線側では短絡線４０のパターン幅を細くして高抵抗化している。
The
チャネル上に保護絶縁層を有するエッチストップ型の絶縁ゲート型トランジスタを採用しても本発明による開口部形成と絵素電極の同時形成は可能であり、それを実施例４〜実施例６で説明する。エッチストップ型の絶縁ゲート型トランジスタでは保護絶縁層によるチャネル保護能力が高く、ソース・ドレイン配線材の低抵抗金属層としてＣｕを用いた場合、Ｃｕの食刻液によるチャネルへの汚染を阻止できる効果が高い特質を有する。 Even if an etch stop type insulated gate transistor having a protective insulating layer on the channel is adopted, the opening and the pixel electrode can be formed simultaneously according to the present invention, which will be described in Examples 4 to 6. To do. In the etch stop type insulated gate transistor, the channel protection capability by the protective insulating layer is high, and when Cu is used as the low-resistance metal layer of the source / drain wiring material, the channel can be prevented from being contaminated by the Cu etching solution. Has high qualities.
実施例４でも先ず、ガラス基板２の一主面上にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層として例えばＣｒ等の耐熱性の高い金属層を被着し、図７（ａ）と図８（ａ）に示したように微細加工技術によりゲート電極１１Ａも兼ねる走査線１１と蓄積容量線１６を選択的に形成する。低抵抗化のために走査線を耐熱金属層とＡＬ合金との積層で構成することも既に述べた通りであり、実施例２と同様に蓄積容量線１６を必要としないデバイス設計も可能である。
In Example 4 as well, first, a first metal layer having a film thickness of about 0.1 to 0.3 μm is formed on one main surface of the
次にガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及びチャネルを保護する絶縁層となる第２のＳｉＮｘ層３２と３種類の薄膜層を例えば、０．３−０．０５−０．１μｍ程度の膜厚で順次被着し、図７（ｂ）と図８（ｂ）に示したように微細加工技術によりゲート電極１１Ａ上の第２のＳｉＮｘ層をゲート電極１１Ａよりも幅細く選択的に残して保護絶縁層（エッチストップ層またはチャネル保護層）３２Ｄとし、第１の非晶質シリコン層３１を露出する。
Next, a
続いて同じくＰＣＶＤ装置を用いて全面に不純物として例えば燐を含む第２の非晶質シリコン層３３を例えば０．０５μｍ程度の膜厚で被着した後、引き続きＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えば，Ｍｏシリサイド等の薄膜層３４と、低抵抗金属層として膜厚０．３μｍ程度のＡＬ薄膜層３５を順次被着し、図７（ｃ）と図８（ｃ）に示したように微細加工技術により感光性樹脂パターンを用いて保護絶縁層３２Ｄと一部重なるように耐熱金属層３４Ａと低抵抗金属層３５Ａの積層よりなり絶縁ゲート型トランジスタのソース配線も兼ねる信号線１２と、保護絶縁層３２Ｄと一部重なるように耐熱金属層３４Ｂと低抵抗金属層３５Ｂの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１を選択的に形成する。この時点で第２の非晶質シリコン層３３はソース３３Ｓとドレイン３３Ｄに分離される。
Subsequently, a second
Ｍｏシリサイドは先述したように非晶質シリコン層３１，３３と同様に弗素系ガスのドライエッチ食刻が可能であり、この選択的パターン形成は前記感光性樹脂パターンをマスクとしてＡＬ薄膜層３５を食刻した後、ソース・ドレイン電極１２，２１間のＭｏシリサイド薄膜層３４と第２の非晶質シリコン層３３を除去して保護絶縁層３２Ｄを露出するとともに、その他の領域では第１の非晶質シリコン層３１をも除去してゲート絶縁層３０を露出することによってなされる。このようにチャネルの保護層である第２のＳｉＮｘ層３２Ｄが存在して第２の非晶質シリコン層３３の食刻が自動的に終了することからこの製法で作製される絶縁ゲート型トランジスタはエッチストップ型と呼称される。
As described above, Mo silicide can be dry-etched with a fluorine-based gas in the same manner as the amorphous silicon layers 31 and 33, and this selective pattern formation can be achieved by forming the AL
ソース・ドレイン配線１２，２１の形成後は実施例２と同一の製造工程を進行し、ガラス基板２の全面に透明性の絶縁層として０．３μｍ程度の膜厚の第２のＳｉＮｘ層を被着してパシベーション絶縁層３７とした後、図７（ｄ）と図８（ｄ）に示したようにドレイン電極２１の一部を含んで絵素電極形成領域と、画像表示部外の領域で走査線１１の一部５上、信号線１２の一部６上及び蓄積容量線１６の一部上に夫々開口部３８，６３，６４及び６５を有するとともに、開口部の断面形状が逆テーパ状の感光性樹脂パターン８８を形成する。そして感光性樹脂パターン８８をマスクとして開口部内のパシベーション絶縁層３７とゲート絶縁層３０を選択的に除去してガラス基板２を露出するとともにこれらの電極を露出する。この時実施例２と同様に、開口部６４内に露出している信号線の一部である低抵抗金属層３５Ａの下層の耐熱金属層３４Ａと第２の非晶質シリコン層３３Ｓと第１の非晶質シリコン層３１Ａとゲート絶縁層３０Ａ及び開口部３８内に露出しているドレイン配線２１の一部である低抵抗金属層３５Ｂの下層の耐熱金属層３４Ｂと第２の非晶質シリコン層３３Ｄと第１の非晶質シリコン層３１Ａとゲート絶縁層３０Ａも過食刻によりサイドエッチングされて、開口部６４，３８内に露出している低抵抗金属層３５Ａ及び３５Ｂの周囲には庇（オーバハング）が形成されてしまう。
After the source /
そこで図７（ｅ）と図８（ｅ）に示したように開口部６４，３８内の低抵抗金属層３５Ａ，３５Ｂを除去してその庇（オーバーハング）を解消するとともに、これらの電極の下地である耐熱金属層３４Ａ，３４Ｂを露出する。
Therefore, as shown in FIGS. 7 (e) and 8 (e), the low
このようにして開口部６４，３８内に耐熱金属層３４Ａ，３４Ｂを露出した後、図７（ｆ）と図８（ｆ）に示したようにＳＰＴ等の真空製膜装置を用いてガラス基板２の全面に透明導電層９１として膜厚０．１μｍ程度のＩＴＯ，ＩＺＯまたはこれらの混晶体を被着する。
After exposing the heat-
さらにレジスト剥離液等を用いて感光性樹脂パターン８８を除去して、透明導電層９１のリフトオフを行う。そして図７（ｇ）と図８（ｇ）に示したようにドレイン電極２１の一部である耐熱金属層３４Ｂを含んで絵素電極形成領域である開口部３８内のガラス基板２上には絵素電極２２と、走査線の一部５を含んで開口部６３内には走査線の電極端子５Ａと、信号線の一部である耐熱金属層３４Ａを含んで開口部６４内には信号線の電極端子６Ａと、蓄積容量線１６の一部を含んで開口部６５内には番号は付与しないが蓄積容量線の電極端子を自己整合的に形成するとともに、ガラス基板２上にパシベーション絶縁層３７Ａを露出してアクティブ基板２の製造工程を終える。
Further, the
このようにして得られたアクティブ基板２とカラーフィルタ９を貼り合わせて液晶パネル化し、本発明の実施例４が完了する。蓄積容量１５の構成は図７（ｃ）に示したようにドレイン配線２１と蓄積容量線１６とがゲート絶縁層３０Ａと第１の非晶質シリコン層３１Ｅと第２の非晶質シリコン層３３Ｅ（何れも図示せず）を介して平面的に重なることで構成している例（右下がり斜線部５０）を例示しており、第１の非晶質シリコン層３１Ｅの膜厚差を除けば実施例２と酷似している。ただし実施例２では蓄積容量１５は絵素電極２２（ドレイン配線２１）に接続された蓄積電極７２と前段の走査線１１との間で構成している。なお静電気対策は実施例１と同一である。
The
実施例４でもこのようにハーフトーン露光技術を併用する事無く、走査線の形成工程、保護絶縁層の形成工程、ソース・ドレイン配線の形成工程、及び本発明の主目的である開口部と絵素電極の同時形成と、４枚のフォトマスクを用いてアクティブ基板を作製している。
従って各パターニング工程における寸法管理は通常のレベルで良いと言う副次的な効果も得られる。
In Example 4 as well, without using the halftone exposure technique in this way, the scanning line forming step, the protective insulating layer forming step, the source / drain wiring forming step, and the opening and picture which are the main objects of the present invention are used. An active substrate is manufactured using simultaneous formation of element electrodes and four photomasks.
Therefore, the secondary effect that the dimension management in each patterning process may be a normal level can be obtained.
アクティブ基板２を保護するために形成されるＳｉＮｘよりなるパシベーション絶縁層３７は原理的には最低限、絶縁ゲート型トランジスタのチャネルと信号線１２を保護すれば良く、ドレイン電極２１を保護する必要性は無い。なぜならば液晶セルに印可される駆動信号は基本的に交流であり、カラーフィルタ９の対向面上に形成された対向電極１４と絵素電極２２との間には直流電圧成分が少なくなるように対向電極１４の電圧は画像検査時に調整されるので（フリッカ低減調整）、信号線１２上にのみ直流成分が流れないように絶縁層を形成しておけば良いからである。従って製造工程の途中でチャネル上に保護絶縁層が形成されるエッチストップ型の絶縁ゲート型トランジスタを用いたアクティブ基板ではパシベーション絶縁層３７に換えて新規な構成のパシベーションが可能であり、それによって製造コストの低減が見込まれる。
In principle, the
実施例５では図９（ｂ）と図１０（ｂ）に示したように微細加工技術によりゲート電極１１Ａ上の第２のＳｉＮｘ層をゲート電極１１Ａよりも幅細く選択的に残して保護絶縁層３２Ｄとし、第１の非晶質シリコン層３１を露出するまでは実施例４と同一の製造工程を進行する。
In Example 5, as shown in FIGS. 9B and 10B, the second SiNx layer on the
続いて同じくＰＣＶＤ装置を用いて全面に不純物として例えば燐を含む第２の非晶質シリコン層３３を例えば０．０５μｍ程度の膜厚で被着した後、引き続きＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えば，Ｍｏシリサイド等の薄膜層３４と、低抵抗金属層として膜厚０．３μｍ程度のＡＬ薄膜層３５を順次被着し、図９（ｃ）と図１０（ｃ）に示したように微細加工技術により感光性有機絶縁層パターン８６Ａ，８６Ｂを用いて保護絶縁層３２Ｄと一部重なるように耐熱金属層３４Ａと低抵抗金属層３５Ａの積層よりなり絶縁ゲート型トランジスタのソース配線も兼ねる信号線１２と、保護絶縁層３２Ｄと一部重なるように耐熱金属層３４Ｂと低抵抗金属層３５Ｂの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１を選択的に形成する。
Subsequently, a second
この選択的パターン形成は感光性有機絶縁層パターン８６Ａ，８６ＢをマスクとしてＡＬ薄膜層３５を食刻した後、ソース・ドレイン電極１２，２１間のＭｏシリサイド薄膜層３４と第２の非晶質シリコン層３３を除去して保護絶縁層３２Ｄを露出するとともに、その他の領域では第１の非晶質シリコン層３１をも除去してゲート絶縁層３０を露出することによってなされる。この結果、第２の非晶質シリコン層３３はソース３３Ｓとドレイン３３Ｄに分離される。
In this selective pattern formation, the AL
この時に先行特許文献２の特開２００４−３１７６８５号公報にも記載されているように、信号線１２の形成領域８６Ａの膜厚が例えば３μｍで、ドレイン電極２１の形成領域８６Ｂ（２１）と画像表示部外の領域で信号線の一部６の形成領域８６Ｂ（６）の膜厚が１．５μｍであるような感光性有機絶縁層パターン８６Ａ，８６Ｂをハーフトーン露光技術により形成しておくことが実施例５の重要な特徴である。従来例で説明したように１回の露光処理と２回の食刻処理で形成するソース・ドレイン配線１２，２１と比較すると実施例５におけるソース・ドレイン配線１２，２１は１回の露光処理と１回の食刻処理で形成されるためにパターン幅の変動する要因が少なく、ソース・ドレイン配線１２，２１の寸法管理も、ソース・ドレイン配線１２，２１間の寸法管理も従来のハーフトーン露光技術よりはパターン精度の管理が容易である。またチャネルエッチ型の絶縁ゲートトランジスタとエッチストップ型の絶縁ゲート型トランジスタを比較すると後者のＯＮ電流を決定するのは保護絶縁層３２Ｄの寸法であってソース・ドレイン配線１２，２１間の寸法ではないことからもプロセス管理がさらに容易となる。
At this time, as described in Japanese Patent Application Laid-Open No. 2004-317685 of the
ソース・ドレイン配線１２，２１の形成後、酸素プラズマ等の灰化手段により上記感光性有機絶縁層パターン８６Ａ，８６Ｂを１．５μｍ以上膜減りさせると感光性有機絶縁層パターン８６Ｂが消失し、図９（ｄ）と図１０（ｄ）に示したようにドレイン電極２１と信号線の一部６が露出すると共に信号線１２上にのみ膜減り感光性樹脂パターン８６Ｃをそのまま残すことができるが、上記酸素プラズマ処理で感光性有機絶縁層パターン８６Ｃが等方的に膜減りして感光性樹脂パターン８６Ｃのパターン幅が細くなると信号線１２の上面が露出し、液晶表示装置としての信頼性が低下するので酸素プラズマ処理には既に述べたようにＲＩＥ方式、さらに高密度のプラズマ源を有するＩＣＰ方式やＴＣＰ方式の酸素プラズマ処理で異方性を強めてパターン寸法の変化を抑制することが望ましい。
After the source /
この後は実施例１と同様で、図９（ｅ）と図１０（ｅ）に示したようにドレイン電極２１の一部を含んで絵素電極形成領域と、画像表示部外の領域で走査線１１の一部５上、信号線１２の一部６上及び蓄積容量線１６の一部上に夫々開口部３８，６３，６４及び６５を有するとともに、開口部の断面形状が逆テーパ状の感光性樹脂パターン８８を形成する。実施例１〜実施例４と異なりガラス基板２上にパシベーション絶縁層３７は製膜されていないので、ドレイン電極２１の一部と信号線１２の一部６は前記開口部３８，６４を形成した時点で既に開口部内に露出しているが、感光性樹脂パターン８８をマスクとして開口部３８，６３，６４及び６５内のゲート絶縁層３０を選択的に除去してガラス基板２を露出するとともに走査線１１の一部５と蓄積容量線１６の一部も露出する。この時実施例２と同様に、開口部６４内に露出している信号線１２の一部である低抵抗金属層３５Ａの下層の耐熱金属層３４Ａと第２の非晶質シリコン層３３Ｓと第１の非晶質シリコン層３１Ａとゲート絶縁層３０Ａ及び開口部３８内に露出しているドレイン配線２１の一部である低抵抗金属層３５Ｂの下層の耐熱金属層３４Ｂと第２の非晶質シリコン層３３Ｄと第１の非晶質シリコン層３１Ａとゲート絶縁層３０Ａも過食刻によりサイドエッチングされて、開口部６４，３８内に露出している低抵抗金属層３５Ａ及び３５Ｂの周囲には庇（オーバハング）が形成されてしまう。
Thereafter, as in the first embodiment, scanning is performed in the pixel electrode formation region including a part of the
そこで図９（ｆ）と図１０（ｆ）に示したように開口部６４，３８内の低抵抗金属層３５Ａ，３５Ｂを除去してその庇（オーバーハング）を解消するとともに、これらの電極の下地である耐熱金属層３４Ａ，３４Ｂを露出する。
Therefore, as shown in FIGS. 9 (f) and 10 (f), the low
このようにして開口部６４，３８内に耐熱金属層３４Ａ，３４Ｂを露出した後、図９（ｇ）と図１０（ｇ）に示したようにＳＰＴ等の真空製膜装置を用いてガラス基板２の全面に透明導電層９１として膜厚０．１μｍ程度のＩＴＯ，ＩＺＯ又はこれらの混晶体を被着する。
After the heat-
さらにレジスト剥離液等を用いて感光性樹脂パターン８８を除去して、感光性樹脂パターン８８上の透明導電層９１のリフトオフを行う。そして図９（ｈ）と図１０（ｈ）に示したようにドレイン電極２１の一部である耐熱金属層３４Ｂを含んで絵素電極形成領域である開口部３８内のガラス基板２上には絵素電極２２と、走査線の一部５を含んで開口部６３内には走査線の電極端子５Ａと、信号線の一部である耐熱金属層３４Ａを含んで開口部６４内には信号線の電極端子６Ａと、蓄積容量線１６の一部を含んで開口部６５内には番号は付与しないが蓄積容量線の電極端子を自己整合的に形成するとともに、ガラス基板２上にゲート絶縁層３０Ａ、保護絶縁層３２Ｄ、感光性有機絶縁層パターン８６Ｃ及びその表面が低抵抗金属層３５Ｂであるドレイン電極２１の大部分を露出し、アクティブ基板２の製造工程を終える。
Further, the
このようにして得られたアクティブ基板２とカラーフィルタ９を貼り合わせて液晶パネル化し、本発明の実施例５が完了する。実施例５では感光性有機絶縁層パターン８６Ｃは液晶に接しているので、感光性有機絶縁層はノボラック系の樹脂を主成分とする通常の感光性樹脂ではなく、純度が高く主成分にアクリル樹脂やポリイミド樹脂を含む耐熱性の高い感光性有機絶縁層を用いることが大切であり、材質によっては加熱することで流動化して信号線１２の側面を覆うように構成することも可能で、この場合には液晶パネルとして信頼性が一段と向上する。蓄積容量１５の構成に関しては実施例１と同一のパターンデザインであり、図９（ｄ）に示したようにドレイン配線２１と蓄積容量線１６とがゲート絶縁層３０Ａと第１の非晶質シリコン層３１Ｅと第２の非晶質シリコン層３３Ｅ（何れも図示せず）を介して平面的に重なることで構成している例（右下がり斜線部５０）を例示しており、実施例２と同様に蓄積容量１５を構成する絶縁層がゲート絶縁層３０Ａと不純物を含まない第１の非晶質シリコン層３１Ｅとの積層で構成されるが、第１の非晶質シリコン層３１Ｅの膜厚が実施例２では０．２μｍと厚く実施例５では０．０５μｍと薄いので、実施例２と比較すると実施例５では開口率の低下は小さい。静電気対策は実施例１と同一である。
The
実施例５ではこのように走査線の形成工程、保護絶縁層の形成工程、ハーフトーン露光技術を用いてソース・ドレイン配線の形成工程、及び本発明の主目的である開口部と絵素電極の同時形成と、４枚のフォトマスクを用いてアクティブ基板を作製することが可能となり、製造コストの低減が前進する。また実施例２と同様にハーフトーン露光技術は必要であるが、実施例２と異なりパターン寸法の変動が容認されるので各パターニング工程における寸法管理は通常のレベルで良いと言う副次的な効果も得られる。さらに走査線と信号線の積層構成も２層で良い。 In the fifth embodiment, the scanning line forming process, the protective insulating layer forming process, the source / drain wiring forming process using the halftone exposure technique, and the openings and pixel electrodes, which are the main objects of the present invention, are used. An active substrate can be manufactured using simultaneous formation and four photomasks, and the manufacturing cost is reduced. Further, as in the second embodiment, halftone exposure technology is necessary. However, unlike the second embodiment, variations in pattern dimensions are allowed, so that a secondary effect is that the dimension management in each patterning process may be performed at a normal level. Can also be obtained. Further, the stacked structure of the scanning lines and the signal lines may be two layers.
したがって、先行特許文献４の特開２００５−１９６６４号公報に記載されているようにハーフトーン露光技術を用いて走査線の形成工程と保護絶縁層の形成工程を１枚のフォトマスクで処理すれば、さらなる製造工程の削減が可能となるので、それを実施例６で説明する。
Therefore, as described in Japanese Patent Application Laid-Open No. 2005-19664 in the
実施例６では先ずガラス基板２の一主面上にＳＰＴ等の真空製膜装置を用いて膜厚０．１〜０．３μｍ程度の第１の金属層として例えばＣｒ等の耐熱性の高い金属層を被着する。実施例６においても実施例３と同様にゲート絶縁層の側面に形成される絶縁層に有機絶縁層を選択する場合には走査線材料に制約は無いが、ゲート絶縁層の側面に形成される絶縁層に陽極酸化層を選択する場合にはその陽極酸化層が絶縁性を保有する必要がある。
In Example 6, first, a highly heat-resistant metal such as Cr is used as the first metal layer having a thickness of about 0.1 to 0.3 μm on one main surface of the
次にガラス基板２の全面にＰＣＶＤ装置を用いてゲート絶縁層となる第１のＳｉＮｘ層３０、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第１の非晶質シリコン層３１、及びチャネルを保護する絶縁層となる第２のＳｉＮｘ層３２と３種類の薄膜層を例えば、０．３−０．０５−０．１μｍ程度の膜厚で順次被着し、特許文献４に記載されている通り、図１１（ａ）と図１２（ａ）に示したようにゲート電極１１Ａ上の保護絶縁層形成領域８１Ａの膜厚が例えば２μｍで、走査線１１の形成領域８１Ｂ（１１）と蓄積容量線１６の形成領域８１Ｂ（１６）の膜厚が１μｍであるような感光性樹脂パターン８１Ａ，８１Ｂをハーフトーン露光技術により形成し、感光性樹脂パターン８１Ａ，８１Ｂをマスクとして保護絶縁層３２、第１の非晶質シリコン層３１、ゲート絶縁層３０及び第１の金属層を選択的に除去してガラス基板２を露出する。走査線１１の線幅は抵抗値の関係から最小でも通常１０μｍ以上のパターン幅を有するので８１Ｂ（中間調領域または灰色領域）を形成するためのフォトマスクの作製もその仕上がり寸法の精度管理も比較的容易である。
Next, a
続いて酸素プラズマ等の灰化手段により上記感光性樹脂パターン８１Ａ，８１Ｂを１μｍ以上膜減りさせると感光性樹脂パターン８１Ｂが消失して第２のＳｉＮｘ層３２Ａ（図示せず），３２Ｂが露出すると共に保護絶縁層形成領域にのみ膜減りした感光性樹脂パターン８１Ｃをそのまま残すことができる。感光性樹脂パターン８１Ｃ（黒領域）、すなわち保護絶縁層のパターン幅はソース・ドレイン配線間の寸法にマスク合わせ精度を加算したものであるから、ソース・ドレイン配線間を４〜６μｍ、合わせ精度を±３μｍとすると最小でも１０〜１２μｍとなり寸法精度としては厳しいものではない。しかしながらレジストパターン８１Ａから８１Ｃへの変換時にレジストパターンが等方的に１μｍ膜減りすると、寸法が２μｍ小さくなるだけでなく、後続のソース・ドレイン配線形成時のマスク合わせ精度が１μｍ小さくなって±２μｍとなり、前者よりも後者の影響がプロセス的には厳しいものとなる。したがって上記酸素プラズマ処理でもパターン寸法の変化を抑制するため異方性を強めることが望ましく、ＲＩＥ方式、さらに高密度のプラズマ源を有するＩＣＰ方式やＴＣＰ方式の酸素プラズマ処理がより望ましい。あるいはレジストパターンの寸法変化量を見込んでレジストパターン８１Ａのパターン寸法をあらかじめ大きく設計する、またはレジストパターン８１Ａのパターン寸法が大きくなるような露光・現像条件でプロセス的な対応を図る等の処置が望ましい。
Subsequently, when the
そして図１１（ｂ）と図１２（ｂ）に示したように膜減りした感光性樹脂パターン８１Ｃをマスクとして第２のＳｉＮｘ層３２Ｂをゲート電極１１Ａよりも幅細く選択的に食刻して保護絶縁層３２Ｄとするとともに走査線１１上の第１の非晶質シリコン層３１Ａと、蓄積容量線１６上の第１の非晶質シリコン層３１Ｂを露出する。
Then, as shown in FIGS. 11B and 12B, the second SiNx layer 32B is selectively etched to be narrower than the
前記感光性樹脂パターン８１Ｃを除去した後、図示はしないが実施例３と同様に走査線１１と蓄積容量線１６の側面に絶縁層７６を形成する。これらの電極線に＋（プラス）電位を与えてエチレングリコールを主成分とする化成液中にガラス基板２を浸透させて陽極酸化を行うと、これらの電極線がＴａとＡＬ系の合金との積層であれば、例えば化成電圧２００Ｖで０．３μｍの膜厚を有する酸化タンタル（Ｔａ２Ｏ５）とアルミナ（ＡＬ２Ｏ３）の積層が形成される。電着の場合にはペンダントカルボシキル基含有ポリイミド電着液を用いて電着電圧数Ｖで０．３μｍの膜厚を有するポリイミド樹脂層が形成される。なお絶縁層７６を形成することにより走査線１１及び蓄積容量線１６と後述するソース配線１２との間の層間短絡が抑制される副次的な効果はここでも変わらない。
After the
その後、ＰＣＶＤ装置を用いてガラス基板２の全面に不純物として例えば燐を含む第２の非晶質シリコン層３３を例えば０．０５μｍ程度の膜厚で被着した後、引き続きＳＰＴ等の真空製膜装置を用いて膜厚０．１μｍ程度の耐熱金属層として例えば，Ｍｏシリサイド等の薄膜層３４と、低抵抗金属層として膜厚０．３μｍ程度のＡＬ薄膜層３５を順次被着し、図１１（ｃ）と図１２（ｃ）に示したように微細加工技術により感光性有機絶縁層パターン８６Ａ，８６Ｂを用いて保護絶縁層３２Ｄと一部重なるように第２の非晶質シリコン層３３Ｓと耐熱金属層３４Ａと低抵抗金属層３５Ａとの積層よりなる絶縁ゲート型トランジスタのソース配線も兼ねる信号線１２と、保護絶縁層３２Ｄと一部重なるように第２の非晶質シリコン層３３Ｄと耐熱金属層３４Ｂと低抵抗金属層３５Ｂとの積層よりなる絶縁ゲート型トランジスタのドレイン電極２１を選択的に形成する。
Thereafter, a second
この時に実施例５と同様に信号線１２の形成領域８６Ａの膜厚が例えば３μｍで、ドレイン電極２１の形成領域８６Ｂ（２１）と画像表示部外の領域で信号線の一部６の形成領域８６Ｂ（６）の膜厚が１．５μｍであるような感光性有機絶縁層パターン８６Ａ，８６Ｂをハーフトーン露光技術により形成しておく必要がある。
At this time, as in the fifth embodiment, the
ソース・ドレイン配線１２，２１の形成後、酸素プラズマ等の灰化手段により上記感光性有機絶縁層パターン８６Ａ，８６Ｂを１．５μｍ以上膜減りさせて感光性有機絶縁層パターン８６Ｂを除去し、図１１（ｄ）と図１２（ｄ）に示したようにドレイン電極２１と信号線の一部６を露出すると共に信号線１２上にのみ膜減りした感光性有機絶縁層パターン８６Ｃ（１２）をそのまま残す。
After the source /
さらに図１１（ｅ）と図１２（ｅ）に示したようにドレイン電極２１の一部を含んで絵素電極形成領域と、画像表示部外の領域で走査線１１の一部５上、信号線１２の一部６上及び蓄積容量線１６の一部上に夫々開口部３８，６３，６４及び６５を有するとともに、開口部の断面形状が逆テーパ状の感光性樹脂パターン８８を形成する。そして感光性樹脂パターン８８をマスクとして開口部６３，６５内のゲート絶縁層３０Ａ，３０Ｂを選択的に除去して走査線１１の一部５と蓄積容量線１６の一部を露出する。開口部の形成当初から開口部３８内にはドレイン電極２１の一部とガラス基板２が露出し、開口部６４内には信号線１２の一部６とガラス基板２が露出している。この時、低抵抗金属層３５Ａ，３５Ｂがマスクとして機能し、低抵抗金属層３５Ａの下層の耐熱金属層３４Ａと第２の非晶質シリコン３３Ｓ及び低抵抗金属層３５Ｂの下層の耐熱金属層３４Ｂと第２の非晶質シリコン３３Ｄがサイドエッチされる結果、開口部６４，３８内に露出している低抵抗金属層３５Ａ，３５Ｂの周囲には庇（オーバハング）が形成されてしまう。
Further, as shown in FIGS. 11E and 12E, the pixel electrode forming region including a part of the
そこで図１１（ｆ）と図１２（ｆ）に示したように開口部６４，３８内の低抵抗金属層３５Ａ，３５Ｂを除去してその庇（オーバーハング）を解消するとともに、これらの電極の下地である耐熱金属層３４Ａ，３４Ｂを露出する。
Therefore, as shown in FIGS. 11 (f) and 12 (f), the low-
このようにして開口部６４，３８内に耐熱金属層３４Ａ，３４Ｂを露出した後、図１１（ｇ）と図１２（ｇ）に示したようにＳＰＴ等の真空製膜装置を用いてガラス基板２の全面に透明導電層９１として膜厚０．１μｍ程度のＩＴＯ，ＩＺＯ又はこれらの混晶体を被着する。
After exposing the heat-
さらにレジスト剥離液等を用いて感光性樹脂パターン８８を除去して、感光性樹脂パターン８８上の透明導電層９１のリフトオフを行う。そして図１１（ｈ）と図１２（ｈ）に示したようにドレイン電極２１の一部である耐熱金属層３４Ｂを含んで絵素電極形成領域である開口部３８内のガラス基板２上には絵素電極２２と、走査線の一部５を含んで開口部６３内には走査線の電極端子５Ａと、信号線の一部である耐熱金属層３４Ａを含んで開口部６４内には信号線の電極端子６Ａと、蓄積容量線１６の一部を含んで開口部６５内には番号は付与しないが蓄積容量線の電極端子を自己整合的に形成するとともに、ガラス基板２上にゲート絶縁層３０Ａ、３０Ｂ、保護絶縁層３２Ｄ、感光性有機絶縁層パターン８６Ｃ及びその表面が低抵抗金属層３５Ｂであるドレイン電極２１の大部分を露出し、アクティブ基板２の製造工程を終える。
Further, the
このようにして得られたアクティブ基板２とカラーフィルタ９を貼り合わせて液晶パネル化し、本発明の実施例６が完了する。実施例６でも感光性有機絶縁層パターン８６Ｃは液晶に接しているので、純度が高く主成分にアクリル樹脂やポリイミド樹脂を含む耐熱性の高い感光性有機絶縁層を用いることが大切である。蓄積容量１５の構成は実施例５と同一であるが、実施例３と同様に走査線１１と蓄積容量線１６の側面に絶縁層を形成するためにこれらの電極線はアクティブ基板２の外周部に延長して形成されているので、短絡線４０はアクティブ基板２の外周部でこれらの電極線と短絡する。従って走査線の電極端子５Ａと短絡線４０との間を細いパターンで接続することは意味が無く、静電気対策として走査線側では短絡線４０のパターン幅を細くして高抵抗化している。
The
実施例６ではこのようにハーフトーン露光技術を用いて走査線と保護絶縁層の同時形成、ハーフトーン露光技術を用いてソース・ドレイン配線の形成工程、及び本発明の主目的である開口部と絵素電極の同時形成と、３枚のフォトマスクを用いてアクティブ基板を作製することが可能となり、製造コストの低減が大きく前進する。また実施例５と同様にパターン寸法の変動が容認されるので各パターニング工程における寸法管理は通常のレベルで良いと言う副次的な効果も得られる。さらに走査線と信号線の積層構成も２層で良い。 In Example 6, the scanning line and the protective insulating layer are simultaneously formed using the halftone exposure technique, the source / drain wiring forming process using the halftone exposure technique, and the opening that is the main object of the present invention. It becomes possible to produce an active substrate using simultaneous formation of picture element electrodes and three photomasks, and the reduction of manufacturing cost is greatly advanced. In addition, since the variation of the pattern dimension is allowed as in the fifth embodiment, the secondary effect that the dimension management in each patterning process may be at a normal level can be obtained. Further, the stacked structure of the scanning lines and the signal lines may be two layers.
実施例１〜実施例６に記載のアクティブ基板２は、透明導電性の絵素電極２２とカラーフィルタ９上の同じく透明導電性の対向電極１４を電極とする液晶モードを採用したＴＮ型の液晶表示装置において用いられるアクティブ基板であった。アクティブ基板２の製造方法を変えることなく、開口部（絵素電極）のパターンを変更することにより、視野角の広い液晶表示装置を得ることができるので、それを以下の実施例で説明する。
The
ＴＮ型液晶とは異なり、アクティブ基板２上に形成された対抗電極と、前記対抗電極とは所定の距離を隔てて形成された絵素電極を一対の電極として液晶セルの横方向の電界を制御する表示デバイスがＩＰＳ型液晶パネルである。この基本構成を本発明のアクティブ基板２に適用すると、図１３（ａ）と図１３（ｂ）に示したように、走査線１１と同時に形成されて蓄積容量線も兼ね、画素内に帯状の分岐を有する対抗電極１６と、ドレイン電極２１に接続された帯状の絵素電極２２とが所定の距離を隔てていれば良い。なお絵素電極２２は透明導電性のＩＴＯまたはＩＺＯである必然は無く、膜厚０．１μｍ程度の金属層でも支障は無いが、金属層を用いる場合は静電気対策用の短絡線４０の形成には別途工夫が必要である。そしてＩＰＳ型液晶パネルではカラーフィルタ９上に対向電極１４は不要である。なお７２はソース・ドレイン配線１２・２１と同時に形成された蓄積電極で、蓄積容量線１６とゲート絶縁層３０Ａを含む絶縁層を介して蓄積容量１５を構成しているが、実施例２と同様に前段の走査線１１上に蓄積電極７２を形成することも可能であり、この場合対抗電極１６は蓄積容量線を兼ねないので共通電極と称することも多い。また複数本の帯状に形成された絵素電極２２は蓄積電極７２を介して相互接続している。
Unlike a TN liquid crystal, a counter electrode formed on the
対抗電極１６と絵素電極２２の夫々の電極内の電位は一定であり、液晶セルの横方向の電界で液晶分子を制御するので、対抗電極１６と絵素電極２２との間隙が表示に寄与する領域であって、既に述べたように対抗電極１６と絵素電極２２は例え透明導電層で構成されていても基本的には表示に寄与しない。従ってＩＰＳ型液晶パネルでは開口率を高めるためにはこれらの電極のパターン幅は細い方が望ましいが、対抗電極１６と絵素電極２２との間隙はＴＮ型液晶パネルでは液晶セルのセル厚（ギャプ）に相当し、これらの電極パターン幅のばらつきは輝度斑の主原因となるので自ずと変動の影響が少ない電極パターン幅が選択され、現状では４μｍを下回ることは無い。
Since the potential in each of the
図１３（ａ）と図１３（ｂ）は実施例１で説明した４枚マスク・プロセスに対応したデバイスであるが、その他の実施例で説明した４枚マスク・プロセスと３枚マスク・プロセスに対応したアレイ設計も可能である。本発明のＩＰＳ型液晶パネルの特徴の一つして表示画像の焼付けが少ないことが挙げられる。製膜温度が低くゲート絶縁層３０Ａと比較するとパシベーション絶縁層３７Ａは膜質が劣悪で電荷の蓄積が生じやすいにも関わらず、数年前のＩＰＳ液晶パネルでも図示はしないがＴＮ型液晶パネルと同様にアクティブ基板２の全面にパシベーション絶縁層３７を保護膜として形成していた。このため、長期あるいは高温の動作時に表示画像の焼付けが生じ易く、品質管理上は長時間のエージング試験及びそれに続く良品検査を必要としていた。これに対して本発明によるＩＰＳ型液晶パネルでは全ての実施例において絵素電極２２上には絶縁層が存在せず、実施例１〜実施例４に記載のプロセスに対応したＩＰＳ型液晶パネルでは対抗電極１６上にパシベーション絶縁層３７Ａとゲート絶縁層３０Ａまたは３０Ｂとの積層が存在し、実施例５と実施例６に記載のプロセスに対応したＩＰＳ型液晶パネルでは対抗電極１６上にゲート絶縁層３０Ａまたは３０Ｂのみが存在しているので、パシベーション絶縁層３７Ａの寄与率が低くなる構成毎に表示画像の焼付けが改善される。特に実施例５と実施例６に記載のプロセスに対応したＩＰＳ型液晶パネルではパシベーション絶縁層３７Ａが存在せず、表示画像の焼付けを原理的にも皆無とすることができる。
FIG. 13A and FIG. 13B are devices corresponding to the four-mask process described in the first embodiment, but the four-mask process and the three-mask process described in the other embodiments are used. Corresponding array designs are possible. One of the features of the IPS type liquid crystal panel of the present invention is that there is little printing of a display image. Although the film forming temperature is low and the
実施例７に記載のＩＰＳ型液晶パネルは、対抗電極１６上にゲート絶縁層３０Ａまたは３０Ｂ、あるいはゲート絶縁層３０Ａまたは３０Ｂとパシベーション絶縁層３７Ａとの積層が存在するので対抗電極１６と絵素電極２２とが短絡するような不良は発生し難いが、これらの電極は、異なった導電性薄膜層が異なったフォトマスクを用いて形成されるのでマスク合わせに関連した絵素電極２２と対抗電極１６の電極間距離の変動に伴う輝度斑には細心の注意が必要である。
In the IPS type liquid crystal panel described in the seventh embodiment, the
対抗電極を蓄積容量線と別の導電性部材で構成することも可能であり、実施例１の４枚マスク・プロセスに対応した別のＩＰＳ型液晶パネル向けアクティブ基板２を図１４（ａ）と図１４（ｂ）で実施例８として説明する。なお、その他の実施例２〜実施例６に記載のプロセスに対応したアレイ設計も容易である。このためには図示はしないが蓄積容量線（共通電極）１６の一部を含んで対抗電極形成領域に開口部３８，６３，６４及び６５とは別の開口部を形成し、前記開口部内の絶縁層を除去して蓄積容量線１６の一部とガラス基板２を露出し、絵素電極２２と同時に前記蓄積容量線１６の一部を含んで対抗電極形成領域に対抗電極１６Ａを形成すれば良い。ここでも実施例７と同様に絵素電極２２は透明導電性のＩＴＯまたはＩＺＯである必然は無く、膜厚０．１μｍ程度の金属層でも支障は無い。
It is also possible to configure the counter electrode with a conductive member different from the storage capacitor line, and another
実施例８では絵素電極２２と対抗電極１６Ａがともにガラス基板２上に存在するのでこれらの電極の間に段差も無く、配向処理が容易となりコントラスト比が向上する利点も生まれる。さらにこれら表示電極の上には絶縁層が一切存在しないので、既に説明したように電荷の蓄積が起こらず、表示画像の焼付けが生じない。
In Example 8, since both the
実施例８に記載のＩＰＳ型液晶パネルは、対抗電極１６Ａと絵素電極２２が同一の導電性薄膜層で構成され、しかも同一のフォトマスクを用いて形成されるため、実施例７に記載のＩＰＳ型液晶パネルとは逆の振舞いを示し、これらの電極間の距離の変動は殆ど発生しない代わりに、これらの電極が短絡するような不良が発生し易いので、ダスト・異物の介在による電極の短絡と断線には細心の注意が必要となる。
In the IPS type liquid crystal panel described in Example 8, the
ＴＮ型液晶やＩＰＳ型液晶と異なり配向処理の不要な垂直配向型液晶では液晶セルを構成する２枚のガラス板の少なくとも一方、好ましくは双方のガラス基板に配向規制手段としての構成部材が必要である。垂直配向型液晶パネルでは商品化の開発当初は感光性樹脂を用いてアクティブ基板２とカラーフィルタ９の双方に幅１０μｍ、高さ２〜３μｍ程度の突起と称する断面形状が蒲鉾型の構造物を作製していたが、突起の形成工程も液晶パネルの製造コストに反映するので、アクティブ基板２の構成を工夫して製造工程が増加しないように技術開発が進められている。
Unlike a TN liquid crystal or an IPS liquid crystal, a vertical alignment liquid crystal that does not require alignment treatment requires a component member as an alignment regulating means on at least one of the two glass plates constituting the liquid crystal cell, preferably both glass substrates. is there. In the initial stage of commercialization of the vertical alignment type liquid crystal panel, a photosensitive resin is used to form a structure having a bowl-shaped cross section called a protrusion having a width of about 10 μm and a height of about 2 to 3 μm on both the
既に説明したように本発明によるアクティブ基板の製造方法では絵素電極をアクティブ基板上の絶縁層に設けた開口部内に自己整合的に形成することができる。そこで絵素電極に隣り合って存在する絶縁層を突起として利用することにより、実施例１で説明した４枚マスク・プロセスに対応して図１５（ａ）と図１５（ｂ）に示したような垂直配向型液晶パネル向けのアクティブ基板２を得ることができる。ここでも７２はソース・ドレイン配線１２，２１と同時に形成された蓄積電極で、蓄積容量線（共通電極）１６とゲート絶縁層３０Ａを含む絶縁層を介して蓄積容量１５を構成する。また複数本の帯状に形成された透明導電性の絵素電極２２−１〜２２−４も蓄積電極７２を介して相互接続している。無論、その他の実施例２〜実施例６に記載のプロセスでも対応したアレイ設計をすることは容易である。多くの場合、帯状に分割された絵素電極２２−１〜２２−４のほぼ中央部分に対応して、アクティブ基板２と対向するカラーフィルタ９の一主面上に形成された透明導電性の対向電極１４上にその断面形状が蒲鉾型の感光性樹脂よりなる突起６０が形成されている。そして絵素電極２２−１と２２−３及び絵素電極２２−２と２２−４とは夫々略直交している。この結果、液晶セルに電圧が印加されて液晶分子が傾斜する方向を４方向に配向分割して視野角の拡大を実現している。配向規制力は低下するが、突起６０に変えて対向電極１４を部分的に除去してスリット（切れ目）とすることも可能である。
As already described, in the method for manufacturing an active substrate according to the present invention, the pixel electrode can be formed in a self-aligned manner in the opening provided in the insulating layer on the active substrate. Therefore, by using the insulating layer adjacent to the pixel electrode as a protrusion, as shown in FIGS. 15A and 15B corresponding to the four-mask process described in the first embodiment. An
実施例１、実施例２及び実施例４に記載のプロセスに対応した構成では絵素電極２２−１と絵素電極２２−２との間隙は図１５（ｂ）に示したようにパシベーション絶縁層３７Ａとゲート絶縁層３０Ａとの積層よりなる蒲鉾型の構造物となり、実施例３に記載のプロセスに対応した構成ではパシベーション絶縁層３７Ａのみの蒲鉾型の構造物となり、実施例５に記載のプロセスに対応した構成ではゲート絶縁層３０Ａのみの蒲鉾型の構造物となり、実施例６に記載のプロセスに対応した構成ではガラス基板２となり構造物が存在しない。すなわち実施例６に記載のプロセスに対応した構成では上記の間隙は突起状の構造物ではなく、絵素電極のスリット（切れ目）となっている。蒲鉾型の構造物よりなる突起の側面に沿って垂直配向型の液晶分子は垂直に配向するので、この側面が長い程、すなわち蒲鉾型の構造物の高さが高ければ高い程、あるいは蒲鉾型の構造物の傾斜が緩やかであればある程、液晶分子の規制力が強くなる。従って応答速度も実施例１、実施例２及び実施例４に記載のプロセスに対応した構成が最も速く、次いで実施例３または実施例５に記載のプロセスに対応した構成、そして実施例６に記載のプロセスに対応した構成の順に遅くなる。
In the configuration corresponding to the processes described in the first, second and fourth embodiments, the gap between the pixel electrode 22-1 and the pixel electrode 22-2 is a passivation insulating layer as shown in FIG. The structure corresponding to the process described in the third embodiment is a vertical structure including only the
本発明によるアクティブ基板の製造方法では、その断面形状が逆テーパ状の感光性樹脂パターン８８を用いたリフトオフにより絵素電極２２をアクティブ基板２上の絶縁層に設けた開口部内に自己整合的に形成している。一般的に感光性樹脂パターンの断面形状は、膜厚、プリベーク時間、露光量及び現像時間によって変化することが知られており、通常はレジストメーカの推奨値を参考にして標準的なレシピを使用者が決定している。
In the method for manufacturing an active substrate according to the present invention, the
その断面形状が逆テーパ状の感光性樹脂パターン８８を用いた場合、逆テーパ角度が大きいと、感光性樹脂パターン８８の上層部がマスク機能を発揮して、開口部３８，６３，６４及び６５内に被着される透明導電層９１の製膜領域をわずかではあるが制御できる。これを実施例１０として図１６（ａ）の平面図と図１６（ｂ）の断面図で示す。しかしながら開口部の周囲の絶縁層はゲート絶縁層３０Ａとパシベーション絶縁層３７Ａとの積層、またはゲート絶縁層３０Ａあるいはパシベーション絶縁層３７Ａのみであり、これらの絶縁層の厚みと、開口部形成時のドライエッチによるテーパ角度を考慮してもその制御量は最大でも１μｍを超えることは無く、ＴＮ型液晶表示装置とＩＰＳ型液晶表示装置においては、絵素電極２２の大きさをある程度制御できたとしても表示画像の画質に与える影響は皆無に近い。
When a
然るに垂直配向型液晶表示装置においては絵素電極２２−１と２２−２及び絵素電極２２−３と２２−４の間に形成されたこれらの絶縁層よりなる蒲鉾型の構造物は突起として作用するので、突起側面に絵素電極が形成されると液晶セルに電圧が印加されて液晶分子が傾斜する時に、突起による配向規制力が液晶セルの電界と逆向きに作用すると考えられる。 However, in the vertical alignment type liquid crystal display device, the vertical structure composed of these insulating layers formed between the pixel electrodes 22-1 and 22-2 and the pixel electrodes 22-3 and 22-4 is formed as a protrusion. Therefore, when the pixel electrode is formed on the side surface of the protrusion, it is considered that when the voltage is applied to the liquid crystal cell and the liquid crystal molecules are tilted, the alignment regulating force due to the protrusion acts in the opposite direction to the electric field of the liquid crystal cell.
そこで図１７（ａ）『実施例１における図２（ｄ）と同一工程』に示した感光性樹脂パターン８８の形成工程において感光性樹脂パターン８８の逆テーパ角度が大きくなるようなプリベークの温度と時間、露光条件、露光後加熱条件、現像条件等の調整により、図１７（ｂ）に示したようにより大きな逆テーパ角度を有する感光性樹脂パターン８８ａを形成する。上述した理由により図１７（ａ）と図１７（ｂ）に対応して得られる絵素電極２２−１と２２−２は図１８（ａ）と図１８（ｂ）との比較からも分かるようにゲート絶縁層３０Ａとパシベーション絶縁層３７Ａとの積層（またはゲート絶縁層３０Ａあるいはパシベーション絶縁層３７Ａ）よりなる突起の側面への被着を抑制することができる。なお、逆テーパ角度を大きくするため、感光性樹脂パターン８８の膜厚を厚くすると、さらに突起の側面への被着を抑制することが容易となる。なお感光性樹脂パターン８８の逆テーパ角度を変化させても図１５（ａ）と図１６（ａ）との比較からも分かるようにアクティブ基板２の平面的な配置とパターン寸法には殆ど変化が無い。
Therefore, the pre-baking temperature at which the reverse taper angle of the
垂直配向型液晶パネルにおいては突起の側面に絵素電極が形成されていると、電圧印加時に突起の配向規制力が絵素電極周辺の局所電界によって弱められて液晶パネルの応答速度が遅くなるので、このようなプロセス的な対応で絵素電極を可能な限り開口部内にのみ形成して応答速度を早くできることは従来の垂直配向型の液晶表示装置には無い特徴である。 In vertical alignment type liquid crystal panels, if pixel electrodes are formed on the side surfaces of the protrusions, the alignment control force of the protrusions is weakened by the local electric field around the pixel electrodes when voltage is applied, and the response speed of the liquid crystal panel slows down. It is a feature not found in the conventional vertical alignment type liquid crystal display device that the response speed can be increased by forming the pixel electrode only in the opening as much as possible by such a process correspondence.
以上述べたように本発明による４枚マスク・プロセスと３枚マスク・プロセスは単に製造工程を削減して製造コストの低減をもたらすだけでなく、製造管理が容易となる、配向処理が容易となりコントラスト比が向上する、あるいは応答速度が速くなる等の優れた副次効果も多く、またＴＮ型液晶パネル、ＩＰＳ型液晶パネル及び垂直配向型液晶パネルと液晶デバイスの差異によらずアクティブ基板の製造プロセスを同一とすることができるので機種変更に伴う生産組換準備損失が無く、量産規模の大きい生産ライン程、本発明のメリットを享受できる。 As described above, the four-mask process and the three-mask process according to the present invention not only reduce the manufacturing process and reduce the manufacturing cost, but also facilitate the manufacturing management, facilitate the alignment process, and improve the contrast. There are many excellent secondary effects such as improvement of the ratio or response speed, and the manufacturing process of the active substrate irrespective of the difference between TN liquid crystal panel, IPS liquid crystal panel and vertical alignment liquid crystal panel and liquid crystal device Therefore, there is no production recombination preparation loss associated with the model change, and the production line with a larger mass production scale can enjoy the advantages of the present invention.
１：液晶パネル
２：アクティブ基板（ガラス基板）
３：半導体集積回路チップ
４：ＴＣＰフィルム
５：走査線の一部または電極端子
５Ａ：透明導電性の走査線の電極端子
６：信号線の一部または電極端子
６Ａ：透明導電性の信号線の電極端子
９：カラーフィルタ（対向するガラス基板）
１０：絶縁ゲート型トランジスタ
１１：走査線
１１Ａ：ゲート配線、ゲート電極
１２：信号線（ソース配線、ソース電極）
１６：蓄積容量線（ＩＰＳ型液晶表示装置では対抗電極）、共通電極
１６Ａ：（ＩＰＳ型液晶表示装置の）対抗電極
１７：液晶
２１：ドレイン電極（ドレイン配線、ドレイン電極）
２２：（透明導電性の）絵素電極
３０：ゲート絶縁層
３１：不純物を含まない（第１の）非晶質シリコン層
３２Ｄ：保護絶縁層（エッチストップ層、チャネル保護絶縁層）
３３：不純物を含む（第２の）非晶質シリコン層
３４：耐熱金属層（シリサイドも含む）
３５：低抵抗金属層（ＡＬ薄膜層またはＣｕ薄膜層）
３６：中間導電層
３７：パシベーション絶縁層
３８：（絵素電極形成領域）の開口部
５０，５２：蓄積容量形成領域
６０：（カラーフィルタ９上の樹脂製の）突起
６２：（ドレイン電極上の）開口部
６３：（走査線の一部上または走査線の電極端子上の）開口部
６４：（信号線の一部上または信号線の電極端子上の）開口部
６５：（対向電極上の）開口部
７２：蓄積電極
８１Ａ，８１Ｂ，８３Ａ，８３Ｂ：ハーフトーン露光で形成された感光性樹脂パターン
８６Ａ，８６Ｂ：ハーフトーン露光で形成された感光性有機絶縁層パターン
８８：開口部の断面形状が逆テーパ状の感光性樹脂パターン
1: Liquid crystal panel 2: Active substrate (glass substrate)
3: Semiconductor integrated circuit chip 4: TCP film 5: Part of scanning line or
10: Insulated gate transistor 11: Scanning
16: Storage capacitance line (counter electrode in IPS type liquid crystal display device),
22: (transparent conductive) pixel electrode 30: gate insulating layer 31: impurity-free (first)
33: (Second) amorphous silicon layer containing impurities 34: Refractory metal layer (including silicide)
35: Low resistance metal layer (AL thin film layer or Cu thin film layer)
36: Intermediate conductive layer 37: Passivation insulating layer 38: Opening portion of (pixel electrode formation region) 50, 52: Storage capacitor formation region 60: Projection (made of resin on color filter 9) 62: (on drain electrode) ) Opening 63: Opening (on part of scanning line or on electrode terminal of scanning line) 64: Opening (on part of signal line or electrode terminal of signal line) 65: (on counter electrode) ) Opening 72:
Claims (20)
前記絶縁ゲート型トランジスタのゲート電極が、前記第１の透明性絶縁基板の一主面上に選択的に形成されてから、ゲート絶縁層に被着され、
低抵抗金属層と絶縁層の食刻ガスで除去可能な耐熱金属層との積層よりなるソース・ドレイン配線が形成され、前記低抵抗金属層が、耐熱金属層の上層となり、
絶縁ゲート型トランジスタの少なくともチャネルと信号線を保護する手段が与えられ、
画像表示部ではドレイン配線の一部を含む絵素電極形成領域、画像表示部外の領域では走査線の一部を含む走査線の電極端子形成領域、及び信号線の一部を含む信号線の電極端子形成領域に、開口部が夫々形成され、
前記開口部内のゲート絶縁層が除去されて夫々前記耐熱金属層よりなるドレイン配線の一部、前記第１の透明性絶縁基板の一部、走査線の一部、及び前記耐熱金属層よりなる信号線の一部が露出してから、同一の導電性薄膜よりなる、前記ドレイン配線の一部を含む絵素電極形成領域に絵素電極、前記走査線の一部を含む走査線の電極端子形成領域に走査線の電極端子、及び前記信号線の一部を含む信号線の電極端子形成領域に信号線の電極端子が形成され、
前記絵素電極が、前記ドレイン配線における耐熱金属層の上面と側面に被着されていることを特徴とする液晶表示装置。 Unit pixel elements having pixel electrodes connected to at least an insulated gate transistor, a scanning line, a signal line, and a drain wiring connected to the insulated gate transistor on one main surface are arranged in a two-dimensional matrix. In a liquid crystal display device in which liquid crystal is filled between a first transparent insulating substrate (active substrate) and a second transparent insulating substrate or a color filter facing the first transparent insulating substrate,
A gate electrode of the insulated gate transistor is selectively formed on one main surface of the first transparent insulating substrate, and is then deposited on the gate insulating layer;
A source / drain wiring composed of a laminate of a low-resistance metal layer and a heat-resistant metal layer that can be removed with an etching gas of the insulating layer is formed, and the low-resistance metal layer is an upper layer of the heat-resistant metal layer,
Means for protecting at least the channel and the signal line of the insulated gate transistor are provided;
In the image display area, the pixel electrode formation area including a part of the drain wiring, in the area outside the image display area, the electrode terminal formation area of the scanning line including a part of the scanning line, and the signal line including a part of the signal line Openings are formed in the electrode terminal formation regions,
The gate insulating layer in the opening is removed, a part of the drain wiring made of the refractory metal layer, a part of the first transparent insulating substrate, a part of the scanning line, and a signal made of the refractory metal layer. After a part of the line is exposed, the pixel electrode is formed in the pixel electrode forming region including the part of the drain wiring and formed of the same conductive thin film, and the electrode terminal of the scanning line including a part of the scanning line The electrode terminal of the scanning line in the region, and the electrode terminal of the signal line is formed in the electrode terminal forming region of the signal line including a part of the signal line,
The liquid crystal display device according to claim 1, wherein the pixel electrode is attached to an upper surface and a side surface of a refractory metal layer in the drain wiring.
ボトムゲート型の絶縁ゲート型トランジスタがチャネルエッチ型であり、
ゲート絶縁層を介してゲート電極上にゲート電極よりも幅太く不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上にゲート電極と一部重なるように絶縁ゲート型トランジスタのソース・ドレインを兼ねる一対の不純物を含む第２の半導体層が形成され、
前記ソース・ドレインとゲート絶縁層上にソース・ドレイン配線が形成され、
前記開口部を除いてパシベーション絶縁層が第１の透明性絶縁基板の最上層に形成されていることを特徴とする請求項１に記載の液晶表示装置。 The configuration of the active board is
Bottom gate type insulated gate transistor is channel etch type,
A first semiconductor layer that is wider than the gate electrode and does not contain impurities is formed in an island shape over the gate electrode through the gate insulating layer,
A second semiconductor layer including a pair of impurities serving as a source and a drain of the insulated gate transistor is formed on the first semiconductor layer so as to partially overlap the gate electrode;
Source / drain wiring is formed on the source / drain and gate insulating layer,
The liquid crystal display device according to claim 1, wherein a passivation insulating layer is formed on the uppermost layer of the first transparent insulating substrate except for the opening.
ボトムゲート型の絶縁ゲート型トランジスタがチャネルエッチ型であり、
チャネル領域は膜厚が薄く、かつゲート電極と一部重なるように前記チャネル領域と連続して膜厚の厚い不純物を含まない第１の半導体層がゲート絶縁層上に形成され、
チャネル領域を除く前記第１の半導体層上に不純物を含む第２の半導体層が形成され、
前記第２の半導体層上に前記チャネル領域と自己整合するソース・ドレイン配線が形成され、
前記開口部を除いてパシベーション絶縁層が第１の透明性絶縁基板の最上層に形成されていることを特徴とする請求項１に記載の液晶表示装置。 The configuration of the active board is
Bottom gate type insulated gate transistor is channel etch type,
The channel region is thin, and a first semiconductor layer that does not include a thick impurity is formed on the gate insulating layer continuously with the channel region so as to partially overlap the gate electrode,
A second semiconductor layer containing an impurity is formed on the first semiconductor layer excluding the channel region;
Source / drain wirings self-aligned with the channel region are formed on the second semiconductor layer,
The liquid crystal display device according to claim 1, wherein a passivation insulating layer is formed on the uppermost layer of the first transparent insulating substrate except for the opening.
ボトムゲート型の絶縁ゲート型トランジスタがチャネルエッチ型であり、
第１の透明性絶縁基板の一主面上に走査線が形成され、
前記走査線上にはゲート絶縁層が形成されるとともに走査線の側面にはゲート絶縁層と異なった絶縁層が形成され、
ゲート電極上にゲート絶縁層を介してチャネルとなる不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上に絶縁ゲート型トランジスタのソース・ドレインを兼ねる一対の不純物を含む第２の半導体層が形成され、
前記ソース・ドレインと第１の透明性絶縁基板上にソース・ドレイン配線が形成され、
前記開口部を除いてパシベーション絶縁層が第１の透明性絶縁基板の最上層に形成されていることを特徴とする請求項１に記載の液晶表示装置。 The configuration of the active board is
Bottom gate type insulated gate transistor is channel etch type,
A scanning line is formed on one main surface of the first transparent insulating substrate,
A gate insulating layer is formed on the scanning line and an insulating layer different from the gate insulating layer is formed on a side surface of the scanning line,
A first semiconductor layer that does not include an impurity serving as a channel is formed in an island shape over the gate electrode through the gate insulating layer,
A second semiconductor layer including a pair of impurities that also serves as a source and a drain of the insulated gate transistor is formed on the first semiconductor layer;
Source / drain wiring is formed on the source / drain and the first transparent insulating substrate,
The liquid crystal display device according to claim 1, wherein a passivation insulating layer is formed on the uppermost layer of the first transparent insulating substrate except for the opening.
ボトムゲート型の絶縁ゲート型トランジスタがチャネル上に保護絶縁層を有するエッチストップ型であり、
前記保護絶縁層と一部重なるように絶縁ゲート型トランジスタのソース・ドレインを兼ねる不純物を含む第２の半導体層と耐熱金属層と低抵抗金属層との積層よりなるソース・ドレイン配線が形成され、
前記開口部を除いてパシベーション絶縁層が第１の透明性絶縁基板の最上層に形成されていることを特徴とする請求項１に記載の液晶表示装置。 The configuration of the active board is
The bottom gate type insulated gate transistor is an etch stop type having a protective insulating layer on the channel,
A source / drain wiring made of a laminate of a second semiconductor layer containing an impurity that also serves as a source / drain of an insulated gate transistor, a heat-resistant metal layer, and a low-resistance metal layer is formed so as to partially overlap the protective insulating layer,
The liquid crystal display device according to claim 1, wherein a passivation insulating layer is formed on the uppermost layer of the first transparent insulating substrate except for the opening.
ボトムゲート型の絶縁ゲート型トランジスタがチャネル上に保護絶縁層を有するエッチストップ型であり、
前記保護絶縁層と一部重なるように絶縁ゲート型トランジスタのソース・ドレインを兼ねる不純物を含む第２の半導体層と耐熱金属層と低抵抗金属層との積層よりなるソース・ドレイン配線が形成され、
画像表示部外の信号線の電極端子領域を除いて信号線上に感光性有機絶縁層が形成されていることを特徴とする請求項１に記載の液晶表示装置。 The configuration of the active board is
The bottom gate type insulated gate transistor is an etch stop type having a protective insulating layer on the channel,
A source / drain wiring made of a laminate of a second semiconductor layer containing an impurity that also serves as a source / drain of an insulated gate transistor, a heat-resistant metal layer, and a low-resistance metal layer is formed so as to partially overlap the protective insulating layer,
2. The liquid crystal display device according to claim 1, wherein a photosensitive organic insulating layer is formed on the signal line except for an electrode terminal region of the signal line outside the image display unit.
ボトムゲート型の絶縁ゲート型トランジスタがチャネル上に保護絶縁層を有するエッチストップ型であり、
第１の透明性絶縁基板の一主面上に走査線が形成され、
前記走査線上にはゲート絶縁層が形成されるとともに走査線の側面にはゲート絶縁層と異なった絶縁層が形成され、
ゲート電極上にゲート絶縁層を介してチャネルとなる不純物を含まない第１の半導体層が島状に形成され、
前記第１の半導体層上に走査線と自己整合して第１の半導体層よりも幅細く保護絶縁層が形成され、
前記保護絶縁層の一部上と第１の半導体層上と第１の透明性絶縁基板上に絶縁ゲート型トランジスタのソース・ドレインを兼ねる不純物を含む第２の半導体層と耐熱金属層と低抵抗金属層との積層よりなるソース・ドレイン配線が形成され、
画像表示部外の信号線の電極端子領域を除いて信号線上に感光性有機絶縁層が形成されていることを特徴とする請求項１に記載の液晶表示装置。 The configuration of the active board is
The bottom gate type insulated gate transistor is an etch stop type having a protective insulating layer on the channel,
A scanning line is formed on one main surface of the first transparent insulating substrate,
A gate insulating layer is formed on the scanning line and an insulating layer different from the gate insulating layer is formed on a side surface of the scanning line,
A first semiconductor layer that does not include an impurity serving as a channel is formed in an island shape over the gate electrode through the gate insulating layer,
A protective insulating layer is formed on the first semiconductor layer so as to be narrower than the first semiconductor layer in self-alignment with the scanning line;
A second semiconductor layer, a refractory metal layer, and a low resistance containing an impurity that also serves as a source / drain of an insulated gate transistor on a part of the protective insulating layer, the first semiconductor layer, and the first transparent insulating substrate Source / drain wiring consisting of a laminate with a metal layer is formed,
2. The liquid crystal display device according to claim 1, wherein a photosensitive organic insulating layer is formed on the signal line except for an electrode terminal region of the signal line outside the image display unit.
第１の透明性絶縁基板の一主面上に走査線と、チヤネルエッチ型の絶縁ゲート型トランジスタのゲート絶縁層と半導体層、及び低抵抗金属層と絶縁層の食刻ガスで除去可能な耐熱金属層との積層よりなるソース・ドレイン配線を形成する工程と、
前記第１の透明性絶縁基板上にパシベーション絶縁層を被着後、画像表示部ではドレイン配線の一部を含む絵素電極形成領域と、画像表示部外の領域では走査線の一部を含む電極端子形成領域と信号線の一部を含む電極端子形成領域に開口部を有するとともに、その断面形状が逆テーパ形状の感光性樹脂パターンを前記パシベーション絶縁層上に形成する工程と、
前記感光性樹脂パターンをマスクとして前記開口部内のパシベーション絶縁層とゲート絶縁層を除去し、前記開口部内に夫々ドレイン配線の一部と第１の透明性絶縁基板、走査線の一部及び信号線の一部を露出する工程と、
前記開口部内に露出している低抵抗金属層を除去して何れも耐熱金属層よりなるドレイン配線の一部と信号線の一部を露出する工程と、
前記第１の透明性絶縁基板上に導電性薄膜層を被着する工程と、
前記感光性樹脂パターンを除去し、前記ドレイン配線の一部を含んで絵素電極形成領域に絵素電極と、前記走査線の一部を含んで走査線の電極端子形成領域に走査線の電極端子、及び前記信号線の一部を含んで信号線の電極端子形成領域に信号線の電極端子を形成する工程とからなる液晶表示装置の製造方法。 Manufacturing process of liquid crystal display device in which liquid crystal is filled between first transparent insulating substrate (active substrate) and second transparent insulating substrate or color filter facing first transparent insulating substrate Is
A heat resistance that can be removed with an etching gas on one main surface of the first transparent insulating substrate, a gate insulating layer and a semiconductor layer of a channel-etched insulated gate transistor, and a low-resistance metal layer and an insulating layer. Forming a source / drain wiring composed of a laminate with a metal layer;
After depositing a passivation insulating layer on the first transparent insulating substrate, the image display unit includes a pixel electrode formation region including a part of the drain wiring, and a region outside the image display unit includes a part of the scanning line. Forming an electrode terminal forming region and an electrode terminal forming region including a part of the signal line, and forming a photosensitive resin pattern having a cross-sectional shape of an inversely tapered shape on the passivation insulating layer;
The passivation insulating layer and the gate insulating layer in the opening are removed using the photosensitive resin pattern as a mask, and a part of the drain wiring, the first transparent insulating substrate, a part of the scanning line, and the signal line are respectively formed in the opening. A step of exposing a portion of
Removing the low-resistance metal layer exposed in the opening and exposing a part of the drain wiring and a part of the signal line, both of which are made of a refractory metal layer;
Depositing a conductive thin film layer on the first transparent insulating substrate;
The photosensitive resin pattern is removed, a pixel electrode is formed in a pixel electrode formation region including a part of the drain wiring, and a scanning line electrode is formed in an electrode terminal formation region of the scanning line including a part of the scanning line. And a step of forming a signal line electrode terminal in an electrode terminal formation region of the signal line including a part of the signal line.
ゲート絶縁層の被着後、不純物を含まない第１の非晶質シリコン層と不純物を含む第２の非晶質シリコン層との積層よりなる島状の半導体層を形成する工程と、
ソース・ドレイン配線を形成する工程と、
前記ソース・ドレイン配線の形成に用いられた感光性樹脂パターンをマスクとしてソース・ドレイン配線間の第２の非晶質シリコン層を選択的に除去する工程とからなる請求項８に記載の液晶表示装置の製造方法。 The formation of the semiconductor layer
Forming an island-shaped semiconductor layer comprising a stack of a first amorphous silicon layer containing no impurity and a second amorphous silicon layer containing an impurity after depositing the gate insulating layer;
Forming source / drain wiring; and
9. The liquid crystal display according to claim 8, further comprising a step of selectively removing the second amorphous silicon layer between the source / drain wirings using the photosensitive resin pattern used for forming the source / drain wirings as a mask. Device manufacturing method.
走査線の形成後、ゲート絶縁層、不純物を含まない第１の非晶質シリコン層、不純物を含む第２の非晶質シリコン層、絶縁層の食刻ガスで除去可能な耐熱金属層及び低抵抗金属層を順次被着する工程と、
ソース・ドレイン配線とチャネル領域に対応し、チャネル形成領域の膜厚がソース・ドレイン配線形成領域の膜厚よりも薄い感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして前記低抵抗金属層、耐熱金属層、第２の非晶質シリコン層、及び第１の非晶質シリコン層を除去してゲート絶縁層を露出する工程と、
前記感光性樹脂パターンの膜厚を減じてチャネル形成領域の低抵抗金属層を露出する工程と、
前記膜厚を減ぜられた感光性樹脂パターンをマスクとして再びソース・ドレイン配線間の低抵抗金属層と耐熱金属層及び第２の非晶質シリコン層を除去する工程とからなる請求項８に記載の液晶表示装置の製造方法。 The formation of the semiconductor layer
After forming the scan line, the gate insulating layer, the first amorphous silicon layer not containing impurities, the second amorphous silicon layer containing impurities, the refractory metal layer that can be removed by the etching gas of the insulating layer, and the low Sequentially applying a resistive metal layer;
Forming a photosensitive resin pattern corresponding to the source / drain wiring and the channel region and having a channel forming region thinner than the source / drain wiring forming region;
Removing the low-resistance metal layer, the refractory metal layer, the second amorphous silicon layer, and the first amorphous silicon layer using the photosensitive resin pattern as a mask to expose a gate insulating layer;
Reducing the film thickness of the photosensitive resin pattern to expose the low-resistance metal layer in the channel formation region;
9. The method further comprises the step of removing the low-resistance metal layer, the refractory metal layer and the second amorphous silicon layer between the source and drain wirings again using the photosensitive resin pattern having a reduced thickness as a mask. The manufacturing method of the liquid crystal display device of description.
走査線用金属薄膜層の被着後、ゲート絶縁層、不純物を含まない第１の非晶質シリコン層、及び不純物を含む第２の非晶質シリコン層を順次被着する工程と、
走査線とゲート電極上の半導体層領域に対応し、半導体層形成領域の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして前記第２の非晶質シリコン層、第１の非晶質シリコン層、ゲート絶縁層及び走査線用金属薄膜層を除去して第１の透明性絶縁基板を露出する工程と、
前記感光性樹脂パターンの膜厚を減じて前記第２の非晶質シリコン層を露出する工程と、
前記膜厚を減ぜられた感光性樹脂パターンをマスクとしてゲート電極上に第２の非晶質シリコン層と第１の非晶質シリコン層との積層よりなる半導体層領域を形成して前記ゲート絶縁層を露出する工程と、
露出している走査線の側面にゲート絶縁層とは異なった絶縁層を形成する工程と、
絶縁層の食刻ガスで除去可能な耐熱金属層と、低抵抗金属層との積層よりなるソース・ドレイン配線を形成する工程と、
前記ソース・ドレイン配線の形成に用いられた感光性樹脂パターンをマスクとしてソース・ドレイン配線間の第２の非晶質シリコン層を除去する工程とからなる請求項８に記載の液晶表示装置の製造方法。 The formation of the semiconductor layer
A step of sequentially depositing a gate insulating layer, a first amorphous silicon layer containing no impurities, and a second amorphous silicon layer containing impurities after the metal thin film layer for scanning lines is deposited;
A step of forming a photosensitive resin pattern corresponding to the semiconductor layer region on the scanning line and the gate electrode and having a semiconductor layer formation region thicker than other regions;
Using the photosensitive resin pattern as a mask, the second amorphous silicon layer, the first amorphous silicon layer, the gate insulating layer, and the scanning line metal thin film layer are removed to expose the first transparent insulating substrate. And a process of
Reducing the film thickness of the photosensitive resin pattern to expose the second amorphous silicon layer;
Using the photosensitive resin pattern with the reduced thickness as a mask, a semiconductor layer region formed by stacking a second amorphous silicon layer and a first amorphous silicon layer is formed on the gate electrode to form the gate. Exposing the insulating layer;
Forming an insulating layer different from the gate insulating layer on the side surface of the exposed scanning line;
Forming a source / drain wiring comprising a laminate of a heat-resistant metal layer that can be removed by an etching gas of the insulating layer and a low-resistance metal layer;
9. The method of manufacturing a liquid crystal display device according to claim 8, further comprising a step of removing the second amorphous silicon layer between the source / drain wirings using the photosensitive resin pattern used for forming the source / drain wirings as a mask. Method.
第１の透明性絶縁基板の一主面上に走査線と、エッチストップ型の絶縁ゲート型トランジスタのゲート絶縁層と半導体層及び保護絶縁層を形成する工程と、
不純物を含む第２の非晶質シリコン層と、絶縁層の食刻ガスで除去可能な耐熱金属層及び低抵抗金属層を被着する工程と、
ソース・ドレイン配線を形成する工程と、
少なくとも画像表示部内の信号線を保護する絶縁層を形成する工程と、
画像表示部では前記ドレイン配線の一部を含む絵素電極形成領域と、画像表示部外の領域では走査線の一部を含む電極端子形成領域と前記信号線の一部を含む電極端子形成領域に開口部を有するとともに、その断面形状が逆テーパ形状の感光性樹脂パターンを前記第１の透明性絶縁基板上に形成する工程と、
前記感光性樹脂パターンをマスクとして前記開口部内のゲート絶縁層を除去し、前記開口部内に夫々ドレイン配線の一部と第１の透明性絶縁基板、走査線の一部及び信号線の一部を露出する工程と、
前記開口部内に露出している低抵抗金属層を除去して何れも耐熱金属層よりなるドレイン配線の一部と信号線の一部を露出する工程と、
前記第１の透明性絶縁基板上に導電性薄膜層を被着する工程と、
前記感光性樹脂パターンを除去し、前記ドレイン配線の一部を含んで絵素電極形成領域に絵素電極と、前記走査線の一部を含んで走査線の電極端子形成領域に走査線の電極端子、及び前記信号線の一部を含んで信号線の電極端子形成領域に信号線の電極端子を形成する工程とからなる液晶表示装置の製造方法。 Manufacturing process of liquid crystal display device in which liquid crystal is filled between first transparent insulating substrate (active substrate) and second transparent insulating substrate or color filter facing first transparent insulating substrate Is
Forming a scanning line, a gate insulating layer, a semiconductor layer, and a protective insulating layer of an etch stop type insulated gate transistor on one main surface of the first transparent insulating substrate;
Depositing a second amorphous silicon layer containing impurities, a heat-resistant metal layer and a low-resistance metal layer that can be removed by an etching gas of the insulating layer;
Forming source / drain wiring; and
Forming an insulating layer protecting at least the signal lines in the image display unit;
In the image display portion, a pixel electrode formation region including a part of the drain wiring, and in a region outside the image display portion, an electrode terminal formation region including a part of a scanning line and an electrode terminal formation region including a part of the signal line Forming a photosensitive resin pattern on the first transparent insulating substrate having an opening in the cross-sectional shape of the photosensitive resin pattern,
Wherein the photosensitive resin pattern is removed the Gate insulating layer in the opening as a mask, a part of the first transparent insulating substrate of each drain wire in the opening, a portion of the scanning lines and the signal lines one Exposing the part,
Removing the low-resistance metal layer exposed in the opening and exposing a part of the drain wiring and a part of the signal line, both of which are made of a refractory metal layer;
Depositing a conductive thin film layer on the first transparent insulating substrate;
The photosensitive resin pattern is removed, a pixel electrode is formed in a pixel electrode formation region including a part of the drain wiring, and a scanning line electrode is formed in an electrode terminal formation region of the scanning line including a part of the scanning line. And a step of forming a signal line electrode terminal in an electrode terminal formation region of the signal line including a part of the signal line.
走査線の形成後、ゲート絶縁層と、不純物を含まない第１の非晶質シリコン層及びチャネルを保護する絶縁層を被着する工程と、
ゲート電極上にゲート電極よりも幅細く保護絶縁層を残して前記第１の非晶質シリコン層を露出する工程とからなり、
信号線を保護する絶縁層が前記第１の透明性絶縁基板上に形成されたパシベーション絶縁層であることを特徴とする請求項１２に記載の液晶表示装置の製造方法。 Formation of a semiconductor layer and a protective insulating layer
Depositing a gate insulating layer, a first amorphous silicon layer that does not contain impurities, and an insulating layer that protects the channel after forming the scan line;
And exposing the first amorphous silicon layer leaving a protective insulating layer narrower than the gate electrode on the gate electrode,
13. The method for manufacturing a liquid crystal display device according to claim 12, wherein the insulating layer protecting the signal line is a passivation insulating layer formed on the first transparent insulating substrate.
走査線の形成後、ゲート絶縁層と、不純物を含まない第１の非晶質シリコン層及びチャネルを保護する絶縁層を被着する工程と、
ゲート電極上にゲート電極よりも幅細く保護絶縁層を残して前記第１の非晶質シリコン層を露出する工程とからなり、
信号線を保護する絶縁層が、
ソース・ドレイン配線に対応し、ドレイン配線形成領域と画像表示部外の領域で信号線形成領域の膜厚が画像表示部内の信号線形成領域の膜厚よりも薄い感光性有機絶縁層パターンを形成する工程と、
前記感光性有機絶縁層パターンをマスクとして前記低抵抗金属層、耐熱金属層、第２の非晶質シリコン層、及び第１の非晶質シリコン層を除去してゲート絶縁層と保護絶縁層を露出する工程と、
前記感光性有機絶縁層パターンの膜厚を減じて前記ドレイン配線と前記信号線の一部を露出する工程とからなることを特徴とする請求項１２に記載の液晶表示装置の製造方法。 Formation of a semiconductor layer and a protective insulating layer
Depositing a gate insulating layer, a first amorphous silicon layer that does not contain impurities, and an insulating layer that protects the channel after forming the scan line;
And exposing the first amorphous silicon layer leaving a protective insulating layer narrower than the gate electrode on the gate electrode,
An insulating layer that protects the signal line
Corresponding to the source / drain wiring, a photosensitive organic insulating layer pattern is formed in the drain wiring formation area and the area outside the image display area where the signal line formation area is thinner than the signal line formation area in the image display area And a process of
Using the photosensitive organic insulating layer pattern as a mask, the low-resistance metal layer, the refractory metal layer, the second amorphous silicon layer, and the first amorphous silicon layer are removed to form a gate insulating layer and a protective insulating layer. An exposure process;
The method of manufacturing a liquid crystal display device according to claim 12, further comprising a step of exposing the drain wiring and a part of the signal line by reducing the film thickness of the photosensitive organic insulating layer pattern.
走査線用金属薄膜層と、ゲート絶縁層、不純物を含まない第１の非晶質シリコン層及びチャネルを保護する絶縁層を被着する工程と、
走査線と保護絶縁層に対応し、走査線形成領域の膜厚が保護絶縁層形成領域の膜厚よりも薄い感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとしてチャネルを保護する絶縁層、不純物を含まない第１の非晶質シリコン層、ゲート絶縁層及び走査線用金属薄膜層を除去して第１の透明性絶縁基板を露出する工程と、
前記感光性樹脂パターンの膜厚を減じてチャネルを保護する絶縁層を露出する工程と、
前記膜厚を減ぜられた感光性樹脂パターンをマスクとしてゲート電極上にゲート電極よりも幅細く保護絶縁層を残して前記第１の非晶質シリコン層を露出する工程と、
露出している走査線の側面にゲート絶縁層とは異なった絶縁層を形成する工程とからなり、
信号線を保護する絶縁層が、
ソース・ドレイン配線に対応し、ドレイン配線形成領域と画像表示部外の領域で信号線形成領域の膜厚が画像表示部内の信号線形成領域の膜厚よりも薄い感光性有機絶縁層パターンを形成する工程と、
前記感光性有機絶縁層パターンをマスクとして前記低抵抗金属層、耐熱金属層、第２の非晶質シリコン層、及び第１の非晶質シリコン層を除去してゲート絶縁層と保護絶縁層を露出する工程と、
前記感光性有機絶縁層パターンの膜厚を減じて前記ドレイン配線と前記信号線の一部を露出する工程とからなることを特徴とする請求項１２に記載の液晶表示装置の製造方法。 Formation of a semiconductor layer and a protective insulating layer
Depositing a scan line metal thin film layer, a gate insulating layer, a first amorphous silicon layer containing no impurities, and an insulating layer protecting the channel;
A step of forming a photosensitive resin pattern corresponding to the scanning line and the protective insulating layer, wherein the film thickness of the scanning line forming region is thinner than the film thickness of the protective insulating layer forming region;
Using the photosensitive resin pattern as a mask, the insulating layer that protects the channel, the first amorphous silicon layer that does not contain impurities, the gate insulating layer, and the metal thin film layer for scanning lines are removed to form a first transparent insulating substrate. Exposing the process;
Exposing an insulating layer that protects the channel by reducing the film thickness of the photosensitive resin pattern;
Exposing the first amorphous silicon layer leaving a protective insulating layer narrower than the gate electrode on the gate electrode using the photosensitive resin pattern having a reduced thickness as a mask;
A step of forming an insulating layer different from the gate insulating layer on the side surface of the exposed scanning line,
An insulating layer that protects the signal line
Corresponding to the source / drain wiring, a photosensitive organic insulating layer pattern is formed in the drain wiring formation area and the area outside the image display area where the signal line formation area is thinner than the signal line formation area in the image display area And a process of
Using the photosensitive organic insulating layer pattern as a mask, the low-resistance metal layer, the refractory metal layer, the second amorphous silicon layer, and the first amorphous silicon layer are removed to form a gate insulating layer and a protective insulating layer. An exposure process;
The method of manufacturing a liquid crystal display device according to claim 12, further comprising a step of exposing the drain wiring and a part of the signal line by reducing the film thickness of the photosensitive organic insulating layer pattern.
第１の透明性絶縁基板上に前記液晶に電圧を印加した時に液晶が配向する方向を規制する第１の配向制御手段が、第１の透明性絶縁基板上に形成された複数の透明導電層よりなる帯状の絵素電極間に位置する絶縁層または第１の透明性絶縁基板であり、
第２の透明性絶縁基板上またはカラーフィルタ上に前記液晶に電圧を印加した時に液晶が配向する方向を規制する第２の配向制御手段を備えていることを特徴とする請求項１に記載の液晶表示装置。 It is a vertical alignment type liquid crystal in which the liquid crystal is vertically aligned when no voltage is applied,
A plurality of transparent conductive layers formed on the first transparent insulating substrate, wherein a first alignment control means for regulating a direction in which the liquid crystal is aligned when a voltage is applied to the liquid crystal on the first transparent insulating substrate. An insulating layer or a first transparent insulating substrate located between the strip-shaped pixel electrodes,
The second alignment control means for restricting a direction in which the liquid crystal is aligned when a voltage is applied to the liquid crystal on a second transparent insulating substrate or a color filter. Liquid crystal display device.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005232700A JP5342731B2 (en) | 2005-03-25 | 2005-08-11 | Liquid crystal display device and manufacturing method thereof |
| TW095128816A TWI319911B (en) | 2005-08-11 | 2006-08-07 | Liquid crystal display device and manufacturing method thereof |
| US11/501,008 US7830463B2 (en) | 2005-08-11 | 2006-08-09 | Liquid crystal display device having particular source wires and manufacturing method thereof |
| CNB2006101112033A CN100430809C (en) | 2005-08-11 | 2006-08-11 | Liquid crystal display device and its manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005088866 | 2005-03-25 | ||
| JP2005088866 | 2005-03-25 | ||
| JP2005232700A JP5342731B2 (en) | 2005-03-25 | 2005-08-11 | Liquid crystal display device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006301560A JP2006301560A (en) | 2006-11-02 |
| JP5342731B2 true JP5342731B2 (en) | 2013-11-13 |
Family
ID=37469872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005232700A Expired - Fee Related JP5342731B2 (en) | 2005-03-25 | 2005-08-11 | Liquid crystal display device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5342731B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100917654B1 (en) | 2006-11-10 | 2009-09-17 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | TFT-LCD pixel unit and method for manufacturing the same |
| KR101357042B1 (en) | 2007-03-12 | 2014-02-03 | 엘지디스플레이 주식회사 | Fabrication process of liquid crystal display |
| CN101630640B (en) * | 2008-07-18 | 2012-09-26 | 北京京东方光电科技有限公司 | Photoresist burr edge-forming method and TFT-LCD array substrate-manufacturing method |
| US8481351B2 (en) | 2008-12-19 | 2013-07-09 | Sharp Kabushiki Kaisha | Active matrix substrate manufacturing method and liquid crystal display device manufacturing method |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3516138B2 (en) * | 1993-01-18 | 2004-04-05 | 株式会社日立製作所 | Liquid crystal display |
| JP3281167B2 (en) * | 1994-03-17 | 2002-05-13 | 富士通株式会社 | Method for manufacturing thin film transistor |
| JPH11298006A (en) * | 1998-04-10 | 1999-10-29 | Toshiba Corp | Manufacture of thin-film transistor |
| JP2002289861A (en) * | 2001-03-26 | 2002-10-04 | Sharp Corp | Semiconductor device and liquid crystal display using the same |
| JP2003043508A (en) * | 2001-07-27 | 2003-02-13 | Hitachi Ltd | Liquid crystal display device |
| KR100904270B1 (en) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | Thin film transistor array substrate and manufacturing method of the same |
| JP2005019664A (en) * | 2003-06-26 | 2005-01-20 | Quanta Display Japan Inc | Liquid crystal display unit and its manufacturing method |
| JP4746832B2 (en) * | 2003-09-12 | 2011-08-10 | Ｎｅｃ液晶テクノロジー株式会社 | Pattern formation method |
-
2005
- 2005-08-11 JP JP2005232700A patent/JP5342731B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006301560A (en) | 2006-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4417072B2 (en) | Substrate for liquid crystal display device and liquid crystal display device using the same | |
| US7894009B2 (en) | Liquid crystal display device and a manufacturing method of the same | |
| KR100632097B1 (en) | Liquid crystal display and fabricating the same | |
| US20090085038A1 (en) | Substrate for display device, manufacturing method for same and display device | |
| TWI287161B (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2008010440A (en) | Active matrix tft array substrate, and manufacturing method thereof | |
| JP5080978B2 (en) | Method for manufacturing thin film transistor array substrate | |
| US6972434B2 (en) | Substrate for display, method of manufacturing the same and display having the same | |
| JP2004317685A (en) | Liquid crystal display and its manufacturing method | |
| JP5342731B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2005283690A (en) | Liquid crystal display and its manufacturing method | |
| JP2004319655A (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2005049667A (en) | Liquid crystal display and its manufacturing method | |
| JP2005017669A (en) | Liquid crystal display and its manufacturing method | |
| JP2005019664A (en) | Liquid crystal display unit and its manufacturing method | |
| JP2004061687A (en) | Substrate for liquid crystal display device, method for manufacturing same, and liquid crystal display device equipped the same | |
| JP2005106881A (en) | Liquid crystal display device and its manufacturing method | |
| JP4538218B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP4538219B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2005215278A (en) | Liquid crystal display and its manufacturing method | |
| JP4863667B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP4846227B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2005215279A (en) | Liquid crystal display and its manufacturing method | |
| JP2005215276A (en) | Liquid crystal display and its manufacturing method | |
| JP4455827B2 (en) | LIQUID CRYSTAL DISPLAY DEVICE SUBSTRATE, ITS MANUFACTURING METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE EQUIPPED WITH THE SAME |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20070625 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5342731 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |