JP5342058B2 - Television receiver - Google Patents
Television receiver Download PDFInfo
- Publication number
- JP5342058B2 JP5342058B2 JP2012245702A JP2012245702A JP5342058B2 JP 5342058 B2 JP5342058 B2 JP 5342058B2 JP 2012245702 A JP2012245702 A JP 2012245702A JP 2012245702 A JP2012245702 A JP 2012245702A JP 5342058 B2 JP5342058 B2 JP 5342058B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit board
- frame rate
- television receiver
- rate converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明の実施形態は、テレビジョン受像機に関する。 Embodiments described herein relate generally to a television receiver.
従来、フレームレートコンバータ回路と、その後段のタイミングコントロール回路と、を備えたテレビジョン受像機が知られている。一般的に、フレームレートコンバータ回路と、タイミングコントロール回路とは、それぞれ別個の回路基板に設けられる。 Conventionally, a television receiver including a frame rate converter circuit and a subsequent timing control circuit is known. Generally, the frame rate converter circuit and the timing control circuit are provided on separate circuit boards.
しかしながら、フレームレートコンバータ回路では、単位時間あたりのデータの伝送量が増大されるため、フレームレートコンバータ回路とタイミングコントロール回路とがそれぞれ別個の回路基板に設けられていると、それら回路基板間で、多数のケーブルを配置することになって、製造の手間がかかったり製造コストが増大したりといった不都合が生じる虞があった。 However, in the frame rate converter circuit, since the transmission amount of data per unit time is increased, if the frame rate converter circuit and the timing control circuit are provided on separate circuit boards, respectively, between the circuit boards, Since a large number of cables are arranged, there is a possibility that inconveniences such as time-consuming manufacturing and an increase in manufacturing cost may occur.
そこで、本発明の実施形態は、フレームレートコンバータ回路とタイミングコントロール回路とがそれぞれ別個の回路基板に設けられることによる不都合が生じにくいテレビジョン受像機を得ることを目的の一つとする。 In view of this, an embodiment of the present invention has an object to obtain a television receiver that is less likely to cause inconvenience due to the frame rate converter circuit and the timing control circuit being provided on separate circuit boards.
本発明の実施形態にかかるテレビジョン受像機は、表示部と、ドライバ回路と、入力信号処理回路と、フレームレートコンバータ回路と、タイミングコントロール回路と、を備える。ドライバ回路は、表示部を駆動する。入力信号処理回路は、入力された信号から少なくとも映像データを出力する。フレームレートコンバータ回路は、入力信号処理回路から受けた映像データのフレームから補間フレームを生成してフレームレートが増大した映像データを出力する。タイミングコントロール回路は、フレームレートコンバータ回路から受けた映像データからドライバ回路にタイミングを制御する信号を出力する。フレームレートコンバータ回路とタイミングコントロール回路とが、一つの回路基板に設けられるとともに、当該回路基板に設けられた複数の導体パターンによって電気的に接続された。 A television receiver according to an embodiment of the present invention includes a display unit, a driver circuit, an input signal processing circuit, a frame rate converter circuit, and a timing control circuit. The driver circuit drives the display unit. The input signal processing circuit outputs at least video data from the input signal. The frame rate converter circuit generates an interpolation frame from the frame of the video data received from the input signal processing circuit and outputs the video data having an increased frame rate. The timing control circuit outputs a signal for controlling timing to the driver circuit from the video data received from the frame rate converter circuit. The frame rate converter circuit and the timing control circuit are provided on one circuit board and are electrically connected by a plurality of conductor patterns provided on the circuit board.
以下の複数の実施形態には、同様の構成要素が含まれている。よって、以下では、同様の構成要素には共通の符号を付すとともに、重複する説明を省略する。また、一部の図では、便宜上、方向が規定されている。X方向は表示画面に対する正面視で左方(背面視では右方)、Y方向は上方、Z方向は表示画面の法線方向である。 In the following plurality of embodiments, similar components are included. Therefore, in the following, common constituent elements are denoted by common reference numerals and redundant description is omitted. In some drawings, directions are defined for convenience. The X direction is the left side (right side in the rear view) when viewed from the front of the display screen, the Y direction is upward, and the Z direction is the normal direction of the display screen.
<第1実施形態>
図1,2に例示されるように、本実施形態では、例えばテレビジョン受像機として構成される映像表示装置1は、台部3と、この台部3上に脚部5および取付部6を介して支持された比較的薄い扁平な矩形状の本体部2と、を備えている。本体部2の筐体2cの前面2aには矩形状の開口部2eが設けられており、この開口部2eから、筐体2c内に収容された表示部4(表示ユニット8)の表示画面4aが露出している。表示部4は、例えば、液晶ディスプレイ(LCD:liquid crystal display)や、有機ELディスプレイ(OELD:organic electroluminescent display)等のパネル(パネルユニット)である。
<First Embodiment>
As illustrated in FIGS. 1 and 2, in this embodiment, for example, the video display device 1 configured as a television receiver includes a
筐体2cは、一例としては、前面2a側のフロントマスク2dや、後面2b側のバックカバー2f等の分割体を組み合わせて構成される。取付部6は、後面2bから背後側に突出しており、回動軸Cを中心として回動可能に、脚部5に支持されている。
As an example, the
図3に示すように、本実施形態では、フロントマスク2dとバックカバー2fとで構成された筐体2c内に、表示部4とバックライト部(バックライト機構)14とを含む表示ユニット8が、収容されている。バックライト部14をバックライトユニットとして組み立てた後、バックライトユニット(バックライト部14)と表示部4とを組みたてて、表示ユニット8を構成することができる。なお、図3において、符号21は組立用のねじである。
As shown in FIG. 3, in the present embodiment, a
表示部4は、ベース部4bや、パネル部4c、ソース基板4d、ソースCOF(chip on film)4e、ゲートCOF4f等を備える。
The
バックライト部14は、バックプレート8bや、反射層14a、導光部15、プリズム層14b、偏光層14c、フレーム14d、発光部16等を備える。バックプレート8b、反射層14a、導光部15、プリズム層14b、および偏光層14cは、いずれも正面視で矩形状(長方形状)の扁平な形状を呈しており、これらは図3に示す順に積層されている。
The
複数の発光体(例えばLED(light emitting diode)等、図示せず)を有した発光部16は、導光部15の端部15a〜15dのうち、本実施形態では左右両側の相互に対向する端部15c,15dに沿って、それら端部15c,15dに間隙をあけて対向して位置されている。なお、端部15c,15dは、表示部4の端部4g〜4j(図3参照)のうち左右両側の相互に対向する端部4i,4jに沿っている。よって、発光部16および発光体は、表示部4の端部4i,4jにも沿っている。
The
発光部16に設けられた複数の発光体は、端部15c,15dに沿って、端部15c,15dに対向した状態で、例えば一列に並べられている。発光体から出射した光は、板状の導光部15の端部15c,15dから導光部15内へ入り、前面15eから出射される。また、後面15f側には反射層14aが位置されているため、後面15fから出射された光は、反射層14aで反射して導光部15内に戻り、前面15eから出射される。前面15eから出射された光は、プリズム層14bおよび偏光層14cを経て表示部4の後面(表示画面4aの裏面)に、バックライトとして照射される。なお、フレーム14dは、比較的剛性の高い材料(例えば金属材料等)で構成され、バックプレート8bやリブ9(図5参照)とともに、バックライト部14および表示ユニット8の筐体として機能する。
The plurality of light emitters provided in the
図4は、本実施形態にかかる映像表示装置1の映像の表示に関わる概略の回路構成を示す図である。図4に示すように、映像表示装置1は、入力信号処理回路20A、フレームレートコンバータ(FRC)回路20B、タイミングコントロール(Tcon)回路20C、ドライバ回路20D、および表示部4を備える。
FIG. 4 is a diagram showing a schematic circuit configuration related to video display of the video display device 1 according to the present embodiment. As shown in FIG. 4, the video display device 1 includes an input signal processing circuit 20A, a frame rate converter (FRC)
入力信号処理回路20Aは、チューナやコネクタ等(図示せず)を有し、アンテナ等の部品や、AV(audio visual)機器等から入力された信号を処理して、映像(ビデオ)データと音声(オーディオ)データとを出力する。また、入力信号処理回路20Aは、種々の映像処理や、補正処理、映像合成処理等も行うことができる。 The input signal processing circuit 20A has a tuner, a connector, and the like (not shown), processes signals input from components such as antennas, AV (audio visual) devices, and the like, and outputs video (video) data and audio. (Audio) data is output. The input signal processing circuit 20A can also perform various video processing, correction processing, video synthesis processing, and the like.
フレームレートコンバータ回路20Bは、入力信号処理回路20Aから映像データを受け、例えば映像の動きベクトルから補間フレームを生成する等して、映像のフレームレートの変換を行う。また、フレームレートコンバータ回路20Bは、3D映像を生成するための処理や、高精細度化するための処理等も行うことができる。フレームレートコンバータ回路20Bから出力される映像データの単位時間あたりのデータの伝送量は、入力される映像データに比べて増大する。
The frame
タイミングコントロール回路20Cは、フレームレートコンバータ回路20Bから映像データを受け、その後段のドライバ回路(XYドライバ)20Dを制御するタイミング信号を生成し、映像データとタイミング信号とを出力する。
The
ドライバ回路(XYドライバ)20Dは、表示部4に所定の映像を表示させるために、タイミングコントロール回路20Cから受けた信号に基づいて、表示部4(の複数のTFT(thin film transistor)等)を駆動する。
The driver circuit (XY driver) 20D displays the display unit 4 (a plurality of TFTs (thin film transistors), etc.) based on a signal received from the
ここで、図4に示すように、本実施形態では、入力信号処理回路20Aは第一の回路基板7Aに設けられ、フレームレートコンバータ回路20Bおよびタイミングコントロール回路20Cは第二の回路基板7Bに設けられている。タイミングコントロール回路20Cは、ドライバ回路20Dや表示部4の性能や特性とのマッチングが必要であるため、ドライバ回路20Dや表示部4の製造者(サプライヤ)が開発したり製造したりする場合が多い。これに対し、フレームレートコンバータ回路20Bは、解像度や、精細度、特性、付加価値等を高める機能等が追加される部分であるため、映像表示装置1の製造者(映像表示装置1のアセンブリメーカ)が開発したり製造したりする場合が多い。このため、従来は、フレームレートコンバータ回路20Bと、タイミングコントロール回路20Cとが、それぞれ別個の回路基板に設けられ、これらフレームレートコンバータ回路20Bとタイミングコントロール回路20Cとの間が、ケーブル(例えば、相互干渉をより抑制できるツイストペアケーブル等)で接続される場合が多かった。このような従来構成の場合、フレームレートコンバータ回路20Bでは、上述したように、単位時間あたりのデータの伝送量が増大するため、ケーブルの本数が増大しやすく、映像表示装置1の製造の手間や製造コストの増大の一因となっていた。これに対し、本実施形態では、フレームレートコンバータ回路20Bとタイミングコントロール回路20Cとを同一の回路基板7(第二の回路基板7B)に設けることで、フレームレートコンバータ回路20Bとタイミングコントロール回路20Cとがそれぞれ別個の回路基板に設けられていた場合にデータ伝送量の多い区間で(のデータ伝送に)必要であったケーブルが、不要となる。
Here, as shown in FIG. 4, in this embodiment, the input signal processing circuit 20A is provided on the
そして、本実施形態では、図5に示すように、複数の回路基板7(7A〜7D)が、表示部4を含む表示ユニット8の背面(すなわち、表示画面4aの反対側の表面)8a上に、ねじ(図示せず)等の結合具を介して取り付けられている。背面8a上にはボス部(図示せず)が突出され、このボス部上に回路基板7が固定されている。よって、回路基板7と背面8aとの間には隙間が存在する。
In the present embodiment, as shown in FIG. 5, the plurality of circuit boards 7 (7 </ b> A to 7 </ b> D) are on the back surface of the
表示ユニット8の背面8aをなす壁部としてのバックプレート8bには、背面視で略H字状に配置されたリブ9(9A,9B)が設けられている。リブ9(9A,9B)は、背面8a上に突出している。リブ9A(第一のリブ)は、バックプレート8bの左右方向中央部で、左右方向に間隔をあけて、上下方向に延びた姿勢で、相互に平行に設けられている。また、リブ(第二のリブ)9Bは、二つのリブ9Aの上下方向中間部の間で架け渡されて左右方向に延びている。これらリブ9A,9Bは、表示ユニット8を構造的に補強する部分(補強部、骨格部)である。これらリブ9A,9Bは、バックプレート8bをプレス等することで部分的に折り曲げて構成することができるし、別部材を付加することで構成することができるし、あるいは、バックプレート8bを部分的に折り曲げた上で別部材を付加することで構成することができる。なお、リブ9(例えばリブ9A)には、VESA(登録商標)マウント用、すなわち、壁掛け用の結合部(例えば、ボス部やねじ孔等、図示せず)が設けられる。
A rib 9 (9A, 9B) disposed in a substantially H shape in the rear view is provided on a
そして、図5に示すように、本実施形態では、H字状に配置されたリブ9A,9Bによって、表示ユニット8の背面8aが、背面視(すなわち図5の視線)で右側のリブ9Aより右側の第一の領域A1と、左右方向中央部でリブ9Bより下側の第二の領域A2と、リブ9Bの上側の第三の領域A3と、左側のリブ9Aの左側の第四の領域A4とに、分けられている。これら各領域A1〜A4に、複数の回路基板7(7A〜7D)や部品13等が適宜に分散して配置されている。
As shown in FIG. 5, in this embodiment, the
一例として、本実施形態では、第一の領域A1には回路基板(第一の回路基板)7Aが設けられ、第二の領域A2には回路基板(第二の回路基板)7Bが設けられ、第三の領域A3には回路基板(第三の回路基板)7Cが設けられ、第四の領域A4には回路基板(第四の回路基板)7Dが設けられている。また、第四の領域A4には、部品(例えば、ハードディスクドライブや、スピーカ等)13も設けられている。なお、図3に示すように、各回路基板7はシールドケース22で覆うことができる。
As an example, in the present embodiment, a circuit board (first circuit board) 7A is provided in the first area A1, and a circuit board (second circuit board) 7B is provided in the second area A2. A circuit board (third circuit board) 7C is provided in the third area A3, and a circuit board (fourth circuit board) 7D is provided in the fourth area A4. In addition, a component (for example, a hard disk drive, a speaker, or the like) 13 is also provided in the fourth area A4. As shown in FIG. 3, each
図4に示すように、回路基板7Aには入力信号処理回路20A(図4)が設けられ、回路基板7Bにはフレームレートコンバータ回路20Bやタイミングコントロール回路20C等が設けられる。図5に示すように、回路基板7Aと回路基板7Bとは、右側のリブ9Aを挟んだ状態に位置されている。
As shown in FIG. 4, the
本実施形態では、回路基板7Aと回路基板7Bとは、例えばFPC(flexible printed circuits)やFFC(flexible flat cable)等のフラットケーブル12を介して接続される。上述したように、回路基板7Aと回路基板7Bとの間には、リブ9Aが位置し、このリブ9Aが背後側に向けて突出しているため、壁部としてのバックプレート8bと筐体2cの後壁部としてのバックカバー2fとの間の隙間が、リブ9が無い場所に比べて狭くなっている。ここで、本実施形態では、図4の構成としたことで、回路基板7Aと回路基板7Bとの間のデータの伝送量が、フレームレートコンバータ回路20Bで増大される前の状態で比較的少ないため、回路基板7Aと回路基板7Bとを電気的に接続するケーブルとして、フラットケーブル12を使用することができる。よって、本実施形態によれば、ケーブル(の本数や太さ)によって筐体2cの薄型化や剛性や強度の向上等が阻害されるのを、抑制することができる。また、従来構成のようにより多数のツイストペアケーブルを用いて回路基板間を接続していた構成に比べて、製造の手間およびコストを減らすことができる。
In the present embodiment, the
また、本実施形態では、入力信号処理回路20Aが設けられる回路基板7Aは、左右方向中央部の領域A2,A3ではなく、左右方向端部側の領域A1,A4(本実施形態では領域A1)に、すなわち、二つのリブ9Aのうち一方(本実施形態では右側のリブ9A)に対して、回路基板7Bの反対側に、設けられている。回路基板7Aには、その端部(周縁部、例えば、図5の端部7d,7e等)に沿って複数のコネクタ(外部接続コネクタ、図示せず)が設けられる。これら複数のコネクタがバックカバー2fとバックプレート8bとの間の隙間(開口部)から露出される構成である場合、回路基板7Aが領域A1に位置されることで、回路基板7Aの端部(周縁部、例えば、図5の端部7d,7e等)がバックプレート8bの周縁部に沿いやすくなる。よって、隙間(開口部)をより容易に設けることができる。
In the present embodiment, the
また、図6に示すように、回路基板7Bでは、フレームレートコンバータ回路20Bが上側に、タイミングコントロール回路20Cが下側に、設けられている。そして、回路基板7Bのリブ9A(右側のリブ9A)に対向した端部7aには、コネクタ12aが設けられている。また、図5に示すように、回路基板7Aのリブ9A(右側のリブ9A)に対向した端部7bには、コネクタ12bが設けられている。コネクタ12aにはフラットケーブル12のコネクタ12cが結合され、コネクタ12bにはフラットケーブル12のコネクタ12dが結合されている。これにより、入力信号処理回路20Aとフレームレートコンバータ回路20Bとが電気的に接続される。
As shown in FIG. 6, in the
また、図6に示すように、フレームレートコンバータ回路20Bおよびタイミングコントロール回路20Cは、回路基板7Bに設けられた複数の導体パターン20aによって電気的に接続されている。導体パターン20aを設けたことで、ケーブルを使用した場合に比べて、より安価にかつよりコンパクトに構成することができる。なお、図6に示すように、本実施形態では、回路基板7Bの上下方向の中央部、すなわち、フレームレートコンバータ回路20Bとタイミングコントロール回路20Cとの境界部に、冷却用のファン20bが設けられている。よって、ファン20bを、フレームレートコンバータ回路20Bおよびタイミングコントロール回路20Cの二つの回路で共用することが可能となる。
As shown in FIG. 6, the frame
また、図示しないが、図5で、回路基板7Bのさらに下側の、表示部4の下側の端部に沿う位置には、左右方向に沿って、ドライバ回路20Dが設けられている。このドライバ回路20Dは、左右両側に亘って設けられているため、タイミングコントロール回路20Cは、左右方向の中央部に近い位置に配置されるのが望ましい。よって、左右方向の中央部に位置した第二の領域A2に回路基板7Bが設けられ、この回路基板7Bの下側にタイミングコントロール回路20Cが設けられる本実施形態のレイアウトは、タイミングコントロール回路20Cの位置として好適である。なお、図6に示すように、回路基板7Bの下側の端部7cには、タイミングコントロール回路20Cとドライバ回路20Dとの電気的な接続に供されるフラットケーブル17のコネクタ17a,17bが設けられている。
Although not shown, a
また、図5で背面8aの左右方向中央部の上側の領域A3に位置された回路基板(第三の回路基板)7Cには、少なくともDAコンバータ等を含む電源回路(図示せず)等が設けられる。電源回路を左右方向中央部へ配置することで、回路基板7Cと複数の回路基板7A,7B,7Dとの間で配置される電源ケーブル(図示せず)をより短くすることができる。また、回路基板7Cを上方に配置することで、下方に配置した場合に比べて電源回路で生じた熱を排出しやすくなって、その熱による他の部分(例えば回路基板7A,7B,7D等)への影響を抑制しやすくなる。
Further, in FIG. 5, a circuit board (third circuit board) 7C located in the upper region A3 of the center in the left-right direction of the
そして、本実施形態では、図5に示すように、回路基板7Bが左右方向中央部(すなわち、領域A2,A3)の下側(領域A2)に位置されるとともに、回路基板7Cが左右方向中央部の上側(領域A3)に位置される。よって、二つのリブ9Aの上下方向中央部間を、回路基板7B,7Cの間に位置されたリブ9Bで接続することができ、バックプレート8bの剛性および強度を向上しやすくなる。そして、回路基板7Cは、同じ左右方向中央部の領域A2,A3にある回路基板7Bよりも上方に位置されているため、回路基板7Bに回路基板7Cの電源回路の熱の影響が生じるのを抑制することができる。
In the present embodiment, as shown in FIG. 5, the
さらに、左側の領域A4の回路基板(第四の回路基板)7Dには、発光部16に設けられた複数の発光体の発光を制御する発光部駆動回路(図示せず)等が設けられている。すなわち、本実施形態では、略H字状のリブ9によって壁部としてのバックプレート8bの背面8a上に形成される四つの領域A1〜A4に、比較的大きな回路基板7A〜7Dのそれぞれを、より効率良く配置することが可能となる。
Further, the circuit board (fourth circuit board) 7D in the left region A4 is provided with a light emitting unit driving circuit (not shown) for controlling light emission of a plurality of light emitters provided in the
<第2実施形態>
図7に示すように、第2実施形態にかかる映像表示装置1Aは、フレームレートコンバータ回路20Bおよびタイミングコントロール回路20Cとともに、入力信号処理回路20Aが設けられた回路基板(第五の回路基板)7Eを備えている。このような構成でも、上記第1実施形態と同様の効果を得ることができる。
Second Embodiment
As shown in FIG. 7, the
また、図8に示すように、本実施形態では、電源回路(図示せず)が設けられた回路基板(第六の回路基板)7Fが、回路基板7Eに対して左右方向に(本実施形態では右側に)ずれた状態で配置されている。これにより、電源回路の熱による回路基板7Eへの影響をより一層抑制しやすくなる。なお、本実施形態でも、回路基板7Fは上側に配置され、回路基板7E等の他の部分に回路基板7Fの電源回路の熱の影響が生じるのを抑制することができる。
As shown in FIG. 8, in this embodiment, a circuit board (sixth circuit board) 7F provided with a power supply circuit (not shown) is arranged in the left-right direction with respect to the
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態には限定されず、種々の変形が可能である。映像表示装置や、筐体、表示部、壁部、リブ、各回路、回路基板、導光部、発光部、発光体、導体パターン、実装部品、素子等のスペック(構造や、方向(上下、左右)、形状、大きさ、長さ、幅、厚さ、高さ、数、配置、位置、材質等)は、適宜変更して実施することができる。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above embodiments, and various modifications can be made. Specifications (structure, direction (vertical, up and down, etc.) of video display devices, housings, display units, walls, ribs, circuits, circuit boards, light guides, light emitting units, light emitters, conductor patterns, mounting parts, elements, etc. Left and right), shape, size, length, width, thickness, height, number, arrangement, position, material, etc.) can be changed as appropriate.
本発明の実施形態によれば、フレームレートコンバータ回路とタイミングコントロール回路とがそれぞれ別個の回路基板に設けられることによる不都合が生じにくい映像表示装置を得ることができる。 According to the embodiment of the present invention, it is possible to obtain a video display device in which inconveniences are less likely to occur due to the frame rate converter circuit and the timing control circuit being provided on separate circuit boards.
1,1A…映像表示装置、4…表示部、4a…表示画面、7…回路基板、7A…(第一の)回路基板、7B…(第二の)回路基板、7C…(第三の)回路基板、7D…(第四の)回路基板、7E…(第五の)回路基板、7F…(第六の)回路基板、8a…背面(表面)、8b…バックプレート(壁部)、9…リブ、9A…(第一の)リブ、9B…(第二の)リブ、14…バックライト部(バックライト機構)、15…導光部、16…発光部、20A…入力信号処理回路、20B…フレームレートコンバータ回路、20C…タイミングコントロール回路、20D…ドライバ回路。
DESCRIPTION OF
Claims (8)
前記表示部を駆動するドライバ回路と、
入力された信号から少なくとも映像データを出力する入力信号処理回路と、
前記入力信号処理回路から受けた映像データのフレームから補間フレームを生成してフレームレートが増大した映像データを出力するフレームレートコンバータ回路と、
前記フレームレートコンバータ回路から受けた映像データから前記ドライバ回路にタイミングを制御する信号を出力するタイミングコントロール回路と、
を備え、
前記フレームレートコンバータ回路と前記タイミングコントロール回路とが、一つの回路基板に設けられるとともに、当該回路基板に設けられた複数の導体パターンによって電気的に接続された、テレビジョン受像機。 A display unit;
A driver circuit for driving the display unit;
An input signal processing circuit for outputting at least video data from the input signal;
A frame rate converter circuit that generates an interpolation frame from a frame of video data received from the input signal processing circuit and outputs video data having an increased frame rate;
A timing control circuit for outputting a signal for controlling timing from the video data received from the frame rate converter circuit to the driver circuit;
With
A television receiver in which the frame rate converter circuit and the timing control circuit are provided on one circuit board and electrically connected by a plurality of conductor patterns provided on the circuit board.
前記筐体を支持した脚部と、
を備えた、請求項1〜7のうちいずれか一つに記載のテレビジョン受像機。 A housing having a front mask positioned on the front side of the display unit;
Legs supporting the housing;
A television receiver according to claim 1, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012245702A JP5342058B2 (en) | 2012-11-07 | 2012-11-07 | Television receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012245702A JP5342058B2 (en) | 2012-11-07 | 2012-11-07 | Television receiver |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012106630A Division JP5135483B2 (en) | 2012-05-08 | 2012-05-08 | Video display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013065029A JP2013065029A (en) | 2013-04-11 |
JP5342058B2 true JP5342058B2 (en) | 2013-11-13 |
Family
ID=48188525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012245702A Expired - Fee Related JP5342058B2 (en) | 2012-11-07 | 2012-11-07 | Television receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5342058B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100777702B1 (en) * | 2001-06-04 | 2007-11-21 | 삼성전자주식회사 | Flat panel display and driving method thereof |
JP4431089B2 (en) * | 2005-06-17 | 2010-03-10 | 株式会社 日立ディスプレイズ | Video interpolation device, frame rate conversion device, and video display device |
JP5116359B2 (en) * | 2007-05-17 | 2013-01-09 | 株式会社半導体エネルギー研究所 | Liquid crystal display |
JP2010283548A (en) * | 2009-06-04 | 2010-12-16 | Hitachi Ltd | Video interpolation device and video display device |
JP5067439B2 (en) * | 2010-03-29 | 2012-11-07 | 株式会社日立製作所 | Video conversion device, video display device, video conversion method, and video display method |
JP2010283895A (en) * | 2010-09-24 | 2010-12-16 | Sony Corp | Picture signal processing unit, image display unit, and picture signal processing method |
-
2012
- 2012-11-07 JP JP2012245702A patent/JP5342058B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013065029A (en) | 2013-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4842739B2 (en) | Display device | |
JP5025790B2 (en) | Video display device and backlight unit | |
JP2006106618A (en) | Display device | |
KR20150131453A (en) | Display device | |
JP2013167694A (en) | Display device | |
CN103295478A (en) | Video display device and illuminating device | |
JP2010057030A (en) | Display | |
JP4257180B2 (en) | Double-sided liquid crystal display device | |
JP4996736B2 (en) | Video display device | |
JP5342058B2 (en) | Television receiver | |
JP5135483B2 (en) | Video display device | |
KR102375895B1 (en) | Curved display device | |
WO2011045990A1 (en) | Display device | |
JP2007134357A (en) | Electrical connection structure of wiring board, and liquid crystal module and display having the same | |
JP5161993B2 (en) | Electronics | |
JP5002705B2 (en) | Video display device, backlight unit, and electronic device | |
JP2010243519A (en) | Electro-optical device and electronic equipment | |
US20140204309A1 (en) | Electronic apparatus | |
JP5161994B2 (en) | Electronics | |
WO2014196173A1 (en) | Display device | |
JP2014142490A (en) | Electronic apparatus | |
JP2015191201A (en) | Video image display device | |
KR20240002087A (en) | Display apparatus | |
JPH09114389A (en) | Planar display device | |
JP2016118641A (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130808 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |