JP5336638B2

JP5336638B2 - Digital / analog converter

Info

Publication number: JP5336638B2
Application number: JP2012158011A
Authority: JP
Inventors: 宗彦長谷; 秀之野坂; 浩一村田; 公一佐野; 祥吾山中
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2012-07-13
Filing date: 2012-07-13
Publication date: 2013-11-06
Anticipated expiration: 2029-02-24
Also published as: JP2012195978A

Description

本発明は、ディジタル信号をアナログ信号に変換するディジタル／アナログ変換器に関する。 The present invention relates to a digital / analog converter for converting a digital signal into an analog signal.

近年、光通信システムのさらなる高速・大容量化に向け多値変調や直交周波数分割多重（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）技術等の導入が検討されており、そのアプローチとしてディジタル信号処理技術の光トランシーバへの適用が有効であることが証明されつつある。 In recent years, the introduction of multi-level modulation and orthogonal frequency division multiplexing (OFDM) technology, etc. has been studied for higher speed and larger capacity of optical communication systems. Application to is being proven to be effective.

そのような光トランシーバは、図８に示すような構成によって、そのトランスミッタ側を実現することが可能である。図８は、従来の光ディジタル・トランスミッタのブロック構成を示すブロック構成図であり、ＯＦＤＭ信号を構成するＩ、Ｑ信号（Ｉ：同相（In-Phase）成分、Ｑ：直交位相（Quadrature）成分）をディジタル信号処理器（Digital Signal
Processor：以下、ＤＳＰと略記する場合がある）１１によりディジタル信号処理した後、ディジタル／アナログ変換器（Digital-to-Analog
Converter：以下、ＤＡＣと略記する場合がある）１２，１３にて、アナログ信号に変換して、光ＩＱ変調器１４に入力することによって、光ＩＱ信号にアップコンバートして出力する構成を示している。 Such an optical transceiver can be realized on the transmitter side by the configuration shown in FIG. FIG. 8 is a block diagram showing a block configuration of a conventional optical digital transmitter, and I and Q signals (I: In-Phase component, Q: Quadrature component) constituting an OFDM signal. Digital signal processor (Digital Signal
Processor: The digital signal is processed by the processor 11 (hereinafter abbreviated as “DSP”) 11 and then a digital / analog converter (Digital-to-Analog).
Converter: The DAC may be abbreviated as follows. In FIGS. 12 and 13, an analog signal is converted into an analog signal and input to the optical IQ modulator 14 to be up-converted into an optical IQ signal and output. Yes.

ただ、線形なシステムが必要条件となる多値変調やＯＦＤＭ技術等を導入するに当って、光ＩＱ変調器１４（光直交変調器、Ｉ：同相成分、Ｑ：直交位相成分）を構成するマッハツェンダー型変調器（Mach-Zehnder Modulator、以下、ＭＺＭと略記する場合がある）の非線形伝達特性が問題となる。ＭＺＭは、一般的に、電界変調器として用いられるが、その伝達特性は、図９に示すように、正弦波（サイン）カーブという非線形な特性として与えられることが知られており、この非線形伝達特性が送信信号に歪みを齎すこととなる。図９は、マッハツェンダー型変調器の一般的な伝達特性を示す特性図であり、駆動電圧に対する光電界の出力特性を示している。 However, when introducing multilevel modulation, OFDM technology, etc., which require a linear system, Mach constituting the optical IQ modulator 14 (optical quadrature modulator, I: in-phase component, Q: quadrature component) A nonlinear transfer characteristic of a Zach-type modulator (Mach-Zehnder Modulator, hereinafter abbreviated as MZM) is a problem. The MZM is generally used as an electric field modulator, and its transfer characteristic is known to be given as a non-linear characteristic called a sine wave (sine) curve as shown in FIG. The characteristic causes distortion in the transmission signal. FIG. 9 is a characteristic diagram showing a general transfer characteristic of a Mach-Zehnder type modulator, and shows an output characteristic of an optical electric field with respect to a drive voltage.

かくのごとき問題への対応策として、比較的線形な領域（図９の特性図にて破線で囲んでいる領域）において、ＭＺＭを駆動するという手法やＤＳＰによってＭＺＭ特性の逆特性（アークサイン特性）を付加して歪みを補償する手法（例えば、非特許文献１に示すY．Tangらによる“Optimal Design for Coherent Optical OFDM Transmitter
Employing Pre-distortion”，33^ｒｄ European Conference and Exhibition on
Optical Communication（ＥＣＯＣ２００７））などが考えられている。 As a countermeasure to such a problem, in a relatively linear region (region surrounded by a broken line in the characteristic diagram of FIG. 9), a method of driving the MZM or a reverse characteristic of the MZM characteristic (arcsine characteristic) by a DSP. ) To compensate for distortion (for example, “Optimal Design for Coherent Optical OFDM Transmitter” by Y. Tang et al.
^{Employing Pre-distortion ", 33 rd} European Conference and Exhibition on
Optical Communication (ECOC 2007)) is considered.

Y．Tangら；“OptimalDesign for Coherent Optical OFDM Transmitter Employing Pre-distortion”，33ｒｄEuropean Conference and Exhibition on Optical Communication（ＥＣＯＣ２００７）Y. Tang et al., “Optimal Design for Coherent Optical OFDM Transmitter Employing Pre-distortion”, 33rd European Conference and Exhibition on Optical Communication (ECOC 2007)

前述の通り、マッハツェンダー型変調器（ＭＺＭ）の非線形伝達特性を補償する手法として、比較的線形な領域でＭＺＭを駆動する手法やディジタル／アナログ変換器（ＤＡＣ）の前段にディジタル信号処理器（ＤＳＰ）を配置して該ＤＳＰによってＭＺＭ特性の逆特性を与えて補償する手法が提案されているが、それぞれに課題が存在する。 As described above, as a method for compensating the non-linear transfer characteristic of the Mach-Zehnder type modulator (MZM), a method of driving the MZM in a relatively linear region or a digital signal processor (before the digital / analog converter (DAC) ( There have been proposed techniques for compensating by arranging the DSP) and giving the inverse characteristic of the MZM characteristic by the DSP.

まず、ＭＺＭを比較的線形な領城で駆動する手法については、図９からも明らかであるが、得られる光パワーが小さく、低透過率であるという点が問題であり、伝送距離を制限してしまう。 First, the method of driving the MZM with a relatively linear castle is obvious from FIG. 9 , but the problem is that the obtained optical power is small and the transmittance is low, which limits the transmission distance. End up.

また、ＤＳＰによりＭＺＭ特性の逆特性つまりは逆正弦波（アークサイン）特性を付加する手法を用いれば、最大の透過率が得られる領城でＭＺＭを駆動することができるようにはなるものの、その非線形性の補償効果が、後段のディジタル／アナログ変換器（ＤＡＣ）の分解能によって大きく制限されることが問題である。 In addition, if a method of adding an inverse characteristic of the MZM characteristic by the DSP, that is, an inverse sine wave (arc sine) characteristic, the MZM can be driven in a castle where the maximum transmittance can be obtained. The problem is that the compensation effect of the nonlinearity is largely limited by the resolution of the subsequent digital / analog converter (DAC).

例えば、具体例として、ＤＳＰの後段に３ビット構成のＤＡＣが用いられる場合について以下に説明する。一般的な従来のＤＡＣの出力が取り得るアナログレベルは等間隔（線形）である。つまり、３ビットのＤＡＣの場合は、図１０に示すように、ディジタル入力コード“０００”〜“１１１”に対して、Ｖ１〜Ｖ８に示すような２^３（＝８）レベルの線形なアナログ出力信号しか生成することができない。ここに、図１０は、従来のＤＡＣの一般的な入出力特性を示す特性図であり、ディジタルアナログ変換器ＤＡＣとして３ビットの場合を示している。 For example, as a specific example, a case where a 3-bit DAC is used in the subsequent stage of the DSP will be described below. The analog levels that a typical conventional DAC output can take are equally spaced (linear). That is, in the case of a 3-bit DAC, as shown in FIG. 10, linear analog output of 2 ³ (= 8) levels as shown in V1 to V8 with respect to the digital input codes “000” to “111”. Only signals can be generated. FIG. 10 is a characteristic diagram showing general input / output characteristics of the conventional DAC, and shows a case of 3 bits as the digital-analog converter DAC.

このような３ビット構成のＤＡＣが後段に接続されている場合には、ＤＳＰにおいて如何に細かくＭＺＭ逆特性を表現することができるとしても、ＭＺＭを駆動するアナ口グ信号は、ＤＡＣから出力される等間隔の８レベルのいずれかの値しか取ることができない。 When such a 3-bit DAC is connected to the subsequent stage, the analog signal for driving the MZM is output from the DAC, even if the MZM inverse characteristics can be expressed in detail in the DSP. It can only take one of eight equally spaced values.

したがって、ＤＳＰにおいては、ＭＺＭ逆特性（アークサイン・カーブ）を付与するためのディジタル信号処理として、後段の３ビットＤＡＣの分解能に応じて、例えば、図１１に示すような補償コードの割当てを行うこととしても、粗い精度で近似されるＭＺＭ逆特性しか再現することができない。図１１は、従来のＤＡＣの前段に接続したＤＳＰによってＭＺＭ逆特性（アークサイン・カーブ）を実現する手法を説明するための特性図であり、ＤＳＰからＤＡＣへのディジタル入力コードを、破線の枠で囲んで示すような補償コードとして与えることによって、ＤＡＣにて変換されるアナログ出力信号レベルを、破線のカーブで示すような曲線（アークサイン・カーブ）に近似する信号として出力する例を示している。 Therefore, in the DSP, as a digital signal processing for imparting the MZM inverse characteristic (arc sine curve), for example, a compensation code as shown in FIG. 11 is assigned according to the resolution of the subsequent 3-bit DAC. Even so, only the MZM inverse characteristic approximated with coarse accuracy can be reproduced. FIG. 11 is a characteristic diagram for explaining a method of realizing the MZM reverse characteristic (arc sine curve) by a DSP connected to the preceding stage of a conventional DAC. A digital input code from the DSP to the DAC is represented by a broken line frame. An example in which the analog output signal level converted by the DAC is output as a signal approximating a curve (arc sine curve) shown by a broken line curve by giving it as a compensation code shown in Yes.

図１１からも明らかなように、ＤＳＰが如何に精度良くディジタル信号処理を行ったとしても、従来のＤＡＣにおいては、ＭＺＭ逆特性（アークサイン・カーブ）を精度良く実現することが難しく、精度を上げるためには、ＤＡＣの高分解能化を図るしかない。 As is clear from FIG. 11, no matter how accurately the DSP performs digital signal processing, it is difficult for the conventional DAC to realize the MZM inverse characteristic (arc sine curve) with high accuracy. The only way to increase the resolution is to increase the resolution of the DAC.

つまり、ＤＡＣからのアナログ出力信号としてＭＺＭ逆特性（アークサイン・カーブ）のような非線形特性を必要とする場合、従来のＤＡＣにおいては、ＤＡＣを高分解能にする以外に、精度が良い非線形特性を得ることができないという問題がある。かかる問題は、ＭＺＭ逆特性（アークサイン・カーブ）の出力を得ようとする場合に限るものではなく、バイナリ・コードのディジタル入力信号に対して、如何なる非線形特性であっても、所望する非線形なアナログ出力信号に変換して出力しようとする場合についても、全く同様に発生する問題である。 In other words, when a non-linear characteristic such as an MZM inverse characteristic (arc sine curve) is required as an analog output signal from the DAC, the conventional DAC has a highly accurate non-linear characteristic in addition to high resolution of the DAC. There is a problem that cannot be obtained. Such a problem is not limited to the case of obtaining an output of the MZM inverse characteristic (arc sine curve), and any nonlinear characteristic of a binary code digital input signal is not desired. The same problem arises when trying to convert to an analog output signal for output.

さらに説明すると、次の通りである。従来のＤＡＣは、一般的に、ディジタル入力信号に比例して線形なアナログ出力信号に変換されるという利用目的を前提として構成されている。そのため、線形な出力が求められる一般的な用途においては、低分解能ＤＡＣであっても、ＤＡＣから実際に得られる出力と本来必要とされる出力との誤差つまり出力の精度はある程度確保されてきた。 Further description is as follows. Conventional DACs are generally configured on the assumption that they are converted into linear analog output signals in proportion to digital input signals. Therefore, in general applications where linear output is required, even with a low resolution DAC, an error between the output actually obtained from the DAC and the originally required output, that is, output accuracy has been secured to some extent. .

しかしながら、例えば、図８に示した光ディジタル・トランスミッタのように、従来のＤＡＣと、ＭＺＭで構成された光ＩＱ変調器とを組み合わせた構成において、ＭＺＭの非線形の伝達特性を補償しようとする場合のように、入力されるディジタル入力信号に対してＤＡＣから高精度の非線形特性を有するアナログ出力信号を得ようとしても、従来のＤＡＣでは、たとえ、ＤＳＰにより如何に精度良くディジタル振動処理を行ったディジタル信号を当該ＤＡＣに入力しても、高精度の出力特性を確保することができないという問題を解決することができない。 However, for example, in a configuration in which a conventional DAC and an optical IQ modulator composed of an MZM are combined, such as the optical digital transmitter shown in FIG. 8, the nonlinear transfer characteristic of the MZM is to be compensated. As described above, even when trying to obtain an analog output signal having high-precision nonlinear characteristics from a DAC with respect to an input digital input signal, the conventional DAC performs digital vibration processing with high accuracy even if it is a DSP. Even if a digital signal is input to the DAC, the problem that high-precision output characteristics cannot be secured cannot be solved.

本発明は、かかる問題に鑑みてなされたものであり、本発明が解決しようとする課題は、入出力特性として、例えばＭＺＭ逆特性（アークサイン・カーブ）も含め非線形な特性を精度良く実現することができるディジタル／アナログ変換器を提供することにある。 The present invention has been made in view of such problems, and the problem to be solved by the present invention is to accurately realize non-linear characteristics including, for example, MZM reverse characteristics (arc sine curve) as input / output characteristics. It is to provide a digital / analog converter that can be used.

本発明は、前述の課題を解決するために、ディジタル入力コードに対して非線形な特性（場合によっては線形な特性も含め）を有するアナログ出力信号に高精度に変換するディジタル／アナログ変換器（ＤＡＣ）を実現する手段を提供している。具体的には、以下のごとき各技術手段から構成されている。 In order to solve the above-described problems, the present invention provides a digital / analog converter (DAC) that converts an analog output signal having a nonlinear characteristic (including a linear characteristic in some cases) with high accuracy with respect to a digital input code. ) Is provided. Specifically, it comprises the following technical means.

第１の技術手段は、Ｎビットのバイナリ・コードからなるディジタル入力信号を、各ビットの重みがない温度計・コードにデコードするデコーダと、デコードされた前記温度計・コードのビットごとに、それぞれのビットの値に応じて、電流源からの電流を負荷に供給するか否かを切り替える電流スイッチセルとを備えることにより、前記ディジタル入力信号をアナログ出力信号に変換するディジタル／アナログ変換器において、前記電流スイッチセルごとの前記電流源が供給する電流の電流値を、前記アナログ出力信号の出力特性に合わせた電流値係数によって重み付けした電流値とし、前記アナログ出力信号は、前記ディジタル入力信号のバイナリ・コードが示す下位側の値と上位側の値とで対称性を有し、Ｎビットの前記ディジタル入力信号のバイナリ・コードの下位側と上位側とで折り畳まれた温度計・コードと前記ディジタル入力信号の最上位ビットとからなる変換コードとして生成するコード変換部を、前記デコーダの代わりに備えており、前記コード変換部は、前記ディジタル入力信号の最上位ビットと残りの（Ｎ−１）ビットそれぞれとの排他的論理和演算を行い、（Ｎ-１）ビットの第１の演算結果を出力する第１のゲート回路と、該第１の演算結果を｛２^{（Ｎ−１）}−１｝ビットの温度計・コードにデコードするデコーダと、デコードされた前記温度計・コードの｛２^{（Ｎ−１）}−１｝ビットそれぞれと前記ディジタル入力信号の最上位ビットとの排他的論理和演算を行い、｛２^{（Ｎ−１）}−１｝ビットの第２の演算結果を出力する第２のゲート回路と、を備え、｛２^{（Ｎ−１）}−１｝ビットの該第２の演算結果と前記ディジタル入力信号の最上位ビットとからなる２^{（Ｎ−１）}ビットを前記変換コードとして生成することを特徴とする。 The first technical means includes a decoder for decoding a digital input signal composed of an N-bit binary code into a thermometer / code having no bit weight, and for each bit of the decoded thermometer / code, In a digital / analog converter for converting the digital input signal into an analog output signal by providing a current switch cell that switches whether to supply current from a current source to a load according to the value of the bit of The current value of the current supplied by the current source for each current switch cell is set to a current value weighted by a current value coefficient that matches the output characteristics of the analog output signal, and the analog output signal is a binary value of the digital input signal. -The lower value and the higher value indicated by the code are symmetrical, and the N bits of the digital input A code conversion unit that generates a conversion code composed of a thermometer code folded at the lower side and upper side of the binary code of the signal and the most significant bit of the digital input signal is provided instead of the decoder The code conversion unit performs an exclusive OR operation on the most significant bit of the digital input signal and each of the remaining (N−1) bits, and outputs a first calculation result of (N−1) bits. A first gate circuit; a decoder for decoding the first operation result into a {2 ^(N-1) -1} bit thermometer / code; and {2 ^{(N− 1) A} second gate that performs an exclusive OR operation on each −1} bit and the most significant bit of the digital input signal, and outputs a second operation result of {2 ^(N−1) −1} bits Circuit and For example, the generating means generates a 2 ^(N-1) bits consisting of the most significant bits of ^{{2 (N-1) -1} } the second calculation result and said digital input signal bits, as the conversion code To do.

第２の技術手段は、前記第１の技術手段に記載のディジタル／アナログ変換器において、前記電流スイッチセルは、前記コード変換部から出力される２^{（Ｎ−１）}ビットの前記変換コードの各ビットごとに配置され、前記電流スイッチセルの個数を２^{（Ｎ−１）}個とすることを特徴とする。 According to a second technical means, in the digital / analog converter according to the first technical means, each of the current switch cells outputs each of the 2 ^(N−1) -bit conversion codes output from the code conversion unit. It is arranged for each bit, and the number of the current switch cells is 2 ^(N-1) .

第３の技術手段は、前記第２の技術手段に記載のディジタル／アナログ変換器において、各前記電流源が供給する電流の電流値の重み付けを行う各前記電流値係数を、Ｃ_１，Ｃ_２，…、Ｃ_２ ^{（Ｎ−１）}とした場合、各前記電流値係数は、次の式 According to a third technical means, in the digital / analog converter according to the second technical means, the current value coefficients for weighting the current values of the currents supplied by the current sources are represented by C ₁ and C _2. ,..., C ₂ ^(N−1) , each current value coefficient is expressed by the following equation:

によって与えられることを特徴とする。

It is characterized by being given by.

第４の技術手段は、前記第１ないし第３の技術手段のいずれかに記載のディジタル／アナログ変換器において、各前記電流源が供給する電流の電流値の重み付けを行う各前記電流値係数を動的に設定することができるレジスタまたは可変抵抗を、当該ディジタル／アナログ変換器内または当該ディジタル／アナログ変換器の外に備えていることを特徴とする。 According to a fourth technical means, in the digital / analog converter according to any one of the first to third technical means, each current value coefficient for weighting a current value of a current supplied from each current source is calculated. A resistor or a variable resistor that can be set dynamically is provided in the digital / analog converter or outside the digital / analog converter.

本発明のディジタル／アナログ変換器（ＤＡＣ）によれば、以下のごとき効果を奏することができる。 According to the digital / analog converter (DAC) of the present invention, the following effects can be obtained.

従来のＤＡＣでは、例えば、ディジタル信号処理器（ＤＳＰ）とＤＡＣとを組み合わせて非線形特性を有するアナログ出力信号をＤＡＣから出力しようとしても、高分解能のＤＡＣを用いない限り、高精度の非線形特性を確保することができないという問題があった。 In a conventional DAC, for example, even if an analog output signal having nonlinear characteristics is output from a DAC by combining a digital signal processor (DSP) and a DAC, high-accuracy nonlinear characteristics are obtained unless a high-resolution DAC is used. There was a problem that it could not be secured.

これに対して、本発明のＤＡＣにおいては、バイナリ重み付けされたディジタル入力信号を適切なコードにコード変換を施した上で適切な電流値係数を用いて電流源の電流値を制御しているので、必要とする非線形特性に応じたＤ／Ａ変換を精度良く行うことが可能であり、さらには、前段のＤＳＰにおいて非線形特性実現のための特段の処理を必要とせず、かつ、たとえ低分解能のＤＡＣであっても、従来の低分解能のＤＡＣと比較して、より精度が良い非線形特性を有するアナログ出力信号を出力することが可能である。 On the other hand, in the DAC of the present invention, the binary weighted digital input signal is subjected to code conversion to an appropriate code, and the current value of the current source is controlled using an appropriate current value coefficient. In addition, it is possible to perform D / A conversion according to the required non-linear characteristic with high accuracy, and further, no special processing for realizing the non-linear characteristic is required in the preceding DSP, and even if the resolution is low Even in the case of a DAC, it is possible to output an analog output signal having nonlinear characteristics with higher accuracy than a conventional low-resolution DAC.

ディジタル／アナログ変換器（ＤＡＣ）の参考例の回路構成を示す回路図である。It is a circuit diagram which shows the circuit structure of the reference example of a digital / analog converter (DAC). 図１に示すディジタル／アナログ変換器（ＤＡＣ）のデコーダにおいてコード変換されるバイナリ・コードと温度計・コードとの対応関係の一例を示す変換テーブルである。3 is a conversion table showing an example of a correspondence relationship between a binary code and a thermometer code that are code-converted by a decoder of the digital / analog converter (DAC) shown in FIG. 1. 図１に示すディジタル／アナログ変換器（ＤＡＣ）におけるマッハツェンダー型変調器（ＭＺＭ）の逆特性（アークサイン・カーブ）の実現手法を説明するための特性図である。FIG. 2 is a characteristic diagram for explaining a method for realizing an inverse characteristic (arc sine curve) of a Mach-Zehnder modulator (MZM) in the digital / analog converter (DAC) shown in FIG. 1. 本発明に係るディジタル／アナログ変換器（ＤＡＣ）の実施形態の回路構成を示す回路図である。1 is a circuit diagram showing a circuit configuration of an embodiment of a digital / analog converter (DAC) according to the present invention. 図４に示すディジタル／アナログ変換器（ＤＡＣ）のコード変換部においてコード変換されるバイナリ・コードと変換コードとの対応関係の一例を示す変換テーブルである。5 is a conversion table showing an example of a correspondence relationship between a binary code and a conversion code that are code-converted by a code conversion unit of the digital / analog converter (DAC) shown in FIG. 4. マッハツェンダー型変調器（ＭＺＭ）により構成される光ディジタル・トランスミッタから送信される送信信号の歪み（ノイズ）の発生状況を説明するための模式図である。It is a schematic diagram for demonstrating the generation | occurrence | production situation of distortion (noise) of the transmission signal transmitted from the optical digital transmitter comprised by a Mach-Zehnder type modulator (MZM). 光ディジタル・トランスミッタに利用するディジタル／アナログ変換器（ＤＡＣ）の分解能と、光ディジタル・トランスミッタから送信される送信信号のノイズ量との関係を示すグラフである。It is a graph which shows the relationship between the resolution | decomposability of the digital / analog converter (DAC) utilized for an optical digital transmitter, and the noise amount of the transmission signal transmitted from an optical digital transmitter. 従来の光ディジタル・トランスミッタのブロック構成を示すブロック構成図である。It is a block block diagram which shows the block configuration of the conventional optical digital transmitter. マッハツェンダー型変調器の一般的な伝達特性を示す特性図である。It is a characteristic view which shows the general transfer characteristic of a Mach-Zehnder type modulator. 従来のディジタル／アナログ変換器（ＤＡＣ）の一般的な入出力特性を示す特性図である。It is a characteristic view which shows the general input / output characteristic of the conventional digital / analog converter (DAC). 従来のディジタル／アナログ変換器（ＤＡＣ）の前段に接続したディジタル信号処理器（ＤＳＰ）によってマッハツェンダー型変調器（ＭＺＭ）の逆特性（アークサイン・カーブ）を実現する手法を説明するための特性図である。Characteristics for explaining a method of realizing the inverse characteristic (arc sine curve) of a Mach-Zehnder type modulator (MZM) by a digital signal processor (DSP) connected to the previous stage of a conventional digital / analog converter (DAC) FIG.

以下に、本発明に係るディジタル／アナログ変換器（ＤＡＣ）の実施形態について、その一例を、図面を参照しながら詳細に説明する。なお、本発明は、ディジタル入力信号に対して高精度の非線形出力特性（場合によっては、線形出力特性も含め）を有するアナログ出力信号に変換して出力することができるディジタル／アナログ変換器（ＤＡＣ）に関するものである。以下の説明においては、かかる非線形特性の一例として、背景技術において説明した光ディジタル・トランスミッタのマッハツェンダー型変調器（ＭＺＭ）の非線形伝達特性を補償するためのＭＺＭ逆特性（アークサイン・カーブ）のアナログ出力信号を出力するＤＡＣを例にとって、詳細に説明することにする。 An embodiment of a digital / analog converter (DAC) according to the present invention will be described in detail below with reference to the drawings. The present invention provides a digital / analog converter (DAC) that can convert a digital input signal into an analog output signal having a highly accurate nonlinear output characteristic (including a linear output characteristic in some cases) and output the analog output signal. ). In the following description, as an example of such a non-linear characteristic, an MZM inverse characteristic (arc sine curve) for compensating the non-linear transfer characteristic of the Mach-Zehnder modulator (MZM) of the optical digital transmitter described in the background art will be described. A DAC that outputs an analog output signal will be described in detail as an example.

（本発明の特徴）
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、ディジタル／アナログ変換器（ＤＡＣ）として、特に、ディジタル入力信号に対して精度の良い非線形特性を有するアナログ出力信号の出力を可能とするＤＡＣを実現していることを特徴とし、たとえ、低分解能のＤＡＣであっても、従来技術のＤＡＣに比し、より高精度の非線形特性を得ることができる。 (Features of the present invention)
Prior to the description of the embodiments of the present invention, an outline of the features of the present invention will be described first. The present invention is characterized in that, as a digital / analog converter (DAC), in particular, a DAC capable of outputting an analog output signal having a highly accurate nonlinear characteristic with respect to a digital input signal is realized. Even with a low-resolution DAC, higher-accuracy nonlinear characteristics can be obtained as compared with a conventional DAC.

具体的には、バイナリ重み付けがなされたバイナリ・コードのディジタル入力信号を各ビットの重みがない温度計・コードの信号にデコードするとともに、電流スイッチセルの電流源から供給される電流値を、所望の非線形出力特性に応じてあらかじめ定めた重み付けをした電流値係数によって各電流スイッチセルごとに変更することによって、デコードされた温度計・コードにしたがって、オンになった各電流スイッチセルから供給される電流の電流値の合計が、所望の非線形特性の電流値に推移するように動作させることを特徴としている。 Specifically, the binary weighted digital input signal of binary code is decoded into a thermometer / code signal without weight of each bit, and the current value supplied from the current source of the current switch cell is determined as desired. Supplied from each turned-on current switch cell according to the decoded thermometer / code by changing for each current switch cell by a current value coefficient weighted in advance according to the nonlinear output characteristics of It is characterized by operating so that the sum of the current values of the current changes to a current value of a desired non-linear characteristic.

これにより、低分解能のディジタル／アナログ変換器（ＤＡＣ）であっても、線形的な入力に対して、精度良く所望の非線形特性例えばアークサイン特性の出力信号に変換することができる。而して、例えば、従来のディジタル／アナログ変換器（ＤＡＣ）の場合には、高分解能のディジタル／アナログ変換器（ＤＡＣ）を使用しない限り達成することができなかった高精度の非線形出力特性例えばマッハツェンダー型変調器の非線形伝達特性の補償が可能な非線形出力特性を、本発明に係るディジタル／アナログ変換器（ＤＡＣ）においては、低分解能のディジタル／アナログ変換器（ＤＡＣ）を用いる場合であっても達成することが可能になる。 As a result, even a low-resolution digital / analog converter (DAC) can convert a linear input with high accuracy into an output signal having a desired non-linear characteristic such as an arc sine characteristic. Thus, for example, in the case of a conventional digital / analog converter (DAC), a highly accurate nonlinear output characteristic that could not be achieved without using a high resolution digital / analog converter (DAC), for example, The non-linear output characteristic capable of compensating the non-linear transfer characteristic of the Mach-Zehnder type modulator is a case where a low-resolution digital / analog converter (DAC) is used in the digital / analog converter (DAC) according to the present invention. Can be achieved.

なお、本発明に係るディジタル／アナログ変換器（ＤＡＣ）においては、入力されたバイナリ・コードを各ビットの重みがない温度計・コードに展開して動作しているので、従来技術のように、前段のディジタル信号処理器（ＤＳＰ）において非線形特性実現のための特段の処理を行うことも不要になる。 In the digital / analog converter (DAC) according to the present invention, the input binary code is operated by being expanded into a thermometer / code having no weight of each bit. It is not necessary to perform special processing for realizing non-linear characteristics in the preceding digital signal processor (DSP).

一方、温度計・コードに展開して動作する結果として、本発明に係るディジタル／アナログ変換器（ＤＡＣ）においては、必要とする電流スイッチセルの個数が、一般的なバイナリウェイト・カレント・ステアリング型のＤＡＣの場合よりも多くなる。 On the other hand, as a result of developing and operating the thermometer / code, in the digital / analog converter (DAC) according to the present invention, the number of current switch cells required is a general binary weight current steering type. More than the case of DAC.

そこで、本発明においては、例えばアークサイン特性のように、アナログ出力信号として得ようとしている非線形特性として、ディジタル入力信号のバイナリコードが示す下位側の値と上位側の値とで対称性を有する非線形出力特性の信号にしようとする場合、つまり、デコードした温度計・コードの下位側ビット（最小ビットＬＳＢから中間ビットまで）と、上位側ビット（中間値から最大ビットＭＳＢまで）との間で、出力するアナログ出力信号として対称性を有する信号を得ようとする場合には、該対称性を利用して、下位側と上位側とで折り畳んだ温度計・コードとディジタル入力信号の最上位ビットとからなる変換コードを生成するコード変換部を備えることによって、電流スイッチセルの個数を半分近くにまで削減して構成することも可能としている。かくのごとき構成とすることにより、本発明に係るディジタル／アナログ変換器（ＤＡＣ）の回路規模を縮小し、消費電力を抑えるとともに、出力端に見える容量成分を低減することができることから出力帯域の拡大（高速化）を図ることが可能になる。 Therefore, in the present invention, for example, as a non-linear characteristic to be obtained as an analog output signal, such as an arc sine characteristic, there is symmetry between a lower value and a higher value indicated by the binary code of the digital input signal. When trying to make a signal with non-linear output characteristics, that is, between the lower bit of the decoded thermometer / code (from the least significant bit LSB to the middle bit) and the upper bit (from the middle value to the largest bit MSB) When trying to obtain a symmetrical signal as an analog output signal to be output, the symmetry is used to fold the thermometer / code folded at the lower side and the upper side and the most significant bit of the digital input signal. The number of current switch cells is reduced to almost half by providing a code conversion unit that generates a conversion code consisting of It is made possible also. By adopting such a configuration, the circuit scale of the digital / analog converter (DAC) according to the present invention can be reduced, power consumption can be suppressed, and the capacitance component seen at the output end can be reduced. Expansion (speeding up) can be achieved.

（参考例）
まず、ディジタル／アナログ変換器（ＤＡＣ）の参考例の回路構成について、図１を用いて説明する。図１は、ディジタル／アナログ変換器（ＤＡＣ）の参考例の回路構成を示す回路図であり、３ビット構成の場合を例にして示している。 (Reference example)
First, a circuit configuration of a reference example of a digital / analog converter (DAC) will be described with reference to FIG. FIG. 1 is a circuit diagram showing a circuit configuration of a reference example of a digital / analog converter (DAC), and shows a case of a 3-bit configuration as an example.

図１に示すように、本参考例のＤＡＣは、３ビットのバイナリ・コードからなるディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２をＤ／Ａ（Digital-to-Analog）変換して、アナログ出力信号Ｖｏｕｔとして出力する回路である。３ビットのディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２のバーナリ・コードを７（＝（２^３−１））個の各ビットの重みがない温度計・コードＴ_１，Ｔ_２，…，Ｔ_７にデコードするデコーダ１、７個の温度計・コードＴ_１，Ｔ_２，…，Ｔ_７にデコードされたディジタル入力信号を一旦保持しリタイミングして出力する７（＝（２^３−１））個のＤフリップフロップＤ−ＦＦ_１，Ｄ−ＦＦ_２，…，Ｄ−ＦＦ_７からなるＤフリップフロップ群２、温度計・コードにデコードされたディジタル入力信号に応じて負荷抵抗Ｒに電流源からの電流を供給するためのスイッチング動作を行う７（＝（２^３−１））個のスイッチＳ_１，Ｓ_２，…，Ｓ_７とあらかじめ定めた電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７によりそれぞれ重み付けされた電流値の電流を供給する電流源Ｉ_１，Ｉ_２，…，Ｉ_７とからなる電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７を有する電流スイッチセル群３および負荷抵抗Ｒから構成されている。 As shown in FIG. 1, the DAC of this reference example performs D / A (Digital-to-Analog) conversion of digital input signals D ₀ , D ₁ , D ₂ composed of a 3-bit binary code, and outputs analog signals. It is a circuit that outputs the signal Vout. 7 (= (2 ³ −1)) thermometers / codes T ₁ , T ₂ ,..., T with no bit weight for the 3-bit digital input signals D ₀ , D ₁ , D ₂ Decoder ₇ to decode, 7 thermometers / codes T ₁ , T ₂ ,..., T ₇ hold the digital input signal once decoded, and output it after retiming 7 (= (2 ³ −1) ) D flip-flop group 2 composed of D-FF ₁ , D-FF ₂ ,..., D-FF ₇ , a current source to the load resistor R according to the digital input signal decoded into the thermometer / code 7 (= (2 ³ -1)) switches S ₁ , S ₂ ,..., S ₇ and a predetermined current value coefficient C ₁ , C ₂ ,. electrostatic weighted respectively by C ₇ Current source for supplying a value of the current _I _1, _I _{2, ...,} a current switching cell _CS 1 consisting of _{I 7} _Prefecture, CS _{2, ...,} and a current switch cell group 3 and the load resistor R having a CS ₇ .

つまり、本参考例におけるＤＡＣは、一般的に、入力されたＮビットのバイナリ・コードのデータを（２^Ｎ−１）個の温度計・コードのデータに変換するデコーダ１、温度計・コードに変換した（２^Ｎ−１）個のデータのタイミングを揃えるためのＤフリップフロップ群２、あらかじめ定めた電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１によりそれぞれ重み付けされた電流値の電流を供給する電流源Ｉ_１〜Ｉ_２ ^Ｎ _−１を含む（２^Ｎ−１）個の電流スイッチセル群３および最終的なアナログ出力電圧を得るための負荷抵抗Ｒから構成される。 In other words, the DAC in this reference example generally has a decoder 1 that converts input N-bit binary code data into (2 ^N −1) thermometer code data, and a thermometer code. D flip-flop group 2 for aligning the timing of the converted (2 ^N -1) pieces of data, and currents for supplying currents each weighted by predetermined current value coefficients C _{1 to} C ₂ ^N _-1 It comprises (2 ^N −1) current switch cell groups 3 including sources I _{1 to} I ₂ ^N ₋₁ and a load resistor R for obtaining a final analog output voltage.

ここで、電流源Ｉ_１〜Ｉ_２ ^Ｎ _−１（図１の場合は、電流源Ｉ_１〜Ｉ_７）それぞれから供給する電流の電流値を重み付けする電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１（図１の場合は、電流値係数Ｃ_１〜Ｃ_７）は、当該ＤＡＣにおいて付与しようとする非線形特性に応じてあらかじめ定めた係数とするものであり、例えば、前述したように、マッハツェンダー型変調器（ＭＺＭ）の非線形伝達特性を補償するためのＭＺＭ逆特性つまりアークサイン・カーブ（逆正弦波カーブ）を得ようとする場合には、次の式（１）に示すような重み付け係数に設定される。 Here, current value coefficients C _{1 to} C ₂ ^N ₋₁ for weighting current values of currents supplied from the current sources I _{1 to} I ₂ ^N ₋₁ (in the case of FIG. 1, current sources I _{1 to} I ₇ ). (In the case of FIG. 1, the current value coefficients C _{1 to} C ₇ ) are coefficients determined in advance according to the nonlinear characteristic to be applied in the DAC. For example, as described above, the Mach-Zehnder type In order to obtain the MZM inverse characteristic for compensating for the nonlinear transfer characteristic of the modulator (MZM), that is, the arc sine curve (inverse sine wave curve), the weighting coefficient shown in the following equation (1) is used. Is set.

なお、式（１）において、各電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１の合計は、次の式（２）

In the equation (1), the sum of the current values coefficient _C 1 _-C ² _{N -1,} the following equation (2)

の関係にあり、ＤＡＣから出力されるアナログ出力信号Ｖｏｕｔのフルスケールが（Ｉ・Ｒ_Ａ）となるように設定している。Ｉは、電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１によって重み付けされる電流値を示し、Ｒ_Ａは、負荷抵抗Ｒの抵抗値を示している。

The full scale of the analog output signal Vout output from the DAC is set to (I · R _A ). I indicates a current value weighted by the current value coefficients C _{1 to} C ₂ ^N ₋₁ , and R _A indicates a resistance value of the load resistance R.

次に、本ＤＡＣのＤ／Ａ（Digital-to-Analog）変換動作について、に示す３ビットＤＡＣの例を用いて説明する。 Next, the D / A (Digital-to-Analog) conversion operation of this DAC will be described using the example of the 3-bit DAC shown in FIG.

まず、３ビットのバイナリ・コードのディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２がＤＡＣのデコーダ１に入力される。デコーダ１においては、図２に示すように、入力されたディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２の３ビットのバイナリ・コードを７（＝２^３−１）個の各ビットの重みがない温度計・コードＴ_１，Ｔ_２，…，Ｔ_７に変換して、対応する７個のＤフリップフロップＤ−ＦＦ_１，Ｄ−ＦＦ_２，…，Ｄ−ＦＦ_７にそれぞれ一旦保持する。ここで、図２は、図１に示すＤＡＣのデコーダ１においてコード変換されるバイナリ・コードと温度計・コードとの対応関係の一例を示す変換テーブルであり、ディジタル入力信号として入力される３ビットのバイナリ・コードＤ_０，Ｄ_１，Ｄ_２が示す個数に応じて、電流スイッチセル群３の各電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７のうち、対応する個数分の電流スイッチセルのスイッチを、下位側から連続して駆動するためのスイッチ駆動信号となるように、‘１’が下位ビット側から連続する温度計・コードＴ_１，Ｔ_２，…，Ｔ_７に変換している例を示している。 First, 3-bit binary code digital input signals D ₀ , D ₁ , D ₂ are input to the decoder 1 of the DAC. In the decoder 1, as shown in FIG. 2, there is no weight of 7 (= 2 ³ −1) bits of the 3-bit binary code of the input digital input signals D ₀ , D ₁ , D _2. thermometer code _T _1, _T _{2, ...,} is converted into _{T 7,} the corresponding seven D flip-flops _{_{D-FF 1, D-FF}} 2, ..., respectively temporarily holding the D-FF _7. Here, FIG. 2 is a conversion table showing an example of the correspondence relationship between the binary code and the thermometer code that are code-converted in the DAC decoder 1 shown in FIG. 1, and is a 3-bit input as a digital input signal. Corresponding to the number of current switch cells CS ₁ , CS ₂ ,..., CS ₇ of the current switch cell group 3 according to the number indicated by the binary codes D ₀ , D ₁ , D ₂ of Is converted into a thermometer and code T ₁ , T ₂ ,..., T _{7 in} which “1” is continuous from the lower bit side so that it becomes a switch drive signal for continuously driving the switch of the lower bit. An example is shown.

７個のＤフリップフロップＤ−ＦＦ_１，Ｄ−ＦＦ_２，…，Ｄ−ＦＦ_７に一旦保持された７個の温度計・コードＴ_１，Ｔ_２，…，Ｔ_７は、あらかじめ定めたタイミングでリタイミングされて出力され、対応する電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７のスイッチＳ_１，Ｓ_２，…，Ｓ_７をそれぞれ駆動する。 Seven D flip-flops _{_{D-FF 1, D-FF}} 2, ..., D-FF 7 thermometer code _T 1 seven held _temporarily, T 2, ..., _{T 7} is the timing a predetermined in output is retimed, corresponding current switch cells _CS 1 _to, CS 2, ..., switch _S _1, S 2 of the CS _7, ..., to drive the _{S 7} respectively.

電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７のスイッチＳ_１，Ｓ_２，…，Ｓ_７に７個の温度計・コードＴ_１，Ｔ_２，…，Ｔ_７がＤフリップフロップＤ−ＦＦ_１，Ｄ−ＦＦ_２，…，Ｄ−ＦＦ_７からそれぞれ供給されると、ディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２のディジタル・コード状態が１つ上がる（すなわち、バイナリ・コードが示す個数が１つ増加する）につれて、電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７のスイッチＳ_１，Ｓ_２，…，Ｓ_７が、下位ビット側（温度計・コードＴ_１が入力されるスイッチＳ_１）から上位ビット側に向かって順番にｏｎ状態になる。 Current switch cells _CS _1, _CS _{2, ...,} switch _S 1 of the CS _{_7,} S _{2, ...,} thermometer code _T 1 7 amino to _{_{S 7, T 2, ...,}} T 7 is D flip-flop D-FF ₁ , D-FF ₂ ,..., D-FF ₇ respectively, the digital code state of the digital input signals D ₀ , D ₁ , D ₂ is increased by one (that is, the number indicated by the binary code is as the one increases), the current switch cells _CS _1, CS 2, ..., switch _S _1, S 2 of the CS _7, ..., _{S 7} is a switch S which lower bits (thermometer code _{T 1} is inputted _{From 1} ) to the upper bit side, it is turned on.

例えば、ディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２が（１、０、１）の場合、図２に示すように、デコーダ１によって、バイナリ・コード（１、０、１）は、下位ビット（温度計・コードＴ_１）側から５個の‘１’が連続する温度計・コード（０、０、１、１、１、１、１）に変換され、該温度計・コード信号によって、電流スイッチセル群３の７個の電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７のうち、下位側の５個の電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_５のスイッチＳ_１，Ｓ_２，…，Ｓ_５が駆動される。 For example, when the digital input signals D ₀ , D ₁ , and D ₂ are ( ₁ , ₀ , ₁ ), the binary code ( ₁ , ₀ , ₁ ) is converted into lower bits ( ₁ , ₀ , ₁ ) by the decoder 1 as shown in FIG. Thermometer / code T ₁ ) Five '1's from the side are converted into a continuous thermometer / code (0, 0, 1, 1, 1, 1, 1). seven current switch cells switches the cell group _{_{3 CS 1, CS 2, ...}} , of the CS _7, 5 pieces of current switch cells _CS 1 of the lower _side, CS _{2, ...,} switch _S 1 of the CS _5, _{S 2} , ..., _{S 5} is driven.

したがって、このとき、５個の電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_５の電流源Ｉ_１，Ｉ_２，…，Ｉ_５から負荷抵抗Ｒに供給される電流の総和は、各電流源から供給する電流の電流値Ｉを重み付けするための電流値係数をＣ_１，Ｃ_２，…，Ｃ_５とすると、（Ｃ_１＋Ｃ_２＋Ｃ_３＋Ｃ_４＋Ｃ_５）・Ｉの電流値となり、該電流値に基づいた最終的なアナログ出力電圧がアナログ出力信号Ｖｏｕｔとして生成されることになる。 Therefore, at this time, five of the current switch cells _CS _1, CS 2, ..., the current source _I _1, I 2 of CS _5, ..., the sum of the current supplied from the _{I 5} to the load resistance R, the current sources If the current value coefficients for weighting the current value I of the current supplied from C ₁ , C ₂ ,..., C ₅ are (C ₁ + C ₂ + C ₃ + C ₄ + C ₅ ) · I, A final analog output voltage based on the current value is generated as the analog output signal Vout.

ここで、図１の場合、７（＝２^３−１）個の各電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７内の電流源Ｉ_１，Ｉ_２，…，Ｉ_７から供給される電流の電流値には、前述したように、当該ＤＡＣにおいて付与しようとする非線形特性に応じてあらかじめ定めた電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７が設定されており、例えば、ＭＺＭ逆特性つまり逆正弦波関数（アークサイン・カーブ）を実現したい場合には、該ＭＺＭ逆特性に応じた電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７が設定されている。 Here, the case of FIG. 1, 7 ⁽⁼ 2 3 -1) each current switch cell of the individual _CS _1, CS 2, ..., the current source _I _1, I 2 in CS _7, ..., is supplied from the _{I 7} As described above, the current value coefficients C ₁ , C ₂ ,..., C ₇ are set in the current value of the current in advance according to the nonlinear characteristic to be applied in the DAC. When it is desired to realize a characteristic, that is, an inverse sine wave function (arc sine curve), current value coefficients C ₁ , C ₂ ,..., C ₇ corresponding to the MZM inverse characteristic are set.

したがって、以上のようなＤ／Ａ変換動作を行った結果として、例えば、逆正弦波関数（アークサイン・カーブ）を実現しようとする場合であれば、ディジタル入力信号Ｄ_０，Ｄ_１，Ｄ_２として入力される各バイナリ・コードに対して、図３に示すような不等間隔のアナログ出力レベルＶ_１〜Ｖ_８が生成され、図１１に示した従来のＤＡＣの場合に比し、より精度が高いＭＺＭ逆特性を実現することができる。図３は、図１に示すディジタル／アナログ変換器（ＤＡＣ）におけるマッハツェンダー型変調器（ＭＺＭ）の逆特性（アークサイン・カーブ）の実現手法を説明するための特性図である。 Therefore, as a result of performing the D / A conversion operation as described above, for example, when an inverse sine wave function (arc sine curve) is to be realized, the digital input signals D ₀ , D ₁ , D _{2 are used.} As shown in FIG. 3, unequally spaced analog output levels V _{1 to} V ₈ are generated for each binary code input as, and more accurate than the conventional DAC shown in FIG. MZM reverse characteristics can be realized. FIG. 3 is a characteristic diagram for explaining a method for realizing the inverse characteristic (arc sine curve) of the Mach-Zehnder modulator (MZM) in the digital / analog converter (DAC) shown in FIG.

なお、図１に示すような本参考例の場合の３ビット構成のＤＡＣにおいて、非線形特性としてＭＺＭ逆特性の変換動作を行う場合には、式（１）に示すように、各電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７は、次のような値に設定すれば良い。 In the case of performing conversion operation of MZM inverse characteristics as nonlinear characteristics in the 3-bit DAC in the case of this reference example as shown in FIG. 1, each current value coefficient C is expressed as shown in Equation (1). ₁ , C ₂ ,..., C ₇ may be set to the following values.

Ｃ_１＝Ｃ_７＝０．２４６７５、
Ｃ_２＝Ｃ_６＝０．１１２２７、
Ｃ_３＝Ｃ_５＝０．０９５３５、
Ｃ_４＝０．０９１２６
当然のことながら、ＭＺＭ逆特性を実現する場合、前述のような電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７に正確に設定することが望ましいが、或る程度、近似的に、前述の電流値係数に近い値に設定したとしても、従来のＤＡＣの場合よりもＭＺＭ逆特性をより精度良く実現することができることには変わりはない。 C ₁ = C ₇ = 0.24675,
C ₂ = C ₆ = 0.11227,
C ₃ = C ₅ = 0.095535,
C ₄ = 0.09126
As a matter of course, when realizing the MZM inverse characteristic, it is desirable to set the current value coefficients C ₁ , C ₂ ,..., C ₇ accurately as described above. Even if a value close to the current value coefficient is set, the MZM reverse characteristics can be realized with higher accuracy than in the case of the conventional DAC.

なお、本参考例におけるＤＡＣにおいて、実現しようとする非線形特性は、前述したように、ＭＺＭ逆特性つまりアークサインの特性に限るものではなく、例えば、
ｙ＝１−（１−ｘ^２）^１／２
で表されるような、円周の一部を切り取ったカーブを与える非線形出力特性であっても良く、電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７の電流源Ｉ_１，Ｉ_２，…，Ｉ_７が供給する電流の電流値を重み付ける電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７の値を変更するだけで、所望する非線形特性を実現することができる。 In the DAC of this reference example, the nonlinear characteristic to be realized is not limited to the MZM inverse characteristic, that is, the arc sine characteristic, as described above.
y = 1- (1-x ² ) ^1/2
In represented as may be non-linear output characteristic which gives a curve of a truncated circle, the current switch cells _CS _1, CS 2, ..., the current source _I 1, _{I 2} of CS _7, ... , the current value coefficient C ₁ I ₇ is weighting the current value of the current _supplied, C 2, _..., only by changing the value of C _7, it is possible to realize a desired nonlinear characteristic.

また、たとえ、低分解能のＤＡＣを用いている場合であっても、実現しようとする非線形特性のアナログ出力信号を、従来のＤＡＣの場合よりも精度良く出力することが可能である。 Even if a low-resolution DAC is used, an analog output signal having a nonlinear characteristic to be realized can be output with higher accuracy than in the case of a conventional DAC.

また、電流スイッチセルＣＳ_１，ＣＳ_２，…，ＣＳ_７の電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７の値は固定されている必要はなく、例えば、状況に応じて、出力特性を変更することを可能とするために、ＤＡＣ内あるいはＤＡＣ外にレジスタや可変抵抗等を配置し、該レジスタや可変抵抗等の値を動的に変更して設定することによって、電流値の重み付けを行う電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７の値を適宜変更可能とするような構成を採用することも可能である。 Further, the current value coefficients C ₁ , C ₂ ,..., C ₇ of the current switch cells CS ₁ , CS ₂ ,..., CS ₇ do not need to be fixed. In order to make it possible to change, a resistor, a variable resistor, etc. are arranged in the DAC or outside the DAC, and the value of the resistor, the variable resistor, etc. is dynamically changed and set to weight the current value. current coefficients C _1, C 2 performed, _..., it is also possible to adopt a configuration in which a suitably changeable values of C _7.

なお、動的に電流スイッチセルの電流源Ｉ_１，Ｉ_２，…，Ｉ_７が供給する電流の電流値の重み付けを行う電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７の値を変更することが可能な構成が付加されている場合であれば、場合によって、一時的に線形な特性のアナログ出力信号を出力したい場合には、各電流値係数Ｃ_１，Ｃ_２，…，Ｃ_７を、次のような値に設定すれば良い。 The current source of dynamic current switch cells _I _1, I 2, ..., current coefficient _C _1, C 2 for weighting the current value of _{I 7} supplies current, ..., to change the value of _{C 7} in the case where it has been attached is configurable, optionally, if it is desired to output an analog output signal of the temporary linear characteristic, the current value coefficients C _1, C 2, _..., a C ₇ The following values may be set.

Ｃ_１＝Ｃ_２＝Ｃ_３＝Ｃ_４＝Ｃ_５＝Ｃ_６＝Ｃ_７＝０．１４２８５７（＝１／７）
以上のように、一般に、Ｎビットのディジタル入力信号Ｄ_１〜Ｄ_Ｎのバイナリ・コードを（２^Ｎ−１）個の温度計・コードにデコードするデコーダと、実現したい非線形特性に応じて電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１により適宜重み付けされた電流値の電流を供給する電流源Ｉ_１〜Ｉ_２ ^Ｎ _−１とを備えたディジタル／アナログ変換器（ＤＡＣ）の回路構成とすることによって、たとえ、低分解能のディジタル／アナログ変換器（ＤＡＣ）であっても、所望する非線形特性のアナログ出力信号を精度良く出力することができる。また、図１１の従来技術のように、ディジタル／アナログ変換器（ＤＡＣ）の前段のディジタル信号処理器（ＤＳＰ）において非線形特性実現のための特段の処理を行うことも不要である。 C ₁ = C ₂ = C ₃ = C ₄ = C ₅ = C ₆ = C ₇ = 0.142857 (= 1/7)
As described above, generally, a decoder that decodes the binary code of the N-bit digital input signals D _{1 to} D _N into (2 ^N −1) thermometers and codes, and the current value according to the nonlinear characteristic to be realized By adopting a circuit configuration of a digital / analog converter (DAC) including current sources I _{1 to} I ₂ ^N ₋₁ for supplying currents having current values appropriately weighted by coefficients C _{1 to} C ₂ ^N ₋₁ . Even a low-resolution digital / analog converter (DAC) can accurately output an analog output signal having a desired nonlinear characteristic. Further, as in the prior art of FIG. 11, it is not necessary to perform special processing for realizing nonlinear characteristics in the digital signal processor (DSP) preceding the digital / analog converter (DAC).

さらには、電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１として用いるデータを動的に設定することができるレジスタや可変抵抗等をＤＡＣ内あるいはＤＡＣ外に備えることによって、状況に応じて、非線形特性のみならず線形特性も含め、ディジタル／アナログ変換器（ＤＡＣ）の変換特性を動的に適宜変更することもできる。 Furthermore, by providing a register, a variable resistor, or the like that can dynamically set data used as the current value coefficients C _{1 to} C ₂ ^N ₋₁ in the DAC or outside the DAC, only the non-linear characteristic is obtained depending on the situation. In addition, the conversion characteristics of the digital / analog converter (DAC) including the linear characteristics can be dynamically changed as appropriate.

（実施形態）
次に、本発明に係るディジタル／アナログ変換器（ＤＡＣ）の実施形態の回路構成について説明する。 (Embodiment)
Next, a circuit configuration of an embodiment of a digital / analog converter (DAC) according to the present invention will be described.

参考例において説明したように、温度計・コードにデコードして動作する結果として、本発明に係るディジタル／アナログ変換器（ＤＡＣ）においては、必要とする電流スイッチセルＣＳ_１〜ＣＳ_Ｎの個数が、一般的なバイナリウェイト・カレント・ステアリング型のディジタル／アナログ変換器（ＤＡＣ）の場合よりも多くなる。 As described in the reference example, as a result of decoding and operating as a thermometer / code, in the digital / analog converter (DAC) according to the present invention, the required number of current switch cells CS _{1 to} CS _N is More than the case of a general binary weight current steering type digital / analog converter (DAC).

そこで、本発明においては、例えば逆正弦波（アークサイン）特性のように、アナログ出力信号として得ようとしている非線形特性を、ディジタル入力信号のバイナリ・コードＤ_１〜Ｄ_Ｎが示す下位側の値と上位側の値とで対称性を有する非線形特性とする場合、言い換えると、デコードした温度計・コードの中間のビットを中心にして、該温度計・コードの下位側ビット（最小ビットＬＳＢから中間ビットまで）と、該温度計・コードの上位側ビット（中間値から最大ビットＭＳＢまで）との間で、それぞれにおいて出力するアナログ出力信号として対称性を有する信号を得ようとする場合、つまり、電流スイッチセルの電流源Ｉ_１〜Ｉ_２ ^Ｎ _−１が供給する電流の電流値の重み付けを行う電流値係数Ｃ_１〜Ｃ_２ ^Ｎ _−１の値が対称性を有する値に設定しようとする場合には、該対称性を利用して、下位側と上位側とで折り畳んだ温度計・コードとディジタル入力信号の最上位ビットＤ_Ｎとからなる変換コードを生成するコード変換部４を、図１に示す参考例におけるデコーダ１の代わりに備えることによって、電流スイッチセルの個数を半分近くにまで削減して構成することも可能である。 Therefore, in the present invention, a non-linear characteristic to be obtained as an analog output signal, such as an inverse sine wave (arc sine) characteristic, is a lower-order value indicated by the binary codes D _{1 to} _DN of the digital input signal. In other words, the lower bits of the thermometer / code (from the least significant bit LSB to the middle) are centered on the intermediate bits of the decoded thermometer / code. Bit) and the higher-order bits of the thermometer / code (from the intermediate value to the maximum bit MSB) to obtain a symmetrical signal as an analog output signal to be output in each case, that is, The values of the current value coefficients C _{1 to} C ₂ ^N ₋₁ for weighting the current values of the currents supplied by the current sources I _{1 to} I ₂ ^N _{−1 of the} current switch cell are symmetrical. When to be set to a value having utilizes the symmetry, generating conversion codes consisting of the most significant bits D _N thermometer code and digital input signal folded at the lower side and the upper By providing the code conversion unit 4 to replace the decoder 1 in the reference example shown in FIG. 1, the number of current switch cells can be reduced to almost half.

以下に、かかる対称性を有する非線形出力特性を付与するディジタル／アナログ変換器（ＤＡＣ）の一例としてＭＺＭ逆特性つまり逆正弦波（アークサイン）特性のディジタル／アナログ変換器（ＤＡＣ）を例にとって、本実施形態におけるディジタル／アナログ変換器（ＤＡＣ）の回路構成について図４を用いて以下に説明する。図４は、本発明に係るディジタル／アナログ変換器（ＤＡＣ）の実施形態の回路構成を示す回路図であり、図１に示すディジタル／アナログ変換器（ＤＡＣ）よりも回路規模を縮小可能とする構成例を示すものであり、３ビット構成の場合を例にして示している。 In the following, as an example of a digital / analog converter (DAC) that imparts a nonlinear output characteristic having such symmetry, a digital / analog converter (DAC) having an inverse MZM characteristic, that is, an arc sine characteristic, is taken as an example. The circuit configuration of the digital / analog converter (DAC) in this embodiment will be described below with reference to FIG. FIG. 4 is a circuit diagram showing a circuit configuration of an embodiment of a digital / analog converter (DAC) according to the present invention. The circuit scale can be reduced as compared with the digital / analog converter (DAC) shown in FIG. A configuration example is shown, and a case of a 3-bit configuration is shown as an example.

逆正弦波（アークサイン）関数の特性上、（２^Ｎ−１）個の温度計・コードＴ_１〜Ｔ_２ ^Ｎ _−１(図１の場合、Ｔ_１〜Ｔ_７)の下位側ビットと上位側ビットとの対称性から、式（１）において、中間ビットの（Ｔ_２ ^Ｎ _／２）ビット目（図１の場合Ｔ_４ビット目）を中心にして
Ｃ_ｘ＝Ｃ_２ ^Ｎ _−ｘ
（Ｘ＝１，２，…，Ｎ）
の関係が成立することを利用すると、温度計・コードにデコードするデコーダ１Ａと該温度計・コードを折り畳む第１、第２のゲート回路４Ａ，４Ｂとを組み合わせたコード変換部４を用いることによって、図４に示すような回路構成とすることが可能である。 Due to the characteristics of the inverse sine wave (arc sine) function, the lower-order bits and the higher-order bits of (2 ^N -1) thermometers and codes T _{1 to} T ₂ ^N _-1 (T _{1 to} T _{7 in} the case of FIG. 1) From the symmetry with the side bit, in Expression (1), C _x = C ₂ ^N _−x centering on the (T ₂ ^N _{/ 2} ) bit of the intermediate bit (T ₄ bit in the case of FIG. 1).
(X = 1, 2,..., N)
By utilizing the fact that the relationship is established, by using a code conversion unit 4 that combines a decoder 1A that decodes a thermometer / code and first and second gate circuits 4A and 4B that fold the thermometer / code. A circuit configuration as shown in FIG. 4 is possible.

図４に示すように、図１に示したデコーダ１の代わりにコード変換部４を用いた回路構成とすれば、図１の場合に比して素子数特に電流スイッチセルの個数を４個の電流スイッチセルＣＳ_１〜ＣＳ_４に略半減したディジタル／アナログ変換器（ＤＡＣ）においても、非線形特性例えばＭＺＭ逆特性の出力を精度良く実現することができる。さらには、回路規模を削減した結果として、アナログ出力ノードに見える容量成分も略半減し、ディジタル／アナログ変換器（ＤＡＣ）そのものの出力帯城の拡大（高速化）を図ることができる。 As shown in FIG. 4, if the circuit configuration using the code conversion unit 4 instead of the decoder 1 shown in FIG. 1 is used, the number of elements, particularly the number of current switch cells, is 4 as compared with the case of FIG. Even in the digital / analog converter (DAC) which is substantially halved to the current switch cells CS _{1 to} CS ₄ , it is possible to accurately realize output of nonlinear characteristics such as MZM reverse characteristics. Furthermore, as a result of reducing the circuit scale, the capacitance component that appears at the analog output node is substantially halved, and the output band of the digital / analog converter (DAC) itself can be expanded (speeded up).

また、図４のディジタル／アナログ変換器（ＤＡＣ）には、前述のように、新たなコード変換部４を導入しており、コード変換部４から出力される変換コードＸ_１〜Ｘ_４によって駆動される電流スイッチセルＣＳ_１〜ＣＳ_４内の電流値係数Ｃ_１〜Ｃ_４も、前述した参考例の場合とは異なる値を設定している。 In addition, the digital / analog converter (DAC) of FIG. 4 has a new code conversion unit 4 as described above, and is driven by conversion codes X _{1 to} X ₄ output from the code conversion unit 4. The current value coefficients C _{1 to} C ₄ in the current switch cells CS _{1 to} CS ₄ are also set to values different from those in the above-described reference example.

まず、コード変換部４に関して説明する。本コード変換部４に、Ｎビットのディジタル入力信号のバイナリ・コードＤ_０〜Ｄ_Ｎ（図４の場合、バイナリ・コードＤ_０，Ｄ_１，Ｄ_２）が入力されると、まず、その最上位ビットＤ_Ｎ（図４の場合、最上位ビットＤ_２）とそれ以外の（Ｎ−１）個のビットＤ_０〜Ｄ_Ｎ―１（図４の場合、最上位ビットＤ_０，Ｄ_１）それぞれとの間で第１のＸＯＲ演算（排他的論理和演算）が、第１のゲート回路４Ａにおいてなされる。 First, the code conversion unit 4 will be described. When binary codes D _{0 to} D _N (in the case of FIG. 4, binary codes D ₀ , D ₁ , D ₂ ) of an N-bit digital input signal are input to the code conversion unit 4, first of all, The upper bit D _N (the most significant bit D _{2 in} the case of FIG. 4) and the other (N−1) bits D _{0 to} D _N-1 (the most significant bits D ₀ and D _{1 in} the case of FIG. 4) A first XOR operation (exclusive OR operation) is performed in the first gate circuit 4A.

しかる後、第１のゲート回路４Ａにおける第１のＸＯＲ演算結果の（Ｎ−１）ビットのバイナリ・コードがデコーダ１Ａに入力されて、（Ｎ−１）ビットのバイナリ・コードから｛２^{（Ｎ−１）}−１｝個の温度計・コードに変換される。 Thereafter, the (N−1) -bit binary code of the first XOR operation result in the first gate circuit 4A is input to the decoder 1A, and {2 ^{(N -1)} It is converted into -1} thermometers and codes.

さらに、デコーダ１Ａにおいて変換された｛２^{（Ｎ−１）}−１｝個の温度計・コードと入力されたバイナリ・コードの最上位ビットＤ_Ｎとの間で第２のゲート回路４Ｂにおいて再びＸＯＲ演算（排他的論理和演算）が第２の演算としてなされることにより、下位側と上位側とで折り畳まれた温度計・データが得られる。つまり、第２の演算結果である第２のゲート回路４ＢにおけるＸＯＲ演算結果の｛２^{（Ｎ−１）}−１｝個の温度計・コードとディジタル入力信号として入力されたバイナリ・コードの最上位ビットＤ_Ｎとからなる２^{（Ｎ−１）}個の新たな変換コードＸ_１〜Ｘ_２ ^{（Ｎ−１）}が得られる。かくのごとく、Ｎビットのバイナリ・コードからなるディジタル入力信号は、コード変換部４において、２^{（Ｎ−１）}個の新たな変換コードＸ_１〜Ｘ_２ ^{（Ｎ−１）}に変換される。 Moreover, again XOR the second gate circuit 4B between the transformed ^{{2 (N-1) -1} } pieces of the most significant bit D _N binary code input with thermometer code in the decoder 1A By performing the operation (exclusive OR operation) as the second operation, thermometers and data folded on the lower side and the upper side are obtained. In other words, {2 ^(N-1) -1} thermometers / codes of the XOR operation result in the second gate circuit 4B, which is the second operation result, and the most significant of the binary code input as a digital input signal bit _{D N} consisting of ^{2 (N-1)} pieces of the new conversion code _{_{^{X 1 ~X 2 (N-1}}} ) is obtained. As described above, the digital input signal composed of the N-bit binary code is converted into 2 ^(N−1) new conversion codes X _{1 to} X ₂ ^(N−1) by the code conversion unit 4.

一例として、図４に示す３ビットのバイナリ・コードからなるディジタル入力信号の場合においては、図５に示すような変換コードに変換される。ここに、図５は、図４に示すディジタル／アナログ変換器（ＤＡＣ）のコード変換部４においてコード変換されるバイナリ・コードと変換コードとの対応関係の一例を示す変換テーブルである。 As an example, in the case of a digital input signal composed of a 3-bit binary code shown in FIG. 4, it is converted into a conversion code as shown in FIG. FIG. 5 is a conversion table showing an example of a correspondence relationship between binary codes and conversion codes that are code-converted by the code conversion unit 4 of the digital / analog converter (DAC) shown in FIG.

図５に示すように、コード変換部４においてコード変換された変換コードＸ_１〜Ｘ_４は、ディジタル入力信号として入力される３ビットのバイナリ・コードＤ_０，Ｄ_１，Ｄ_２の値が大きくなるにつれ、最上位ビットＤ_２が“１”になるまでは、順に、最下位ビットＸ_１側から“１”が順次上位ビット側に増加していき、最上位ビットＤ_２が“１”になった以降は、大きくなるにつれ、逆に、最上位ビットＸ_４側から“１”が順次増加していくという、下位側と上位側とで対称性を有する変化が得られるコードとして生成している例を示している。 As shown in FIG. 5, the conversion codes X _{1 to} X ₄ subjected to code conversion in the code conversion unit 4 have large values of 3-bit binary codes D ₀ , D ₁ , D ₂ input as digital input signals. Accordingly, until the most significant bit D ₂ becomes “1”, “1” sequentially increases from the least significant bit X ₁ side to the upper bit side, and the most significant bit D ₂ becomes “1”. After that, as the code becomes larger, on the contrary, “1” is sequentially increased from the most significant bit X ₄ side, and is generated as a code that can obtain a symmetrical change between the lower side and the upper side. An example is shown.

次に、電流スイッチセルＣＳ_１〜ＣＳ_４内の電流値係数Ｃ_１〜Ｃ_４について説明する。まず、図４に示す本実施形態のディジタル／アナログ変換器（ＤＡＣ）においては、電流スイッチセルは、コード変換部４から出力される２^{（Ｎ−１）}ビットの変換コードＸ_１〜Ｘ_２ ^{（Ｎ−１）}の各ビットごとに配置される。したがって、図１に示した参考例のディジタル／アナログ変換器（ＤＡＣ）に比べ、前述したように、電流スイッチセルの総数が（２^Ｎ−１）個（図１の３ビット構成の場合は７個）から２^{（Ｎ−１）}個（図４の３ビット構成の場合は４個）に減っており、同じく、電流源の総数も、２^{（Ｎ−１）}個（図４の３ビット構成の場合は４個）に減っている。 Next, the current value coefficients C ₁ to C ₄ in the current switch cells CS _{1 to} CS ₄ will be described. First, in the digital / analog converter (DAC) of the present embodiment shown in FIG. 4, the current switch cell includes 2 ^(N−1) -bit conversion codes X _{1 to} X ₂ ^{( N-1)} is arranged for each bit. Therefore, compared to the digital / analog converter (DAC) of the reference example shown in FIG. 1, as described above, the total number of current switch cells is (2 ^N −1) (7 in the case of the 3-bit configuration of FIG. 1). If the number) of ^{2 (N-1)} pieces (3-bit configuration in FIG. 4 is reduced to four), likewise, the total number of current sources are ^also 3-bit configuration of the ^{2 (N-1)} pieces (Fig. 4 In case of, it is reduced to 4).

かくのごとく、図１に比して２^{（Ｎ−１）}個に減少した電流スイッチセルＣＳ_１〜ＣＳ_２ ^{（Ｎ−１）}内の電流源Ｉ_１〜Ｉ_２ ^{（Ｎ−１）}から供給する電流の電流値に関して電流値係数Ｃ_１〜Ｃ_２ ^{（Ｎ−１）}が掛かるわけであるが、変換コードＸ_１〜Ｘ_２ ^{（Ｎ−１）}のうち、最上位ビットの変換コードＸ_２ ^{（Ｎ−１）}を除く残りのビットの変換コードＸ_１〜Ｘ_２ ^{（Ｎ−１）} _−１がそれぞれ入力される電流スイッチセルＣＳ_１〜ＣＳ_２ ^{（Ｎ−１）} _−１内の電流源Ｉ_１〜Ｉ_２ ^{（Ｎ−１）} _−１それぞれについては、各電流値Ｉに掛かる電流値係数Ｃ_１〜Ｃ_２ ^{（Ｎ−１）} _−１は、参考例における式（１）と全く同じ値の係数として、次の式（３）で与えられる。 As described above, the current is supplied from the current sources I _{1 to} I ₂ ^(N−1) in the current switch cells CS _{1 to} CS ₂ ^(N−1) , which is reduced to 2 ^(N−1) pieces as compared with FIG. The current value coefficients C _{1 to} C ₂ ^(N−1) are multiplied with respect to the current value of the current. Among the conversion codes X _{1 to} X ₂ ^(N−1) , the conversion code X ₂ ^{(N -1)} except for the conversion codes X _{1 to} X ₂ ^(N−1) _{−1 of the} remaining bits, respectively, to which current sources I ₁ to I in the current switch cells CS _{1 to} CS ₂ ^(N−1) ₋₁ are input. For each of I ₂ ^(N−1) ₋₁ , the current value coefficients C _{1 to} C ₂ ^(N−1) ₋₁ applied to the respective current values I are the same as the coefficients of the formula (1) in the reference example. Is given by the following equation (3).

一方、最上位ビットの変換コードＸ_２ ^{（Ｎ−１）}が入力される電流スイッチセルＣＳ_２ ^{（Ｎ−１）}内の電流源Ｉ_２ ^{（Ｎ−１）}については、電流値Ｉに掛かる電流値係数Ｃ_２ ^{（Ｎ−１）}は、次の式（４）で与えられる。

On the other hand, for the current source I ₂ ^(N−1) in the current switch cell CS ₂ ^{(N−1) to} which the most significant bit conversion code X ₂ ^(N−1) is input, the current value applied to the current value I The coefficient C ₂ ^(N−1) is given by the following equation (4).

なお、図４に示すような本実施形態の場合の３ビット構成のＤＡＣにおいて、非線形特性としてＭＺＭ逆特性の変換動作を行う場合には、各電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４は、式（３）、式（４）に示すように、次のような値に設定すれば良い。

Note that in the case of a 3-bit DAC in the case of the present embodiment as shown in FIG. 4, when performing a conversion operation of MZM inverse characteristics as nonlinear characteristics, the current value coefficients C ₁ , C ₂ , C ₃ , C ₄ may be set to the following values as shown in Expression (3) and Expression (4).

Ｃ_１＝０．２４６７５、
Ｃ_２＝０．１１２２７、
Ｃ_３＝０．０９５３５、
Ｃ_４＝０．５４５６３
当然のことながら、ＭＺＭ逆特性を実現する場合、前述のような電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４に正確に設定することが望ましいが、或る程度、近似的に、前述の電流値係数に近い値に設定したとしても、従来のＤＡＣの場合よりもＭＺＭ逆特性をより精度良く実現することができることには変わりはない。 C ₁ = 0.24675,
C ₂ = 0.11227,
C ₃ = 0.09535,
C ₄ = 0.54563
As a matter of course, when realizing the MZM inverse characteristic, it is desirable to accurately set the current value coefficients C ₁ , C ₂ , C ₃ , and C ₄ as described above. Even if it is set to a value close to the current value coefficient, the MZM reverse characteristic can be realized with higher accuracy than in the case of the conventional DAC.

かくのごとき電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４が与えられた電流スイッチセルＣＳ_１，ＣＳ_２，ＣＳ_３，ＣＳ_４を、コード変換部４によって変換された新たな変換コードＸ_１，Ｘ_２，Ｘ_３，Ｘ_４によってそれぞれ駆動することにより、参考例のディジタル／アナログ変換器（ＤＡＣ）の場合と同様に、図３に示すようなＭＺＭ逆特性（アークサイン・カーブ）を実現することができる。 A new conversion code X obtained by converting the current switch cells CS ₁ , CS ₂ , CS ₃ , and CS ₄ to which the current value coefficients C ₁ , C ₂ , C ₃ , and C ₄ are given by the code conversion unit 4. ₁ , X ₂ , X ₃ , and X ₄ , respectively, the MZM inverse characteristic (arc sine curve) as shown in FIG. 3 is obtained as in the case of the digital / analog converter (DAC) of the reference example. Can be realized.

なお、本実施形態におけるＤＡＣにおいても、参考例の場合と同様、実現しようとする非線形特性は、前述したように、ＭＺＭ逆特性つまりアークサインの特性に限るものではなく、非線形特性として対称性を有するものであれば、如何なる非線形出力特性であっても良く、電流スイッチセルＣＳ_１，ＣＳ_２，ＣＳ_３，ＣＳ_４の電流源Ｉ_１，Ｉ_２，Ｉ_３，Ｉ_４が供給する電流の電流値を重み付ける電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４の値を変更するだけで、所望する非線形特性を実現することができる。 In the DAC of this embodiment, as in the case of the reference example, the nonlinear characteristic to be realized is not limited to the MZM reverse characteristic, that is, the arc sine characteristic, as described above. Any non-linear output characteristic may be used as long as it has a current of current supplied from the current sources I ₁ , I ₂ , I ₃ , I _{4 of} the current switch cells CS ₁ , CS ₂ , CS ₃ , CS _4. A desired nonlinear characteristic can be realized only by changing the values of the current value coefficients C ₁ , C ₂ , C ₃ , and C ₄ for weighting the values.

また、電流スイッチセルＣＳ_１，ＣＳ_２，Ｃ_３，ＣＳ_４の電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４の値は固定されている必要はなく、参考例の場合と同様、例えば、状況に応じて、出力特性を変更することを可能とするために、ＤＡＣ内あるいはＤＡＣ外にレジスタや可変抵抗等を配置し、該レジスタや可変抵抗等の値を動的に変更して設定することによって、電流値の重み付けを行う電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４の値を適宜変更可能とするような構成を採用することも可能である。 Further, the values of the current value coefficients C ₁ , C ₂ , C ₃ , C ₄ of the current switch cells CS ₁ , CS ₂ , C ₃ , CS ₄ do not need to be fixed, In order to make it possible to change the output characteristics according to the situation, registers and variable resistors are arranged inside or outside the DAC, and the values of the registers and variable resistors are dynamically changed and set. By doing so, it is also possible to adopt a configuration in which the values of the current value coefficients C ₁ , C ₂ , C ₃ , C ₄ for weighting the current values can be appropriately changed.

なお、動的に電流スイッチセルの電流源Ｉ_１，Ｉ_２，Ｉ_３，Ｉ_４が供給する電流の電流値の重み付けを行う電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４の値を変更することが可能な構成が付加されている場合であれば、場合によって、一時的に線形な特性のアナログ出力信号を出力したい場合には、各電流値係数Ｃ_１，Ｃ_２，Ｃ_３，Ｃ_４を、次のような値に設定すれば良い。 The values of the current value coefficients C ₁ , C ₂ , C ₃ , C ₄ for dynamically weighting the current values of the currents supplied by the current sources I ₁ , I ₂ , I ₃ , I ₄ of the current switch cell are set. If a configuration that can be changed is added, if it is desired to temporarily output an analog output signal having a linear characteristic, the current value coefficients C ₁ , C ₂ , C ₃ , the C _4, may be set to the following values.

Ｃ_１＝Ｃ_２＝Ｃ_３＝０．１４２８５７、
Ｃ_４＝０．５７１４２９
以上のように、一般に、Ｎビットのディジタル入力信号Ｄ_１〜Ｄ_Ｎを温度計・コードを一部含む変換コードＸ_１〜Ｘ_２ ^{（Ｎ−１）}に変換するコード変換部４と、実現したい非線形特性に応じて電流値係数Ｃ_１〜Ｃ_２ ^{（Ｎ−１）}により適宜重み付けされた電流値の電流を供給する電流源Ｉ_１〜Ｉ_２ ^{（Ｎ−１）}とを備えたディジタル／アナログ変換器（ＤＡＣ）の回路構成とすることによって、参考例に比して回路規模を大幅に削減するとともに、たとえ、低分解能のディジタル／アナログ変換器（ＤＡＣ）であっても、所望する非線形特性のアナログ出力信号を精度良く出力することができる。また、図１１の従来技術のように、ディジタル／アナログ変換器（ＤＡＣ）の前段のディジタル信号処理器（ＤＳＰ）において非線形特性実現のための特段の処理を行うことも不要である。 C ₁ = C ₂ = C ₃ = 0.142857,
C ₄ = 0.571429
As described above, in general, the code conversion unit 4 that converts the ^N- bit digital input signals D _{1 to} D _N into the conversion codes X _{1 to} X ₂ ^(N−1) including a part of the thermometer and code is desired to be realized. Digital / analog conversion including current sources I _{1 to} I ₂ ^(N−1) for supplying currents having current values appropriately weighted by current value coefficients C _{1 to} C ₂ ^(N−1) according to nonlinear characteristics The circuit configuration of the DAC (DAC) greatly reduces the circuit scale compared to the reference example, and even if it is a low-resolution digital / analog converter (DAC), it has a desired nonlinear characteristic. An analog output signal can be output with high accuracy. Further, as in the prior art of FIG. 11, it is not necessary to perform special processing for realizing nonlinear characteristics in the digital signal processor (DSP) preceding the digital / analog converter (DAC).

さらには、電流値係数Ｃ_１〜Ｃ_２ ^{（Ｎ−１）}として用いるデータを動的に設定することができるレジスタや可変抵抗等をＤＡＣ内あるいはＤＡＣ外に備えることによって、状況に応じて、非線形特性のみならず線形特性も含め、ディジタル／アナログ変換器（ＤＡＣ）の変換特性を動的に適宜変更することもできる。 Furthermore, by providing a register, a variable resistor, or the like that can dynamically set data used as the current value coefficients C _{1 to} C ₂ ^(N−1) in the DAC or outside the DAC, the nonlinearity can be obtained depending on the situation. The conversion characteristics of the digital / analog converter (DAC) including not only the characteristics but also the linear characteristics can be dynamically changed as appropriate.

（本発明の実施形態の効果）
以上の実施形態によると、各ビットの重みがない温度計・コードごとに対応させて配置した各電流スイッチセルの電流源から供給する電流の電流値を適宜重み付けすることによって、ディジタル／アナログ変換器（ＤＡＣ）のアナログ出力信号の出力レベルそのものを不等間隔にして、所望の非線形特性例えばアークサイン・カーブ（ＭＺＭ逆特性）を有する入出力特性を実現することが可能である。したがって、ディジタル信号処理器（ＤＳＰ）内部で非線形特性例えばアークサイン・カーブ（ＭＺＭ逆特性）を実現するなどの特段の処理を必要とせず、かつ、従来の非線形特性を付与する手法（つまり、ＤＳＰとＤＡＣとの組み合わせにより非線形特性を付加する手法）よりも、より精度良く、非線形特性例えばアークサイン・カーブ（ＭＺＭ逆特性）を実現することができる。 (Effect of the embodiment of the present invention)
According to the above embodiment, the digital / analog converter is appropriately weighted by appropriately weighting the current value of the current supplied from the current source of each current switch cell arranged corresponding to each thermometer / code having no weight of each bit. It is possible to realize input / output characteristics having desired non-linear characteristics such as an arc sine curve (MZM reverse characteristics) by making the output levels of the analog output signals of (DAC) themselves unequally spaced. Therefore, no special processing such as realizing a nonlinear characteristic such as an arc sine curve (MZM inverse characteristic) inside the digital signal processor (DSP) is required, and a conventional method for imparting a nonlinear characteristic (that is, a DSP) Therefore, it is possible to realize a non-linear characteristic such as an arc sine curve (MZM reverse characteristic) with higher accuracy than a method of adding a non-linear characteristic by combining a DAC and a DAC.

例えば、前述した実施形態のごとき本発明に係るディジタル／アナログ変換器（ＤＡＣ）を光ディジタル・トランスミッタに適用すれば、低分解能のディジタル／アナログ変換器（ＤＡＣ）であっても、比較的、精度良く、例えば正弦波（サイン）カーブの出力特性を有するＭＺＭの非線形伝達特性を補償することができ、最大の透過率を得ながらにして、送信信号の歪み（ノイズ）の発生を抑圧することができる。 For example, if the digital / analog converter (DAC) according to the present invention as in the above-described embodiment is applied to an optical digital transmitter, even a low-resolution digital / analog converter (DAC) has relatively high accuracy. For example, the nonlinear transfer characteristic of MZM having an output characteristic of a sine wave (sine) curve can be compensated, and the distortion (noise) of the transmission signal can be suppressed while obtaining the maximum transmittance. it can.

かかる効果の従来の手法との差分について、以下に、さらに具体的に説明する。 The difference between this effect and the conventional method will be described more specifically below.

例えばＭＺＭが理想的な特性を示すもの（つまり、伝達特性として理想的な正弦波（サイン）カーブの出力特性を有するもの）であると仮定すると、送信信号に生じるノイズは、ディジタル／アナログ変換器（ＤＡＣ）の出力信号におけるアークサインカーブからのズレに相当することになる。 For example, assuming that the MZM has an ideal characteristic (that is, an output characteristic of an ideal sine wave (sine) curve as a transfer characteristic), noise generated in the transmission signal is converted into a digital / analog converter. This corresponds to a deviation from the arc sine curve in the output signal of (DAC).

すなわち、従来技術のように、線形出力を有する３ビットのディジタル／アナログ変換器（ＤＡＣ）を利用しながらディジタル信号処理器（ＤＳＰ）において補償コード（例えばＭＺＭ逆特性の補償コード）を生成するという手法の場合には、光ディジタル・トランスミッタの送信信号に生じる総ノイズは、図６（Ａ）に示すハッチング部分（アークサインカーブＡＣとＤＡＣから出力されるアナログ出力信号Ｖｏｕｔ′との差分）の総面積に相当する。一方、本発明の３ビットのディジタル／アナログ変換器（ＤＡＣ）によって非線形特性（例えばＭＺＭ逆特性）を実現するという手法の場合は、光ディジタル・トランスミッタの送信信号に生じる総ノイズは、図６（Ｂ）に示すハッチング部分（アークサインカーブＡＣとＤＡＣから出力されるアナログ出力信号Ｖｏｕｔとの差分）の総面積に相当する。 That is, as in the prior art, a compensation code (for example, a compensation code having an MZM reverse characteristic) is generated in a digital signal processor (DSP) using a 3-bit digital / analog converter (DAC) having a linear output. In the case of the technique, the total noise generated in the transmission signal of the optical digital transmitter is the total of the hatched portion (difference between the arc sine curve AC and the analog output signal Vout ′ output from the DAC) shown in FIG. It corresponds to the area. On the other hand, in the case of the technique of realizing nonlinear characteristics (for example, MZM reverse characteristics) by the 3-bit digital / analog converter (DAC) of the present invention, the total noise generated in the transmission signal of the optical digital transmitter is as shown in FIG. This corresponds to the total area of the hatched portion (the difference between the arc sine curve AC and the analog output signal Vout output from the DAC) shown in B).

ここに、図６は、マッハツェンダー型変調器（ＭＺＭ）により構成される光ディジタル・トランスミッタから送信される送信信号の歪み（ノイズ）の発生状況を説明するための模式図であり、図６（Ａ）が、図８に示すような従来の手法における送信信号の歪み（ノイズ）の発生状況をハッチング表示により示しており、図６（Ｂ）が、図１または図４に示すような本発明による手法における送信信号の歪み（ノイズ）の発生状況をハッチング表示により示している。 FIG. 6 is a schematic diagram for explaining the occurrence of distortion (noise) of a transmission signal transmitted from an optical digital transmitter constituted by a Mach-Zehnder modulator (MZM). A) shows the occurrence of transmission signal distortion (noise) in the conventional method as shown in FIG. 8 by hatching display, and FIG. 6B shows the present invention as shown in FIG. 1 or FIG. The state of occurrence of distortion (noise) of the transmission signal in the method of FIG.

ここで、図６（Ａ）に示すハッチング部分の総面積つまりはノイズ量を‘１’とすると、図６（Ｂ）のハッチング部分の総面積つまりノイズ量は‘０．６８’（６８％）となっており、本発明による手法においては、従来手法に比して大幅にノイズを低減することができる。 Here, if the total area of the hatched portion shown in FIG. 6A, that is, the amount of noise is “1”, the total area of the hatched portion of FIG. 6B, that is, the amount of noise is “0.68” (68%). Therefore, in the method according to the present invention, noise can be greatly reduced as compared with the conventional method.

さらに、使用するディジタル／アナログ変換器（ＤＡＣ）の分解能を向上させれば、当然のことながら、量子化ノイズが減る分だけ、従来の手法であっても、本発明による手法であっても、送信信号の総ノイズ量も削減することができるが、より正確に所望の非線形特性を有するアナログ出力信号を出力することができる本発明のディジタル／アナログ変換器（ＤＡＣ）を用いる手法の方が、従来の手法よりも総ノイズ量をより多く低減することができる。 Furthermore, if the resolution of the digital / analog converter (DAC) to be used is improved, it is a matter of course that the conventional technique or the technique according to the present invention is equivalent to the reduction in quantization noise. Although the total noise amount of the transmission signal can be reduced, the method using the digital / analog converter (DAC) of the present invention that can output an analog output signal having a desired nonlinear characteristic more accurately is more preferable. The total amount of noise can be reduced more than the conventional method.

例えば、非線形特性としてアークサイン特性（逆ＭＺＭ特性）を出力する場合、図７に示すように、ＭＺＭの非線形伝達特性をより正確に補償することが可能な本発明のディジタル／アナログ変換器（ＤＡＣ）を用いる手法の方が、従来の手法よりも総ノイズ量をより多く低減することができる。図７は、光ディジタル・トランスミッタに利用するディジタル／アナログ変換器（ＤＡＣ）の分解能と、光ディジタル・トランスミッタから送信される送信信号のノイズ量との関係を示すグラフであり、３ビット構成の従来のディジタル／アナログ変換器（ＤＡＣ）を用いる場合に発生するノイズ量を‘１’として規格化したノイズ量を示している。 For example, when an arc sine characteristic (inverse MZM characteristic) is output as a non-linear characteristic, as shown in FIG. 7, the digital / analog converter (DAC) of the present invention capable of more accurately compensating for the non-linear transfer characteristic of the MZM. ) Can reduce the total noise amount more than the conventional method. FIG. 7 is a graph showing the relationship between the resolution of a digital / analog converter (DAC) used for an optical digital transmitter and the amount of noise of a transmission signal transmitted from the optical digital transmitter. The amount of noise generated when the digital / analog converter (DAC) is standardized as “1” is shown.

１…デコーダ、１Ａ…デコーダ、２…Ｄフリップフロップ群、３…電流スイッチセル群、４…コード変換部、４Ａ…第１のゲート回路、４Ｂ…第２のゲート回路、１１…ディジタル信号処理器（ＤＳＰ）、１２，１３…ディジタル／アナログ変換器（ＤＡＣ）、１４…光ＩＱ変調器、ＡＣ…アークサインカーブ、Ｃ_１，Ｃ_２，〜，Ｃ_７…電流値係数、ＣＳ_１，ＣＳ_２，〜，ＣＳ_７…電流スイッチセル、Ｄ_０，Ｄ_１，Ｄ_２…ディジタル入力信号、Ｄ−ＦＦ_１，Ｄ−ＦＦ_２，〜，Ｄ−ＦＦ_７…Ｄフリップフロップ、Ｉ_１，Ｉ_２，〜，Ｉ_７…電流源、Ｒ…負荷抵抗、Ｓ_１，Ｓ_２，〜，Ｓ_７…スイッチ、Ｔ_１，Ｔ_２，…，Ｔ_７…温度計・コード、Ｘ_１，Ｘ_２，Ｘ_３，Ｘ_４…変換コード、Ｖｏｕｔ，Ｖｏｕｔ′…アナログ出力信号。 DESCRIPTION OF SYMBOLS 1 ... Decoder, 1A ... Decoder, 2 ... D flip-flop group, 3 ... Current switch cell group, 4 ... Code conversion part, 4A ... 1st gate circuit, 4B ... 2nd gate circuit, 11 ... Digital signal processor (DSP), 12,13 ... digital / analog converter (DAC), 14 ... optical IQ modulator, AC ... arc sine _{_{curve, C 1, C 2, ~}} , C 7 ... current value _coefficient, CS _1, CS ₂ , ˜, CS _7, current switch cells, D ₀ , D ₁ , D _2, digital input signals, D-FF ₁ , D-FF ₂ , ˜, D-FF _7, D flip-flops, I ₁ , I ₂ , ~, I 7 _... current source, R ... load _{_{resistor, S 1, S 2, ~}} , S 7 ... _{_{switch, T 1, T 2, ...}} , T 7 ... thermometer _{_{_{code, X 1, X 2, X}}} 3 , X 4 _... conversion code, Vout, Vout '... A Log output signal.

Claims

Ｎビットのバイナリ・コードからなるディジタル入力信号を、各ビットの重みがない温度計・コードにデコードするデコーダと、デコードされた前記温度計・コードのビットごとに、それぞれのビットの値に応じて、電流源からの電流を負荷に供給するか否かを切り替える電流スイッチセルとを備えることにより、前記ディジタル入力信号をアナログ出力信号に変換するディジタル／アナログ変換器において、前記電流スイッチセルごとの前記電流源が供給する電流の電流値を、前記アナログ出力信号の出力特性に合わせた電流値係数によって重み付けした電流値とし、
前記アナログ出力信号は、前記ディジタル入力信号のバイナリ・コードが示す下位側の値と上位側の値とで対称性を有し、Ｎビットの前記ディジタル入力信号のバイナリ・コードの下位側と上位側とで折り畳まれた温度計・コードと前記ディジタル入力信号の最上位ビットとからなる変換コードとして生成するコード変換部を、前記デコーダの代わりに備えており、
前記コード変換部は、前記ディジタル入力信号の最上位ビットと残りの（Ｎ−１）ビットそれぞれとの排他的論理和演算を行い、（Ｎ-１）ビットの第１の演算結果を出力する第１のゲート回路と、該第１の演算結果を｛２^{（Ｎ−１）}−１｝ビットの温度計・コードにデコードするデコーダと、デコードされた前記温度計・コードの｛２^{（Ｎ−１）}−１｝ビットそれぞれと前記ディジタル入力信号の最上位ビットとの排他的論理和演算を行い、｛２^{（Ｎ−１）}−１｝ビットの第２の演算結果を出力する第２のゲート回路と、を備え、｛２^{（Ｎ−１）}−１｝ビットの該第２の演算結果と前記ディジタル入力信号の最上位ビットとからなる２^{（Ｎ−１）}ビットを前記変換コードとして生成する
ことを特徴とするディジタル／アナログ変換器。
A decoder for decoding a digital input signal composed of an N-bit binary code into a thermometer / code having no weight of each bit, and for each bit of the decoded thermometer / code, depending on the value of each bit A digital / analog converter that converts the digital input signal into an analog output signal by switching whether or not to supply current from a current source to a load. The current value of the current supplied by the current source is a current value weighted by a current value coefficient that matches the output characteristics of the analog output signal,
The analog output signal has symmetry between the lower value and the higher value indicated by the binary code of the digital input signal, and the lower and upper values of the binary code of the N-bit digital input signal A code conversion unit that generates a conversion code consisting of a thermometer and a code folded with the most significant bit of the digital input signal, instead of the decoder,
The code conversion unit performs an exclusive OR operation on the most significant bit of the digital input signal and each of the remaining (N−1) bits, and outputs a first calculation result of (N−1) bits. 1 of a gate circuit, the operation result said ^{1 {2 (N-1)} -1} and the decoder for decoding the thermometer code bits of the thermometer code that is decoded {2 ^{(N-1 )} } ^-1 } and a second gate circuit that performs an exclusive OR operation on each bit and the most significant bit of the digital input signal and outputs a second operation result of {2 ^(N-1) -1} bits Generating 2 ^(N-1) bits as the conversion code comprising the second operation result of {2 ^(N-1) -1} bits and the most significant bit of the digital input signal. A digital / analog converter characterized by

請求項１に記載のディジタル／アナログ変換器において、前記電流スイッチセルは、前記コード変換部から出力される２^{（Ｎ−１）}ビットの前記変換コードの各ビットごとに配置され、前記電流スイッチセルの個数を２^{（Ｎ−１）}個とすることを特徴とするディジタル／アナログ変換器。 2. The digital / analog converter according to claim 1, wherein the current switch cell is arranged for each bit of the conversion code of 2 ^(N−1) bits output from the code conversion unit, and the current switch cell. The digital / analog converter is characterized in that the number of signals is 2 ^(N-1) .

請求項２に記載のディジタル／アナログ変換器において、各前記電流源が供給する電流の電流値の重み付けを行う各前記電流値係数を、Ｃ_１，Ｃ_２，…、Ｃ_２ ^{（Ｎ−１）}とした場合、各前記電流値係数は、次の式

によって与えられることを特徴とするディジタル／アナログ変換器。 3. The digital / analog converter according to claim 2, wherein the current value coefficients for weighting the current values of the currents supplied by the current sources are C ₁ , C ₂ ,..., C ₂ ^(N−1). Where each current value coefficient is given by

A digital / analog converter, characterized in that it is given by:

請求項１ないし３のいずれかに記載のディジタル／アナログ変換器において、各前記電流源が供給する電流の電流値の重み付けを行う各前記電流値係数を動的に設定することができるレジスタまたは可変抵抗を、当該ディジタル／アナログ変換器内または当該ディジタル／アナログ変換器の外に備えていることを特徴とするディジタル／アナログ変換器。 4. The digital / analog converter according to claim 1, wherein each of the current value coefficients for weighting a current value of a current supplied from each current source can be dynamically set or variable. A digital / analog converter comprising a resistor in the digital / analog converter or outside the digital / analog converter.