JP5335892B2 - パケット交換オンチップ相互接続ネットワークの高速仮想チャネル - Google Patents

パケット交換オンチップ相互接続ネットワークの高速仮想チャネル Download PDF

Info

Publication number
JP5335892B2
JP5335892B2 JP2011503088A JP2011503088A JP5335892B2 JP 5335892 B2 JP5335892 B2 JP 5335892B2 JP 2011503088 A JP2011503088 A JP 2011503088A JP 2011503088 A JP2011503088 A JP 2011503088A JP 5335892 B2 JP5335892 B2 JP 5335892B2
Authority
JP
Japan
Prior art keywords
virtual channel
flow control
control unit
high speed
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011503088A
Other languages
English (en)
Other versions
JP2011517903A (ja
Inventor
クマール，アミット
クンドゥ，パルタ，ピー．
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2011517903A publication Critical patent/JP2011517903A/ja
Application granted granted Critical
Publication of JP5335892B2 publication Critical patent/JP5335892B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/33—Flow control; Congestion control using forward notification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
    • G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/544—Buffers; Shared memory; Pipes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/40—Wormhole routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2425—Traffic characterised by specific attributes, e.g. priority or QoS for supporting services specification, e.g. SLA
    • H04L47/2433—Allocation of priorities to traffic types
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

本発明の技術分野は、一般にチップ・マルチプロセッサ上のコンポーネント間の通信に関する。より詳細には、本発明は、特にチップ・マルチプロセッサ上のコンポーネント間の高速仮想通信チャネルを形成することに関する。
［はじめに］
チップ・マルチプロセッサ（ＣＭＰ）または特定アプリケーション用のシステムが構築されたチップ（ＡＳＯＣ：ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ｓｙｓｔｅｍｓ−ｏｎ−ａ−ｃｈｉｐ）は、相互に通信することを必要とするいくつかのコンポーネントを有している。これらのコンポーネントとしては、プロセッサ、キャッシュ、データレジスタ、あるいはその他のチップが挙げられる。
チップコンポーネントは、バスシステムまたは専用のルーティングシステムを使用して通信してもよい。これらのシステムのいずれにおいても、チップ上の貴重なスペースを使用し、多くのルーティングを必要とする。それと共に、信号間の干渉をつくる。
コンポーネントは、パケット交換システムを使用することにより、より空間的に効率的な方法で通信することができる。パケット交換システムは、コンポーネント間において、データのパケットを通過させることによって行ってもよい。そして、いかなる２つのコンポーネント間のルーティングの量をも減らすことができる。
添付の図面は、特定の実施例を示したものであり、従って、発明の範囲を限定するためのものではない。本発明の特徴は、図面を用いて説明する。
チップ・マルチプロセッサ・コンポーネント・データパケット伝送の実施例を示すブロック図である。
チップ上のコンポーネント・ネットワークの二次元のメッシュネットワークに係る実施例を例示する図である。
高速仮想チャネルをインプリメントする、ルーター・ノードマイクロアーキテクチュアを示す実施例のブロック図である。
二次元のメッシュネットワークとして、チップ上の動的高速仮想チャネル・コンポーネント・ネットワークの一実施例を示す図である。
フレキシブルなルートを持つチップ上の動的高速仮想チャネル・コンポーネント・ネットワークの一実施例を示すブロック図である。
仮想チャネルからのデータパケットを処理するルーターノードの方法に係る一実施例を示すフローチャートである。
メッシュネットワークにおいて、高速仮想チャネルネットワークのスターベーションの事象の一実施例を示す図である。
通常の仮想チャネルのクレジットベースのバッファ管理システムの一実施例を示す図である。
高速仮想チャネルのクレジットベースのバッファ管理システムの一実施例を示す図である。
静的バッファ管理システムのためのバッファカウントの一実施例を示すブロック図である。
動的に共有されたバッファ管理システムのためのバッファカウントの一実施例を示すブロック図である。
与えられたノードが利用し得るパスの組合せの一実施例のブロック図である。
仮想チャネルの静的パーティショニングの一実施例を示すブロック図である。
ルーターノードとして機能し得るコンピュータシステムの一実施例を示すブロック図である。
［発明の詳細な説明］
本発明の付加的な特徴および効果は、詳細な説明において後述する。そして、これらの一部は記載から明らかであり、又は本発明の実施により明らかとなる。本発明の特徴および効果は、特に添付の請求の範囲において定義される事項の組合せによって得られてもよい。本発明のこれらの、そしてまた他の、特徴は、以下の説明、及び添付の請求の範囲から明らかとなる。あるいは、本願明細書において記載されるように、本発明の実施によって得られてもよい。
本発明の様々な実施態様について、以下に詳細に述べる。特定の実施例が示されているが、これらは、例示的に示すことのみを目的としたものである。本願発明の技術分野の当業者は、その他のコンポーネントを認識し、かつ、構成は本発明の精神と範囲から逸脱しない限りこれを採用しても良い。
本発明は、種々の実施例、例えば、方法、装置、コンピュータ命令の一組、及び本発明の基礎概念に関する他の実施例を含む。方法、ルーターノード、及びチップ上のコンポーネント・ネットワークの高速仮想チャネルを使用するための命令のセットが開示される。入力リンクは、高速仮想チャネルを経てパケット交換ネットワークのソースノードから、高速フローコントロール・ユニットを受信してもよい。出力リンクは、高速フローコントロール・ユニットをシンクノード（ｓｉｎｋ ｎｏｄｅ）に送信してもよい。スイッチ・アロケータは、出力リンクに直接に、高速フローコントロール・ユニットを伝送してもよい。
チップ・マルチプロセッサ（ＣＭＰ）または特定アプリケーション用のシステムが構築されたチップ（ＡＳＯＣ）は、相互に通信することを必要とする多くのコンポーネントを有してもよい。これらのコンポーネントは、パケット交換を使用して、チップスペースを浪費せずに、データを通信してもよい。図１は、チップ・マルチプロセッサ・コンポーネント・データ転送１００の一実施例を示すブロック図である。ソースノード１０２として機能するコンポーネントは、一組のデータをデータパケットに組み立てても良い。データパケットは、一つ以上のフローコントロール・ユニット（ＦＬＩＴ）に分けられてもよい。ソースノード１０２は、最も近い利用できるコンポーネントに各々のＦＬＩＴを伝送してもよい。受信コンポーネントは、ルーターノード１０４として機能し、シンクノード１０６として機能しているコンポーネントに達するまで、次の最も近い利用できるコンポーネントに、データを伝送してもよい。ＦＬＩＴがソースノード１０２からシンクノード１０６と通過するパスは、仮想チャネル組み込まれてもよい。通常の仮想チャネル（ＮＶＣ）１０８において、ソースノード１０２はルーターノード１０４にＦＬＩＴを伝送してもよい。これは、ＦＬＩＴをバッファリングしてもよく、ＦＬＩＴ、及び他のＦＬＩＴｓをパイプラインによって扱ってもよい。そして、それは、出力リンクに送信し、それらを次のルーターノード１０４またはシンクノード１０６に送信する。
高速仮想チャネル（ＥＶＣ）１１０は、パケット化オンチップ・ネットワークと、理想の相互接続製品との間の、パフォーマンスとエネルギーとのギャップを縮めるために利用されてもよい。そして、これによって、待ち時間及びエネルギーを専用のリンクのものに近づける。ＥＶＣ１１０は、ＦＬＩＴｓに対して、あらかじめ定義されたノードのペア間のパスに沿って、中間のルーターノード１０４をバイパスさせてもよい。ＥＶＣ１１０を通過するＦＬＩＴは、他のＦＬＩＴｓとは異なる選択（ｐｒｅｆｅｒｅｎｃｅ）を与えてもよい。これによって、各ルーターノードで、バッファリングやルータパイプラインを通過しなければならないことを回避し、直接に出力リンクを利用することができる。ＥＶＣ１１０はいかなる回路セットアップ段階も含むことなく、回線交換に類似した方法のネットワークの中でフローの生成を容易にする。そして、パケット通信待ち時間をかなり減らすことができる。さらに、ＦＬＩＴが実質的に中間のルーターノード１０４をバイパスすることを可能とすることによって、ＥＶＣ１１０はバッファリング、ルーター・スイッチング処理、及びプレホップ・リソースコンテンションを減らし、エネルギー及び領域効率を増加させる。
図２は、二次元のメッシュネットワークとしての、静的ＥＶＣ パケット交換ネットワーク２００の一実施例を例示する。パケット交換された、チップマルチプロセッサネットワークが用いられているが、ＥＶＣ１１０はいかなるパケット交換ネットワークに使用されてもよい。このメッシュネットワークの、サイズ及び二次元の形態は、例示であって、本発明の目的において、決して限定的でない点に留意すべきである。各々のノード２０２は、ソースノード１０２、ルーターノード１０４またはシンクノード１０６として機能してもよい。ネットワーク２００の各々のノード２０２は、ＮＶＣ１０８によって隣接ノード２０２に接続されてもよい。更に、ノード２０２は、ＥＶＣ１１０によって、隣接していないノードに接続されてもよい。これによって、ＦＬＩＴは、複数の中間ノードまたはルーターノード１０４を飛び越えることができる。これによって、あらかじめ定義されたパスに沿って、ルーターノード１０４での停止やバッファリングを回避する。例えば、ノードのＢからノードのＧに動くＦＬＩＴは、普通のＮＶＣパス１０８をノードのＢからノードのＤまで経由し、ノードのＤからノードのＧまでは、ＥＶＣ１１０のリンクを経由してもよい。ＥＶＣ１１０は、ルーターノード１０４（例えばノードのＥ、及びＦ）による待ち時間を排除し得る。かつルーターノード１０４上の全てのバッファオペレーションを排除することによって、パワーを節約してもよい。静的ＥＶＣネットワークにおいて、特定のソースノード１０２とシンクノード１０６とは、ＥＶＣ１１０で接続されてもよい。４つのノードの静的ＥＶＣ１１０が本実施例では使用されるが、選択によっては、より大きいか、又はより小さい長さの静的ＥＶＣ１１０が使用されてもよい。
ルータは、仮想チャネル・フローコントロールに加えて、高速リンクをインプリメントしてもよい。ルータは、高速パスを通過するデータパケットによって利用されるだけの仮想チャネルを利用してもよい。図３は、ＥＶＣ１１０をインプリメントするルーター・ノード・マイクロアーキテクチャ３００の一実施例のブロック図を示す。ルーターノード１０４は、入力リンク３０２上の仮想チャネルを経てＦＬＩＴを受信してもよく、かつ、フロー制御モジュール３０４にＦＬＩＴを入力してもよい。フローコントロールのために使用される仮想チャネルは、ＮＶＣｓ１０８、及びＥＶＣｓ１１０として構成されてもよい。フロー制御モジュール３０４は、ＦＬＩＴの優先度を決定するために仮想チャネルを使用してもよい。これによって、どのＦＬＩＴを、クロスバースイッチ３０８によって選択された出力リンク３０６に転送するかを選択する。
ルート計算論理モジュール３１０はルート計算を実行してもよい。又は、各々のルーターノード１０４でのソースノード１０２とシンクノード１０６との間を通過するデータパケットのパスを計算してもよい。ルート計算論理モジュール３１０は、データパケットがＥＶＣ１１０に到来した場合、資格を与える（ｑｕａｌｉｆｙ）役割を果たしてもよい。加えて、ルート計算論理モジュール３１０は、全てのパケットのルート先取り（ｌｏｏｋ ａｈｅａｄ ｒｏｕｔｉｎｇ）を行ってもよい。これによって、一旦データパケットがノードあるいはＥＶＣパス１１０エンドポイントに達した場合、ルート計算は、ルータパイプラインで、厳密なパス（ｃｒｉｔｉｃａｌ ｐａｔｈ）でなくてもよい。ルート計算は、使用されているベースルーティングアルゴリズムにいかなる影響も与えない。ＥＶＣアロケータ３１２は、ＥＶＣ１１０を、一対のノード間を通過するために高速伝送路を使用する予定になっているデータパケットに割り当ててもよい。これに対して、ＮＶＣアロケータ３１４は、ＮＶＣ１０８を隣接したノードに通過する予定になっている他のデータパケットに割り当ててもよい。
フロー制御モジュール３０４は、ＥＶＣ入力バッファ（ＥＶＣ ＢＵＦ）３１６を経て、ＥＶＣ１１０からＦＬＩＴを受信してもよい。あるいは、ＮＶＣ入力バッファ（ＮＶＣ ＢＵＦ）３１８を経て、ＮＶＣ１０８からＦＬＩＴを受信してもよい。ＥＶＣラッチ３２０は、ＦＬＩＴがその高速パス１１０上のいかなるルーターノード１０４も通過するように、設定してもよい。ＥＶＣラッチ３２０によって通過するＦＬＩＴは、同じ出力ポート３０６上の他のいかなるデータパケット・フローよりも先取りしてもよい。ＥＶＣラッチ３２０は、ソースノード１０２（例えばより低い優先度ＥＶＣフロー）によって送られる２つのノード間の進行中のデータパケット伝送をインターラプトしてもよい。
スイッチ・アロケータ３２２は、ＥＶＣフロー１１０をＮＶＣフロー１０８より優先してもよい。スイッチ・アロケータ３２２は、ＦＬＩＴｓのＥＶＣフロー１１０を、ソースノード１０２で、より少ないホップでインターラプトする。このため、より多くのホップを有するＦＬＩＴｓのＥＶＣフロー１１０は、そのルーターノード１０４を使用してもよい。スイッチ・アロケータ３２２は、ＦＬＩＴｓのＥＶＣフロー１１０を、ソースノード１０２により近いところでインターラプトする。したがって、ソースノード１０２から、より遠いＦＬＩＴｓのＥＶＣフロー１１０は、ルーターノード１０４を使用してもよい。
ネットワーク２００は、ＥＶＣｓ１１０、及びＮＶＣｓ１０８に静的に分けられ、また、仮想チャネルをより動的に生成し得る。図４は、動的ＥＶＣパケット交換ネットワーク４００の一実施例の、二次元のメッシュネットワークを示す。動的ＥＶＣパケット交換ネットワーク４００において、ノード２０２間のいかなるホップの組も、動的ＥＶＣ４０２として示されてもよい。コンポーネント・ネットワーク制約によって定まる最大ＥＶＣ長の範囲内で、与えられたデータパスのために必要とされるパスとして、ＥＶＣパス４０２の長さが設定されてもよい。例えば、静的ＥＶＣネットワーク２００で、ソースノード１０２は、単一のホップＮＶＣパス１０８を経てノードのＢからノードのＣに、及びノードＣからノードのＤに横断してもよく、そして、ノードのＤからノードのＧに静的に割当られたＥＶＣパス１１０を経て横断してもよい。３ホップが最大であるＥＶＣパス４０２を可能とする動的ネットワークにおいて、ソースノード１０２は、ノードのＢから直接にＦＬＩＴをノードのＥに送ってもよく、そしてノードのＧに行くために、２ホップ長さのサブセットＥＶＣパス４０２を使用してもよい。以下同様である。
図５は、チップ５００上のルートフレキシブルな動的ＥＶＣコンポーネント・ネットワークの一実施例を例示するブロック図である。時々、データパスは、リソース制約のために、最適ＥＶＣパス５０２（例えば最も長いＥＶＣパス５０２）を使用することができなくてもよい。この場合、ソースノード１０２は、代替のＥＶＣパス５０４を経て、ＦＬＩＴを送ってもよい。例えば、これは利用可能資源を有する次のより短いＥＶＣパス５０４である。例えば、シンクノードＧ１０６にＦＬＩＴを送るソースノードＡ１０２のために最も効率的なデータパスは、第１の最適ＥＶＣパス５０２に沿って、ソースノードＡ１０２から直接にノードのＤにＦＬＩＴを送り、そして第２の最適ＥＶＣパス５０２に沿って、ルーターノードのＤ１０４からシンクノードＧ１０６に送ることである。しかしながら、最も効率的なデータパスは、利用可能な資源を有していない。ソースノードＡ１０２は、シンクノードに代替パス５０４に沿ってＦＬＩＴを送ってもよい。ソースノードＡ１０２は、代替のＥＶＣパス５０４に沿って、ルーターノードのＣ１０４に、ＦＬＩＴを送ってもよい。そして、ルーターノードのＣ１０４からルーターノードのＥ１０４に、そして、ルーターノードのＥ１０４からシンクノードＧ１０６に送ることになる。ＥＶＣアロケータ２１２は、データパケットの経路情報を考慮することによって、最善経路を決定してもよい。
図６は、仮想チャネルからＦＬＩＴを処理するルーターノードのための一実施例の方法６００のフローチャートを示す。ルーターノード１０４は、仮想チャネル（ＶＣ）（ブロック６０２）を経て、ＦＬＩＴを受信してもよい。ＦＬＩＴが通常のＦＬＩＴ（ＮＦ）（ブロック６０４）である場合、ルーターノード１０４が入力バッファにＮＦを記憶してもよく（ブロック６０６）、そしてＮＦを処理する（ブロック６０８）。ＮＦは、ルーターノード１０４がソースノード１０２であるＦＬＩＴであってもよい。また、ＮＶＣ１０８上の隣接したノードからルーターノード１０４に到着したＦＬＩＴまたはルーターノード１０４がＥＶＣ１１０の終点であるが、シンクノード１０６でないＦＬＩＴであってもよい。ＮＶＣ１０８として到着する場合、入力ポートはＮＶＣ入力バッファ３１８であり、ＥＶＣ１１０として到着する場合、ＥＶＣ入力バッファ３１６である。ルーターノード１０４は、処理したＮＦを、出力リンク３０６に送ってもよい（ブロック６１０）。ＦＬＩＴが高速ＦＬＩＴ（ＥＦ）１１０である場合（ブロック６０４）、ルーターノード１０４は、ＥＦを出力リンク３０６に転送する（６１２ブロック）。高速ＦＬＩＴは、ＥＶＣ１１０の途中でルーターノード１０４によって受信されるＦＬＩＴであってもよい。
特定のメッセージフローのためにバンド幅を事前に確保しているいかなるネットワークにおいても、予め確立された回路を通過するメッセージが他のメッセージをブロックするときに、スターベーション（ｓｔａｒｖａｔｉｏｎ）が発生し得る。図７は、ＥＶＣネットワークにおいて、スターベーション７００が発生したメッシュネットワークの一実施例を示す。ＥＦｓ７０２に与えられた上位の優先度は、結果としてスターベーションシナリオ７０４を誘発する。より詳細には、ＥＶＣ７０２のパスに沿ったルーターノードＤ１０４がＥＦのサービスを行う入力を受ける場合、ルーターノードＤ１０４で局所的にバッファリングされるＮＦは物理チャネルを使用する機会を決して得られない。上流からの高速データパケットも、下流のルータから生じている異なるＥＶＣ１１０上の高速データパケットを連続的にスターブ（ｓｔａｒｖｅ）させ得る。
これを解決するために、各々のルーターノード１０４は、ルーターノード１０４が特定のＥＶＣパス１１０にサービスを提供した連続的なサイクルのカウントの数を維持してもよい。高速ＦＬＩＴｓにサービスを提供した連続的なサイクルが閾値の数を超えた後に、ルーターノード１０４がスターベーションメッセージを送信してもよい。例えば、「スターベーション回復を開始する」旨のメッセージまたは「スターベーション・オン」トークン、をＥＶＣソースノードＡ１０２にアップストリーム方向に送信してもよい。このトークンを受信すると、即座に、ソースノードＡ１０２は対応するリンク上の送信ＥＦｓを停止してもよい。そして、局所的にスターブされたＦＬＩＴがサービスを受けることを可能とする。設定されたサイクル数、これを行った後、ルーターノードのＤ１０４は、「スターベーションの回復終了」のメッセージまたは「スターベーション・オフ」のトークンをＥＶＣソースノードＡ１０２に送ってもよい。これによって、ＥＶＣコミュニケーションを再開してよい旨が送信される。
図６に示すように、ＥＦに対して、同じ出力ポート３０６を予定しているＮＦがバッファリングされる場合（ブロック６１４）、ルーターノード１０４はスターベーションカウント（ＳＣＴ）を＋１増加してもよい（ブロック６１６）。ルーターノード１０４は、スターベーション閾値（ＳＴＨＲ）に達したかどうか見るために、ＳＣＴをチェックしてもよい（ブロック６１８）。ＳＣＴがＳＴＨＲの値に達した場合（ブロック６１８）、ルーターノード１０４は、「スターベーション回復を開始する」メッセージ（ＢＳＲＭ）の上流方向の全てのＥＶＣソースノード１０２（ブロック６２０）に送ってもよい。全ての適切な上流のノードがＢＲＳＭを受信することが可能な時間の後、ルーターノード１０４は、ルーターノードがＥＦｓを受信していない間、スターベーション回復モードに入ってもよい。ルーターノード１０４がスターベーション回復モードである間、ＥＶＣソースノード１０２は休止してもよい。あるいは、ＥＦｓの伝送はＥＦｓをルート変更するか、または他の代替措置をとる。ルーターノード１０４は、スターベーション回復周期カウンタ（ＳＲＰ）をゼロにセットしてもよい（ブロック６２２）。
ＮＦに対しては、ルーターノード１０４がスターベーション回復モードでない場合（ブロック６２４）、ルーターノード１０４はＳＣＴをゼロにリセットしてもよい（ブロック６２６）。ルーターノード１０４がスターベーション調停モードである場合（ブロック６２４）、一旦ＮＦが出力ポート３０６にうまく送られるならば、ルーターノード１０４はＳＲＰを＋１増加してもよい（ブロック６２８）。一旦スターベーション回復の期間が終ると（ブロック６３０）、ルーターノード１０４は全ての上流のＥＶＣソースノード１０２に「スターベーションの回復終了」のメッセージ（ＥＳＲＭ）、すなわち、ルーターノード１０４がＥＦｓをもう一度受信する信号（ブロック６３２）、を送信してもよい。
チップ上のコンポーネント・ネットワークは、バッファを管理し、かつ隣接したルーターノード１０４間のそれらの利用可能性を通信するために、バッファードフロー制御技術を使用してもよい。下流ノードは、バックプレッシャにより、上流のノードに、利用できる空きバッファの数を通信してもよい。クレジットベースのバッファ管理は、下流で利用できる空きバッファのカウントの数を維持するために、上流のルータを使用してもよい。カウントは、ＦＬＩＴが転送されるたびに、デクリメントされてもよい。それに伴って、下流のバッファを消費する。ＦＬＩＴが下流ノードから離れ、そして、対応するバッファを開放した場合、クレジットは上流に送り返されてもよく、かつ、対応する空きバッファカウントが増加してもよい。
コンポーネント・ネットワークは、その仮想チャネルに対するクレジットの往復遅延と同じに、静的にバッファリングを各々の仮想チャネルに割り当てる単純なバッファ管理方式を使用してもよい。図８は、一実施例であるＮＶＣ１０８のクレジットベースッファ管理システム８００を、時間軸に沿って示した図である。時刻ｔ１で、ノードＢがＦＬＩＴを次のノードに送信する（矢印８０２）と、ノードＢは、クレジットをｔ１とｔ２との間でノードＡに送信してもよい（矢印８０４）。ノードＡは、ｔ２とｔ３との間でクレジットを処理する（矢印８０６）。ノードＡは、ｔ３とｔ４との間でノードＢにＦＬＩＴを送っている間に（矢印８０２）、クレジットを前のノードに送信してもよい（矢印８０４）。ノードＢは、ｔ４とｔ５との間で、非高速パイプラインでＦＬＩＴを処理していてもよい（矢印８０８）。したがって、クレジット往復遅延（ＴＣＲＮ）は、ｔ１からｔ５までかかることになる。
ＥＶＣ１１０を使用するときに、バッファ利用可能性に係る通信は下流のＥＶＣシンクノード１０６で空きバッファを確実にするために数ホップ全体にされてもよい。バッファ利用可能性のマルチホップ通信は結果としてより長いバッファ所用時間となり、処理能力上の有利でない効果を有し得る。図９は、一実施例としてＥＶＣ１１０クレジットベースバッファ管理システム９００を時間軸に沿って示した図である。時刻ｔ１で、ノードＤがＦＬＩＴを次のノードに送信し（矢印９０２）、ノードＤはクレジットをｔｉとｔ２との間にノードＡに送信してもよい（矢印９０４）。ノードＡは、ｔ２とｔ３との間でクレジットを処理する（矢印９０６）。ｔ３とｔ４と間のノードＢでＦＬＩＴを送るときに（矢印９０２）、ノードのＡはクレジットを前のノードに送信してもよい（矢印９０４）。ｔ４とｔ５との間に、ノードＢは、高速パイプラインの一部としてＦＬＩＴを出力リンクに転送する（矢印９０８）。ノードのＢは、ｔ５とｔ６との間のノードＣに、ＦＬＩＴを送ってもよい（矢印９０２）。ｔ６とｔ７との間で、ノードＣは、高速パイプラインの一部としてＦＬＩＴを出力リンクに転送する（矢印９０８）。ノードＣは、ｔ７とｔ８との間でノードＤに、ＦＬＩＴを送ってもよい（矢印９０２）。ノードＣは、ｔ８とｔ９との間で、非高速パイプラインのＦＬＩＴを処理していてもよい（矢印９１０）。したがって、クレジット往復遅延（ＴＣＲＥ）は、ｔ１からｔ９までとなる。
バッファ管理システムは、静的にバッファを管理してもよい。図１０は、静的バッファ管理システム１０００のためのバッファカウントの一実施例のブロック図を示している。静的バッファの数は各々の仮想チャネルに割り当てられてもよい。そして、これは、各々の仮想チャネルに到来するＦＬＩＴｓのためのものである。ＮＶＣバッファの一組１００２は、各々のＮＶＣ１０８のために予約されていてもよい。そして、ＥＶＣバッファの一組１００４は、各々のＥＶＣ１１０のために予約されていてもよい。一組のバッファの数をセットするときに、各々の一組ＥＶＣバッファ１００４のサイズは、ＴＣＲＥを考慮してもよい。
静的バッファ管理は、阻害のあるトラフィック（ａｄｖｅｒｓａｒｉａｌ ｔｒａｆｆｉｃ）の場合にはバッファを割り当てるときに非効率的になることがある。大多数のネットワークトラフィックがごく近隣で起きている場合、ＥＶＣ１１０は決して使用されないかもしれない。そして、静的にＥＶＣｓ１１０に割り当てられたバッファスペースは、利用されないかもしれない。静的にバッファをＶＣ（例えばＮＶＣ１０８、及びＥＶＣ１１０）に仕切る代わりに、バッファは、要求があり次第ＶＣに割り当てられてもよい。上流のノードに対してＥＶＣの存在を知らせるハイウォーターマーク方式は、バッファが利用できるようになった場合に、長いホップより、短いホップのＥＶＣｓ４０２またはＮＶＣｓ１０８に優先度を与える。例えば、２ホップのＥＶＣ４０２が、少なくとも８つの利用できるバッファを要求する場合、下流のルータは、上流のルータに対して、もし、下流のルータの８つのバッファカウントが８になった場合、離れているＥＶＣ４０２の２つのノードが利用できる旨の信号を送ってもよい。そのバッファは、ＶＣ全体に自由に動くことができ（ｆｌｏａｔ ｆｒｅｅｌｙ）、そうすることによって、ＶＣがただ一つのＦＬＩＴを持つ。
図１１は、動的な共用バッファ管理システム１１００のためのバッファカウントの一実施例のブロック図を示す。バッファカウント１１０２は、利用できる（または自由な）バッファの数を意味してもよい。利用できるバッファの数が、ＮＶＣ閾値１１０４、又は、ＮＶＣ１０８をオペレートするために必要なバッファの数、と等しいことを、バッファのカウント１１０２が示している場合、ノードはＮＶＣ１０８を使用してもよい。利用できるバッファの数が、ＥＶＣ閾値１１０６、又は、ＥＶＣ４０２をオペレートするために必要なバッファの数、と等しいことを、バッファのカウント１１０２が示している場合、ノードはＥＶＣ４０２を使用してもよい。ＥＶＣ閾値１１０６は、ＥＶＣパス４０２の長さに関連し得る。
フレキシブルなバッファリングを可能にするために、下流のルータは、適切な信号を上流のルータに送信しなければならないかもしれない。図１２は、与えられたノードが利用し得るパス１２００の組合せの一実施例を示すブロック図である。８つのノードのネットワークが示されているが、他のサイズのネットワークが使用されてもよい。
ＶＣは、静的に分割されてもよい。図１３は、仮想チャネルの静的分割１３００の一実施例を示すブロック図である。ＶＣ１３０２またはパケット状態トラッカの合計数は、両ＮＶＣｓ１０８、及び異なる長さのＥＶＣｓ４０２で分かれる。この分割は、設計時に行ってもよい。最長ＩＭＡＸの長さのＥＶＣのための能力を持つネットワークコンポーネントに対して、総数（ｋ×ＩＭＡＸ）組の仮想チャネルが提供されてもよい。このコンポーネント・ネットワークは、ＮＶＣｓ１０８に対してｋ１個の仮想チャネル１３０２、長さ２のＥＶＣ４０２に対してｋ２個の仮想チャネル、長さ３のＥＶＣ４０２に対してｋ３個の仮想チャネル、等となる。
図１４は、パケット交換ネットワークのルーターノード１０４として機能するためのコンピューティング・システム１４００の可能な構成を例示する。ルーターノード１０４は、バス１４４０によって接続された、コントローラ／プロセッサ１４１０と、メモリ１４２０と、ネットワークインターフェース１４３０とを有する。ルーターノード１０４は、いかなるオペレーティングシステム（例えばＭｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ（登録商標）、ＵＮＩＸ（登録商標）またはＬＩＮＵＸ）をインプリメントしてもよい。クライアント、及びサーバ・ソフトウェアは、例えばいかなるプログラミング言語（例えばＣ、Ｃ＋＋、Ｊａｖａ（登録商標）またはＶｉｓｕａｌ Ｂａｓｉｃ）で書かれてもよい。サーバ・ソフトウェアは、アプリケーション・フレームワーク（例えばＪａｖａ（登録商標）サーバまたは．ＮＥＴ（登録商標）フレームワーク）上で動作してもよい。
コントローラ／プロセッサ１４１０は、当業者にとって既知のいかなるプログラムされたプロセッサであってもよい。しかしながら、意志決定サポート方法は、また、専用又は汎用コンピュータ、プログラムされたマイクロプロセッサまたはマイクロコントローラ、周辺集積回路素子、特定用途向け集積回路、ハードウェア／電子的論理回路、例えばディスクリートエレメント回路または他の集積回路、プログラマブル・ロジック・デバイス、例えばプログラマブル・ロジック・アレイ、フィールド・プログラマブル・ゲートアレイ等にインプリメントされてもよい。一般に、本願明細書において記載されているように、ＥＶＣルーティング方法をインプリメントすることが可能ないかなるデバイスまたはデバイスも、本発明の意志決定支援システム機能をインプリメントするために使用されてもよい。
メモリ１４２０は揮発性及び不揮発性のデータ記憶装置を含んでもよい。そして、一つ以上の電気的、磁気的、光学的メモリ（例えばランダムアクセスメモリ（ＲＡＭ）、キャッシュ、ハードディスクまたは他のメモリ素子）を含む。メモリは、特定のデータへの速度アクセスに、キャッシュを有してもよい。メモリ１４２０はまた、コンパクトディスクに接続されてもよい。読取り専用メモリ（ＣＤ−ＲＯＭ）ディジタル・ビデオ・ディスク メモリ（ＤＶＤ−ＲＯＭ）、ＤＶＤ読み書き入力、テープ装置、その他の、システムにデータを直接アップロードすることを可能とするリムーバブル・メモリー素子を含む。
ネットワークコネクション・インターフェース１４３０は、ネットワークから信号を送受信することが可能な通信デバイス、モデム、ネットワークインターフェイスカード、トランシーバまたは他のいかなるデバイスに接続されてもよい。ネットワークコネクション・インターフェース１４３０は、ルーターノード１０４をネットワークに接続するために使用してもよい。ルーターノード１０４のコンポーネントは、例えば、電気的なバス１４４０を経て接続されてもよく、無線で接続されてもよい。
クライアントソフトウェア、及びデータベースは、メモリ１４２０からコントローラ／プロセッサ１４１０によってアクセスされてもよく、例えば、同様にデータベース・アプリケーション（ワードプロセッシングアプリケーション）を含んでもよい。あるいは本発明の決定の機能をサポートするコンポーネントを含んでもよい。ルーターノード１０４は、例えばいかなるオペレーティングシステム（例えばＭｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ（登録商標）、ＬＩＮＵＸまたはＵＮＩＸ（登録商標）をインプリメントしてもよい。クライアント、及びサーバ・ソフトウェアは、例えばいかなるプログラミング言語（例えばＣ、Ｃ＋＋、Ｊａｖａ（登録商標）またはＶｉｓｕａｌ Ｂａｓｉｃ）で書かれてもよい。必ずしも必要ではないが、本発明は、少なくとも一部で、コンピュータで実行可能な命令で記述される。例えば、電子デバイス（例えば汎用コンピュータ）によって実行されるプログラム・モジュールが挙げられる。一般に、プログラム・モジュールは、ルーチン・プログラム、オブジェクト、コンポーネント、データ構造等の特定のタスクを実行し、あるいは特定の抽象的なデータタイプをインプリメントするものを含む。さらに、当業者は、本発明の実施が、ネットワーク、コンピューティング環境で行われることを理解するであろう。この環境には、パソコン、ハンドヘルドデバイス、マルチプロセッサーシステム、マイクロプロセッサあるいはプログラム可能な家電、ネットワークＰＣ、ミニコンピュータ、メインフレームコンピュータ、などを含む多くのタイプのコンピュータシステムが含まれる。
一般に、プログラム・モジュールは、ルーチン・プログラム、オブジェクト、コンポーネント、データ構造等の特定のタスクを実行しあるいは特定の抽象的なデータタイプをインプリメントするものを含む。さらに、当業者は、本発明の実施がネットワーク、コンピューティング環境で行われることを理解するであろう。この環境には、パソコン、ハンドヘルドデバイス、マルチプロセッサーシステム、マイクロプロセッサに基づくかプログラム可能な家電、ネットワークＰＣ、ミニコンピュータ、メインフレームコンピュータ、などを含む多くのタイプのコンピュータシステムが含まれる。
実施例は、また、タスクが通信ネットワークで連結される（ハードウエアリンク、ワイヤレス・リンク、あるいはそれらの組合せによって）、ローカル、及び遠隔処理デバイスによって遂行される分散コンピューティング環境において実施されてもよい。
本発明の範囲内の実施例はまた、コンピュータ可読のメディアを含んでもよい。そして、コンピュータ実行可能な命令またはデータ構造を実行し、記憶する。この種のコンピュータ可読のメディアは、一般のまたは専用コンピュータによってアクセスし得るいかなる利用可能なメディアでもあってもよい。例えば、この例に限らないが、この種のコンピュータ可読のメディアはＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置（磁気ディスク記憶装置または他の磁気記憶装置）を有してもよい。又は所望のプログラムコードを実行するかまたは記憶するために、コンピュータ実行可能な命令またはデータの形での構造で使用され得る他のいかなる媒体をも意味する。情報がネットワークまたはコンピュータへの他の通信接続（ハードワイヤード、ワイヤレス、あるいはこれらの組合せ）を通じて転送されるかまたは提供されるときに、コンピュータは、適切に、この接続を、コンピュータ可読媒体と同じように認識する。したがって、この種の接続は、コンピュータ可読媒体として捉えることができる。また、上記の組合せもコンピュータ可読のメディアの範囲内に含まれなければならない。
コンピュータ実行可能な命令は、例えば、特定の機能または機能のグループを実行するための、汎用コンピュータ、専用コンピュータまたは特殊目的処理デバイスと捉えることができる、命令及びデータを含む。コンピュータ実行可能な命令は、スタンドアローンまたはネットワーク環境のコンピュータによって実行されるプログラム・モジュールを含む。通常、プログラム・モジュールはルーチン、プログラム、オブジェクト、コンポーネント及びデータ構造、等を含む。これらは、特定のタスクを遂行するかまたは特定の抽象データタイプをインプリメントする。コンピュータ実行可能な命令、関連データ構造、及びプログラム・モジュールは、本願明細書において開示される方法のステップを実行するためのプログラムコード手段の実施例を表すものである。この種の実行可能命令の特定のシーケンスまたは関連データ構造は、この種のステップに記載されている機能をインプリメントするための対応する動作の実施例を表すものである。
前記説明が具体的な詳細を含んでいるが、いかなる形であれ請求項を制限するように、それらは解釈されてはならない。本発明に記載されている実施例の他の構成は、本発明の技術的範囲に属する。例えば、本発明の原則は、各々のユーザがこの種のシステムを個々に利用している個々のユーザに適用されてもよい。このことは、（多数の考えられるアプリケーションのいかなる一つも本願明細書において記載されている機能を必要としない場合であっても）各々のユーザが本発明の利点を利用することを可能にする。複数の電子デバイスの各々は、様々な形で、本願発明の内容を処理することができる。本願発明は、必ずしも、全てのエンドユーザによって使用される１つのシステムである必要はない。したがって、記載された具体例よりむしろ、添付の請求の範囲及びそれらの均等物が本発明を定義する。

Claims (19)

  1. 高速仮想チャネルを経てパケット交換ネットワークのソースノードから高速フローコントロール・ユニットを受信するステップと；
    シンクノードに送信するために、スターベーションカウンタの値とスターベーション閾値との比較に基づいて、直接出力リンクに前記高速フローコントロール・ユニットを転送するステップであって、前記スターベーションカウンタは、前記高速フローコントロール・ユニットと同じ出力ポートを予定している通常フローコントロールがバッファリングされる毎に、アップデートされることとなっており、前記高速フローコントロール・ユニットは、前記高速フローコントロール・ユニットがバッファリングされることなしに、又は前記１つ以上の中間ルーターノードの各々におけるルータパイプラインを通過することなしに、ノードのペア間の１つ以上の予め定義されたパスに沿って１つ以上の中間ルーターノードをバイパスし、前記高速フローコントロール・ユニットは、パケット交換ネットワークにおいて、前記高速フローコントロール・ユニットが前記高速仮想チャネルで伝送されているという判断のみに基づいて、他の非高速フローコントロール・ユニットよりも優先度が与えられる、ステップと；
    を有するオンチップ相互接続のための方法。
  2. 前記高速仮想チャネルから受信される高速フローコントロール・ユニットをトラッキングするステップと；
    スターベーション閾値に達する場合、スターベーション回復モードに入るステップと；
    隣接ノードに通常フローコントロール・ユニットを伝送するステップと；
    を更に有する請求項１記載の方法。
  3. 前記高速仮想チャネルは、静的な長さを有する、請求項１記載の方法。
  4. 前記高速仮想チャネルは、動的な長さを有する、請求項１記載の方法。
  5. 最適な高速仮想チャネルが利用できない場合、前記高速仮想チャネルは、代替の高速仮想チャネルである、請求項１記載の方法。
  6. 前記高速仮想チャネルは、静的に割り当てられたバッファを有する、請求項１記載の方法。
  7. 前記高速仮想チャネルは、動的に割り当てられたバッファを有する、請求項１記載の方法。
  8. 高速仮想チャネルを経てパケット交換ネットワークのソースノードから、高速フローコントロール・ユニットを受信する入力リンクと；
    スターベーションカウンタの値とスターベーション閾値との比較に基づいて、前記高速フローコントロール・ユニットをシンクノードに送信する出力リンクであって、前記スターベーションカウンタは、前記高速フローコントロール・ユニットと同じ出力ポートを予定している通常フローコントロールがバッファリングされる毎に、アップデートされることとなっている、出力リンクと；
    前記高速フローコントロール・ユニットを直接に前記出力リンクに転送するスイッチ・アロケータであって、前記高速フローコントロール・ユニットは、前記高速フローコントロール・ユニットがバッファリングされることなしに、又は前記１つ以上の中間ルーターノードの各々におけるルータパイプラインを通過することなしに、ノードのペア間の１つ以上の予め定義されたパスに沿って１つ以上の中間ルーターノードをバイパスし、前記高速フローコントロール・ユニットは、パケット交換ネットワークにおいて、前記高速フローコントロール・ユニットが前記高速仮想チャネルで伝送されているという判断のみに基づいて、他の非高速フローコントロール・ユニットよりも優先度が与えられる、スイッチ・アロケータと；
    を有するオンチップ相互接続のためのルーターノード。
  9. 前記高速仮想チャネルは、静的な長さを有する、請求項８記載のルーターノード。
  10. 前記高速仮想チャネルは、動的な長さを有する、請求項８記載のルーターノード。
  11. 最適な高速仮想チャネルが利用できない場合、前記高速仮想チャネルは代替の高速仮想チャネルである、請求項８記載のルーターノード。
  12. 前記高速仮想チャネルは、静的に割り当てられたバッファを有する、請求項８記載のルーターノード。
  13. 前記高速仮想チャネルは、動的に割り当てられたバッファを有する、請求項８記載のルーターノード。
  14. 前記パケット交換ネットワークは、チップ・マルチプロセッサである、請求項８記載のルーターノード。
  15. 高速仮想チャネルを経てパケット交換ネットワークのソースノードから高速フローコントロール・ユニットを受信するステップと；
    スターベーションカウンタの値とスターベーション閾値との比較に基づいて、シンクノードに送信するために直接出力リンクに前記高速フローコントロール・ユニットを転送するステップであって、前記スターベーションカウンタは、前記高速フローコントロール・ユニットと同じ出力ポートを予定している通常フローコントロールがバッファリングされる毎に、アップデートされることとなっており、前記高速フローコントロール・ユニットは、前記高速フローコントロール・ユニットがバッファリングされることなしに、又は前記１つ以上の中間ルーターノードの各々におけるルータパイプラインを通過することなしに、ノードのペア間の１つ以上の予め定義されたパスに沿って１つ以上の中間ルーターノードをバイパスし、前記高速フローコントロール・ユニットは、パケット交換ネットワークにおいて、前記高速フローコントロール・ユニットが前記高速仮想チャネルで伝送されているという判断のみに基づいて、他の非高速フローコントロール・ユニットよりも優先度が与えられる、ステップと；
    を有する命令をコンピュータに実行させるオンチップ相互接続のためのプログラム。
  16. 前記高速仮想チャネルから受信される高速フローコントロール・ユニットをトラッキングするステップと；
    スターベーション閾値に達する場合、スターベーション回復モードに入るステップと；
    隣接ノードに通常フローコントロール・ユニットを伝送するステップと；
    を更に有する命令をコンピュータに実行させる請求項１５記載のプログラム。
  17. 前記高速仮想チャネルは、動的な長さを有する、請求項１５記載のプログラム。
  18. 最適な高速仮想チャネルが利用できない場合、前記高速仮想チャネルは代替の高速仮想チャネルである、請求項１５記載のプログラム。
  19. 前記高速仮想チャネルは、動的に割り当てられたバッファを有する、請求項１５記載のプログラム。
JP2011503088A 2008-04-02 2009-03-31 パケット交換オンチップ相互接続ネットワークの高速仮想チャネル Expired - Fee Related JP5335892B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/061,302 US8223650B2 (en) 2008-04-02 2008-04-02 Express virtual channels in a packet switched on-chip interconnection network
US12/061,302 2008-04-02
PCT/US2009/038874 WO2009146025A2 (en) 2008-04-02 2009-03-31 Express virtual channels in a packet switched on-chip interconnection network

Publications (2)

Publication Number Publication Date
JP2011517903A JP2011517903A (ja) 2011-06-16
JP5335892B2 true JP5335892B2 (ja) 2013-11-06

Family

ID=41133227

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010546148A Expired - Fee Related JP5201514B2 (ja) 2008-04-02 2009-03-31 チップマルチプロセッサおよび方法
JP2011503088A Expired - Fee Related JP5335892B2 (ja) 2008-04-02 2009-03-31 パケット交換オンチップ相互接続ネットワークの高速仮想チャネル

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010546148A Expired - Fee Related JP5201514B2 (ja) 2008-04-02 2009-03-31 チップマルチプロセッサおよび方法

Country Status (9)

Country Link
US (2) US8223650B2 (ja)
JP (2) JP5201514B2 (ja)
KR (1) KR101170262B1 (ja)
CN (2) CN103501285B (ja)
BR (2) BRPI0911376A2 (ja)
DE (2) DE112009000834B4 (ja)
GB (1) GB2470878B (ja)
RU (1) RU2487401C2 (ja)
WO (2) WO2009146027A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223650B2 (en) 2008-04-02 2012-07-17 Intel Corporation Express virtual channels in a packet switched on-chip interconnection network
US8539130B2 (en) * 2009-09-24 2013-09-17 Nvidia Corporation Virtual channels for effective packet transfer
US9015448B2 (en) 2010-06-17 2015-04-21 Advanced Micro Devices, Inc. Message broadcast with router bypassing
CN103181127B (zh) * 2011-03-09 2016-05-25 松下知识产权经营株式会社 中继装置、中继装置的控制方法及程序
CN102437953B (zh) * 2011-12-14 2014-07-30 清华大学 片上网络中的低功耗自适应路由方法
US9608922B2 (en) * 2011-12-23 2017-03-28 Intel Corporation Traffic control on an on-chip network
US20140237018A1 (en) * 2011-12-23 2014-08-21 Matteo Monchiero Tracking distributed execution on on-chip multinode networks without a centralized mechanism
US9647921B2 (en) 2012-08-07 2017-05-09 Qualcomm Incorporated Statistics and failure detection in a network on a chip (NoC) network
CN103383671A (zh) * 2013-02-26 2013-11-06 西安交通大学 一种基于片上网络的dram通讯优化方法
US9166687B2 (en) * 2013-03-28 2015-10-20 Cisco Technology, Inc. Method and apparatus for using credits to determine cable length
US10193827B2 (en) 2013-08-13 2019-01-29 Dean Michael Ancajas Hot carrier injection tolerant network on chip router architecture
US20150049758A1 (en) * 2013-08-13 2015-02-19 Utah State University Hot carrier injection tolerant network on chip router architecture
CN105706403B (zh) * 2013-09-12 2019-01-08 英派尔科技开发有限公司 片上网络与片上网络中发送数据的方法
US9602587B2 (en) * 2014-06-26 2017-03-21 Altera Corporation Multiple plane network-on-chip with master/slave inter-relationships
JP6683711B2 (ja) * 2014-12-29 2020-04-22 オラクル・インターナショナル・コーポレイション ネットワーキング装置において効率的な仮想出力キュー（ｖｏｑ）パケットフラッシングスキームをサポートするためのシステムおよび方法
CN104636085B (zh) * 2015-01-27 2017-10-03 北京理工大学 一种片上网络消息缓冲区的存储管理模块
US9658676B1 (en) * 2015-02-19 2017-05-23 Amazon Technologies, Inc. Sending messages in a network-on-chip and providing a low power state for processing cores
US9658675B1 (en) 2015-02-19 2017-05-23 Amazon Technologies, Inc. Achieving power saving by a circuit including pluralities of processing cores based on status of the buffers used by the processing cores
CN105991428B (zh) * 2015-03-05 2020-11-10 中兴通讯股份有限公司 交换机路由冲突的处理方法及装置
CN104683242B (zh) * 2015-03-15 2018-05-25 西安电子科技大学 一种二维片上网络的拓扑结构以及路由方法
US20190199633A1 (en) * 2017-12-27 2019-06-27 Futurewei Technologies, Inc. Method and apparatus for forwarding in information centric networking
US11502934B2 (en) * 2018-08-21 2022-11-15 The George Washington Univesity EZ-pass: an energy performance-efficient power-gating router architecture for scalable on-chip interconnect architecture
CN110049104A (zh) * 2019-03-15 2019-07-23 佛山市顺德区中山大学研究院 基于分层片上互连网络的混合缓存方法、***及存储介质
US11386031B2 (en) * 2020-06-05 2022-07-12 Xilinx, Inc. Disaggregated switch control path with direct-attached dispatch
US11757798B2 (en) 2020-12-28 2023-09-12 Arteris, Inc. Management of a buffered switch having virtual channels for data transmission within a network

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2563819B2 (ja) * 1988-03-04 1996-12-18 日本電信電話株式会社 優先制御方法
US5875464A (en) * 1991-12-10 1999-02-23 International Business Machines Corporation Computer system with private and shared partitions in cache
US5388101A (en) * 1992-10-26 1995-02-07 Eon Corporation Interactive nationwide data service communication system for stationary and mobile battery operated subscriber units
JPH0816470A (ja) * 1994-07-04 1996-01-19 Hitachi Ltd 並列計算機
JP3224963B2 (ja) * 1994-08-31 2001-11-05 株式会社東芝 ネットワーク接続装置及びパケット転送方法
JPH08256154A (ja) * 1995-03-17 1996-10-01 Nec Corp Ａｔｍのセルバッファ制御方法
US6055618A (en) 1995-10-31 2000-04-25 Cray Research, Inc. Virtual maintenance network in multiprocessing system having a non-flow controlled virtual maintenance channel
US6285679B1 (en) 1997-08-22 2001-09-04 Avici Systems, Inc. Methods and apparatus for event-driven routing
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US20020150056A1 (en) 1998-05-15 2002-10-17 Martin Abadi Method for avoiding broadcast deadlocks in a mesh-connected network
US6973455B1 (en) * 1999-03-03 2005-12-06 Emc Corporation File server system providing direct data sharing between clients with a server acting as an arbiter and coordinator
US6338123B2 (en) * 1999-03-31 2002-01-08 International Business Machines Corporation Complete and concise remote (CCR) directory
US6751190B1 (en) * 1999-05-18 2004-06-15 Cisco Technology, Inc. Multihop nested tunnel restoration
US6674720B1 (en) * 1999-09-29 2004-01-06 Silicon Graphics, Inc. Age-based network arbitration system and method
JP2001156798A (ja) * 1999-11-29 2001-06-08 Hitachi Ltd Ｖｃ切替え方法およびａｔｍ交換機
US20020146022A1 (en) 2000-05-31 2002-10-10 Van Doren Stephen R. Credit-based flow control technique in a modular multiprocessor system
US20010049742A1 (en) * 2000-05-31 2001-12-06 Steely Simon C. Low order channel flow control for an interleaved multiblock resource
US6842826B1 (en) * 2000-06-07 2005-01-11 International Business Machines Incorporated Method and apparatus for providing efficient management of least recently used (LRU) algorithm insertion points corresponding to defined times-in-cache
JP2002057710A (ja) * 2000-08-11 2002-02-22 Nippon Telegr & Teleph Corp <Ntt> ショートカットパス経路選択方法
JP2002169787A (ja) * 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 複数のプロセッサ部を含む半導体装置
US6907490B2 (en) * 2000-12-13 2005-06-14 Intel Corporation Method and an apparatus for a re-configurable processor
CN1269053C (zh) 2001-02-24 2006-08-09 国际商业机器公司 分组路由方法、***及用于分组路由的可扩展网络交换机
US6711662B2 (en) * 2001-03-29 2004-03-23 Intel Corporation Multiprocessor cache coherence management
US7126921B2 (en) 2001-05-14 2006-10-24 Tropic Networks Inc. Packet network providing fast distribution of node related information and a method therefor
JP2002342163A (ja) * 2001-05-15 2002-11-29 Fujitsu Ltd マルチスレッドプロセッサ用キャッシュ制御方式
US6807599B2 (en) * 2001-10-15 2004-10-19 Advanced Micro Devices, Inc. Computer system I/O node for connection serially in a chain to a host
US6757755B2 (en) * 2001-10-15 2004-06-29 Advanced Micro Devices, Inc. Peripheral interface circuit for handling graphics responses in an I/O node of a computer system
JP3679374B2 (ja) * 2002-03-06 2005-08-03 日本電信電話株式会社 ノードおよび光パスネットワークおよびプログラムおよび記録媒体
EP1495407A1 (en) * 2002-04-08 2005-01-12 The University Of Texas System Non-uniform cache apparatus, systems, and methods
JP3678715B2 (ja) * 2002-04-24 2005-08-03 エヌイーシーコンピュータテクノ株式会社 分散共有メモリ型マルチプロセッサシステム及びそれに用いるタグ制御方法
US7096323B1 (en) * 2002-09-27 2006-08-22 Advanced Micro Devices, Inc. Computer system with processor cache that stores remote cache presence information
JP2004248085A (ja) * 2003-02-14 2004-09-02 Kyocera Corp 経路決定方法および経路決定装置
US7433316B2 (en) 2003-02-20 2008-10-07 Hewlett-Packard Development Company, L.P. Summarizing nodes in route propagation in auxiliary network for P2P overlay networks
US7957428B2 (en) * 2004-05-21 2011-06-07 Intel Corporation Methods and apparatuses to effect a variable-width link
US20060080461A1 (en) * 2004-06-02 2006-04-13 Wilcox Jeffrey R Packet exchange for controlling system power modes
US7558920B2 (en) * 2004-06-30 2009-07-07 Intel Corporation Apparatus and method for partitioning a shared cache of a chip multi-processor
US7287122B2 (en) * 2004-10-07 2007-10-23 International Business Machines Corporation Data replication in multiprocessor NUCA systems to reduce horizontal cache thrashing
US8098571B2 (en) * 2004-10-28 2012-01-17 Alcatel Lucent Stack manager protocol with automatic set up mechanism
US20060248287A1 (en) * 2005-04-29 2006-11-02 Ibm Corporation Methods and arrangements for reducing latency and snooping cost in non-uniform cache memory architectures
US20070143546A1 (en) * 2005-12-21 2007-06-21 Intel Corporation Partitioned shared cache
JP4572169B2 (ja) * 2006-01-26 2010-10-27 エヌイーシーコンピュータテクノ株式会社 マルチプロセッサシステム及びその動作方法
US7571285B2 (en) * 2006-07-21 2009-08-04 Intel Corporation Data classification in shared cache of multiple-core processor
US7773617B2 (en) * 2006-11-08 2010-08-10 Sicortex, Inc. System and method for arbitration for virtual channels to prevent livelock in a richly-connected multi-processor computer system
US8014387B2 (en) * 2007-08-27 2011-09-06 International Business Machines Corporation Providing a fully non-blocking switch in a supernode of a multi-tiered full-graph interconnect architecture
US8223650B2 (en) 2008-04-02 2012-07-17 Intel Corporation Express virtual channels in a packet switched on-chip interconnection network

Also Published As

Publication number Publication date
US9391913B2 (en) 2016-07-12
CN101978659B (zh) 2013-11-06
CN101978659A (zh) 2011-02-16
DE112009000834T5 (de) 2011-04-28
BRPI0911376A2 (pt) 2018-03-20
KR101170262B1 (ko) 2012-08-01
KR20100134004A (ko) 2010-12-22
DE112009000836T5 (de) 2011-04-28
US20130070763A1 (en) 2013-03-21
JP5201514B2 (ja) 2013-06-05
RU2487401C2 (ru) 2013-07-10
WO2009146027A1 (en) 2009-12-03
WO2009146025A2 (en) 2009-12-03
CN103501285A (zh) 2014-01-08
WO2009146025A3 (en) 2010-03-18
US8223650B2 (en) 2012-07-17
GB2470878B (en) 2013-03-20
DE112009000834B4 (de) 2017-05-24
US20090252171A1 (en) 2009-10-08
RU2010139595A (ru) 2012-04-10
BRPI0911368A2 (pt) 2017-02-07
GB2470878A (en) 2010-12-08
JP2011511989A (ja) 2011-04-14
CN103501285B (zh) 2015-07-22
GB201017257D0 (en) 2010-11-24
JP2011517903A (ja) 2011-06-16

Similar Documents

Publication Publication Date Title
JP5335892B2 (ja) パケット交換オンチップ相互接続ネットワークの高速仮想チャネル
JP5895202B2 (ja) 中継器、中継器の制御方法、およびコンピュータプログラム
US9444740B2 (en) Router, method for controlling router, and program
US9426099B2 (en) Router, method for controlling router, and program
US9325637B2 (en) System for performing distributed data cut-through
JP4995101B2 (ja) 共有リソースへのアクセスを制御する方法及びシステム
US7643477B2 (en) Buffering data packets according to multiple flow control schemes
JP5834178B2 (ja) 半導体回路のバスシステム
WO2008057830A2 (en) Using a pool of buffers for dynamic association with a virtual channel
KR20130137539A (ko) 데이터 컷-스루를 수행하기 위한 시스템
JP6254331B2 (ja) ネットワークオンチップトポロジー内のトンネリング
CN110601996B (zh) 一种采用令牌保底分布式贪心算法的环网防饥饿流控方法
CN112486871A (zh) 一种用于片上总线的路由方法以及***
Shermi et al. A novel architecture of bidirectional NoC router using flexible buffer
Parik et al. Buffer allocation approaches for virtual channel flow control
Smai Fast absorb flow control
KAVITHA TDM Arbitration and Virtual Point to Point Connection in Mesh Networks

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees