JP5331777B2 - 半導体ウェハの研磨方法 - Google Patents

半導体ウェハの研磨方法 Download PDF

Info

Publication number
JP5331777B2
JP5331777B2 JP2010252702A JP2010252702A JP5331777B2 JP 5331777 B2 JP5331777 B2 JP 5331777B2 JP 2010252702 A JP2010252702 A JP 2010252702A JP 2010252702 A JP2010252702 A JP 2010252702A JP 5331777 B2 JP5331777 B2 JP 5331777B2
Authority
JP
Japan
Prior art keywords
polishing
semiconductor wafer
fap
polished
abrasive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010252702A
Other languages
English (en)
Other versions
JP2011103468A (ja
Inventor
シュヴァントナー ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2011103468A publication Critical patent/JP2011103468A/ja
Application granted granted Critical
Publication of JP5331777B2 publication Critical patent/JP5331777B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/11Lapping tools
    • B24B37/20Lapping pads for working plane surfaces
    • B24B37/24Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
    • B24B37/245Pads with fixed abrasives

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Description

本発明は、半導体ウェハの研磨方法に関する。
CMPは、半導体基板(ウェハ)の前面のラフネスを低減するために通常使用される片面研磨プロセスである。これは、従って、鏡面研磨ともいわれる。CMPの間に、半導体ウェハは研磨されるべき面が回転する研磨ヘッドにより回転する研磨パッドに対して押し付けられ、かつ供給された研磨剤の存在で平滑化される。研磨の際に行われる材料除去は、特に、半導体ウェハが研磨パッドに対して押し付けられる圧力に依存する。この研磨圧力を異なる区域で異なるように選択し、材料除去を半導体ウェハの直径に沿って観察した場合に不均一なプロフィールを引き起こす材料除去を生じさせる可能性もある。プレッシャゾーンは、例えばプレッシャチャンバ又はプレッシャリングを用いて設置することができる。プレッシャゾーンを区分することができるキャリアを備えたポリシングヘッドは、例えばUS 5,916,016に記載されている。CMPは、従って、半導体ウェハの形状、つまりローカルフラットネス及びグローバルフラットネスを表す半導体ウェハのパラメータに適切に影響を及ぼすために使用することもできる。CMP法は、例えばUS 2002-0077039並びにUS 2008-0305722に開示されている。
このCMPの他に、DSP(両面研磨)は半導体ウェハの研磨の際に重要な役割がある。DSPの場合に、一般に、複数の半導体ウェハが同時に研磨される。DSPの間に、1つの半導体ウェハは、研磨パッドを備えた2つの研磨盤の間でキャリアディスクのカットアウト部中に置かれ、供給された研磨剤を用いて両面研磨される。このDSPは、特に、半導体ウェハをラッピング及び/又は研削により付形する機械的加工の後に残っている表面の領域の損傷を除去するという課題を有する。この材料除去は、DSPの場合に、通常では10〜30μmの全体除去で、CMPの場合よりも明らかに高い。従って、このDSPは、頻繁に材料除去研磨ともいわれる。
更に、半導体ウェハを、研磨パッド中に結合された研磨材料を有する研磨パッド(固定砥粒パッド(fixed-abrasive pad))でポリシングする、いわゆる「固定砥粒研磨(FAP)」技術は既に公知である。このようなFAP研磨パッドを使用する研磨工程を、以後省略してFAP工程という。
ドイツ国特許出願のDE 102 007 035 266 A1は、一つの研磨工程で固体材料として固定されていない研磨材料を含有する研磨剤スラリーを基板と研磨パッドとの間に導入し、第2の研磨工程では前記研磨剤スラリーを、固体を含有しない研磨剤溶液に代えることが異なるFAPタイプの2つの研磨工程を有するシリコン材料からなる基板を研磨する方法を記載する。
DSPで研磨された半導体ウェハの厚さは、通常ではエッジに向かって明らかに減少する。このエッジロールオフは、エッジ領域でのグローバルフラットネス及びローカルフラットネスを損なうことがある。従って、このエッジロールオフはできる限り周辺部除外領域の範囲に制限することが望ましい。
複数の半導体ウェハのグループを片面研磨(片面バッチ研磨(single side batch polishing))する場合には、この半導体ウェハは一方の面がキャリアプレートの前面に取り付けられ、この面とキャリアプレートとの間に、例えば、粘着、接着、接合又は真空適用による噛み合いによる結合又は力の作用による結合(positively locking and force-locking connection)が形成される。キャリアプレートと半導体ウェハとの間の接着結合を製造する方法は、DE 198 16 150 A1に記載されている。
公知の全ての種類の接着結合及び固定手段は、以後、接合("cementing", "cementing on", "cement")の概念にまとめる。
一般に、この複数の半導体ウェハは、これらが同心のリング又は同心のリングのパターンを形成するようにキャリアプレートに取り付けられる。しかしながら、それぞれ1つの半導体ウェハが1つのキャリアプレートに取り付けられる研磨法も存在する。このキャリアプレートの背面は、加圧プランジャ(以後、研磨ヘッドという)により支持される。取り付けの後に、この露出するウェハ面を、所定の研磨力で研磨パッドが貼り付けられた研磨盤に対して押し付け、研磨剤を供給しながら研磨する。この場合に、このキャリアプレートと研磨盤とは、通常では異なる速度で回転する。この必要な研磨力は、研磨ヘッドからキャリアプレートの背面に伝達される。使用された研磨メカニズムの大多数は、複数の研磨ヘッドを有しかつそれに応じて複数のキャリアプレートを収容できるように構築されている。この種の研磨装置は、例えば文献US 5908347に記載されている。
バッチ法での片面研磨(SSP)の経過において、典型的な局所的な形状欠陥、いわゆる「ロールオフ」が生じる。これは、キャリアプレートに関して外側に向かう箇所、つまりキャリアプレートのエッジから最小の間隔を有する箇所での半導体ウェハの前面でのエッジロールオフである。それぞれ1つだけの半導体ウェハが1つのキャリアプレートに取り付けられる場合でも、同様にエッジロールオフが生じることがあるが、このエッジロールオフは半導体ウェハの1つの箇所に限定されず、このウェハの全体の周囲に生じる。
先行技術により、この形状欠陥は、研磨パッドの適切な調節によって半径方向で外側の範囲内で最小にされる。この種のパッド調節は、例えばJP 11-226860 Aに記載されている。しかしながら、この方法を用いてエッジロールオフの完全な解消は不可能である。
US2003/0022495 A1は、エッジロールオフの低減のために、まず半導体ウェハの背面を、基準面が生じるように研磨することを提案している。この目的で、この前面が硬質のキャリアに吸引され(チャックされ)、背面で材料除去が行われ、この材料除去は有利に3〜8μmである。これに引き続き、半導体ウェハの前面が研磨される。
書類番号102008045534.2の公開されていないドイツ国出願は、半導体ウェハの背面のCMPを用いた研磨と、半導体ウェハの前面のCMPを用いた研磨とを有し、背面の研磨の場合に、半導体ウェハの直径に沿ったプロフィールで、背面の中心領域での材料除去が背面のエッジ領域での材料除去よりも多くなるように材料除去が行われ、前面の研磨の場合に、半導体ウェハの直径に沿ったプロフィールで、前面の中心領域での材料除去が前面のエッジ領域での材料除去よりも少なくなるように材料除去が行われる、半導体ウェハの研磨方法を開示している。
この方法の欠点は、前面のCMP研磨の際に、半導体ウェハの背面がCMP研磨されていて、従ってこの背面は極めて平滑な表面を有し、このことが半導体ウェハを背面でキャリアに固定する場合に、半導体ウェハが研磨の間にそこから浮動するという問題を引き起こすことである。
この問題は本発明の課題設定を生じさせる。
US 5,916,016 US 2002-0077039 US 2008-0305722 DE 102 007 035 266 A1 DE 198 16 150 A1 US 5908347 JP 11-226860 A US2003/0022495 A1 ドイツ国特許出願102008045534.2号
この課題は、第1の面と第2の面とを有する半導体ウェハの研磨方法において、0.1〜1.0μmの平均粒径を有する固定結合された砥粒を有する研磨パッドの使用下での前記半導体ウェハの第1の面のFAP(固定砥粒研磨)、前記半導体ウェハのFAP研磨された第1の面上に厚くても3μmの厚さの接合層の設置、前記半導体ウェハの、FAP研磨され、接合層を有する第1の面での研磨装置のキャリアプレートとの引き続く接合、並びに前記半導体ウェハの第2の面の片面化学機械研磨を有する、半導体ウェハの研磨方法によって解決される。
本発明は、まず一方の面を、0.1〜1.0μmの平均粒径を有する固定結合された砥粒を有する研磨パッドを用いて研磨を実施して、CMPポリシングの後に生じる表面ラフネスよりも高い、研磨された面の定義された表面ラフネスを調節し、引き続きこの半導体ウェハをこのように研磨された面で研磨装置のキャリアプレートに固定し、固定のために最大でも3μmの厚さを有する均一な薄い接合層を使用し、最終的にこの半導体ウェハの研磨されていない面を研磨することを提供する。
半導体ウェハを製造する順序に、この方法は有利に次のように組み込まれる:
機械的(研削又はラッピング)及び化学的(洗浄又はエッチング)加工工程の後に、まず、半導体ウェハの前面のFAP研磨を上記のように行い、半導体ウェハをその前面でキャリアプレートに接合し、この半導体ウェハの裏面を化学機械研磨する。
引き続き、この半導体ウェハの裏面にFA研磨を行い、この半導体ウェハをその背面でキャリアプレートに接合し、最後に、この半導体ウェハの前面に慣用のCMP研磨を行う。
半導体ウェハの両面の一連の研磨が有利であることが判明した。半導体ウェハのこの両面は、一連の研磨によってその形状に関して相互に適切に適合させることができる。例として、それぞれの研磨工程のために特別に形成されたキャリアプレート(凹面状、凸面上、平面状)の選択が挙げられる。
先行技術において観察された望ましくないエッジ対称、例えば遊星運動学、研磨スラリー(シリカゾル)及び通常の研磨パッドを用いて通常の両面研磨の後に生じるエッジロールオフは、これにより回避される。
例えば半導体ウェハの背面の第1の研磨工程の後に形状測定を行い、例えば半導体ウェハの前面に関する第2の研磨工程の対策を相応して最適化し、例えばこれに応じてキャリアプレート形状の選択を合わせる方法が特に有利であるとみなされる。
まず行われるFA研磨工程は、半導体基板の接合すべき面の一種の粗面化を行い、このように研磨された表面は極端に均質な表面ラフネスを特徴とするが、250μm以下の空間波長範囲に関して約0.3nm〜4.5nm RMSの比較的広範囲のラフネス領域内にあることができる。これは、書類番号102009030295.6の公開されていないドイツ国出願から公知であり、この出願は参照により本願明細書に組み込まれる。
このように粗面化された表面により、半導体表面と接合フィルムとの間の実際の接触面は高められ、その結果、付着力(ファンデルワールス力)は相応して高められることが明らかとなった。
これは、半導体ウェハを薄い接合層によって浮動の危険なしに固定保持することを可能にする。
例えば研削又はラッピングにより純粋に機械的に加工された背面の表面の場合には、この高すぎる表面ラフネスが半導体の前面に関する研磨の際に写るという高められた危険が生じる。このFAP研磨は表面のラフネスを低減するが、CMPポリシングのように強くはない。
この薄い接合層は、半導体ウェハの形状に関して有利に影響を及ぼす、それというのも、この半導体ウェハは、有利に形状的に最適化されたキャリアプレート表面により良好に当接することができ、付加的な高さ変動は接合層自体の起伏によって顕著にならない。
原則として、ここに記載された処理方法はもちろん片面研磨としても実施することができ、この場合に、それに応じてウェハ裏面はFAPにより研磨され、ウェハ前面に関して片面研磨は研磨スラリーの供給下で実施される(前面だけCMP)。
粗面化された接合されるべきウェハ面により引き起こされる場合によるパーティクル汚染に対抗するために、さもないとディンプルの危険が生じるため、FAP研磨プロセスとの関連でそれに引き続き常にウェハ洗浄を実施するのが好ましいことを述べることができる。
このFAP研磨の場合に、研磨パッド(FAPパッド)中に結合された研磨材料を含有する研磨パッドが使用される。
適当な研磨材料は、例えばセリウム、アルミニウム、ケイ素、ジルコニウムの元素の酸化物の粒子並びに硬質材料、例えば炭化ケイ素、窒化ホウ素及びダイヤモンドの粒子が含まれる。
特に適した研磨パッドは、反復する微細構造により付与された表面トポグラフィーを有する。この微細構造(posts)は、例えば円柱状又は多角形の断面を有する柱状体の形又はピラミッド又は切頭ピラミッドの形を有する。
このような研磨パッドの詳細な記載は、例えばWO 92/13680 A1及びUS 2005/227590 A1に含まれている。
酸化セリウム粒子を有する研磨パッド(例えばUS6602117B1も参照)及び前記文献に記載された研磨パッドの使用が特に有利である。
使用されたFAP研磨パッドの粒径は有利に0.1μm以上及び1.0μm以下である。
30〜45オングストロームの範囲内の高い裏面ラフネスが望ましい場合には、0.5〜1.0μmの粒径を有するFAPパッドを使用するのが有利である。
3〜10オングストロームの範囲内の低い裏面ラフネスが望ましい場合には、0.1〜0.25μmの粒径を有するFAPパッドを使用するのが有利である。
従って、FAP研磨によって定義された表面ラフネスを調節することができる。
研磨装置のキャリアプレート又は研磨盤上に、0.5〜3.0μm、有利に0.5〜2.0μm、特に有利に0.5〜1.5μmの薄い接合層が設けられる。
接合方法並びに適当な接合ワックスは、US 4316757に記載されている。
例えば、South Bay Technology, Inc.社のワックスMWM070又はMWH135が接合ワックス(取り付けワックス(mounting wax))として適している。
使用の前に、このワックスは適当な溶液を用いて液状にされる。
しかしながら、相応する接合溶液を次のように準備することもできる:
マレイン樹脂をアルコール中に溶かす。このために多価アルコールが有利に使用される。トリフェニルメタン染料、例えばクリスタルバイオレットが有利に添加される。他の有利な添加物は、アンモニア、IMBENTIN T/400 G(40のエチレンオキシド単位を有するエトキシル化されたトリデシルアルコール、Dr. W. Kolb AG社(Hedingen,スイス国)から取り寄せることができる)及び超純水である。この接合溶液は約30mm2/sの粘度を有する場合が有利であることは明らかとなった。
この接合溶液をキャリアプレート上に塗布し、これを数秒間、有利に8〜12sec、300〜400rpmで回転させることで、このキャリアプレート上に均質なフィルムが形成される。引き続き、このキャリアプレートをワックス溶液と一緒に加熱し、例えばUS 5,256,599から公知のように溶剤を蒸発させる。
半導体ウェハの予めFAP研磨された面をこの接合層上に押し付ける。
引き続き、研磨パッドを有する研磨ヘッドを、研磨ヘッド及び研磨盤を回転させながらこの半導体ウェハに押し付けることにより、この半導体ウェハの他方の面を研磨する。
この研磨は、研磨スラリー(シリカゾル)を供給しかつ材料除去研磨パッドを使用しながらでの片面材料除去研磨であることができる。
この研磨は、研磨剤(例えばコロイド分散シリカゾル)を供給しながらの柔軟なヘイズフリー研磨パッドの使用下でのCMPポリシングであることができる。
この研磨に続いて、先行技術で公知のように、例えば場合によるパーティクル汚染(接合材の残り)の除去のために使用される15%のギ酸又はICB GmbH & Co. KG社(Berlin)のPuratron-11又はPuratron-67を用いる半導体ウェハの接合解除及び洗浄を行う。
このFAP研磨は、有利に3つの工程で行う。従って、この半導体ウェハのFAP研磨された面の所望のラフネスは、既に広いラフネス範囲内で更に良好に適合させることができる。
第1の工程で、この場合、固体を有していない研磨剤の供給下でFAP研磨を行うが、第2及び第3の工程で砥粒を含有する研磨剤が供給される。この研磨剤は、それぞれの場合にFA研磨パッドと半導体ウェハの研磨すべき面との間に導入される。第1及び第2の工程で、研磨圧(研磨パッドを有する研磨ヘッドを半導体ウェハに対して押し付ける圧力)は55.16〜103.4kPa(8〜15psiであり、第3の工程での研磨圧は3.448〜34.48kPa(0.5〜5psiに低減される。
3つの工程でのこのようなFAP研磨により、3〜45オングストロームのChapmanによる(250μmフィルタを用いて)平均表面ラフネスRaを達成することができる。これは、DSP/CMPにより可能な範囲よりも10倍大きな範囲をカバーする。
多様なタイプの研磨装置がこの方法を実施するために適しており、例えばApplied Materials Inc.社の「reflection」タイプの3プレート片面研磨装置又はPeter Wolters社の「Apollo」タイプの2プレート研磨装置又はStrasbaugh社の「nHance (6EG)」タイプの1プレート研磨装置が適している。
FAP研磨の後で、この半導体ウェハはFAP研磨された面で、250μm以下の空間波長に関して、有利に0.3〜4.5nmの平均表面ラフネスRaを有する。
最も簡単な場合に、それぞれの面、例えば本発明による方法の半導体ウェハの背面のFAP研磨の第1の工程の場合の研磨剤溶液は、水、有利にシリコン工業での使用のための通常の純度を有する脱塩水(DIW)である。
しかしながら、前記研磨剤溶液は、化合物、例えば炭酸ナトリウム(Na2CO3)、炭酸カリウム(K2CO3)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウムヒドロキシド(TMAH)又はこれらの任意の混合物を含有することもできる。
炭酸カリウムを使用するのが特に有利である。
この場合、前記研磨剤溶液のpH値は、有利に10〜12の範囲内であり、前記研磨剤溶液中の前記化合物の割合は、有利に0.01〜10質量%、特に有利に0.01〜0.2質量%である。
前記研磨剤溶液は、さらに、1種以上の他の添加剤、例えば表面活性添加物、例えば湿潤剤及び界面活性剤、保護コロイドとして作用する安定剤、保存剤、殺生物剤、アルコール及び錯化剤を含有することができる。
砥粒を有する研磨剤は、それ前記半導体ウェハのそれぞれの面、例えば背面をFAP研磨する第2の工程の場合に使用される。
この研磨剤スラリー中の研磨材料の割合は、有利に0.25〜20質量%、特に有利に0.25〜1質量%である。
研磨材料粒子の粒径分布は有利に単峰性を特徴とする。
この平均粒径は5〜300nm、特に有利に5〜50nmである。
この研磨材料は、基板材料を機械的に除去する材料からなり、有利にアルミニウム、セリウム又はケイ素の元素の酸化物の1種以上からなる。
コロイド分散性シリカを含有する研磨剤スラリーを使用するのが特に有利である。
それぞれの面、例えば背面のFAP研磨の第2の工程の場合に、第1の工程とは反対に、有利に炭酸ナトリウム(Na2CO3)、炭酸カリウム(K2CO3)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウムヒドロキシド(TMAH)のような添加剤は添加されない。
しかしながら、この研磨剤スラリーは、1種以上の他の添加剤、例えば表面活性添加物、例えば湿潤剤及び界面活性剤、保護コロイドとして機能する安定剤、保存剤、殺生物剤、アルコール及び錯化剤を含有することができる。
砥粒を有する研磨剤は、この半導体ウェハのそれぞれの面、例えば背面をFAP研磨する第3の工程の場合でも同様に使用される。
この研磨圧は、第1及び第2の工程と比較して8〜15psiから0.5〜5psiに低減される。
この研磨剤スラリー中の研磨材料の割合は、有利に0.25〜20質量%、特に有利に0.25〜1質量%である。
研磨材料粒子の粒径分布は有利に単峰性を特徴とする。
この平均粒径は5〜300nm、特に有利に5〜50nmである。
この研磨材料は、基板材料を機械的に除去する材料からなり、有利にアルミニウム、セリウム又はケイ素の元素の酸化物の1種以上からなる。
コロイド分散性シリカを含有する研磨剤スラリーを使用するのが特に有利である。
それぞれのウェハ面、例えば背面のFAP研磨の第3の工程の場合に、第1の工程とは反対に、有利に炭酸ナトリウム(Na2CO3)、炭酸カリウム(K2CO3)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウムヒドロキシド(TMAH)のような添加剤は添加されない。
しかしながら、この研磨剤スラリーは、1種以上の他の添加剤、例えば表面活性添加物、例えば湿潤剤及び界面活性剤、保護コロイドとして機能する安定剤、保存剤、殺生物剤、アルコール及び錯化剤を含有することができる。

Claims (10)

  1. 第1の面と第2の面とを有する半導体ウェハの研磨方法において、
    0.1〜1.0μmの平均粒径を有する固定結合された砥粒を有する研磨パッドの使用下での前記半導体ウェハの第1の面のFAP(固定砥粒研磨)、
    前記半導体ウェハのFAP研磨された第1の面上にμm以下の厚さの接合層の設置、
    前記半導体ウェハの、FAP研磨され、接合層を有する第1の面での研磨装置のキャリアプレートへの固定、並びに
    前記キャリアプレートへの前記半導体ウェハの固定の後に、前記半導体ウェハの第2の面の片面化学機械研磨を有する、半導体ウェハの研磨方法。
  2. 前記半導体ウェハの第2の面の化学機械研磨がCMP研磨である、請求項1記載の方法。
  3. 第1の面のFAPの実施の前に、まず前記半導体ウェハの第2の面に、0.1〜1.0μmの平均粒径を有する固定結合された砥粒を有する研磨パッドの使用下でFAPを行い、前記半導体ウェハのFAP研磨された第2の面に厚くても3μmの厚さの接合層を設け、前記半導体ウェハをFAP研磨された第2の面で研磨装置のキャリアプレートと接合し、前記半導体ウェハの第1の面の化学機械研磨を実施する、請求項1又は請求項2記載の方法。
  4. 前記半導体ウェハの第1の面又は第2の面のFAP研磨をそれぞれの場合に3つの工程で行い、かつ全ての3つの工程でそれぞれの場合に研磨パッド中に結合した研磨材料を有する研磨パッドの使用下でかつ前記研磨パッドを前記半導体ウェハの研磨されるべき面に所定の研磨圧で押し付け、第1の工程では、固体を有していない研磨剤を、第2及び第3の工程では研磨材料を含有する研磨剤を、研磨パッドと前記半導体ウェハのFAPにより研磨されるべき面との間に導入し、第1及び第2の工程の55.16〜103.4kPa(8〜15psiの研磨圧を、第3の工程で3.448〜34.48kPa(0.5〜5psiに低下させる、請求項1から3までのいずれか1項記載の方法。
  5. 前記半導体ウェハの研磨されるべき面の研磨の第1の工程の間の前記研磨は、脱イオン水(DIW)を含有する、請求項4記載の方法。
  6. 前記研磨は、炭酸ナトリウム(Na2CO3)、炭酸カリウム(K2CO3)、水酸化ナトリウム(NaOH)、水酸化カリウム(KOH)、水酸化アンモニウム(NH4OH)、テトラメチルアンモニウムヒドロキシド(TMAH)のような化合物又はこれらの任意の混合物を含有する、請求項4又は5記載の方法。
  7. 第2の研磨工程における研磨剤スラリーは、アルミニウム、セリウム又はケイ素の元素の酸化物の1種以上の粒子を有する、請求項4記載の方法。
  8. 前記研磨パッドは、固定結合された研磨材料を、セリウム、アルミニウム、ケイ素、ジルコニウムの元素の酸化物の粒子の形で又は炭化ケイ素、窒化ホウ素及びダイヤモンドのような硬質材料の粒子の形で含有する、請求項1から7までのいずれか1項記載の方法。
  9. 前記接合層は0.5〜2.0μmの厚さを有する、請求項1から8までのいずれか1項記載の方法。
  10. 前記接合層は0.5〜1.5μmの厚さを有する、請求項1から8までのいずれか1項記載の方法。
JP2010252702A 2009-11-11 2010-11-11 半導体ウェハの研磨方法 Expired - Fee Related JP5331777B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009052744.3 2009-11-11
DE102009052744A DE102009052744B4 (de) 2009-11-11 2009-11-11 Verfahren zur Politur einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
JP2011103468A JP2011103468A (ja) 2011-05-26
JP5331777B2 true JP5331777B2 (ja) 2013-10-30

Family

ID=43853012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010252702A Expired - Fee Related JP5331777B2 (ja) 2009-11-11 2010-11-11 半導体ウェハの研磨方法

Country Status (7)

Country Link
US (1) US8500516B2 (ja)
JP (1) JP5331777B2 (ja)
KR (1) KR101240008B1 (ja)
CN (1) CN102059640B (ja)
DE (1) DE102009052744B4 (ja)
SG (1) SG171513A1 (ja)
TW (1) TWI417956B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010005904B4 (de) 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
JP5667508B2 (ja) 2011-05-06 2015-02-12 株式会社日立製作所 基地局、干渉制御方法及び無線通信システム
CN102969237B (zh) * 2011-08-31 2016-05-25 中芯国际集成电路制造(上海)有限公司 形成栅极的方法、平坦化层间介质层的方法
CN105097692B (zh) * 2014-05-15 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105097691B (zh) * 2014-05-15 2018-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105415102A (zh) * 2015-12-01 2016-03-23 中国科学院上海技术物理研究所 一种无蜡磨抛碲锌镉晶片的方法
DE102019216267A1 (de) 2019-10-23 2021-04-29 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
CN111300259A (zh) * 2020-02-18 2020-06-19 北京芯之路企业管理中心(有限合伙) 一种碳化硅晶圆的研磨抛光装置与其制程方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7404364A (nl) * 1974-04-01 1975-10-03 Philips Nv Werkwijze en inrichting voor het bewerken van vlakke voorwerpen.
US4316757A (en) 1980-03-03 1982-02-23 Monsanto Company Method and apparatus for wax mounting of thin wafers for polishing
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
US5256599A (en) 1992-06-01 1993-10-26 Motorola, Inc. Semiconductor wafer wax mounting and thinning process
JP3510036B2 (ja) 1996-02-22 2004-03-22 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3696690B2 (ja) 1996-04-23 2005-09-21 不二越機械工業株式会社 ウェーハの研磨装置システム
US5916016A (en) 1997-10-23 1999-06-29 Vlsi Technology, Inc. Methods and apparatus for polishing wafers
JP3065016B2 (ja) 1998-02-17 2000-07-12 日本電気株式会社 研磨装置及び研磨方法
JPH11277413A (ja) 1998-03-27 1999-10-12 Kyocera Corp ウェハ研磨盤
DE19816150A1 (de) 1998-04-09 1999-10-21 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur Herstellung einer partikelfreien Klebeverbindung
JP3282164B2 (ja) 1999-12-27 2002-05-13 直江津電子工業株式会社 ウエハ接着剤塗布方法
US6479386B1 (en) * 2000-02-16 2002-11-12 Memc Electronic Materials, Inc. Process for reducing surface variations for polished wafer
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
KR100832942B1 (ko) * 2000-10-26 2008-05-27 신에츠 한도타이 가부시키가이샤 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
DE10058305A1 (de) 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP2004071833A (ja) * 2002-08-06 2004-03-04 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
US7416962B2 (en) * 2002-08-30 2008-08-26 Siltronic Corporation Method for processing a semiconductor wafer including back side grinding
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
DE102004010379A1 (de) * 2004-03-03 2005-09-22 Schott Ag Verfahren zur Herstellung von Wafern mit defektarmen Oberflächen, die Verwendung solcher Wafer und damit erhaltene elektronische Bauteile
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
JP4820108B2 (ja) * 2005-04-25 2011-11-24 コマツNtc株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
JP2008153248A (ja) 2006-12-14 2008-07-03 Sumitomo Electric Ind Ltd GaAsウエハへのワックス塗布方法
DE102007026292A1 (de) 2007-06-06 2008-12-11 Siltronic Ag Verfahren zur einseitigen Politur nicht strukturierter Halbleiterscheiben
DE102007035266B4 (de) 2007-07-27 2010-03-25 Siltronic Ag Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
DE102008045534B4 (de) 2008-09-03 2011-12-01 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe
DE102009030295B4 (de) 2009-06-24 2014-05-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe

Also Published As

Publication number Publication date
JP2011103468A (ja) 2011-05-26
DE102009052744A1 (de) 2011-05-12
SG171513A1 (en) 2011-06-29
CN102059640A (zh) 2011-05-18
CN102059640B (zh) 2014-03-05
KR101240008B1 (ko) 2013-03-06
TW201117282A (en) 2011-05-16
KR20110052455A (ko) 2011-05-18
US8500516B2 (en) 2013-08-06
TWI417956B (zh) 2013-12-01
US20110111677A1 (en) 2011-05-12
DE102009052744B4 (de) 2013-08-29

Similar Documents

Publication Publication Date Title
JP5331777B2 (ja) 半導体ウェハの研磨方法
JP3004891B2 (ja) 表面粗さを減少させるための半導体ウエハの粗研磨法
JP5839783B2 (ja) 半導体ウェーハのエッジを研磨する方法
US6214704B1 (en) Method of processing semiconductor wafers to build in back surface damage
US8389409B2 (en) Method for producing a semiconductor wafer
JP5853041B2 (ja) 半導体材料ウェハを研磨するための方法
JP5127882B2 (ja) 半導体ウェハの両面研磨方法
JP2013214784A (ja) 半導体ウェハの研磨方法
TW201742135A (zh) 晶圓的雙面拋光方法
JP5581117B2 (ja) 半導体ウェーハを研磨する方法
JP5286381B2 (ja) 半導体ウエハの研磨方法
TW426584B (en) Method of polishing semiconductor wafers
KR101133355B1 (ko) 반도체 웨이퍼의 연마 방법
JP3596405B2 (ja) 半導体ウェーハの製造方法
JP2004106134A (ja) 加工用基板固定装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Ref document number: 5331777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees