JP5330507B2 - プロセッサ - Google Patents
プロセッサ Download PDFInfo
- Publication number
- JP5330507B2 JP5330507B2 JP2011514332A JP2011514332A JP5330507B2 JP 5330507 B2 JP5330507 B2 JP 5330507B2 JP 2011514332 A JP2011514332 A JP 2011514332A JP 2011514332 A JP2011514332 A JP 2011514332A JP 5330507 B2 JP5330507 B2 JP 5330507B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instructions
- stream
- processor
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 claims abstract description 89
- 238000000605 extraction Methods 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims description 56
- 230000008569 process Effects 0.000 claims description 41
- 239000000284 extract Substances 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 description 24
- 230000004043 responsiveness Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3889—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Advance Control (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
以下本発明の実施の形態について、図面を参照しながら説明する。
図1は、本発明の実施の形態1におけるプロセッサ10の構成を示すブロック図である。
命令メモリ101は、プロセッサ10において実行される命令を保持するメモリであり、N本の独立に実行される命令流(スレッド)を保持している。
命令群決定部102は、命令メモリ101から、各命令流に属する命令を読み出し、デコードを行い、当該命令が割り当てられている命令バッファに書き込む。
第i命令バッファ(iは1以上N以下の整数)は、i番目の命令流(以下、第i命令流という。)に属する命令を受け取り、保持するものである。
優先度決定部107は、発行命令決定部106において発行する命令を決定する際に用いる優先度情報テーブル300を保持している。
発行命令決定部106は、第1命令バッファ103から第N命令バッファ105からマシンサイクル毎に発行する命令を決定するものである。
命令選択部215は、第1命令流スケジューラ202から第N命令流スケジューラ206と、優先度情報テーブル300とに基づいて、実行可能状態となっており各記憶領域に格納されている命令全てのうち、優先度情報テーブル300で示される順序に従って、選択すべき4個の命令を特定する。具体的には、第1命令バッファ103から第N命令バッファ105それぞれから各命令バッファ内の発行可能な命令数を示す信号、つまり実行可能状態となっている命令数を示す信号241〜243を受け取り、優先度情報テーブル300で示される順序に従って、選択すべき4個の命令を特定する。
第n命令抽出部(nは1以上4以下の整数)は、第1命令バッファ103から第N命令バッファ105それぞれの第nの記憶領域で保持されている命令を抽出するためのものである。
第1命令決定部211から第4命令決定部214それぞれは、演算器群111が有する演算器と1対1に対応付けられている。
第iレジスタファイル(iは1以上N以下の整数)は、第i命令バッファに保持された命令流を実行することによって、読み出し及び書き込みの対象とされるデータを保持するレジスタ群である。
演算器群111は、加算器や乗算器などからなる複数の演算器を含むものである。なお、ここでは、演算器群111は、4つの演算器(演算器111a〜111d)を有しているものとする。また、演算器111aは第1命令決定部211と、演算器111bは第2命令決定部212と、演算器111cは第3命令決定部213と、演算器111dは第4命令決定部214と、それぞれ対応付けられているものとする。
ライトバックバス112は、演算器群111からの出力を第1レジスタファイル108〜第Nレジスタファイル110に書き戻すためのバスである。
ここでは、発行すべき命令を決定する動作について図5に示す流れ図を用いて説明する。
図6は、第1の実施の形態において、第1命令流及び第2命令流を用いた並列処理を行った場合での各命令の割り当て(発行)の動作イメージである。
ここでは、第2の実施の形態に係るプロセッサ10aについて、第1の実施の形態に係るプロセッサ10と異なる点を中心に説明する。
命令メモリ601は、第1の実施の形態で示す命令メモリ101と同様に、プロセッサ10aにおいて実行される命令を保持するメモリであり、N本の独立に実行される命令流(スレッド)を保持している。
命令群決定部602は、第1の実施の形態で示す命令群決定部102と同様であるので、ここでの説明は省略する。
第i命令バッファ(iは1以上N以下の整数)は、i番目の命令流(以下、第i命令流という。)に属する命令を受け取り、保持するものである。
優先度決定部607は、発行命令決定部606において発行する命令を決定する際に用いる優先度情報テーブル800を保持している。
優先度更新部613は、優先度決定部607で保持している優先度情報テーブル800を一定の条件下で更新するものである。
発行命令決定部606は、第1命令バッファ103から第N命令バッファ105からマシンサイクル毎に発行する命令を決定するものである。
命令選択部715は、第1の実施の形態で示す命令選択部215と同様のものである。具体的には、第1命令バッファ603から第N命令バッファ605それぞれから各命令バッファ内の発行可能な命令数を示す信号、つまり実行可能状態となっている命令数を示す信号741〜743を受け取り、優先度情報テーブル800で示される順序に従って、選択すべき4個の命令を特定する。
第1命令抽出部721から第4命令抽出部724のそれぞれは、第1の実施の形態で示す第1命令抽出部221から第4命令抽出部224のそれぞれと同様であるので、ここでの説明は省略する。
第1命令決定部211から第4命令決定部214それぞれは、演算器群611が有する演算器と1対1に対応付けられており、その機能は、第1の実施の形態で示す第1命令決定部211から第4命令決定部214それぞれと同様であるので、ここでの説明は省略する。
第1レジスタファイル608から第Nレジスタファイル610のそれぞれは、第1の実施の形態で示す第1レジスタファイル108から第Nレジスタファイル110と同様であるので、ここでの説明は省略する。
演算器群611は、加算器や乗算器などからなる複数の演算器を含むものである。なお、ここでは、演算器群611は、4つの演算器(演算器611a〜611d)を有しているものとする。また、演算器611aは第1命令決定部711と、演算器611bは第2命令決定部712と、演算器611cは第3命令決定部713と、演算器611dは第4命令決定部714と、それぞれ対応付けられているものとする。
ライトバックバス612は、演算器群611からの出力を第1レジスタファイル608〜第Nレジスタファイル610に書き戻すためのバスである。
(1)発行命令の決定の動作
ここでは、発行すべき命令を決定する動作について図10に示す流れ図を用いて説明する。ここでは、説明の便宜上、利用する優先度情報テーブルは、優先度情報テーブル800とする。なお、更新された優先度情報テーブル800aを用いた場合でも、処理動作は同じである。
ここでは、優先度情報テーブルの更新について、図11に示す流れ図を用いて説明する。
図12は、第2の実施の形態における第1の命令流及び第2の命令流を用いた並列処理を行った場合での各命令の割り当て(発行)の動作イメージである。
ここでは、第3の実施の形態に係るプロセッサ10bについて、第1及び第2の実施の形態に係るプロセッサ10及び10aと異なる点を中心に説明する。
命令メモリ1101は、第1の実施の形態で示す命令メモリ101と同様に、プロセッサ10bにおいて実行される命令を保持するメモリであり、N本の独立に実行される命令流(スレッド)を保持している。
命令群決定部1102は、第1の実施の形態で示す命令群決定部102と同様であるので、ここでの説明は省略する。
第i命令バッファ(iは1以上N以下の整数)は、i番目の命令流(以下、第i命令流という。)に属する命令を受け取り、保持するものである。
優先度決定部1107は、発行命令決定部1106において発行する命令を決定する際に用いる優先度情報テーブル1300を保持している。
(5)性能監視部1114
性能監視部1114は、N個の命令流のそれぞれの実行命令数をダウンカウントすることができる命令流に対応したN個の実行命令数カウンタと、プロセッサ10bのマシンサイクルをダウンカウントすることができる1個のサイクルカウンタを備える。
優先度更新部1113は、優先度決定部607で保持している優先度情報テーブル800を一定の条件下で更新するものである。
発行命令決定部1106は、第1命令バッファ1103から第N命令バッファ1105からマシンサイクル毎に発行する命令を決定するものである。
命令選択部1215は、第1の実施の形態で示す命令選択部215と同様のものである。具体的には、第1命令バッファ1103から第N命令バッファ1105それぞれから各命令バッファ内の発行可能な命令数を示す信号、つまり実行可能状態となっている命令数を示す信号1241〜1243を受け取り、優先度情報テーブル1300で示される順序に従って、選択すべき4個の命令を特定する。
第1命令抽出部1221から第4命令抽出部1224のそれぞれは、第1の実施の形態で示す第1命令抽出部221から第4命令抽出部224のそれぞれと同様であるので、ここでの説明は省略する。
第1命令決定部1211から第4命令決定部1214それぞれは、演算器群1111が有する演算器と1対1に対応付けられており、その機能は、第1の実施の形態で示す第1命令決定部211から第4命令決定部214それぞれと同様であるので、ここでの説明は省略する。
第1レジスタファイル1108から第Nレジスタファイル1110のそれぞれは、第1の実施の形態で示す第1レジスタファイル108から第Nレジスタファイル110と同様であるので、ここでの説明は省略する。
演算器群1111は、加算器や乗算器などからなる複数の演算器を含むものである。なお、ここでは、演算器群1111は、4つの演算器(演算器1111a〜1111d)を有しているものとする。また、演算器1111aは第1命令決定部1211と、演算器1111bは第2命令決定部1212と、演算器1111cは第3命令決定部1213と、演算器1111dは第4命令決定部1214と、それぞれ対応付けられているものとする。
ライトバックバス1112は、演算器群1111からの出力を第1レジスタファイル1108〜第Nレジスタファイル1110に書き戻すためのバスである。
(1)発行命令の決定の動作
ここでは、発行すべき命令を決定する動作について図16に示す流れ図を用いて説明する。ここでは、説明の便宜上、利用する優先度情報テーブルは、優先度情報テーブル1300とする。なお、更新された優先度情報テーブル1300aを用いた場合でも、処理動作は同じである。
ここでは、実行命令数カウンタを用いた更新処理(以下、第1更新処理)と、サイクルカウンタを用いた更新処理(第2更新処理)とについて説明する。
まず、第1更新処理について、図17に示す流れ図を用いて説明する。
次に、第2更新処理について、図18に示す流れ図を用いて説明する。
図19は、第3の実施の形態における第1の命令流及び第2の命令流を用いた並列処理を行った場合での各命令の割り当て(発行)の動作イメージである。
ここでは、第1の実施の形態で示したプロセッサ10を適用した映像処理システム1600について説明する。
以上、各実施の形態に基づいて説明したが、本発明は上記の各実施の形態に限られない。例えば、以下のような変形例が考えられる。
(1)本発明の一実施態様である、L個(Lは2以上の整数)の演算器を有するプロセッサは、M個(Mは2以上の整数)の命令流各々が区別して入力され、各命令流を構成するZ個(Zは2以上の整数であり、M×ZはL以上であることを満たす)の命令を格納するためのM×Z個の命令記憶領域を含む命令バッファと、前記命令バッファ内の前記M×Z個の命令記憶領域に順序を付けた情報である順序情報を保持する順序情報保持手段と、前記命令バッファの前記M×Z個の命令記憶領域に格納された命令を抽出するための抽出手段と、実行可能状態となっており前記M×Z個の命令記憶領域に格納されている命令全てのうちから、前記順序情報に従った順序で、L個の命令を前記抽出手段に抽出させて、抽出された命令毎に別の演算器に入力する制御手段とを備えることを特徴とする。
101 命令メモリ
102 命令群決定部
103〜105 第1命令バッファ〜第N命令バッファ
106 発行命令決定部
107 優先度決定部
108〜110 第1レジスタファイル〜第Nレジスタファイル
111 演算器群
112 ライトバックバス
201 第1命令保持部
201a〜201d 第1〜第4の記憶領域
202 第1命令流スケジューラ
203 第2命令保持部
204 第2命令流スケジューラ
205 第N命令保持部
206 第N命令流スケジューラ
211〜214 第1命令決定部〜第4命令決定部
215 命令選択部
221〜224 第1命令抽出部〜第4命令抽出部
751〜754 発行命令選択信号
Claims (8)
- L個(Lは2以上の整数)の演算器を有するプロセッサであって、
M個(Mは2以上の整数)の命令流各々が区別して入力され、各命令流を構成するZ個(Zは2以上の整数であり、M×ZはL以上であることを満たす)の命令を格納するためのM×Z個の命令記憶領域を含む命令バッファと、
前記命令バッファ内の前記M×Z個の命令記憶領域に順序を付けた情報であるM×Z個の順序情報を保持する順序情報保持手段と、
前記命令バッファの前記M×Z個の命令記憶領域に格納された命令を抽出するための抽出手段と、
実行可能状態となっており前記M×Z個の命令記憶領域に格納されている命令全てのうちから、前記順序情報に従った順序で、L個の命令を前記抽出手段に抽出させて、抽出された命令毎に別の演算器に入力する制御手段とを備える
ことを特徴とするプロセッサ。 - 前記命令バッファは、
前記M×Z個の命令記憶領域それぞれについて、当該命令記憶領域に記憶されている命令が実行可能であるか否かを示すフラグを有しており、
前記制御手段は、
M×Z個のフラグそれぞれの内容から、実行可能状態である命令全てを特定する
ことを特徴とする請求項1に記載のプロセッサ。 - 前記M個の命令流のうち一の命令流は、所定時間内で処理の完了を保証すべき性能保証命令流であって、
前記性能保証命令流においては、マシンサイクル毎に必ず1命令が発行される
ことを特徴とする請求項1に記載のプロセッサ。 - 前記性能保証命令流は、画像のデコード処理を行うためのものであり、
前記プロセッサは、
画像のデコード処理を行う画像処理システムに備えられる
ことを特徴とする請求項3に記載のプロセッサ。 - 前記性能保証命令流は、画像のエンコード処理を行うためのものであり、
前記プロセッサは、
画像のエンコード処理を行う画像処理システムに備えられる
ことを特徴とする請求項3に記載のプロセッサ。 - 前記プロセッサは、さらに、
前記M個の命令流毎に、当該命令流において一の演算器へ出力された命令数を監視し、一の命令流において出力された命令数が所定値を超えると、当該命令流を構成するZ個の命令が格納されたZ個の命令記憶領域の順序を下げるように、前記順序情報を更新する順序情報更新手段を備える
ことを特徴とする請求項1に記載のプロセッサ。 - 前記プロセッサは、さらに、
前記M個の命令流毎に、当該命令流において一の演算器へ出力された命令を監視し、一の命令流において特定の命令が出力されると、当該命令流を構成するZ個の命令が格納されたZ個の命令記憶領域の順序を下げるように、前記順序情報を更新する順序情報更新手段を備える
ことを特徴とする請求項1に記載のプロセッサ。 - L個(Lは2以上の整数)の演算器を有するプロセッサで用いられる方法であって、
前記プロセッサは、
M個(Mは2以上の整数)の命令流各々が区別して入力され、各命令流を構成するZ個(Zは2以上の整数であり、M×ZはL以上であることを満たす)の命令を格納するためのM×Z個の命令記憶領域を含む命令バッファと、
前記命令バッファ内の前記M×Z個の命令記憶領域に順序を付けた情報であるM×Z個の順序情報を保持する順序情報保持手段とを備え、
前記方法は、
前記命令バッファの前記M×Z個の命令記憶領域に格納された命令を抽出するための抽出ステップと、
実行可能状態となっており前記M×Z個の命令記憶領域に格納されている命令全てのうちから、前記順序情報に従った順序で、L個の命令を前記抽出ステップに抽出させて、抽出された命令毎に別の演算器に入力する制御ステップとを含む
ことを特徴とする方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011514332A JP5330507B2 (ja) | 2009-05-18 | 2010-05-18 | プロセッサ |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009119508 | 2009-05-18 | ||
JP2009119508 | 2009-05-18 | ||
JP2011514332A JP5330507B2 (ja) | 2009-05-18 | 2010-05-18 | プロセッサ |
PCT/JP2010/003354 WO2010134329A1 (ja) | 2009-05-18 | 2010-05-18 | プロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010134329A1 JPWO2010134329A1 (ja) | 2012-11-08 |
JP5330507B2 true JP5330507B2 (ja) | 2013-10-30 |
Family
ID=43126022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011514332A Active JP5330507B2 (ja) | 2009-05-18 | 2010-05-18 | プロセッサ |
Country Status (5)
Country | Link |
---|---|
US (1) | US8788793B2 (ja) |
EP (1) | EP2434392B1 (ja) |
JP (1) | JP5330507B2 (ja) |
CN (1) | CN102428441B (ja) |
WO (1) | WO2010134329A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5803972B2 (ja) * | 2013-04-18 | 2015-11-04 | 株式会社デンソー | マルチコアプロセッサ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10124316A (ja) * | 1996-08-27 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 複数の命令流を独立に処理し、命令流単位に処理性能を柔軟に制御するマルチスレッドプロセッサ |
JP2001306324A (ja) * | 2000-03-30 | 2001-11-02 | Agere Systems Guardian Corp | マルチスレッドvliwプロセッサにおける分割可能なパケットを識別するための方法および装置 |
JP2006127302A (ja) * | 2004-10-29 | 2006-05-18 | Internatl Business Mach Corp <Ibm> | 情報処理装置、コンパイラ、及びコンパイラプログラム |
JP2009515264A (ja) * | 2005-11-01 | 2009-04-09 | インテンショナル ソフトウェア コーポレーション | 文書およびソースコードの制御のための方法およびシステム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2908598B2 (ja) * | 1991-06-06 | 1999-06-21 | 松下電器産業株式会社 | 情報処理装置 |
CN1147785C (zh) | 1996-08-27 | 2004-04-28 | 松下电器产业株式会社 | 执行多个指令流的多程序流程同时处理器 |
US6477562B2 (en) | 1998-12-16 | 2002-11-05 | Clearwater Networks, Inc. | Prioritized instruction scheduling for multi-streaming processors |
US7518993B1 (en) | 1999-11-19 | 2009-04-14 | The United States Of America As Represented By The Secretary Of The Navy | Prioritizing resource utilization in multi-thread computing system |
JP3646137B2 (ja) | 2003-03-25 | 2005-05-11 | 独立行政法人科学技術振興機構 | 命令発行方法及び装置、中央演算装置、命令発行プログラム及びそれを記憶したコンピュータ読み取り可能な記憶媒体 |
US7418576B1 (en) * | 2004-11-17 | 2008-08-26 | Nvidia Corporation | Prioritized issuing of operation dedicated execution unit tagged instructions from multiple different type threads performing different set of operations |
US7613904B2 (en) | 2005-02-04 | 2009-11-03 | Mips Technologies, Inc. | Interfacing external thread prioritizing policy enforcing logic with customer modifiable register to processor internal scheduler |
JP2008123045A (ja) * | 2006-11-08 | 2008-05-29 | Matsushita Electric Ind Co Ltd | プロセッサ |
-
2010
- 2010-05-18 WO PCT/JP2010/003354 patent/WO2010134329A1/ja active Application Filing
- 2010-05-18 CN CN201080021569.6A patent/CN102428441B/zh active Active
- 2010-05-18 EP EP10777567.8A patent/EP2434392B1/en active Active
- 2010-05-18 JP JP2011514332A patent/JP5330507B2/ja active Active
- 2010-05-18 US US13/320,668 patent/US8788793B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10124316A (ja) * | 1996-08-27 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 複数の命令流を独立に処理し、命令流単位に処理性能を柔軟に制御するマルチスレッドプロセッサ |
JP2001306324A (ja) * | 2000-03-30 | 2001-11-02 | Agere Systems Guardian Corp | マルチスレッドvliwプロセッサにおける分割可能なパケットを識別するための方法および装置 |
JP2006127302A (ja) * | 2004-10-29 | 2006-05-18 | Internatl Business Mach Corp <Ibm> | 情報処理装置、コンパイラ、及びコンパイラプログラム |
JP2009515264A (ja) * | 2005-11-01 | 2009-04-09 | インテンショナル ソフトウェア コーポレーション | 文書およびソースコードの制御のための方法およびシステム |
Non-Patent Citations (1)
Title |
---|
JPN6013020729; R. Kalla et al.: '"Simultaneous Multi-threading Implementation in POWER5 - IBM's Next Generation POWER Microprocessor"' A Symposium on High Performance Chips 発表資料 , 20030819, pages: 1-15, IBM Corporation * |
Also Published As
Publication number | Publication date |
---|---|
US8788793B2 (en) | 2014-07-22 |
US20120060017A1 (en) | 2012-03-08 |
CN102428441A (zh) | 2012-04-25 |
EP2434392A4 (en) | 2012-10-03 |
CN102428441B (zh) | 2015-04-08 |
EP2434392B1 (en) | 2014-08-13 |
WO2010134329A1 (ja) | 2010-11-25 |
JPWO2010134329A1 (ja) | 2012-11-08 |
EP2434392A1 (en) | 2012-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8195922B2 (en) | System for dynamically allocating processing time to multiple threads | |
US7610473B2 (en) | Apparatus, method, and instruction for initiation of concurrent instruction streams in a multithreading microprocessor | |
US20230185607A1 (en) | Hardware accelerated dynamic work creation on a graphics processing unit | |
US8407454B2 (en) | Processing long-latency instructions in a pipelined processor | |
JP5499029B2 (ja) | 仮想処理装置のための割込み制御 | |
US6662297B1 (en) | Allocation of processor bandwidth by inserting interrupt servicing instructions to intervene main program in instruction queue mechanism | |
TWI520056B (zh) | Virtual queue processing circuit and work processing device | |
US20040193854A1 (en) | Multi-threaded processor and method of multi-threaded processing | |
JP2008123045A (ja) | プロセッサ | |
JPH04360234A (ja) | 情報処理装置 | |
TW201203110A (en) | Mapping between registers used by multiple instruction sets | |
WO2011155097A1 (ja) | 命令発行制御装置及び方法 | |
CN103226463A (zh) | 用于使用预解码数据调度指令的方法和装置 | |
CN103207810A (zh) | 计算任务状态封装 | |
JP5330507B2 (ja) | プロセッサ | |
US11481250B2 (en) | Cooperative workgroup scheduling and context prefetching based on predicted modification of signal values | |
JP2020091751A (ja) | 演算処理装置および演算処理装置の制御方法 | |
CN111226196B (zh) | 在乱序处理器中具有一个或多个摘要位的可扩展依赖矩阵 | |
JP4631442B2 (ja) | プロセッサ | |
US10176548B2 (en) | Graphics context scheduling based on flip queue management | |
JP2001142700A (ja) | パイプラインプロセッサにおける電力有効処理メカニズム | |
JP2006004092A (ja) | コンピュータシステム | |
JP6167193B1 (ja) | プロセッサ | |
JPWO2009096161A1 (ja) | プロセッサ性能解析装置、方法及びシミュレータ | |
JP2006172065A (ja) | チェックポイント採取方法、システム及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5330507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |