JP5329606B2 - 窒化物半導体装置の製造方法 - Google Patents
窒化物半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5329606B2 JP5329606B2 JP2011135688A JP2011135688A JP5329606B2 JP 5329606 B2 JP5329606 B2 JP 5329606B2 JP 2011135688 A JP2011135688 A JP 2011135688A JP 2011135688 A JP2011135688 A JP 2011135688A JP 5329606 B2 JP5329606 B2 JP 5329606B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- nitride semiconductor
- layer
- forming
- ohmic electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 168
- 150000004767 nitrides Chemical class 0.000 title claims description 109
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000001301 oxygen Substances 0.000 claims description 55
- 229910052760 oxygen Inorganic materials 0.000 claims description 55
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 40
- 229910010038 TiAl Inorganic materials 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 39
- 238000000137 annealing Methods 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 33
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 25
- 238000004544 sputter deposition Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 15
- 238000009832 plasma treatment Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 158
- 229910002704 AlGaN Inorganic materials 0.000 description 33
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000001636 atomic emission spectroscopy Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Vapour Deposition (AREA)
Description
この発明は、窒化物半導体装置の製造方法に関する。
従来、窒化物半導体装置としては、ｎ型ＧaＮコンタクト層の表面に酸素プラズマ処理を行って酸素ドープ層を形成した後に、そのｎ型ＧaＮコンタクト層上にオーミック電極を形成することによって、ｎ型ＧaＮコンタクト層とオーミック電極とのコンタクト抵抗を低減するものがある(例えば、特許第２９６７７４３号(特許文献１)参照)。
ところが、上記窒化物半導体装置について、本発明者が実際に実験を行ってＧaＮ層に酸素プラズマ処理を行った後にオーミック電極を形成した場合、オーミック電極のコンタクト抵抗が高く、十分に低いコンタクト抵抗を得ることはどうしてもできなかった。
そこで、この発明の課題は、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる窒化物半導体装置の製造方法を提供することにある。
本発明者は、上記従来の窒化物半導体装置のようにＧaＮ層側に酸素をドープさせることなく、窒化物半導体層上に形成されたオーミック電極のコンタクト抵抗について鋭意検討した結果、ＴiＡl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させたとき、オーミック電極中の酸素濃度に応じて窒化物半導体層とオーミック電極とのコンタクト抵抗の特性が変化することを発見した。
本発明は、このような本発明者の発見に基づいて、オーミック電極中の酸素濃度が特定の範囲内であるときにコンタクト抵抗が大幅に減少することを実験により初めて見出したものである。
ここで、本発明の窒化物半導体装置の窒化物半導体は、ＡlxＩnyＧa１−x−yＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ≦１)で表されるものであればよい。また、ＴiＡl系材料としては、少なくともＴi/Ａlからなり、その上にＴiＮのキャップ層を積層してもよいし、Ａlの上にＡu,Ａg,Ｐtなどを積層してもよい。
また、第１の発明の窒化物半導体装置の製造方法では、
基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、上記第１半導体層と上記第２半導体層とのヘテロ界面に２次元電子ガスが形成される窒化物半導体層を備えた窒化物半導体装置の製造方法であって、
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第２半導体層を貫通して上記第１半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記ＴiＡl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記ＴiＡl系材料からなる金属膜を形成するステップにおいて、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリング中にチャンバー内に酸素を流すことによって、上記アニールを行う前の上記オーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることにより、上記ＴiＡl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする。
基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、上記第１半導体層と上記第２半導体層とのヘテロ界面に２次元電子ガスが形成される窒化物半導体層を備えた窒化物半導体装置の製造方法であって、
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第２半導体層を貫通して上記第１半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記ＴiＡl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記ＴiＡl系材料からなる金属膜を形成するステップにおいて、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリング中にチャンバー内に酸素を流すことによって、上記アニールを行う前の上記オーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることにより、上記ＴiＡl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする。
上記構成によれば、ＴiＡl系材料からなる金属膜を形成するステップにおいて、ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリング中にチャンバー内に酸素を流して、アニールする前のオーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることによって、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる。
また、エッチングにより第２半導体層を貫通して第１半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、第１半導体層と第２半導体層とのヘテロ界面の２次元電子ガスとオーミック電極とのコンタクト抵抗を低減できる。
また、エッチングにより第２半導体層を貫通して第１半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、第１半導体層と第２半導体層とのヘテロ界面の２次元電子ガスとオーミック電極とのコンタクト抵抗を低減できる。
また、第２の発明の窒化物半導体装置の製造方法では
基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、上記第１半導体層と上記第２半導体層とのヘテロ界面に２次元電子ガスが形成される窒化物半導体層を備えた窒化物半導体装置の製造方法であって、
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第２半導体層を貫通して上記第１半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記ＴiＡl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記ＴiＡl系材料からなる金属膜を形成するステップにおいて、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリングの前にチャンバー内に酸素を流すことによって、次の上記Ｔi層のスパッタリングが上記チャンバー内に酸素が存在する状態で行われて、上記アニールを行う前の上記オーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることにより、上記ＴiＡl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする。
基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、上記第１半導体層と上記第２半導体層とのヘテロ界面に２次元電子ガスが形成される窒化物半導体層を備えた窒化物半導体装置の製造方法であって、
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第２半導体層を貫通して上記第１半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記ＴiＡl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記ＴiＡl系材料からなる金属膜を形成するステップにおいて、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリングの前にチャンバー内に酸素を流すことによって、次の上記Ｔi層のスパッタリングが上記チャンバー内に酸素が存在する状態で行われて、上記アニールを行う前の上記オーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることにより、上記ＴiＡl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする。
上記構成によれば、ＴiＡl系材料からなる金属膜を形成するステップにおいて、ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリングの前にチャンバー内に酸素を流して、アニールする前のオーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることによって、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる。
また、エッチングにより第２半導体層を貫通して第１半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、第１半導体層と第２半導体層とのヘテロ界面の２次元電子ガスとオーミック電極とのコンタクト抵抗を低減できる。
また、エッチングにより第２半導体層を貫通して第１半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、第１半導体層と第２半導体層とのヘテロ界面の２次元電子ガスとオーミック電極とのコンタクト抵抗を低減できる。
また、第３の発明の窒化物半導体装置の製造方法では
基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、上記第１半導体層と上記第２半導体層とのヘテロ界面に２次元電子ガスが形成される窒化物半導体層を備えた窒化物半導体装置の製造方法であって、
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第２半導体層を貫通して上記第１半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記ＴiＡl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記ＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップの後、かつ、上記オーミック電極を形成するステップの前に、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリング後にそのＴi層の表面に対して酸素プラズマ処理を行うことによって、上記アニールを行う前の上記オーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることにより、上記ＴiＡl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする。
基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、上記第１半導体層と上記第２半導体層とのヘテロ界面に２次元電子ガスが形成される窒化物半導体層を備えた窒化物半導体装置の製造方法であって、
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第２半導体層を貫通して上記第１半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記ＴiＡl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記ＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップの後、かつ、上記オーミック電極を形成するステップの前に、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリング後にそのＴi層の表面に対して酸素プラズマ処理を行うことによって、上記アニールを行う前の上記オーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることにより、上記ＴiＡl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする。
上記構成によれば、ＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップの後、かつ、オーミック電極を形成するステップの前に、ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリング後にそのＴi層の表面に対して酸素プラズマ処理を行って、アニールする前のオーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることによって、窒化物半導体層とオーミック電極とのコンタクト抵抗を低減できる。
また、エッチングにより第２半導体層を貫通して第１半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、第１半導体層と第２半導体層とのヘテロ界面の２次元電子ガスとオーミック電極とのコンタクト抵抗を低減できる。
また、一実施形態の窒化物半導体装置の製造方法では
上記アニールを行うステップにおいて、上記オーミック電極が形成された上記基板を４００℃以上かつ５００℃以下で加熱する。
上記アニールを行うステップにおいて、上記オーミック電極が形成された上記基板を４００℃以上かつ５００℃以下で加熱する。
上記実施形態によれば、アニールを行うステップにおいて、オーミック電極が形成された基板を４００℃以上かつ５００℃以下で加熱することによって、５００℃以上の高温でアニールした場合に比べて、窒化物半導体層とオーミック電極とのコンタクト抵抗を大幅に低減できる。
以上より明らかなように、この発明の窒化物半導体装置およびその製造方法によれば、ＧaＮ系半導体層とオーミック電極とのコンタクト抵抗を低減できる窒化物半導体装置を実現することができる。
以下、この発明の窒化物半導体装置の製造方法を図示の実施の形態により詳細に説明する。
〔第１実施形態〕
図１はこの発明の第１実施形態の窒化物半導体装置の断面図を示しており、この窒化物半導体装置はＧaＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。
図１はこの発明の第１実施形態の窒化物半導体装置の断面図を示しており、この窒化物半導体装置はＧaＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)である。
この半導体装置は、図１に示すように、Ｓi基板１０上に、アンドープＡlＧaＮバッファ層１５、第１半導体層の一例としてのアンドープＧaＮ層１と、第２半導体層の一例としてのアンドープＡlＧaＮ層２からなる窒化物半導体層２０を形成している。このアンドープＧaＮ層１とアンドープＡlＧaＮ層２との界面に２ＤＥＧ(２次元電子ガス)が発生する。
また、ＡlＧaＮ層２上に、互いに間隔をあけてソース電極１１とドレイン電極１２とを形成している。また、ＡlＧaＮ層２上に、ソース電極１１とドレイン電極１２との間かつソース電極１１側にゲート電極１３を形成している。ソース電極１１とドレイン電極１２はオーミック電極であり、ゲート電極１３はショットキー電極である。上記ソース電極１１と、ドレイン電極１２と、ゲート電極１３と、そのソース電極１１,ドレイン電極１２,ゲート電極１３が形成されたＧaＮ層１,ＡlＧaＮ層２の活性領域でＨＦＥＴを構成している。
ここで、活性領域とは、ＡlＧaＮ層２上のソース電極１１とドレイン電極１２との間に配置されたゲート電極１３に印加される電圧によって、ソース電極１１とドレイン電極１２との間でキャリアが流れる窒化物半導体層２０(ＧaＮ層１,ＡlＧaＮ層２)の領域である。
そして、ソース電極１１とドレイン電極１２とゲート電極１３が形成された領域を除くＡlＧaＮ層２上に、ＡlＧaＮ層２を保護するため、ＳiＯ２からなる絶縁膜３０を形成している。また、ソース電極１１とドレイン電極１２とゲート電極１３とが形成されたＳi基板１０上に、ポリイミドからなる層間絶縁膜４０を形成している。また、図１において、４１はコンタクト部としてのビア、４２はドレイン電極パッドである。なお、絶縁膜は、ＳiＯ２に限らず、ＳiＮやＡl２Ｏ３などを用いてもよい。特に、絶縁膜として、コラプス抑制のために半導体層表面にストイキオメトリックを崩したＳiＮ膜と表面保護のためのＳiＯ２やＳiＮの多層膜構造とするのが好ましい。また、層間絶縁膜は、ポリイミドに限らず、ｐ−ＣＶＤで製造したＳiＯ２膜やＳＯＧ(Spin On Glass)やＢＰＳＧ(ホウ素・リン・シリケート・ガラス)などの絶縁材料を用いてもよい。
上記構成の窒化物半導体装置において、ＧaＮ層１とＡlＧaＮ層２との界面に形成された２次元電子ガス(２ＤＥＧ)が発生してチャネル層が形成される。このチャネル層をゲート電極１３に電圧を印加することにより制御して、ソース電極１１とドレイン電極１２とゲート電極１３を有するＨＦＥＴをオンオフさせる。このＨＦＥＴは、ゲート電極１３に負電圧が印加されているときにゲート電極１３下のＧaＮ層１に空乏層が形成されてオフ状態となる一方、ゲート電極１３の電圧がゼロのときにゲート電極１３下のＧaＮ層１に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
次に、上記窒化物半導体装置の製造方法を図２〜図６に従って説明する。なお、図２〜図６では、図を見やすくするためにＳi基板やアンドープＡlＧaＮバッファ層を図示せず、また、ソース電極とドレイン電極の大きさや間隔を変えている。
まず、図２に示すように、Ｓi基板(図示せず)上に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)法を用いて、アンドープＡlＧaＮバッファ層(図示せず)、アンドープＧaＮ層１０１とアンドープＡlＧaＮ層１０２を順に形成する。アンドープＧaＮ層１０１の厚さは例えば１μm、アンドープＡlＧaＮ層１０２の厚さは例えば３０ｎｍとする。このＧaＮ層１０１とＡlＧaＮ層１０２が窒化物半導体層１２０を構成している。次に、ＡlＧaＮ層１０２上に絶縁膜１３０(例えばＳiＯ２)を例えばプラズマＣＶＤ(Chemical Vapor Deposition：化学的気相成長))法により２００ｎｍ成膜する。図２において、１０３は、ＧaＮ層１０１とＡlＧaＮ層１０２とのヘテロ界面に形成される２次元電子ガス(２ＤＥＧ)である。
次に、図３に示すように、絶縁膜１３０上にフォトレジストを塗布してパターニングした後、ドライエッチングによりオーミック電極を形成すべき部分を除去して、ＡlＧaＮ層１０２を貫通してＧaＮ層１０１の上側の一部に凹部１０６を形成する。凹部１０６の深さはＡlＧaＮ層１０２の表面から２ＤＥＧまでの深さ以上であればよく、例えば５０ｎｍとする。そして、ドライエッチング後にアニールを行う(例えば５００〜８５０℃)。
次に、図４に示すように、絶縁膜１３０上および凹部１０６にスパッタリングによりＴi/Ａl/ＴiＮを積層して、オーミック電極となる積層金属膜１０７を形成する。ここで、ＴiＮ層は、後工程からＴi/Ａl層を保護するためのキャップ層である。
このとき、Ｔi成膜中に少量(例えば５sccm)の酸素をチャンバー内に流す。ここで、酸素の流量は、Ｔiの酸化物が生成されない量とする。
次に、図５に示すように、通常のフォトリソグラフィおよびドライエッチングを用いて、オーミック電極１１１,１１２のパターンを形成する。
そして、オーミック電極１１１,１１２が形成された基板を例えば４００℃以上かつ５００℃以下で１０分以上アニールすることによって、２次元電子ガス(２ＤＥＧ)とオーミック電極１１１,１１２との間にオーミックコンタクトが得られる。この場合、５００℃以上の高温でアニールした場合に比べてコンタクト抵抗を大幅に低減できる。また、４００℃以上かつ５００℃以下の低温でアニールすることにより絶縁膜の特性に悪影響を与えることがない。
このオーミック電極１１１,１１２がソース電極とドレイン電極となり、後の工程でオーミック電極１１１,１１２の間にＴiＮまたはＷＮなどからなるゲート電極が形成される。
上記第１実施形態の窒化物半導体装置の製造方法によれば、オーミック電極となる積層金属膜１０７を形成するときに、Ｔi成膜中に酸素をチャンバー内に流すことによって、オーミックコンタクトのためのアニール前のオーミック電極１１１,１１２中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下にすることが可能となる。これによって、アニール後の窒化物半導体層の２ＤＥＧとオーミック電極１１１,１１２とのコンタクト抵抗を低減できる。
なお、オーミック電極１１１,１１２中の酸素濃度は、ＳＩＭＳ(Secondary Ion Mass Spectroscopy:二次イオン質量分析法)によりアニールによる合金化の前に測定している。
本発明は、窒化物半導体装置の１つであるＧaＮ系ＨＦＥＴについて本発明者が行った様々な実験の過程で、ＴiＡl系材料からなるオーミック電極中の酸素濃度がコンタクト抵抗に影響することを偶然見出し、その影響について研究した結果によるものであるが、その具体的な原理については未だ不明である。
また、ＡlＧaＮ層１０２を貫通してＧaＮ層１０１の上側の一部に凹部１０６にオーミック電極１１１,１１２の一部が埋め込まれたリセス構造の窒化物半導体装置において、ＧaＮ層１０１とＡlＧaＮ層１０２とのヘテロ界面の２次元電子ガス(２ＤＥＧ)とオーミック電極１１１,１１２とのコンタクト抵抗を低減できる。
また、Ｔi層とＡl層とが基板側から順に積層された積層金属膜であるオーミック電極１１１,１１２を用いて、ＡlＧaＮ層１０２上に最初に形成されるＴi層に酸素を含ませることによって、オーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下にすることが容易にできる。
上記第１実施形態の窒化物半導体装置の製造方法によれば、絶縁膜１３０、ＡlＧaＮ層１０２、ＧaＮ層１０１をドライエッチングにより除去し、凹部１０６を形成したが、絶縁膜１３０をウェットエッチングにより除去し、その後ＡlＧaＮ層１０２、ＧaＮ層１０１をドライエッチングにより除去することにより、凹部１０６を形成してもよい。
上記第１実施形態の窒化物半導体装置の製造方法によれば、Ｔi/Ａl/ＴiＮを積層してオーミック電極としたが、これに限らず、ＴiＮはなくともよく、また、Ｔi/Ａlを積層した後、その上にＡu,Ａg,Ｐtなどを積層してもよい。
〔第２実施形態〕
次に、この発明の第２実施形態の窒化物半導体装置の製造方法を説明する。この第２実施形態の窒化物半導体装置は、図１に示す第１実施形態の窒化物半導体装置と同一の構成をしている。また、この第２実施形態の窒化物半導体装置の製造方法は、Ｔi成膜中にチャンバー内に酸素を流す代わりにＴi成膜前にチャンバー内に酸素を流すことを除いて第１実施形態の窒化物半導体装置の製造方法と同一の工程を有し、図２〜図５を援用する。
次に、この発明の第２実施形態の窒化物半導体装置の製造方法を説明する。この第２実施形態の窒化物半導体装置は、図１に示す第１実施形態の窒化物半導体装置と同一の構成をしている。また、この第２実施形態の窒化物半導体装置の製造方法は、Ｔi成膜中にチャンバー内に酸素を流す代わりにＴi成膜前にチャンバー内に酸素を流すことを除いて第１実施形態の窒化物半導体装置の製造方法と同一の工程を有し、図２〜図５を援用する。
以下、第１実施形態の窒化物半導体装置の製造方法と異なる点について説明する。
第１実施形態において、絶縁膜１３０上および凹部１０６にスパッタリングによりＴi/Ａl/ＴiＮを積層して、オーミック電極となる積層金属膜１０７を形成するときに、Ｔi成膜中に少量の酸素をチャンバー内に流したのに対して、この第２実施形態の窒化物半導体装置の製造方法では、Ｔi成膜前にチャンバー内に酸素を例えば５０ｓｃｃｍ、５分間流すことによって、オーミック電極１１１,１１２中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下にすることが可能となる。
上記第２実施形態の窒化物半導体装置の製造方法は、第１実施形態の窒化物半導体装置の製造方法と同様の効果を有する。
上記第２実施形態の窒化物半導体装置の製造方法によれば、オーミック電極となる積層金属膜１０７をスパッタリングにより形成するときに、Ｔi成膜前にチャンバー内に酸素を流すことによって、オーミック電極１１１,１１２中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下にすることが可能となる。これによって、窒化物半導体層の２ＤＥＧとオーミック電極１１１,１１２とのコンタクト抵抗を低減できる。
〔第３実施形態〕
図６はこの発明の第３実施形態の窒化物半導体装置の製造方法を説明するための工程断面図を示している。この第３実施形態の窒化物半導体装置は、図１に示す第１実施形態の窒化物半導体装置と同一の構成をしている。
図６はこの発明の第３実施形態の窒化物半導体装置の製造方法を説明するための工程断面図を示している。この第３実施形態の窒化物半導体装置は、図１に示す第１実施形態の窒化物半導体装置と同一の構成をしている。
まず、図６に示すように、Ｓi基板(図示せず)上に、ＭＯＣＶＤ法を用いて、アンドープＧaＮ層２０１とアンドープＡlＧaＮ層２０２を順に形成する。このＧaＮ層２０１とＡlＧaＮ層２０２が窒化物半導体層２２０を構成している。次に、ＡlＧaＮ層２０２上に絶縁膜２３０(例えばＳiＯ２)を成膜する。図２において、２０３は、ＧaＮ層２０１とＡlＧaＮ層２０２とのヘテロ界面に形成される２次元電子ガス(２ＤＥＧ)である。
次に、図７に示すように、絶縁膜２３０上にフォトレジストを塗布してパターニングした後、ドライエッチングによりオーミック電極を形成すべき部分を除去することによって、ＡlＧaＮ層２０２を貫通してＧaＮ層２０１の上側の一部に凹部２０６を形成する。そして、ドライエッチング後にアニールを行う(例えば５００〜８５０℃)を行う。
次に、図８に示すように、絶縁膜２３０上および凹部２０６にスパッタリングによりＴi層２０７を形成する。
次に、Ｔi層２０７表面に酸素プラズマ処理を行う。この酸素プラズマ処理は、例えば６０℃において、酸素を９００ｓｃｃｍの流量に設定し、ＲＦパワー１０００Ｗにて５分間行うことが望ましい。
次に、図９に示すように、絶縁膜２３０上および凹部２０６にスパッタリングによりＡl/ＴiＮを積層して、オーミック電極となる積層金属膜２０８を形成する。
次に、図１０に示すように、通常のフォトリソグラフィおよびドライエッチングを用いて、オーミック電極２１１,２１２のパターンを形成する。
そして、オーミック電極１１１,１１２が形成された基板を例えば４００℃以上かつ５００℃以下で１０分以上アニールすることによって、２ＤＥＧとオーミック電極１１１,１１２との間にオーミックコンタクトが得られる。
上記第３実施形態の窒化物半導体装置の製造方法は、第１実施形態の窒化物半導体装置の製造方法と同様の効果を有する。
上記第３実施形態の窒化物半導体装置の製造方法によれば、オーミック電極となる積層金属膜１０７を形成するときに、Ｔi層のスパッタリング後にそのＴi層の表面に対して酸素プラズマ処理を行うことによって、オーミック電極１１１,１１２中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下にすることが可能となる。これによって、窒化物半導体層の２ＤＥＧとオーミック電極１１１,１１２とのコンタクト抵抗を低減できる。
図１１は上記窒化物半導体装置のオーミック電極中の酸素濃度とコンタクト抵抗との関係を示す図である。
ただし、図１１の酸素濃度(横軸)は、アニールする前のオーミック電極中の酸素濃度をＳＩＭＳにより測定している。なお、酸素濃度の測定は、ＡＥＳ(Atomic Emission Spectroscopy:オージェ電子分光法)などの他の測定方法を用いて行ってもよい。
一方、図１１のコンタクト抵抗(縦軸)は、アニールした後のオーミック電極のコンタクト抵抗を測定したものである。
図１１から明らかなように、オーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることで、コンタクト抵抗が６Ωｍｍ以下の窒化物半導体装置を実現することができる。特に、オーミック電極中の酸素濃度が１×１０２０ｃｍ−３を越えたところにコンタクト抵抗が急激に増大する変曲点が存在し、このオーミック電極中の酸素濃度に依存したコンタクト抵抗特性の変曲点はこれまで全く知られていなかった。
このようなコンタクト抵抗が６Ωｍｍ以下の窒化物半導体装置は、シリコン素子よりも大電流駆動が可能でかつ高温動作に適した製品として性能面およびコスト面で商業的価値を有する。
また、図１２は第１実施形態に示す窒化物半導体装置の製造方法を用いて作製したオーミック電極のアニール温度とコンタクト抵抗との関係を表す図である。
このとき、Ｔi成膜中に５ｓｃｃｍの酸素をチャンバー内に流しながらスパッタリングを行い、アニールする前のオーミック電極中の酸素濃度をＳＩＭＳにより測定したところ、２×１０１９ｃｍ−３であった。
このように、４００℃以上かつ５００℃以下の温度でアニールすることによって、窒化物半導体層とオーミック電極とのコンタクト抵抗を大幅に低減できることがわかる。
通常、ｎ型ＧaＮのアニール温度が６００℃、ノンドープＧaＮのアニール温度が８００℃で行われるのに対して、この窒化物半導体装置の製造方法では、アニールを行うステップにおいて、オーミック電極が形成された基板を４００℃以上かつ５００℃以下の低い温度で加熱することによって、アニール温度が４００℃より低温かまたは５００℃より高温の場合に比べて、窒化物半導体層とオーミック電極とのコンタクト抵抗を大幅に低減することができる。
上記第１〜第３実施の形態では、Ｓi基板を用いた窒化物半導体装置について説明したが、Ｓi基板に限らず、サファイヤ基板やＳiＣ基板を用いてもよく、サファイヤ基板やＳiＣ基板上に窒化物半導体層を成長させてもよいし、ＧaＮ基板にＡlＧaＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層を形成してもよいし、窒化物半導体層の第１半導体層と第１半導体層と第２半導体層との間にヘテロ改善層を形成してもよい。
また、上記第１〜第３実施の形態では、ノーマリーオンタイプのＨＦＥＴについて説明したが、ノーマリーオフタイプの窒化物半導体装置にこの発明を適用してもよい。また、ショットキー電極に限らず、絶縁ゲート構造の電界効果トランジスタにこの発明を適用してもよい。
この発明の窒化物半導体装置の窒化物半導体は、ＡlxＩnyＧa１−x−yＮ(ｘ≧０、ｙ≧０、０≦ｘ＋ｙ≦１)で表されるものであればよい。
この発明の具体的な実施の形態について説明したが、この発明は上記第１〜第３実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
１,１０１,２０１……ＧaＮ層
２,１０２,２０２…ＡlＧaＮ層
３,１０３,２０３…２ＤＥＧ
１１…ソース電極
１２…ドレイン電極
１３…ゲート電極
１５…ＡlＧaＮバッファ層
２０…窒化物半導体層
３０,１３０,２３０…絶縁膜
４０…層間絶縁膜
４１…ビア
４２…ドレイン電極パッド
１１１,２１１,１１２,２１２…オーミック電極
２,１０２,２０２…ＡlＧaＮ層
３,１０３,２０３…２ＤＥＧ
１１…ソース電極
１２…ドレイン電極
１３…ゲート電極
１５…ＡlＧaＮバッファ層
２０…窒化物半導体層
３０,１３０,２３０…絶縁膜
４０…層間絶縁膜
４１…ビア
４２…ドレイン電極パッド
１１１,２１１,１１２,２１２…オーミック電極
Claims (4)
- 基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、上記第１半導体層と上記第２半導体層とのヘテロ界面に２次元電子ガスが形成される窒化物半導体層を備えた窒化物半導体装置の製造方法であって、
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第２半導体層を貫通して上記第１半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記ＴiＡl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記ＴiＡl系材料からなる金属膜を形成するステップにおいて、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリング中にチャンバー内に酸素を流すことによって、上記アニールを行う前の上記オーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることにより、上記ＴiＡl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする窒化物半導体装置の製造方法。 - 基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、上記第１半導体層と上記第２半導体層とのヘテロ界面に２次元電子ガスが形成される窒化物半導体層を備えた窒化物半導体装置の製造方法であって、
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第２半導体層を貫通して上記第１半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記ＴiＡl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記ＴiＡl系材料からなる金属膜を形成するステップにおいて、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリングの前にチャンバー内に酸素を流すことによって、次の上記Ｔi層のスパッタリングが上記チャンバー内に酸素が存在する状態で行われて、上記アニールを行う前の上記オーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることにより、上記ＴiＡl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする窒化物半導体装置の製造方法。 - 基板上に順に積層された第１半導体層およびその第１半導体層とヘテロ界面を形成する第２半導体層を含み、上記第１半導体層と上記第２半導体層とのヘテロ界面に２次元電子ガスが形成される窒化物半導体層を備えた窒化物半導体装置の製造方法であって、
上記基板上に上記窒化物半導体層を形成するステップと、
上記窒化物半導体層を形成した後、エッチングにより上記第２半導体層を貫通して上記第１半導体層の上側の一部に凹部を形成するステップと、
上記凹部が形成された上記窒化物半導体層上にＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップと、
上記ＴiＡl系材料からなる金属膜をエッチングして上記凹部に少なくとも一部が埋め込まれたオーミック電極を形成するステップと、
上記オーミック電極が形成された上記基板に対してアニールを行うステップと
を含み、
上記ＴiＡl系材料からなる金属膜をスパッタリングにより形成するステップの後、かつ、上記オーミック電極を形成するステップの前に、上記ＴiＡl系材料からなる金属膜のうちのＴi層のスパッタリング後にそのＴi層の表面に対して酸素プラズマ処理を行うことによって、上記アニールを行う前の上記オーミック電極中の酸素濃度を１×１０１６ｃｍ−３以上かつ１×１０２０ｃｍ−３以下とすることにより、上記ＴiＡl系材料からなるオーミック電極中に酸化物ができない程度の酸素原子を不純物として含有させることを特徴とする窒化物半導体装置の製造方法。 - 請求項１から３までのいずれか１つに記載の窒化物半導体装置の製造方法において、
上記アニールを行うステップにおいて、上記オーミック電極が形成された上記基板を４００℃以上かつ５００℃以下で加熱することを特徴とする窒化物半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011135688A JP5329606B2 (ja) | 2011-06-17 | 2011-06-17 | 窒化物半導体装置の製造方法 |
| PCT/JP2012/062952 WO2012172933A1 (ja) | 2011-06-17 | 2012-05-21 | 窒化物半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011135688A JP5329606B2 (ja) | 2011-06-17 | 2011-06-17 | 窒化物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013004816A JP2013004816A (ja) | 2013-01-07 |
| JP5329606B2 true JP5329606B2 (ja) | 2013-10-30 |
Family
ID=47356927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011135688A Active JP5329606B2 (ja) | 2011-06-17 | 2011-06-17 | 窒化物半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5329606B2 (ja) |
| WO (1) | WO2012172933A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6458880B2 (ja) * | 2018-01-03 | 2019-01-30 | 日亜化学工業株式会社 | 窒化物半導体層にｎ電極を形成する方法及び半導体レーザ素子の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858184A (en) * | 1995-06-07 | 1999-01-12 | Applied Materials, Inc. | Process for forming improved titanium-containing barrier layers |
| JPH1012573A (ja) * | 1996-06-25 | 1998-01-16 | Sumitomo Sitix Corp | 半導体装置の製造方法 |
| JP2967743B2 (ja) * | 1997-01-14 | 1999-10-25 | 日本電気株式会社 | ｎ型窒化ガリウム系半導体のコンタクト電極及びその形成方法 |
| JP2008172085A (ja) * | 2007-01-12 | 2008-07-24 | Sanken Electric Co Ltd | 窒化物半導体装置及びその製造方法 |
| JP2010147097A (ja) * | 2008-12-16 | 2010-07-01 | Showa Denko Kk | 半導体素子および半導体素子の製造方法 |
| JP2010206110A (ja) * | 2009-03-05 | 2010-09-16 | Panasonic Corp | 窒化物半導体装置 |
-
2011
- 2011-06-17 JP JP2011135688A patent/JP5329606B2/ja active Active
-
2012
- 2012-05-21 WO PCT/JP2012/062952 patent/WO2012172933A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012172933A1 (ja) | 2012-12-20 |
| JP2013004816A (ja) | 2013-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5955246B2 (ja) | 半導体装置の製造方法 | |
| JP5166576B2 (ja) | ＧａＮ系半導体素子の製造方法 | |
| JP6197957B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5306438B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US20160013305A1 (en) | Nitride semiconductor device and method for manufacturing nitride semiconductor device | |
| JP5236787B2 (ja) | 窒化物半導体装置およびその製造方法 | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| US9082834B2 (en) | Nitride semiconductor device | |
| WO2014003047A1 (ja) | 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ | |
| WO2015045628A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5750382B2 (ja) | 窒化物半導体装置 | |
| JP2009152353A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
| US20100193847A1 (en) | Metal gate transistor with barrier layer | |
| JP5917990B2 (ja) | 窒化物半導体装置 | |
| JP5329606B2 (ja) | 窒化物半導体装置の製造方法 | |
| JP2013222800A (ja) | 窒化物半導体装置およびその製造方法 | |
| JP6018809B2 (ja) | 窒化物半導体装置 | |
| TWI740058B (zh) | 半導體裝置及其製造方法 | |
| JP2015070192A (ja) | 半導体装置の製造方法、半導体装置 | |
| JP2020088128A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2013125589A1 (ja) | 窒化物半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121022 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130604 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130724 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5329606 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |