JP5327892B2 - アバランシ・フォトダイオード - Google Patents

Description

本発明は、アバランシ・フォトダイオードのデバイス構造に関するものである。

なだれ増倍形フォトダイオード（アバランシ・フォトダイオード、ＡＰＤ）は、高感度の光受信デバイスとして、長波長帯（１．５ミクロン帯）の光キャリアを使った光通信システムなどに広く導入されている。長波長帯で動作する典型的なＡＰＤデバイスは、ＩｎＰをなだれ増倍層とするホール注入形であり、通常、ＩｎＰへのＺｎ熱拡散によって形成するｐｎ接合でなだれ増倍領域を規定し、接合面の周辺部にガードリングを配置した構造を持つ。

一方、高速性とアバランシ過剰ノイズ特性の点で、ＩｎＰをなだれ増倍層とするホール注入形よりもＩｎＡｌＡｓをなだれ増倍層とする電子注入形ＡＰＤの方が有利とされている。ＩｎＡｌＡｓはその電子とホール間のイオン化率比がより大きいため、アバランシ過剰雑音が低く、合わせて利得帯域積（ＧＢ積）が大きくなるので、ＩｎＰ−ＡＰＤよりも受信感度に優れる。

だだし、素子製作技術面では、接合周辺のエッジブレークダウンを抑制するための、いわゆる“ガードリング技術”がホール注入形ほどの完成度には達していない。その理由の一つは、ホール注入形で通常用いられる“イオン注入タイプのガードリング構造”を形成することが困難なことにある。

そのため、イオン注入タイプのガードリングに代わる構造が提案されている。意図的なガードリングを作らずになだれ増倍層へのエッジ電界の影響を避ける構造（例えば、非特許文献１、２を参照。）、また、なだれ増倍層の下部に低濃度の埋め込みｎ電極を設けた構造（例えば、特許文献１を参照。）などが報告されている。

特許４２３４１１６号 特開２０１０−１４７１７７号公報

Ｅ．Ｙａｇｙｕ ｅｔ ａｌ．、ＩＥＥＥ Ｐｈｏｔｏｎ．Ｔｅｃｈ．Ｌｅｔｔ．ｖｏｌ．１８ Ｎｏ．１、ｐｐ．７６−７８、２００６． Ｆ．Ｌｅｖｉｎｅ ｅｔ ａｌ．、ＩＥＥＥ Ｐｈｏｔｏｎ．Ｔｅｃｈ．Ｌｅｔｔ．ｖｏｌ．１８、ｐｐ．１８９８−１９００、２００６．

非特許文献２はＩｎＧａＡｓ／ＩｎＡｌＡｓのＡＰＤ構造についての報告であり、ｎ形基板側になだれ増倍層を配置、上面のｐ電極側に空乏化するＩｎＧａＡｓ光吸収層を配置、その上に広バンドギャップ層とｐ電極層が配置される。ｐ電極層の形状を反映するエッジ電界は、ｐ電極層、広バンドギャップ層、及び、ＩｎＧａＡｓ光吸収層内に生じるが、電界上昇がなだれ増倍層には到達しないので、エッジブレークダウンの発生を抑えることができる。しかしながら、この構造は、バイアスを印加した動作時にＩｎＧａＡｓ光吸収層が空乏化するので、一定の電位効果が残り、そのために、メサの横寸法を縮小するにつれメサのＩｎＧａＡｓ側面（表面）に起因する暗電流が高くなる傾向がある。

特許文献１は、基板側に埋め込みｎ電極層を配置してアバランシ領域を規定する構成を取り、ｐ形のＩｎＧａＡｓ光吸収層を使用可能なため受光感度に優れる。最近、特許文献１の構造を修正することで、より安定にエッジ電界を抑制する方法が提案されている（例えば、特許文献２を参照。）。

図６は、特許文献２に開示されている反転形ＡＰＤ構造を説明する図である。特許文献２の反転形ＡＰＤは、基板側にｐ形、および低不純物濃度のＩｎＧａＡｓの光吸収層（３３Ａ、３３Ｂ）を配置すると共に、なだれ増倍層３６とｎ電極層バッファ層３８Ａとの間に「電子走行層３７Ｂ」を設け、ＡＰＤの内部電界分布を“低（光吸収層３３Ｂ）−高（なだれ増倍層３６）−低（電子走行層３７Ｂ）”として、エッジ電界をｎ形電極バッファ層３８Ａと電子走行層３７Ｂに発生させる様にした構造である。電子走行層３７ＢのバンドギャップをＩｎＧａＡｓよりも十分に大きく取る（例えばＩｎＰやＩｎＡｌＡｓ）ことが可能となるため、ｎ形電極層３８Ｂの形状に依存した電界集中があっても、電子走行層３７Ｂ部分の電界集中によるブレークダウンの発生を抑制する。同時に、ｎ形電極層３８Ｂとなだれ増倍層３６の間に電子走行層３７Ｂを挿入して距離を離すことにより、なだれ増倍層３６にエッジ電界が及ぶことがなく、なだれ増倍層３６のエッジブレークダウンも抑えることができる。

一般に、低不純物濃度の光吸収層３３Ｂが空乏化する状況（電圧降下が発生）となると、第１メサ１０１の側面が露出しているので、第１メサ１０１表面に由来する暗電流が増大しやすくなる。しかし、特許文献２は、反転形ＡＰＤ構造に関して、電子走行層３７Ｂの電界をなだれ増倍層３６よりも低下させ、その部分のイオン化率を低減させることを開示するものの、電子走行層３７Ｂの電界をどの様に最適の値に設定すべきか、電子走行層３７Ｂとｎ形電極バッファ層３８Ａをどの様な材料を用いていかに構成するかについては明らかにしていない。このため、特許文献２に記載される反転形ＡＰＤ構造は、メサ表面に由来する暗電流を低減することが困難であることや、ｎ形電極バッファ層３８Ａのトンネル電流が発生するという課題があった。

そこで、本発明は、メサ表面や電極層の形状に由来する、トンネル電流を含む暗電流を低減することができるＡＰＤを提供することを目的とする。

上記目的を達成するために、本発明に係るＡＰＤは、ｎ形電界制御層の総ドナー濃度とｐ形電界制御層の総アクセプタ濃度とを所定の関係にあるようにすることとした。

具体的には、本発明に係るＡＰＤは、半絶縁性基板と、前記半絶縁性基板面上に、ｐ形電極層、ｐ形光吸収層、低不純物濃度の光吸収層、バンドギャップ傾斜層、ｐ形電界制御層、なだれ増倍層、ｎ形電界制御層、及び低不純物濃度の電子走行層の順で積層された第１積層構成からなる第１メサと、積層方向から見て、外周が前記第１メサの外周の内側にあり、前記第１メサの前記電子走行層側の表面上に、ｎ形電極バッファ層、及びｎ形電極層の順で積層された第２積層構成からなる第２のメサと、を備え、前記ｎ形電界制御層の総ドナー濃度が前記ｐ形電界制御層の総アクセプタ濃度より２×１０^１１〜１×１０^１２／ｃｍ^２の範囲で低いことを特長とする。

ｎ形電界制御層の総ドナー濃度とｐ形電界制御層の総アクセプタ濃度とを所定の関係にあるようにすることで、印加電圧を上昇させたときにｐ形電界制御層の外周部が空乏化することを防ぎ、暗電流を低減することができる。従って、本発明は、メサ表面や電極層の形状に由来する暗電流を低減することができるＡＰＤを提供することができる。

本発明に係るＡＰＤは、前記ｎ形電極バッファ層のドナー濃度が２×１０^１６〜１×１０^１７／ｃｍ^３の範囲であることを特長とする。第２メサの外周部にｎ形電極バッファ層の空乏層が広がり、電界集中が緩和される。このため、ｎ形電極バッファ層に比較的バンドギャップの小さな材料を適用しても、トンネル電流やなだれ電流の発生を抑えることができる。

本発明に係るＡＰＤは、積層方向から見て、前記ｎ形電極層の外周が前記ｎ形電極バッファ層の外周の内側にあることを特長とする。ｎ形電極層が、ｎ形電極バッファ層の内側に配置されるので、ｎ形電極バッファ層の外周部に発生する空乏領域がｎ形電極層に及ぶことはない。このため、電圧の印加時のエッジ電界の集中が緩和され、エッジブレークダウンやエッジトンネル電流の発生を抑制することができる。

本発明は、メサ表面や電極層の形状に由来する暗電流を低減することができるＡＰＤを提供することができる。

本発明に係るＡＰＤを説明する図である。（ａ）は上面図、（ｂ）は断面図である。 本発明に係るＡＰＤを説明する図である。 本発明に係るＡＰＤを説明するバンドダイアグラムである。 本発明に係るＡＰＤを説明するバンドダイアグラムである。 本発明に係るＡＰＤを説明する図である。 従来のＡＰＤを説明する図である。

以下、具体的に実施形態を示して本発明を詳細に説明するが、本願の発明は以下の記載に限定して解釈されない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

（実施形態１）
図１は、ＡＰＤ３０１を説明する素子の模式図である。図１（ａ）は上面図であり、図１（ｂ）は断面図である。なお、本明細書では、半絶縁性基板１に対し、ｎ電極９側を上側及び積層方向として説明する。

ＡＰＤ３０１は、半絶縁性基板１と、半絶縁性基板１面上に、ｐ形電極層２、ｐ形光吸収層３Ａ、低不純物濃度の光吸収層３Ｂ、バンドギャップ傾斜層４、ｐ形電界制御層５、なだれ増倍層６、ｎ形電界制御層７Ａ、及び低不純物濃度の電子走行層７Ｂの順で積層された第１積層構成からなる第１メサ１０１と、積層方向から見て、外周が第１メサ１０１の外周の内側にあり、第１メサ１０１の電子走行層７Ｂ側の表面上に、ｎ形電極バッファ層８Ａ、及びｎ形電極層８Ｂの順で積層された第２積層構成からなる第２のメサ１０２と、を備え、ｎ形電界制御層７Ａの総ドナー濃度がｐ形電界制御層５の総アクセプタ濃度より２×１０^１１〜１×１０^１２／ｃｍ^２の範囲で低いことを特長とする。さらに、ＡＰＤ３０１は、ｎ形電極層８Ｂの上にリング状のｎ電極９と、第１メサ１０１と異なる部分のｐ形電極層２の上にｐ電極１０を備える。ＡＰＤ３０１は、電子注入形ＡＰＤ素子である。

例えば、半絶縁性基板１はＩｎＰ、ｐ形電極層２はｐ−ＩｎＡｌＧａＡｓ、ｐ形光吸収層３Ａはｐ形にドーピングしたＩｎＧａＡｓ、光吸収層３ＢはＩｎＧａＡｓ、バンドギャップ傾斜層４はバンドギャップを積層方向（上側方向）に徐々に広げたＩｎＡｌＧａＡｓ、ｐ形電界制御層５はｐ−ＩｎＡｌＡｓ、なだれ増倍層６はＩｎＡｌＡｓ、ｎ形電界制御層７Ａはｎ−ＩｎＡｌＡｓ、電子走行層７Ｂは低不純物濃度のＩｎＰ、ｎ形電極バッファ層８ＡはＩｎＧａＡｓＰ、ｎ形電極層８ＢはＩｎＧａＡｓＰである。ここで、ｎ形電極バッファ層８Ａ及びｎ形電極層８Ｂに使用するＩｎＧａＡｓＰのバンドギャップエネルギーを後述の様に選択エッチング加工の容易さから１ｅＶとする。

ＡＰＤ３０１を製作するには、例えば、半絶縁性基板１上に、ｐ形電極層２からｎ形電極層８Ｂまで順次ＭＯ−ＶＰＥ法などを用いてエピタキシャルを成長する。続いて、エピタキシャル成長させた各層に対してメサ加工を施し、第１メサ１０１及び第２メサ１０２を形成する。メサ加工は通常のメサ形のＡＰＤの製作工程と変わらない。例えば、化学エッチングを用いて、上部から順に、ｎ形電極層８Ｂとｎ形電極バッファ層８Ａから円筒状の第２メサ１０２を形成する。次に、電子走行層７Ｂとその下部を順次メサ加工し、矩形状の第１メサ１０１を形成する。その後、ｎ電極９、及びｐ電極１０を形成し、必要に応じて配線や素子分離などを行う。

図２は、ＡＰＤ３０１にバイアスを印加した動作状態における、デバイス構造内の空乏化の様子を説明する図である。各層は、電圧印加された動作状態において、破線部１２Ａで示す部分（ｐ形光吸収層３Ａのｎ形電極層８Ｂ側の一部から、光吸収層３Ｂ、バンドギャップ傾斜層４、ｐ形電界制御層５、なだれ増倍層６、ｎ形電界制御層７Ａ、電子走行層７Ｂ、ｎ形電極バッファ層８Ａの半絶縁性基板１側の一部）が空乏化するようにドーピング濃度が調整されている。このため、ｎ電極９とｐ電極１０との間に十分な電圧を印加したとき、第１メサ１０１のｐ形電界制御層５とｎ形電界制御層７Ａが空乏化し、第２メサ１０２の下部（ｎ形電極層８Ｂの一部）が空乏領域１２Ｂとなる。

ここで、ｎ形電界制御層７Ａの総ドナー濃度は、ｐ形電界制御層５の総アクセプタ濃度よりも、２×１０^１１〜１×１０^１２／ｃｍ^２の範囲で相対的に低く調整する。バイアス電圧を上昇させるに従い、初めは、第１メサ１０１全体にわたり、ｎ形電界制御層７Ａとｐ形電界制御層５の空乏化が進行する。ここで、ｎ形電界制御層７Ａの総ドナー濃度が相対的に少ないので、ｎ形電界制御層７Ａのドナーがすべてイオン化した時点で、空乏化はｎ形電極層８Ｂ側に広がり、さらに電圧を増大させるとｐ形電界制御層５が空乏化し、デバイスの活性部は、図３に模式的に示したバンドダイアグラム及び電界プロファイルの状態となる（図２のＹ１−Ｙ１’断面）。

なだれ増倍層６の両側の層の電界は、ｎ形電界制御層７Ａの総ドナー濃度とｐ形電界制御層５の総アクセプタ濃度との差に応じて段差ができる。例えば、ｎ形電界制御層７Ａの総ドナー濃度が、ｐ形電界制御層５の総アクセプタ濃度よりも５×１０^１１／ｃｍ^２だけ低い値に設定すると、この電界強度の段差はおおよそ７０ｋＶ／ｃｍとなる。

一方、第２メサ１０２が配置されない第１メサ１０１の周辺部（フリンジ部）では、電圧の印加に伴いｎ形電界制御層７Ａが空乏化した時点で、ｐ形電界制御層５の空乏化は、ほとんど進行しなくなる。これは、ｐ形電界制御層５の空乏化の進行は、第１メサ１０１のフリンジ部と第２メサ１０２との配置で決まるフリンジ容量で支配されるからである。その結果、図２のようにｐ形電界制御層５は部分的に空乏化し、符号１３で示した他の部分にホールが残留する。この状態の（図２のＹ２−Ｙ２’断面）バンドダイアグラム及び電界プロファイルの状態を図４に模式的に示す。ｐ形電界制御層５のｐ形光吸収層３Ａ側は中性を保つので、光吸収層（３Ａ，３Ｂ）と同電位となり、光吸収層（３Ａ、３Ｂ）には電圧がかからない状態となる。その結果、第１メサ１０１側面の光吸収層（３Ａ，３Ｂ）の表面の電位変化が生ずることはなく、少数キャリアの拡散電流成分は残るものの、暗電流を大幅に低減させることができる。

なお、本実施形態において、ｎ形電界制御層７Ａの総ドナー濃度をｐ形電界制御層５の総アクセプタ濃度よりも２×１０^１１〜１×１０^１２／ｃｍ^２の範囲で相対的に低く調整するが、その数値範囲の設定の理由は以下による。

濃度差の下限（２×１０^１１）については、基本的には、図２の１３部分に安定にｐ形中性層が残留（＝ホールが存在）する条件に基づく。通常、ｐ形電界制御層５のバルクアクセプタ濃度は、ドーピング制御の容易さを考慮し、おおむね２×１０^１７〜８×１０^１７／ｃｍ^３の濃度にすることが常である。それらの濃度におけるｐ形中性層中のホールの空間的ボケの程度はデバイスクリーニング長（Ｄｅｂｙｅ Ｓｃｒｅｅｎｉｎｇ Ｌｅｎｇｔｈ）を目安にとることができ、おおよそ、１００Ａ〜５０Ａ（Ａはオングストローム）である。この１００Ａ〜５０Ａの厚さに対応するシートアプセプタ濃度は、２×１０^１１〜４×１０^１１／ｃｍ^２と計算される。すなわち、必要最小限の濃度差は２×１０^１１／ｃｍ^２と見積もることができる。

濃度差の上限はいくつかの要因が関与するが、ｎ形電極バッファ層８Ａ中のトンネル電流が抑制されていることが必要条件である。すなわち、ｎ形電極バッファ層８Ａに及ぶ電界集中が最善に設定されていても、少なくとも、空乏領域１２Ａで示した活性部分においてＩｎＧａＡｓＰ中の電界が、トンネル電流発生の閾値を超えないことが条件となる。

通常のアバランシ・フォトダイオードの電界プロファイル設計においては、最大の動作電圧において、光吸収層（３Ｂ）の電界は１５０ｋＶ／ｃｍ付近に設定する。その様な状況では、電子走行層７Ｂとｎ形電極バッファ層８Ａとの界面では、１５０ｋＶ／ｃｍに上記の濃度差に相当する電界が加算されることになる。電子走行層７Ｂが均一の電界プロファイルを持つとして、１ｅＶのＩｎＧａＡｓＰのトンネル電流発生の閾値は約３００ｋＶ／ｃｍであるから、ｎ形電界制御層７Ａの総ドナー濃度の減少分が加算されても３００ｋＶ／ｃｍを越えない様にする必要がある。結局、３００−１５０＝１５０ｋＶ／ｃｍの電界差を与えるｎ形電界制御層７Ａの総ドナー濃度を低下させる際の、濃度差の上限は、約１×１０^１２／ｃｍ^２と算出される。

ｎ形電極バッファ層８Ａのドナー濃度は、２×１０^１６〜１×１０^１７／ｃｍ^３の範囲で調整する。ドナー濃度をこの範囲に調整することで、ｎ形電極バッファ層８Ａの空乏化領域が積層方向におおよそ０．１〜０．２ｕｍの間に収まる。ここで、ｎ形電極バッファ層８Ａの濃度の大小は、ｐ形電界制御層５の空乏化状態に大きな影響を与えるものではない。先に述べたフリンジ容量が増大することはないからである。

ｎ形電極バッファ層８Ａのドナー濃度を上記範囲に設定することで、「メサの加工精度が向上し、安定したデバイス製作が可能」という効果を得ることができる。その理由は次の通りである。ｎ形電極バッファ層８Ａのドナー濃度を上記範囲に設定すると、ｎ形電極バッファ層８Ａのフリンジの空乏化は図２の符号１２部分に広がる。この結果、エッジ電界の集中が緩和され、ｎ形電極バッファ層８Ａに、ＩｎＰに対する選択エッチング加工が容易となる、バンドギャップが小さいＩｎＧａＡｓＰ材料を適用してもトンネル電流やなだれ電流の発生を抑えることができる。

つまり、ｎ形電極バッファ層８Ａのドナー濃度を上記範囲に設定すると、ｎ形電極バッファ層８Ａの材料に、電子走行層７Ｂとのバンドギャップ差が大きい材料ではなく、電子走行層７Ｂとの化学エッチングの選択性が大きい材料を適用することができる。例えば、ＡＰＤ３０１の場合、電子走行層７ＢのＩｎＰとのバンドギャップ差は小さいが化学エッチングの選択性が大きいＩｎＧａＡｓＰをｎ形電極バッファ層８Ａに適用している。このため、ＡＰＤ３０１は、第２メサ１０２の加工精度が向上しており、安定したデバイス製作が可能である。

（実施形態２）
図５は、ＡＰＤ３０２を説明する素子の模式図（断面図）である。ＡＰＤ３０２と図１及び図２のＡＰＤ３０１との違いは、ＡＰＤ３０２がｎ形電極層８Ｂの代替としてｎ形電極層２８Ｂを備えている点である。ｎ形電極層２８Ｂは、ｎ形電極層８Ｂと形状が異なる。すなわち、積層方向から見て、ｎ形電極層２８Ｂの外周はｎ形電極バッファ層８Ａの外周の内側にある。

ＡＰＤ３０２の製作は、ＡＰＤ３０１と同様であるが、ｎ形電極層２８Ｂとｎ形電極バッファ層８Ａのメサをそれらの寸法を変えて別個に行う。すなわち、まず、ｎ形電極層２８Ｂの化学エッチングを行うが、ｎ形電極バッファ層８Ａのエッチング速度が遅くなるように、ｎ形電極層２８Ｂの組成を変える。例えば、ｎ形電極バッファ層８Ａのバンドギャップを１．２ｅＶとし、ｎ形電極層２８Ｂのバンドギャップを０．９ｅＶとすることで十分なエッチング選択性が確保される。この選択的な化学エッチングを施すことにより、ｎ形電極層２８Ｂを精度良くｎ形電極バッファ層８Ａの内側に配置することができる。第１メサ１０１の形成の手順はＡＰＤ３０１と同様である。

図５の符号２２Ｂは、ｎ形電極バッファ層８Ａのフリンジ部分に発生する空乏領域である。ＡＰＤ３０２は、ｎ形電極層２８Ｂがｎ形電極バッファ層８Ａの十分内側に配置されるので、空乏領域２２Ｂがｎ形電極層２８Ｂに及ぶことはない。そのため、電圧の印加時のエッジ電界の集中が緩和され、エッジブレークダウンやエッジトンネル電流の発生を抑制することができる。ここで、ｎ形電極バッファ層８Ａの空乏化の形状が変わっても、ｐ形電界制御層５の空乏化の様子には大きな変化はない。従って、ＡＰＤ３０１と同様にｐ形電界制御層５の光吸収層（３Ａ、３Ｂ）側は中性状態を保つことができ、光吸収層（３Ａ、３Ｂ）に電圧がかからない状態を保つことができる。

従って、ＡＰＤ３０２は、第１メサ１０１側面の光吸収層（３Ａ，３Ｂ）の表面の電位変化が生ずることはなく、少数キャリアの拡散電流成分は残るものの、暗電流を大幅に低減させることができる。

（他の実施形態）
実施形態１及び２において、ＩｎＡｌＡｓをなだれ増倍層、ＩｎＧａＡｓを光吸収層とするＡＰＤ（３０１、３０２）の例を述べたが、半導体材料の種類を制限するものではない。ＡＰＤ（３０１、３０２）で説明した構造は、他の半導体材料の組み合わせによるＡＰＤ素子においても同様に適用することができる。

１、３１：半絶縁性基板
２、３２：ｐ形電極層
３Ａ、３３Ａ：ｐ形光吸収層
３Ｂ、３３Ｂ：光吸収層
４、３４：バンドギャップ傾斜層
５、３５：ｐ形電界制御層
６、３６：なだれ増倍層
７Ａ、３７Ａ：ｎ形電界制御層
７Ｂ、３７Ｂ：電子走行層
８Ａ、３８Ａ：ｎ形電極バッファ層
８Ｂ、２８Ｂ、３８Ｂ：ｎ形電極層
９、３９：ｎ電極
１０、４０：ｐ電極
１２Ａ、１２Ｂ、２２Ｂ：空乏領域
１３：ホールが残留した部分
１０１：第１メサ
１０２：第２メサ
３００、３０１、３０２：ＡＰＤ

Claims (3)

1. 半絶縁性基板と、
   前記半絶縁性基板面上に、ｐ形電極層、ｐ形光吸収層、低不純物濃度の光吸収層、バンドギャップ傾斜層、ｐ形電界制御層、なだれ増倍層、ｎ形電界制御層、及び低不純物濃度の電子走行層の順で積層された第１積層構成からなる第１メサと、
   積層方向から見て、外周が前記第１メサの外周の内側にあり、前記第１メサの前記電子走行層側の表面上に、ｎ形電極バッファ層、及びｎ形電極層の順で積層された第２積層構成からなる第２のメサと、
   を備え、
   前記ｎ形電界制御層の総ドナー濃度が前記ｐ形電界制御層の総アクセプタ濃度より２×１０^１１〜１×１０^１２／ｃｍ^２の範囲で低いことを特長とするアバランシ・フォトダイオード。
2. 前記ｎ形電極バッファ層のドナー濃度が２×１０^１６〜１×１０^１７／ｃｍ^３の範囲であることを特長とする請求項１に記載のアバランシ・フォトダイオード。
3. 積層方向から見て、前記ｎ形電極層の外周が前記ｎ形電極バッファ層の外周の内側にあることを特長とする請求項１又は２に記載のアバランシ・フォトダイオード。

Images