JP5327778B2 - 半導体素子およびその製造方法 - Google Patents

Description

本発明は、基板上に結晶成長させた半導体層を備える半導体素子およびその製造方法に関する。

窒化ガリウム等の窒化物系半導体を用いた半導体素子を製造する場合、窒化物系半導体基板を用いて、その上に窒化物系半導体層を結晶成長させる方法の他、サファイア基板、ＳｉＣ基板、ＺｎＯ基板等の異種の基板上に窒化物系半導体層を結晶成長させる方法がある。異種の基板を用いた場合、基板と窒化物系半導体との結晶格子が不整合であるため、成長した窒化物系半導体層に結晶欠陥が生じやすいという問題がある。素子の寿命改善のためには、結晶性の向上が必要である。

基板上の窒化物系半導体の結晶性を向上させるために各種の技術が提案されている。例えば特許文献１には、サファイア基板上に、遅い結晶成長速度で島状結晶領域を成長させた後、速い結晶成長速度で島状結晶領域をさらに成長させることにより結晶の転位の方向を屈曲させ、転位密度を低減する方法が開示されている。

一方、特許文献２には、基板上に組成の異なる２種類以上の窒化物系半導体層を順番に繰り返し積層した多層構造バッファ層を配置し、その上に窒化物系半導体層を形成する方法が開示されている。これにより、結晶性のみならず平坦性に優れた窒化物半導体層を得て、電界効果型トランジスタの特性向上をはかることができると記載されている。

特開２００２−３１３７３３号公報 特開２００４−２９６７１７号公報

発光素子を製造する場合、結晶性の向上のみならず凹凸の少ない平坦性に優れた半導体層を結晶成長させることが、発光効率の改善に重要である。しかしながら、上記特許文献１の技術は、低転位密度の結晶を得ることを目的としており、平坦性の改善については考慮されていない。特許文献２の技術は、複数種類の組成の多層構造バッファ層を用いることにより、電界効果型トランジスタの特性向上についての記載はあるが、半導体素子が発光素子である場合の有効性や最適化については不明である。また、バッファ層に複数種類の組成を用いるため構造が複雑となる。

本発明の目的は、結晶性および平坦性に優れた半導体層を備えた光半導体素子を提供することにある。

上記目的を達成するために本発明によれば、以下のような半導体素子が提供される。すなわち、基板と、基板上に配置されたバッファ層と、バッファ層上に結晶成長した半導体層とを有する半導体素子であって、バッファ層は、所定の成長速度で結晶成長させた第１の層と、第１の層よりも速い成長速度で結晶成長させた第２の層とを一組とし、これを２組以上積層した構成の半導体素子を提供する。発明者らによれば、遅い成長速度の第１の層と速い成長速度の第２の層とを２組以上積層することにより、高い結晶性を維持しながら、上面の凹凸を大幅に低減することができる。

第１の層と第２の層は、同じ組成にすることが可能である。これにより、組成を変化させない単純な構造でありながら、結晶性と平坦性を向上させることができる。

第２の層を、第１の層の上に配置した構成を一組とすることが好ましい。

低い成長速度で形成する第１の層は、所定の結晶性および所定の上面の平坦性を備え、速い成長速度で形成する第２の層は、第１の層よりも結晶性は低いが上面の平坦性に優れる。第１の層と第２の層とを２組以上積層することにより、結晶性及び平坦性を兼ね備えたバッファを得ることができる。

第２の層の成長速度は、例えば、第１の層の成長速度の２倍以上５倍以下に設定する。また例えば、第１の層の膜厚は２０ｎｍ程度とし、第２の層の膜厚は８０ｎｍ程度に設定する。

第１の層、第２の層および半導体層は、いずれも、例えばＡｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表わされる材料により構成され、基板としてこの材料とは異なる異種の基板を用いることが可能である。本発明では、多層のバッファ層を用いることにより、結晶性および平坦性に優れた半導体層を成長させることができる。

また、本発明の第３の態様によれば、基板と、基板上に配置されたバッファ層と、バッファ層上に結晶成長した半導体層とを有する半導体素子であって、バッファ層は、所定の結晶性および所定の上面の平坦性を備えた第１の層と、第１の層よりも結晶性は低いが上面の平坦性に優れる第２の層とを一組とし、これを２組以上積層した構成とする半導体素子が提供される。

また、本発明の第２の態様によれば、基板上に、所定の成長速度で第１の層を結晶成長させ、第１の層の上に第１の層よりも速い成長速度で第２の層を結晶成長させ、これを２組以上繰り返し積層することにより多層バッファ層を形成する工程と、多層バッファ層の上に、所定の半導体層を結晶成長させる工程とを含む半導体素子の製造方法が提供される。

上記製造方法において、第２の層の成長速度は、例えば第１の層の成長速度の２倍以上５倍以下に設定する。

本発明者によれば、遅い成長速度の第１の層と速い成長速度の第２の層とを２組以上積層することにより、高い結晶性を維持しながら、上面の凹凸を大幅に低減することができる。これをバッファ層として用いることにより、この上に高い結晶性と平坦性とを兼ね備えた半導体層を成長させることができる。よって、発光素子に適用とした場合には発光強度を向上させることができる。

また、第１の層と第２の層は、同じ組成にすることが可能であるため、組成を変化させない単純な構造でありながら、結晶性と平坦性を向上させることができる。

本発明の一実施の形態を光半導体素子について図面を用いて説明する。

まず、本実施形態の光半導体素子の構造について図１を用いて説明する。この半導体発光素子は、基板１の上に、いずれも窒化物系化合物半導体からなる、低温バッファ層２、多層バッファ層３、ｎ型半導体層４、活性層５、ｐ型クラッド層６、ｐ型半導体層７を積層した構造である。本実施の形態において、窒化物系化合物半導体とは、Ｉｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表される組成の半導体をいう。

ｐ型半導体層７の上には透明電極８が配置され、その上にｐ-電極パッド１０が配置されている。ｐ型半導体層７、ｐ型クラッド層６および活性層５は、その一部が切り欠かれてｎ型半導体層４の一部を露出している。露出したｎ型半導体層４上には、ｎ−電極９が配置されている。

基板１は、例えばサファイア基板、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板、Ｇａ_２Ｏ_３基板を用いることができる。

低温バッファ層２は、低温で成膜され、高温で熱処理することにより形成された窒化物系化合物半導体の結晶粒（グレイン）からなる不連続膜である。その厚さは数十ｎｍ程度の薄膜である。例えば、ＧａＮにより低温バッファ層２を形成する。低温バッファ層２は、この上に形成される多層バッファ層３の結晶成長の核となる作用をする。

多層バッファ層３は、図２に示したように、遅い成長レート(A)で結晶成長させた窒化物系化合物半導体の層３１と、それよりも速い結晶レート（kA、但しk＞1)で結晶成長させた窒化物系化合物半導体の層３２とを一組とし、これを２組（繰り返し数B=2）以上積層した多層構造である。すなわち、遅い成長レートで形成した層３１と速い成長レートで形成した層３２を交互に計４層以上積層する。より好ましくは３組（繰り返し数B=3、計６層）以上積層する。積層の順序は、最初に遅い成長レートの層３１を形成し、その上に速い成長性レートの層３２を積層し、これを一組として繰り返すことが好ましい。

このように遅い成長レートで形成した層３１と速い成長レートで形成した層３２を２組以上繰り返し積層することにより、図３に示したように単に層３１および層３２を一組積層した場合（繰り返し数B=1(比較例２)）と比較して層の表面の平坦性を大幅に改善することができることを発明者らは見いだしたものである。また、結晶性については、層３１および層３２を２組以上積層することにより、一組積層した場合と同等に結晶性に優れた層を得ることができる。したがって、平坦性および結晶性を兼ね備えたバッファ層３を得ることができる。

一般に遅い成長レートで形成した窒化物系化合物半導体層は、結晶性は良いが表面の凹凸が大きく、速い成長レートで形成した窒化物系化合物半導体層は、結晶性は良くないが表面が平坦である傾向にある。遅い成長レートで形成した層３１の上に速い成長レートで形成した層３２を積層した２層構造の場合、結晶性を向上させることができるが、層表面の凹凸については、図３に示したように、一定の成長レートで形成した層（繰り返し数B=0(比較例１))の凹凸と大差なく、平坦性を改善することは困難であった。このため、層３１と層３２の２層のみで平坦性を改善するためには、層全体を厚く形成し、厚さの効果により凹凸を低減する必要があり、バッファ層全体として総膜厚を厚くする必要があった。

本実施の形態では、遅い成長レートで形成した層３１と速い成長レートで形成した層３２を２組以上繰り返し積層した多層構造のバッファ層３とすることにより、多層バッファ層３は、薄い総膜厚で、高い結晶性および高い平坦性を実現することができる。これにより、多層バッファ層３の上に形成されるｎ型半導体層４、活性層５およびｐ型半導体層８を高い結晶性および平坦性で結晶成長させることができ、発光強度を向上させることができる。

遅い成長レートで成長させる層３１の成長レート(A)は、５nm／min以上２０nm／min以下に設定することが好ましい。層３２の成長レート(kA)は、層３１の成長レートよりも速ければよいが、２倍以上であることが好ましい。また、単結晶を成長させるという観点から５倍以下であることが好ましい。

層３１の膜厚は５ｎｍ以上５０ｎｍ以下、層３２の膜厚は２０ｎｍ以上２００ｎｍ以下であることが好ましい。

窒化物系化合物半導体の層３１および層３２の組成は、同じ組成でよい。例えば、ノンドープのＧａＮとすることができる。

多層バッファ層３の上に形成されるｎ型半導体層４、活性層５、ｐ型クラッド層６、およびｐ型半導体層７は、公知の窒化物系化合物半導体を用いた発光素子の構造と同様の構造である。例えば、ｎ型半導体層４を不純物としてＳｉをドープしたｎ型ＧａＮにより形成することができる。活性層５はＧａＮ／ＩｎＧａＮの多層構造の量子井戸構造とすることができる。ｐ型クラッド層６は、不純物としてＭｇをドープしたｐ型ＡｌＧａＮにより形成することができる。ｐ型半導体層７は、不純物としてＭｇをドープしたｐ型ＧａＮにより形成することができる。

透明電極８、ｎ−電極９、ｐ−電極パッド１０はそれぞれ公知の発光素子と同様の材料により形成することができる。

つぎに、本実施の形態の光半導体素子の製造方法について説明する。

まず、基板１として、所定の面（例えばＣ面）を主平面とするサファイア基板等を用意し、所定の温度で熱処理することによりクリーニングする。その後、所定の低温で基板１を加熱し、アモルファス状の窒化物系化合物半導体層を薄い膜厚で形成する。成膜方法としては、公知の方法を用いることができ、例えばＭＯＣＶＤ法を用いることができる。ＭＯＣＶＤ法を用いる場合、供給する反応ガスとしてトリメチルガリウムおよびアンモニアを用いることができる。その後、所定の温度で熱処理することによりアモルファス状の窒化物系化合物半導体層を結晶化させる。これにより、窒化物系化合物半導体結晶粒からなる不連続膜の低温バッファ層２を形成する。

次に、基板１を所定の温度で加熱しながら、低温バッファ層２の上に所定の成長レートで窒化物系化合物半導体を所定の膜厚で結晶成長させ、層３１を形成する。層３１の上に、層３１よりも速い所定の成長レートで窒化物系化合物半導体を所定の膜厚で結晶成長させ、層３２を形成する。層３１および層３２を一組として、これを２組以上繰り返し行うことにより計４層以上の多層バッファ層３を形成する。これにより、高い結晶性と平坦性を兼ね備えた多層バッファ層３を薄い膜厚で形成することができる。

層３１および層３２の結晶成長方法としては公知の方法を用いることができ、例えばＭＯＣＶＤ法を用いることができる。反応ガスは、低温バッファ層２と同様のものを用いることができる。

次に、基板１を所定の温度で加熱しながら、多層バッファ層３の上に所定の濃度でｎ型不純物をドープした窒化物系化合物半導体を所定の膜厚で結晶成長させ、ｎ型半導体層４を形成する。ｎ型半導体層４の上に窒化物系化合物半導体を結晶成長させ、所定の構造の活性層５を形成する。さらに、活性層５の上に、所定の濃度でｐ型不純物をドープした窒化物系化合物半導体を結晶成長させ、ｐ型クラッド層６およびｐ型半導体層７をそれぞれ形成する。いずれも公知の結晶成長方法、例えばＭＯＣＶＤ法により形成することができる。

これらの４層４、５、６、７は、結晶性および平坦性に優れた多層バッファ層３の上に形成されるため、結晶性及び平坦性に優れた層となる。

次に、ｐ型半導体層７を熱処理することによりアクチベーション処理する。ｐ型半導体層７の上に透明電極８を形成した後、基板１および各層を分割し、ｐ型半導体層７、ｐ型クラッド層６および活性層５を所定の形状に切り欠く。露出したｎ型半導体層４の一部の上には、ｎ−電極９を配置し、透明電極８の上にｐ−電極パッド１０を配置する。以上により、本実施の形態の光半導体素子を製造することができる。

この光半導体素子は、ｎ−電極９およびｐ−電極パッド１０から電流を供給することにより活性層５が発光し、光を外部に放出する。

本実施の形態の光半導体素子は、高い結晶性および平坦性を兼ね備えた多層バッファ層３を用いるため、結晶性および平坦性に優れた発光素子構造の層４、５、６、７を形成することができる。これにより、発光強度を向上させることができる。

なお、本実施の形態では発光する半導体素子について説明したが、本発明は発光素子に限定されるものではなく、受光素子や、電界効果型トランジスタ等の電子素子に適用することも可能である。また、発光素子の層構成も上述の層４，５，６，７の構成に限定されるものではなく、公知の構成を用いることが可能である。

本発明の実施例について説明する。
（実施例１〜１１）
実施例１〜１１として、上述の実施の形態の図２に示した構造の光半導体素子を製造した。このとき、多層バッファ層３として、低い成長レートの層３１と速い成長レートの層３２を一組とし、これを２組（繰り返し数B=2、計４層）〜１２組（繰り返し数B=12、計２４層）繰り返した光半導体素子の試料を作成し、実施例１〜１１とした。多層バッファ層３を除いた他の層の成膜条件およびデバイス化工程は、実施例１〜１１で同じ条件で行った。

実施例１〜１１の具体的な製造方法は以下の通りである。まず、基板１として、主平面を（Ｃ面）とするサファイア基板を用意し、水素雰囲気中で１２００℃で熱処理することによりクリーニングした。

その後、基板１の温度５００℃で、トリメチルガリウム１０μmol／min、アンモニア３．３L／minを供給し、水素と窒素の混合雰囲気中でＭＯＣＶＤ法によりアモルファス状のＧａＮを厚さ２０〜５０ｎｍに形成することにより、低温バッファ層２を形成した。その後、低温バッファ層２を１０００℃で４分加熱して、不連続な結晶粒の層とした。

次に、基板１の温度１０００℃で、トリメチルガリウム２３μmol／min、アンモニア２．２L／minを供給し、水素と窒素の混合雰囲気中でＭＯＣＶＤ法により、成長レート２０nm／minでＧａＮを結晶成長させることにより、厚さ約２０ｎｍの層３１を形成した。層３１の上に、トリメチルガリウム４５μmol／min、アンモニア４．４L／minを供給し、水素と窒素の混合雰囲気中でＭＯＣＶＤ法により、成長レート４０nm／minでＧａＮを結晶成長させることにより、厚さ８０ｎｍの層３２を形成した。層３１と層３２を一組として、実施例１ではこれを２組（繰り返し数B=2、計４層）、実施例２〜１１ではそれぞれ３組（繰り返し数B=3、計６層）〜１２組（繰り返し数B=12、計２４層）繰り返し、多層バッファ層３を形成した。

次に、基板１の温度１０００℃、トリメチルガリウム４０μmol／min、アンモニア４L／minを供給し、水素と窒素の混合雰囲気中でＭＯＣＶＤ法により、１×１０^１８atms／cm^３程度の濃度でＳｉドーピングを行ったｎ−ＧａＮを結晶成長させることにより、厚さ約３〜５μｍのｎ型半導体層４を形成した。

次に、基板１の温度７００℃、トリメチルガリウム３．６μmol／min、アンモニア４．４L／minを供給し、窒素雰囲気中でＭＯＣＶＤ法によりＧａＮを結晶成長させることにより、厚さ２．５ｎｍのバリア層を形成した。次に、基板１の温度７００℃、トリメチルガリウム３．６μmol／min、トリメチルインジウム１０μmol／min、アンモニア４L／minを供給し、窒素雰囲気中でＭＯＣＶＤ法によりＩｎＧａＮを結晶成長させることにより、厚さ１０ｎｍのウエル層を形成した。上記バリア層とウエル層を３〜１０組繰り返し成長させ、ＧａＮ／ＩｎＧａＮの量子井戸構造の活性層５を形成した。

次に、基板１の温度８７０℃、トリメチルガリウム８．１μmol／min、トリメチルアルミニウム７．５６μmol／min、アンモニア４．４L／minを供給し、水素と窒素の混合雰囲気中でＭＯＣＶＤ法により、１×１０^２０atms／cm^３程度の濃度でＭｇドーピングを行ったｐ−ＡｌＧａＮを結晶成長させることにより、厚さ約４０ｎｍのｐ型クラッド層６を形成した。

次に、基板１の温度８７０℃、トリメチルガリウム１８μmol／min、アンモニア４．４L／minを供給し、水素と窒素の混合雰囲気中でＭＯＣＶＤ法により、２×１０^２０atms／cm^３程度の濃度でＭｇドーピングを行ったｐ−ＧａＮを結晶成長させることにより、厚さ約１００ｎｍのｐ型半導体層７を形成した。

その後、窒素雰囲気中で８５０℃１分の熱処理を施し、ｐ型半導体層７をアクチベーション処理した。

ｐ型半導体層７の上に透明電極８として、酸化インジウム錫膜を形成した。ダイシングソー等により、個々の素子のサイズに分割すると共に、透明電極８、ｐ型半導体層７、ｐ型クラッド層６および活性層５の一部を図１のように切り欠いた。透明電極８の上にはｐ−電極パッド１０を、Ａｕ１．０μｍ／Ｔｉ２５ｎｍ膜により形成した。切り欠きにより露出したｎ型半導体層４の上にはｎ−電極９を、Ａｌ１．０μｍ／Ｔｉ２５ｎｍ膜により形成した。

以上により、実施例１〜１１の光半導体素子を製造した。

（比較例１）
比較例１として、実施例１〜１１の多層バッファ層３に代えて、速い成長レート４０nm／minでＧａＮを結晶成長させた厚さ０．８μｍの単層バッファ層を備える光半導体素子を製造した。

速い成長レートの単層バッファ層は、トリメチルガリウム４５μmol／min、アンモニア４．４L／minを供給し、水素と窒素の混合雰囲気中でＭＯＣＶＤ法により形成した。速い成長レートの単層バッファ層以外の他の層構成および成膜方法は、実施例１〜１１と同じにした。

（比較例２）
比較例２として、実施例１〜１１の多層バッファ層３に代えて、遅い成長レート（２０nm／min）の層と速い成長レート（４０nm／min）の層を一組（繰り返し数B=1、計２層）のみ備える光半導体素子を製造した。

遅い成長レートの層は、実施例１〜１１の層３１と同様に、基板１の温度１０００℃で、トリメチルガリウム２３μmol／min、アンモニア２．２L／minを供給し、水素と窒素の混合雰囲気中でＭＯＣＶＤ法により、成長レート２０nm／minでＧａＮを結晶成長させることにより形成した。厚さは、約２０ｎｍとした。その上に、実施例１〜１１の層３２と同様に、トリメチルガリウム４５μmol／min、アンモニア４．４L／minを供給し、水素と窒素の混合雰囲気中でＭＯＣＶＤ法により、成長レート４０nm／minでＧａＮを結晶成長させることにより、速い成長レートの層を形成した。厚さは約８０ｎｍとした。

バッファ層以外の他の層構成および成膜方法は、実施例１〜１１と同じにした。

（平坦性評価）
実施例１〜１１の多層バッファ層３の上面、および比較例１、２のバッファ層の上面の凹凸を測定した。その結果を図３に示す。図３から明らかなように、比較例１の速い成長レートで形成した単層バッファ層（繰り返し数B=0）の上面の凹凸は、高低差３０ｎｍである。また、遅い成長レートの層と速い成長レートの層を一組（繰り返し数B=1、計２層）のみ備える比較例２のバッファ層の上面の凹凸は、２８ｎｍであり、ほとんど改善していない。これに対し、遅い成長レートの層３１と速い成長レートの層３２を２組〜１２組積層した実施例１〜１１のバッファ層は、２組積層した実施例１で２３ｎｍ、３組以上積層した実施例２〜１１は、いずれも２０ｎｍであり、大幅に平坦度を改善することができた。実施例２〜１１の多層バッファ層３の平坦度は、比較例１の平坦度と比較し３０％向上していた。

（結晶性評価）
結晶性の測定のため、比較例１のバッファ層と、層３１と層３２を４組(繰り返し数B=4）積層した実施例３の多層バッファ層３について、エックス線回折法によりロッキングカーブの測定を行った。比較例１のバッファ層の（００２）、（１０２）のピークは、それぞれ２４０arcsec、３４０arcsecであったのに対し、実施例３の多層バッファ層３の（００２）、（１０２）のピークは、それぞれ２３８arcsec、３３４arcsecであった。実施例３において速い成長レートの層が複数含まれることによりその膜厚が増加しても、遅い成長レートの層と積層することにより、結晶性は維持されていることが確認された。

（発光特性評価）
発光特性を確認するため、比較例１の光半導体素子、および、層３１と層３２を４組積層した実施例３の光半導体素子をフォトルミネッセンスの強度を測定した。ただし、いずれも基板１から活性層５までの積層構造でフォトルミネッセンスを測定した。その結果を図４に示す。

図４から明らかなように、実施例３の素子は、発光強度が比較例１の素子の１．３倍に向上していた。

これは、高い平坦性および結晶性を兼ね備えた多層バッファ層３を用いたことにより、バッファ層３の上に形成される活性層５等の平坦性および結晶性が向上したためであると考えられる。

本実施形態の光半導体素子の構造を示す断面図。 図１の光半導体素子の多層バッファ層４の構成を示す断面図。 本実施例１〜１１および比較例１、２の光半導体素子のバッファ層の上面の凹凸の大きさを示すグラフ。 本実施例３および比較例１の光半導体素子のフォトルミネッセンス強度を示すグラフ。

符号の説明

１…基板、２…低温バッファ層、３…多層バッファ層、４…ｎ型半導体層、５…活性層、６…ｐ型クラッド層、７…ｐ型半導体層、８…透明電極、９…ｎ−電極、１０…ｐ−電極パッド、３１…遅い成長レートで形成した層、３２…速い成長レートで形成した層。

Claims (4)

1. 基板上に、所定の成長速度および所定のアンモニア流量とトリメチルガリウム流量との比（アンモニア流量／トリメチルガリウム流量）で第１の層を結晶成長させ、前記第１の層の上に、前記第１の層よりも速い成長速度、かつ、前記第１の層と同じアンモニア流量とトリメチルガリウム流量との比で第２の層を結晶成長させ、これを２組以上繰り返し積層することにより多層バッファ層を形成する工程と、
   前記多層バッファ層の上に、所定の半導体層を結晶成長させる工程とを含むことを特徴とする半導体素子の製造方法。
2. 前記第１の層と前記第２の層は、同じ組成であることを特徴とする請求項１に記載の半導体素子の製造方法。
3. 前記第１の層の成長速度は、５ｎｍ／ｍｉｎ以上２０ｎｍ／ｍｉｎ以下であり、前記第２の層の成長速度は前記第１の成長速度の２倍以上５倍以下であることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
4. 前記第１の層の膜厚は５ｎｍ以上５０ｎｍ以下であり、前記第２の層の膜厚は２０ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体素子の製造方法。

Images