JP5326957B2 - Light emitting device manufacturing method and light emitting device - Google Patents

Light emitting device manufacturing method and light emitting device Download PDF

Info

Publication number
JP5326957B2
JP5326957B2 JP2009213143A JP2009213143A JP5326957B2 JP 5326957 B2 JP5326957 B2 JP 5326957B2 JP 2009213143 A JP2009213143 A JP 2009213143A JP 2009213143 A JP2009213143 A JP 2009213143A JP 5326957 B2 JP5326957 B2 JP 5326957B2
Authority
JP
Japan
Prior art keywords
electrode
layer
light emitting
forming
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009213143A
Other languages
Japanese (ja)
Other versions
JP2011066053A (en
Inventor
真央 神谷
孝輔 矢羽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2009213143A priority Critical patent/JP5326957B2/en
Publication of JP2011066053A publication Critical patent/JP2011066053A/en
Application granted granted Critical
Publication of JP5326957B2 publication Critical patent/JP5326957B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a light emitting element and the light emitting element, in which manufacturing cost can be reduced and yield can be enhanced. <P>SOLUTION: The method of manufacturing the light emitting element 1 includes the processes of: exposing a part of a surface of an n-type semiconductor layer by removing a part of a semiconductor laminate structure including the n-type semiconductor layer, a light emitting layer 25 and a p-type semiconductor layer; forming a diffusion electrode 30 on the p-type semiconductor layer; forming an n-electrode 40 made of the same material with a p-electrode 42 on the exposed n-type semiconductor layer while forming the p-electrode 42 on the diffusion electrode 30; forming an insulating layer 50; forming an opening 52 on the p-electrode 42 and on the n-electrode 40 by removing the insulating layer 50 on the p-electrode 42 and on the n-electrode 40; forming a barrier layer 70 in the opening 52 on the p-electrode 42 and on the n-electrode 40; and forming a solder layer 80 on the barrier layer 70 formed on the p-electrode 42 and on the n-electrode 40. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、ｐ電極とｎ電極とが同一材料からなる発光素子の製造方法及び発光素子に関する。   The present invention relates to a method for manufacturing a light emitting device and a light emitting device in which a p electrode and an n electrode are made of the same material.

従来、半導体層上に形成された拡散電極と、当該拡散電極表面を被覆するパッシベーション膜であって一部に開口部を有するパッシベーション膜と、上面にはんだ層を有する接合電極とを備え、拡散電極表面には、パッシベーション膜の開口部の底部に開口部より大径で、かつ、その表面が拡散電極の表面より平坦なバッファ電極が形成され、バッファ電極へ接合電極が接続する半導体発光素子が知られている（例えば、特許文献１参照）。   Conventionally, a diffusion electrode comprising a diffusion electrode formed on a semiconductor layer, a passivation film that covers the surface of the diffusion electrode and having an opening in part, and a bonding electrode having a solder layer on the upper surface A semiconductor light emitting device is known in which a buffer electrode having a diameter larger than that of the opening and flatter than the surface of the diffusion electrode is formed on the bottom of the opening of the passivation film, and the bonding electrode is connected to the buffer electrode. (For example, refer to Patent Document 1).

特許文献１に記載の半導体発光素子は、拡散電極の表面にバッファ電極が形成され、このバッファ電極上においてパッシベーション膜にバッファ電極よりも小さな開口部が形成されており、バッファ電極の表面が平坦であるので、バッファ電極とパッシベーション膜との間の密着性を確保することができ、開口部をエッチングする際に、バッファ電極とパッシベーション膜との界面から横方向エッチング進行することを抑制することができる。   In the semiconductor light emitting device described in Patent Document 1, a buffer electrode is formed on the surface of the diffusion electrode, and an opening smaller than the buffer electrode is formed in the passivation film on the buffer electrode, so that the surface of the buffer electrode is flat. As a result, the adhesion between the buffer electrode and the passivation film can be secured, and the progress of the lateral etching from the interface between the buffer electrode and the passivation film can be suppressed when the opening is etched. .

特開２００８−２８８５４８号公報JP 2008-288548 A

しかし、特許文献１に記載の半導体発光素子は、ｐ電極とｎ電極とを異なる材料から形成していることから半導体発光素子の製造プロセスの工程が多く、また、各電極に用いる材料のそれぞれを個別に用意することを要すると共に、電極に接触するバリア層等と電極との間の密着性等の相性の良い材料を電極ごとに探索しなければならないので、製造コストの低減、及び半導体発光素子の歩留りの向上には限界がある。   However, the semiconductor light-emitting device described in Patent Document 1 has many processes for manufacturing a semiconductor light-emitting device because the p-electrode and the n-electrode are formed of different materials. Since it is necessary to prepare for each electrode a material having good compatibility such as adhesion between the electrode and the barrier layer that contacts the electrode, it is necessary to prepare each of the electrodes. There is a limit to improving the yield.

したがって、本発明の目的は、製造コストを低減させることができ、歩留りを向上させることのできる発光素子の製造方法及び発光素子を提供することにある。   Accordingly, an object of the present invention is to provide a method for manufacturing a light-emitting element and a light-emitting element that can reduce the manufacturing cost and improve the yield.

本発明は、上記の目的を達成するため、ｎ型半導体層と、発光層と、ｐ型半導体層とを含む半導体積層構造の一部をｐ型半導体層側から除去して、前記ｎ型半導体層の表面を露出させる除去工程と、前記ｐ型半導体層上に拡散電極を形成する拡散電極形成工程と、前記拡散電極上にｐ電極を形成すると同時に、前記除去工程にて露出した前記ｎ型半導体層上に前記ｐ電極と同一材料からなるｎ電極を形成する電極形成工程と、前記ｐ電極が形成された前記拡散電極と、前記ｎ電極が形成された前記ｎ型半導体層の少なくとも一部とを覆う絶縁層を形成する絶縁層形成工程と、前記ｐ電極上及び前記ｎ電極上の前記絶縁層を除去して、前記ｐ電極上及び前記ｎ電極上の前記絶縁層に開口をそれぞれ形成する開口形成工程と、前記ｐ電極上及び前記ｎ電極上の前記開口及び前記開口の周囲の前記絶縁層上に同一材料からなるバリア層を同時に形成するバリア層形成工程と、前記ｐ電極上及び前記ｎ電極上に形成した前記バリア層上に同一材料からなるはんだ層を同時に形成するはんだ層形成工程と、を備え、前記ｎ型半導体層がｎ型のＧａＮから形成されると共に、前記拡散電極が酸化物半導体から形成され、前記ｎ電極は、Ｎｉ若しくはＣｒからなり前記ｎ型半導体層に接触する接触層、及び前記接触層上に形成されるＡｕ層を含み、前記ｐ電極は、Ｎｉ若しくはＣｒからなり前記拡散電極に接触する接触層、及び前記接触層上に形成されるＡｕ層を含み、前記バリア層は、Ｔｉよりなる第１バリア層及びＮｉ層よりなる第２バリア層を１つのペア層として、複数のペア層を含み、前記ｎ電極及びｐ電極のそれぞれの前記Ａｕ層は、その上に位置する前記バリア層の第１バリア層と接触し、前記開口の周囲の前記絶縁層は、前記絶縁層上に位置する前記バリア層の第１バリア層と接触するようにした発光素子の製造方法が提供される。 In order to achieve the above object, according to the present invention, a part of a semiconductor stacked structure including an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer is removed from the p-type semiconductor layer side. A removal step of exposing the surface of the layer; a diffusion electrode formation step of forming a diffusion electrode on the p-type semiconductor layer; and a n-type exposed in the removal step simultaneously with forming a p-electrode on the diffusion electrode An electrode forming step of forming an n electrode made of the same material as the p electrode on the semiconductor layer; the diffusion electrode on which the p electrode is formed; and at least a part of the n-type semiconductor layer on which the n electrode is formed An insulating layer forming step for forming an insulating layer covering the first and second electrodes; and removing the insulating layer on the p electrode and the n electrode to form openings in the insulating layer on the p electrode and the n electrode, respectively. Forming an opening, and on and before the p-electrode a barrier layer forming step of simultaneously forming a barrier layer made of the same material in the opening and on the insulating layer around the opening on the n electrode, the p electrode and on the barrier layer formed on the n electrode A solder layer forming step of simultaneously forming a solder layer made of the same material , the n-type semiconductor layer is formed from n-type GaN, the diffusion electrode is formed from an oxide semiconductor, and the n-electrode is A contact layer made of Ni or Cr and in contact with the n-type semiconductor layer, and an Au layer formed on the contact layer, the p-electrode made of Ni or Cr and in contact with the diffusion electrode, And an Au layer formed on the contact layer, wherein the barrier layer includes a plurality of pair layers, with the first barrier layer made of Ti and the second barrier layer made of Ni as one pair layer, The Au layer of each of the n electrode and the p electrode is in contact with the first barrier layer of the barrier layer located thereon, and the insulating layer around the opening is the barrier layer located on the insulating layer There is provided a method for manufacturing a light emitting device in contact with the first barrier layer .

また、上記発光素子の製造方法において、前記絶縁層形成工程は、前記ｐ電極が形成された前記拡散電極と、前記ｎ電極が形成された前記ｎ型半導体層の少なくとも一部とを覆う第１の絶縁層を形成する第１の絶縁層形成工程と、前記ｐ電極及び前記ｎ電極の上方の少なくとも一部を除く前記第１の絶縁層上に反射層を形成する反射層形成工程と、前記反射層を覆う第２の絶縁層を形成する第２の絶縁層形成工程と、を有し、前記開口形成工程は、前記ｐ電極上及び前記ｎ電極上の前記第１の絶縁層及び前記第２の絶縁層を除去して、前記ｐ電極上及び前記ｎ電極上の前記絶縁層に前記開口をそれぞれ形成することが好ましい。   In the method for manufacturing a light emitting device, the insulating layer forming step includes a first step of covering the diffusion electrode on which the p electrode is formed and at least a part of the n-type semiconductor layer on which the n electrode is formed. A first insulating layer forming step of forming a first insulating layer, a reflective layer forming step of forming a reflective layer on the first insulating layer excluding at least a part above the p electrode and the n electrode, A second insulating layer forming step of forming a second insulating layer covering the reflective layer, wherein the opening forming step includes the first insulating layer on the p electrode and the n electrode, and the second insulating layer. It is preferable that the two insulating layers are removed and the openings are formed in the insulating layers on the p-electrode and the n-electrode, respectively.

また、上記発光素子の製造方法において、前記電極形成工程は、前記ｎ型半導体層の表面に複数のｎ電極を形成することが好ましい。   In the method for manufacturing a light emitting element, the electrode forming step preferably forms a plurality of n electrodes on the surface of the n-type semiconductor layer.

また、上記発光素子の製造方法において、前記電極形成工程は、前記拡散電極の表面に複数のｐ電極を形成することが好ましい。   In the method for manufacturing a light emitting element, the electrode forming step preferably forms a plurality of p electrodes on the surface of the diffusion electrode.

また、上記発光素子の製造方法において、前記ｐ電極及び前記ｎ電極は、前記接触層と前記Ａｕ層との間に、中間層を有してもよい。   In the method for manufacturing a light emitting element, the p electrode and the n electrode may have an intermediate layer between the contact layer and the Au layer.

本発明によれば、製造コストを低減させることができ、歩留りを向上させることができる。   According to the present invention, the manufacturing cost can be reduced and the yield can be improved.

図１（ａ）は、本発明の第１の実施の形態に係る発光素子の縦断面図であり、図１（ｂ）は、本発明の第１の実施の形態に係る発光素子の平面図である。FIG. 1A is a longitudinal sectional view of a light emitting device according to the first embodiment of the present invention, and FIG. 1B is a plan view of the light emitting device according to the first embodiment of the present invention. It is. 図２Ａは、本発明の第１の実施の形態に係る発光素子の製造工程の概要図である。FIG. 2A is a schematic diagram of a manufacturing process of the light-emitting element according to the first embodiment of the present invention. 図２Ｂは、本発明の第１の実施の形態に係る発光素子の製造工程の概要図である。FIG. 2B is a schematic diagram of a manufacturing process of the light-emitting element according to the first embodiment of the present invention. 図２Ｃは、本発明の第１の実施の形態に係る発光素子の製造工程の概要図である。FIG. 2C is a schematic diagram of a manufacturing process of the light-emitting element according to the first embodiment of the present invention. 図３Ａは、本発明の第２の実施の形態に係る発光素子の平面図である。FIG. 3A is a plan view of a light emitting device according to a second embodiment of the present invention. 図３Ｂは、本発明の第２の実施の形態に係る発光素子の縦断面図である。FIG. 3B is a longitudinal sectional view of a light emitting device according to the second embodiment of the present invention. 図４（ａ）は、本発明の第３の実施の形態に係る発光素子の縦断面図であり、図４（ｂ）は、本発明の第３の実施の形態に係る発光素子の平面図である。FIG. 4A is a longitudinal sectional view of a light emitting device according to the third embodiment of the present invention, and FIG. 4B is a plan view of the light emitting device according to the third embodiment of the present invention. It is.

［第１の実施の形態］
図１（ａ）は、本発明の第１の実施の形態に係る発光素子の縦断面の概要を示し、図１（ｂ）は、本発明の第１の実施の形態に係る発光素子の平面の概要を示す。 [First Embodiment]
FIG. 1A shows an outline of a longitudinal section of the light emitting device according to the first embodiment of the present invention, and FIG. 1B shows a plane of the light emitting device according to the first embodiment of the present invention. The outline of is shown.

（発光素子１の構成）
本発明の第１の実施の形態に係る発光素子１は、図１（ａ）に示すように、一例として、Ｃ面（０００１）を有するサファイア基板１０と、サファイア基板１０の上に設けられるバッファ層２０と、バッファ層２０の上に設けられるｎ側コンタクト層２２と、ｎ側コンタクト層２２の上に設けられるｎ側クラッド層２４と、ｎ側クラッド層２４の上に設けられる発光層２５と、発光層２５の上に設けられるｐ側クラッド層２６と、ｐ側クラッド層２６の上に設けられるｐ側コンタクト層２８とを含む半導体積層構造を備える。 (Configuration of Light-Emitting Element 1)
As illustrated in FIG. 1A, the light emitting device 1 according to the first embodiment of the present invention includes, as an example, a sapphire substrate 10 having a C plane (0001) and a buffer provided on the sapphire substrate 10. A layer 20, an n-side contact layer 22 provided on the buffer layer 20, an n-side cladding layer 24 provided on the n-side contact layer 22, and a light emitting layer 25 provided on the n-side cladding layer 24 The semiconductor laminated structure includes a p-side cladding layer 26 provided on the light emitting layer 25 and a p-side contact layer 28 provided on the p-side cladding layer 26.

また、発光素子１は、ｐ側コンタクト層２８の上に設けられる拡散電極３０と、拡散電極３０上の一部の領域に設けられるｐ電極４２と、ｐ側コンタクト層２８から少なくともｎ側コンタクト層２２の表面までエッチングにより除去することにより露出したｎ側コンタクト層２２の上に設けられるｎ電極４０と、拡散電極３０上のｐ電極４２が配置される領域を露出させる開口５２及びｎ側コンタクト層２２上のｎ電極４０が配置される領域を露出させる開口５２を有するパッシベーション膜としての絶縁層５０と、絶縁層５０の内部に配置される反射層６０と、絶縁層５０の上面の一部を覆うと共にｐ電極４２及びｎ電極４０の上の開口のそれぞれに設けられるバリア層７０と、バリア層７０の上に設けられるはんだ層８０とを備える。   The light emitting element 1 includes a diffusion electrode 30 provided on the p-side contact layer 28, a p-electrode 42 provided in a partial region on the diffusion electrode 30, and at least an n-side contact layer from the p-side contact layer 28. An n-electrode 40 provided on the n-side contact layer 22 exposed by etching to the surface of 22 and an opening 52 and an n-side contact layer for exposing a region where the p-electrode 42 on the diffusion electrode 30 is disposed 22, an insulating layer 50 as a passivation film having an opening 52 exposing a region where the n-electrode 40 is disposed, a reflective layer 60 disposed inside the insulating layer 50, and a part of the upper surface of the insulating layer 50. A barrier layer 70 that covers and is provided in each of the openings on the p-electrode 42 and the n-electrode 40 and a solder layer 80 provided on the barrier layer 70 are provided.

本実施形態においては、ｎ電極４０を構成する材料とｐ電極４２を構成する材料とは同一である。また、ｎ電極４０及びｐ電極４２を多層から形成する場合、それぞれの層構成は同一である。特に、ｎ電極４０を構成する材料及びｐ電極４２を構成する材料は、ｎ電極４０に接触するバリア層７０及びｐ電極４２に接触するバリア層７０との間で電気的接続、及び密着性が良好な材料を用いる。更に、ｎ電極４０上に設けられるバリア層７０及びはんだ層８０を構成する材料と、ｐ電極４２上に設けられるバリア層７０及びはんだ層８０を構成する材料とを同一にすることができる。なお、バリア層７０とはんだ層８０とを併せて接合電極という。   In the present embodiment, the material constituting the n-electrode 40 and the material constituting the p-electrode 42 are the same. Further, when the n-electrode 40 and the p-electrode 42 are formed from multiple layers, the respective layer configurations are the same. In particular, the material constituting the n electrode 40 and the material constituting the p electrode 42 have electrical connection and adhesion between the barrier layer 70 in contact with the n electrode 40 and the barrier layer 70 in contact with the p electrode 42. Use good materials. Further, the material constituting the barrier layer 70 and the solder layer 80 provided on the n-electrode 40 can be made the same as the material constituting the barrier layer 70 and the solder layer 80 provided on the p-electrode 42. The barrier layer 70 and the solder layer 80 are collectively referred to as a bonding electrode.

ここで、バッファ層２０と、ｎ側コンタクト層２２と、ｎ側クラッド層２４と、発光層２５と、ｐ側クラッド層２６と、ｐ側コンタクト層２８とはそれぞれ、III族窒化物化合物半導体からなる層である。III族窒化物化合物半導体は、例えば、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の四元系のIII族窒化物化合物半導体を用いることができ、また、ＡｌＮ、ＧａＮ、又はＩｎＮ等の２元系のIII族窒化物化合物半導体、ＡｌｘＧａ１−ｘＮ、ＡｌｘＩｎ１−ｘＮ、又はＧａｘＩｎ１−ｘＮ（ただし、０＜ｘ＜１）の３元系のIII族窒化物化合物半導体を用いることもできる。 Here, the buffer layer 20, the n-side contact layer 22, the n-side cladding layer 24, the light emitting layer 25, the p-side cladding layer 26, and the p-side contact layer 28 are each made of a group III nitride compound semiconductor. It is a layer. The group III nitride compound semiconductor is, for example, a quaternary group III nitride of Al x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). A compound compound semiconductor can be used, and a binary group III nitride compound semiconductor such as AlN, GaN, or InN, Al x Ga 1-x N, Al x In 1-x N, or Ga x In A ternary group III nitride compound semiconductor of 1-xN (where 0 <x <1) can also be used.

本実施形態においては、バッファ層２０は、ＡｌＮから形成される。そして、ｎ側コンタクト層２２とｎ側クラッド層２４とは、所定量のｎ型ドーパント（例えば、Ｓｉ）をそれぞれドーピングしたｎ−ＧａＮからそれぞれ形成される。また、発光層２５は、ＩｎＧａＮ／ＧａＮ／ＡｌＧａＮから形成される多重量子井戸構造を有する。更に、ｐ側クラッド層２６とｐ側コンタクト層２８とは、所定量のｐ型ドーパント（例えば、Ｍｇ）をドーピングしたｐ−ＧａＮからそれぞれ形成される。   In the present embodiment, the buffer layer 20 is made of AlN. The n-side contact layer 22 and the n-side cladding layer 24 are each formed from n-GaN doped with a predetermined amount of n-type dopant (for example, Si). The light emitting layer 25 has a multiple quantum well structure formed of InGaN / GaN / AlGaN. Further, the p-side cladding layer 26 and the p-side contact layer 28 are each formed from p-GaN doped with a predetermined amount of p-type dopant (for example, Mg).

また、本実施形態に係る拡散電極３０は酸化物半導体から形成され、例えば、ＩＴＯ（Indium Tin Oxide）から形成される。そして、絶縁層５０は、例えば、二酸化シリコン（ＳｉＯ２）から主として形成される。また、反射層６０は、絶縁層５０の内部に設けられ、発光層２５が発する光を反射する金属材料、例えば、Ａｌから形成される。絶縁層５０全体の厚さは、例えば、０．１μｍ以上１μｍ以下であり、絶縁層５０の内部に設けられる反射層６０の厚さは、反射層６０に入射した光を適切に反射させることを目的として、例えば、０．０５μｍ以上０．５μｍ以下である。 Further, the diffusion electrode 30 according to the present embodiment is made of an oxide semiconductor, for example, made of ITO (Indium Tin Oxide). The insulating layer 50 is mainly formed from, for example, silicon dioxide (SiO 2 ). The reflective layer 60 is provided inside the insulating layer 50 and is made of a metal material that reflects light emitted from the light emitting layer 25, for example, Al. The total thickness of the insulating layer 50 is, for example, 0.1 μm or more and 1 μm or less, and the thickness of the reflective layer 60 provided inside the insulating layer 50 is to appropriately reflect the light incident on the reflective layer 60. The purpose is, for example, 0.05 μm or more and 0.5 μm or less.

ｎ電極４０は、図１（ａ）に示すように、ｎ側コンタクト層２２上における、ｎ側クラッド層２４からｐ側コンタクト層２８までの複数の化合物半導体層から構成されるメサ部分から離れた位置に、メサ部分の側面に沿って設けられる。また、ｎ電極４０は、バリア層７０に接触する上面において、バリア層７０と非接触の部分である外縁部４０ａが絶縁層５０に接する。なお、図１（ｂ）では、はんだ層８０が表面に露出しているので、ｎ電極４０を目視で確認することはできない。また、ｐ電極４２は、メサ部分上に設けられる拡散電極３０の上面の中央部分に、上面視にて矩形状に形成される。また、ｐ電極４２は、バリア層７０に接触する上面において、バリア層７０と非接触の部分である外縁部４２ａが絶縁層５０に接する。そして、絶縁層５０は、ｐ電極４２の形成領域を除いて拡散電極３０及び上記メサ部分を覆い、ｎ電極４０の形成領域を除いてｎ側コンタクト層２２を覆っている。   As shown in FIG. 1A, the n-electrode 40 is separated from the mesa portion formed of a plurality of compound semiconductor layers from the n-side cladding layer 24 to the p-side contact layer 28 on the n-side contact layer 22. In position, along the side of the mesa portion. The n-electrode 40 is in contact with the insulating layer 50 at the upper surface in contact with the barrier layer 70, with the outer edge portion 40 a that is not in contact with the barrier layer 70. In FIG. 1B, the n-electrode 40 cannot be visually confirmed because the solder layer 80 is exposed on the surface. The p-electrode 42 is formed in a rectangular shape in a top view at the central portion of the upper surface of the diffusion electrode 30 provided on the mesa portion. In addition, the p-electrode 42 is in contact with the insulating layer 50 at the upper surface in contact with the barrier layer 70, and the outer edge portion 42 a that is not in contact with the barrier layer 70. The insulating layer 50 covers the diffusion electrode 30 and the mesa portion except for the formation region of the p-electrode 42, and covers the n-side contact layer 22 except for the formation region of the n-electrode 40.

また、ｎ電極４０及びｐ電極４２は、Ｎｉ又はＣｒと、Ａｕとを含む金属材料から形成される。特にｎ側コンタクト層２２がｎ型のＧａＮから形成される場合、ｎ電極４０は、ｎ側コンタクト層２２の側から接触層としてのＮｉ層とＮｉ層の上方のＡｕ層とを含んで形成することができ、又はｎ側コンタクト層２２の側から接触層としてのＣｒ層とＣｒ層の上方のＡｕ層とを含んで形成することができる。また、特に拡散電極３０が酸化物半導体から形成される場合、ｐ電極４２は、拡散電極３０の側から接触層としてのＮｉ層とＮｉ層の上方のＡｕ層とを含んで形成することができ、又は拡散電極３０の側から接触層としてのＣｒ層とＣｒ層の上方のＡｕ層とを含んで形成することができる。ｎ電極４０及びｐ電極４２の表面の平坦性を良好にすること、かつ、オーミック接触を維持すること（すなわち、良好なオーミックコンタクトを得ること）を目的として、Ｎｉ層若しくはＣｒ層の厚さは、例えば、０．０１μｍ以上０．１μｍ以下であることが好ましく、Ａｕ層の厚さは０．０５μｍ以上０．５μｍ以下であることが好ましい。   The n electrode 40 and the p electrode 42 are made of a metal material containing Ni or Cr and Au. In particular, when the n-side contact layer 22 is formed of n-type GaN, the n-electrode 40 is formed including the Ni layer as the contact layer and the Au layer above the Ni layer from the n-side contact layer 22 side. Alternatively, it can be formed including a Cr layer as a contact layer and an Au layer above the Cr layer from the n-side contact layer 22 side. In particular, when the diffusion electrode 30 is formed of an oxide semiconductor, the p-electrode 42 can be formed including a Ni layer as a contact layer and an Au layer above the Ni layer from the diffusion electrode 30 side. Alternatively, a Cr layer as a contact layer and an Au layer above the Cr layer can be formed from the diffusion electrode 30 side. For the purpose of improving the flatness of the surfaces of the n electrode 40 and the p electrode 42 and maintaining ohmic contact (that is, obtaining good ohmic contact), the thickness of the Ni layer or Cr layer is For example, the thickness is preferably 0.01 μm or more and 0.1 μm or less, and the thickness of the Au layer is preferably 0.05 μm or more and 0.5 μm or less.

また、ｎ電極４０は、接触層と、中間層と、Ａｕ層とを含んで形成することもできる。同様にしてｐ電極４２は、拡散電極３０の側から接触層と、中間層と、Ａｕ層とを含んで形成することができる。中間層は、接触層と、ｎ側コンタクト層２２若しくは拡散電極３０とのオーミック接触を維持すること等を目的として、上方のＡｕが接触層のＮｉ又はＣｒに拡散すること（すなわち、ＡｕとＮｉ又はＣｒとが合金化すること）を抑制することのできる材料、例えば、Ｔｉ、Ｐｔ等の金属材料を用いて形成することができる。中間層は、例えば、０．０１μｍ以上０．１μｍ以下の厚さを有して形成することが好ましい。   The n-electrode 40 can also be formed including a contact layer, an intermediate layer, and an Au layer. Similarly, the p-electrode 42 can be formed including the contact layer, the intermediate layer, and the Au layer from the diffusion electrode 30 side. For the purpose of maintaining ohmic contact between the contact layer and the n-side contact layer 22 or the diffusion electrode 30, the intermediate layer diffuses upper Au into Ni or Cr of the contact layer (that is, Au and Ni Or a material capable of suppressing alloying with Cr), for example, a metal material such as Ti or Pt. The intermediate layer is preferably formed to have a thickness of, for example, 0.01 μm or more and 0.1 μm or less.

ここで、本実施形態においては、ｐ電極４２とバリア層７０との接触部分は、平面視にてｐ電極４２の中央側であり、ｐ電極４２と絶縁層５０との接触部分は、平面視にてｐ電極４２の外縁部４２ａである。更に、バリア層７０は、絶縁層５０における拡散電極３０と反対側の表面（すなわち、図１（ａ）中の上面）に接触しており、絶縁層５０の表面の所定の領域を覆っている。このバリア層７０は、絶縁層５０との接触部分に主としてＴｉから構成される金属層を有する。なお、ｎ電極４０及びｐ電極４２の外縁部の表面に絶縁層５０を接触させるべく、ｎ電極４０及びｐ電極４２を構成する接触層（すなわち、Ｎｉ層又はＣｒ層）、中間層、及びＡｕ層の厚さは、上記のような範囲にすることが好ましい。   Here, in the present embodiment, the contact portion between the p electrode 42 and the barrier layer 70 is the center side of the p electrode 42 in plan view, and the contact portion between the p electrode 42 and the insulating layer 50 is seen in plan view. The outer edge portion 42a of the p-electrode 42. Furthermore, the barrier layer 70 is in contact with the surface of the insulating layer 50 opposite to the diffusion electrode 30 (that is, the upper surface in FIG. 1A) and covers a predetermined region of the surface of the insulating layer 50. . The barrier layer 70 has a metal layer mainly composed of Ti at a contact portion with the insulating layer 50. In addition, in order to make the insulating layer 50 contact the surface of the outer edge part of the n electrode 40 and the p electrode 42, the contact layer (namely, Ni layer or Cr layer) which comprises the n electrode 40 and the p electrode 42, an intermediate | middle layer, and Au The thickness of the layer is preferably in the above range.

また、図１（ｂ）に示すように、発光素子１は、平面視にて発光素子１の中央付近に略矩形状に形成され、バリア層７０を介してｐ電極４２に電気的に接触するｐ側のはんだ層８０を備える。また、発光素子１は、平面視にて略コの字状に形成され、バリア層７０を介してｎ電極４０に電気的に接触するｎ側のはんだ層８０を備える。すなわち、ｎ側のはんだ層８０は、平面視にて発光素子１の一辺近傍に沿って設けられる辺部８０ａと、辺部８０ａの両端部分から当該一辺に垂直な方向に延びる端部８０ｂとを有する。このようにｎ側のはんだ層８０をコの字状に形成することにより、発光素子１をサブマウント等に搭載した場合において、ｐ側のはんだ層８０に電気的に接続するリード若しくは配線を外部に容易に引き出すことができる。はんだ層８０は、共晶材料、例えば、ＡｕＳｎから形成することができる。はんだ層８０は、例えば、真空蒸着法（例えば、電子ビーム蒸着法、又は抵抗加熱蒸着法等）、スパッタ法、めっき法、スクリーン印刷法等により形成することができる。また、はんだ層８０は、ＡｕＳｎ以外の共晶材料からなる共晶はんだ又はＳｎＡｇＣｕ等の鉛フリーはんだから形成することもできる。   As shown in FIG. 1B, the light emitting element 1 is formed in a substantially rectangular shape near the center of the light emitting element 1 in a plan view, and is in electrical contact with the p-electrode 42 through the barrier layer 70. A p-side solder layer 80 is provided. The light-emitting element 1 includes an n-side solder layer 80 that is formed in a substantially U shape in plan view and is in electrical contact with the n-electrode 40 through the barrier layer 70. That is, the n-side solder layer 80 includes a side portion 80a provided along the vicinity of one side of the light emitting element 1 in plan view, and an end portion 80b extending from both end portions of the side portion 80a in a direction perpendicular to the one side. Have. In this way, by forming the n-side solder layer 80 in a U-shape, when the light-emitting element 1 is mounted on a submount or the like, leads or wirings electrically connected to the p-side solder layer 80 are externally provided. Can be pulled out easily. The solder layer 80 can be formed from a eutectic material, such as AuSn. The solder layer 80 can be formed by, for example, a vacuum evaporation method (for example, an electron beam evaporation method or a resistance heating evaporation method), a sputtering method, a plating method, a screen printing method, or the like. The solder layer 80 can also be formed from eutectic solder made of a eutectic material other than AuSn or lead-free solder such as SnAgCu.

具体的に、バリア層７０は、絶縁層５０とｎ電極４０及びｐ電極４２に接触する第１のバリア層と、第１のバリア層上に形成され、はんだ層８０を構成する材料の拡散を抑制する第２のバリア層とを少なくとも含んで形成される。第１のバリア層は、ｎ電極４０を構成する材料及びｐ電極４２を構成する材料に対してオーミック接触すると共に密着性が良好な材料から形成され、例えば、Ｔｉから主として形成される。また、第２のバリア層は、はんだ層８０を構成する材料がｎ電極４０及びｐ電極４２側に拡散することを抑制することのできる材料から形成され、例えば、Ｎｉから主として形成される。   Specifically, the barrier layer 70 is formed on the first barrier layer in contact with the insulating layer 50, the n-electrode 40 and the p-electrode 42, and diffuses the material constituting the solder layer 80. And a second barrier layer to be suppressed. The first barrier layer is formed of a material having an ohmic contact with the material forming the n-electrode 40 and the material forming the p-electrode 42 and having good adhesion, and is mainly formed of, for example, Ti. The second barrier layer is formed of a material capable of suppressing the material constituting the solder layer 80 from diffusing to the n electrode 40 and p electrode 42 sides, and is mainly formed of Ni, for example.

また、バリア層７０は、第１のバリア層及び第２のバリア層を１つのペア層として、複数のペア層を含むこともできる。バリア層７０が複数のペア層を含むことにより、はんだ層８０を構成する材料の拡散を更に抑制できる。そして、バリア層７０の第１のバリア層の膜厚は、例えば、１５０ｎｍ程度であり、第２のバリア層の膜厚は、例えば、１００ｎｍ若しくは１５０ｎｍ程度である。更に、はんだ層８０は、例えば、２μｍ以上２０μｍ以下の厚さを有して形成される。   The barrier layer 70 can also include a plurality of pair layers, with the first barrier layer and the second barrier layer as one pair layer. When barrier layer 70 includes a plurality of pair layers, diffusion of the material constituting solder layer 80 can be further suppressed. The film thickness of the first barrier layer of the barrier layer 70 is, for example, about 150 nm, and the film thickness of the second barrier layer is, for example, about 100 nm or 150 nm. Furthermore, the solder layer 80 is formed to have a thickness of 2 μm to 20 μm, for example.

以上のように構成された発光素子１は、青色領域の波長の光を発するフリップチップ型の発光ダイオード（ＬＥＤ）であり、例えば、発光素子１は、順電圧が２．９Ｖで、順電流が２０ｍＡの場合に、ピーク波長が４５５ｎｍの光を発する。また、発光素子１は平面視にて略四角形状に形成される。発光素子１の平面寸法は、例えば、縦寸法及び横寸法がそれぞれ略３５０μｍである。   The light-emitting element 1 configured as described above is a flip-chip light-emitting diode (LED) that emits light having a wavelength in the blue region. For example, the light-emitting element 1 has a forward voltage of 2.9 V and a forward current. In the case of 20 mA, light having a peak wavelength of 455 nm is emitted. The light emitting element 1 is formed in a substantially square shape in plan view. For example, the vertical dimension and the horizontal dimension of the light emitting element 1 are approximately 350 μm, respectively.

なお、サファイア基板１０の上に設けられるバッファ層２０からｐ側コンタクト層２８までの各層は、例えば、有機金属化学気相成長法（Metal Organic Chemical Vapor Deposition : MOCVD）、分子線エピタキシー法（Molecular Beam Epitaxy : MBE）、ハライド気相エピタキシー法（Halide Vapor Phase Epitaxy : HVPE）等によって形成することができる。ここで、バッファ層２０がＡｌＮから形成されるものを例示したが、バッファ層２０はＧａＮから形成することもできる。また、発光層３０の量子井戸構造は、多重量子井戸構造でなく、単一量子井戸構造、歪量子井戸構造にすることもできる。   Each layer from the buffer layer 20 to the p-side contact layer 28 provided on the sapphire substrate 10 is, for example, metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (Molecular Beam). Epitaxy (MBE), Halide Vapor Phase Epitaxy (HVPE), etc. Here, the buffer layer 20 is formed of AlN, but the buffer layer 20 can also be formed of GaN. Further, the quantum well structure of the light emitting layer 30 may be a single quantum well structure or a strained quantum well structure instead of a multiple quantum well structure.

また、絶縁層５０は、酸化チタン（ＴｉＯ２）、アルミナ（Ａｌ２Ｏ３）、五酸化タンタル（Ｔａ２Ｏ５）等の金属酸化物、若しくはポリイミド等の電気絶縁性を有する樹脂材料から形成することもできる。そして、反射層６０は、Ａｇから形成することもでき、Ａｌ又はＡｇを主成分として含む合金から形成することもできる。また、反射層６０は、屈折率の異なる２つの材料の複数の層から形成される分布ブラッグ反射器（Di stributed Bragg Reflector : DBR）であってもよい。 The insulating layer 50 is formed from a metal oxide such as titanium oxide (TiO 2 ), alumina (Al 2 O 3 ), tantalum pentoxide (Ta 2 O 5 ), or a resin material having electrical insulation properties such as polyimide. You can also And the reflective layer 60 can also be formed from Ag, and can also be formed from the alloy which contains Al or Ag as a main component. The reflective layer 60 may be a distributed Bragg reflector (DBR) formed from a plurality of layers of two materials having different refractive indexes.

更に、発光素子１は、紫外領域、近紫外領域、又は緑色領域にピーク波長を有する光を発するＬＥＤであってもよいが、ＬＥＤが発する光のピーク波長の領域はこれらに限定されない。なお、他の変形例においては、発光素子１の平面寸法はこれに限られない。例えば、発光素子１の平面寸法を縦寸法及び横寸法がそれぞれ１ｍｍとなるよう設計することもでき、縦寸法と横寸法とが互いに異なるようにすることもできる。   Furthermore, the light emitting element 1 may be an LED that emits light having a peak wavelength in the ultraviolet region, the near ultraviolet region, or the green region, but the region of the peak wavelength of the light emitted by the LED is not limited thereto. In other modified examples, the planar dimension of the light emitting element 1 is not limited to this. For example, the planar dimension of the light emitting element 1 can be designed such that the vertical dimension and the horizontal dimension are each 1 mm, and the vertical dimension and the horizontal dimension can be different from each other.

（発光素子１の製造工程）
図２Ａから図２Ｃは、第１の実施の形態に係る発光素子の製造工程の一例を示す。具体的に、図２Ａの（ａ）は、ｎ側コンタクト層の表面を露出させるためのエッチングが施される前の縦断面図である。図２Ａの（ｂ）は、ｎ側コンタクト層の表面を露出させるためのエッチングが施された後の縦断面図である。また、図２Ａの（ｃ）は、拡散電極にマスクが形成された状態の縦断面図である。更に、図２Ａの（ｄ）は、拡散電極をエッチングした後の縦断面図である。 (Manufacturing process of light-emitting element 1)
2A to 2C show an example of a manufacturing process of the light-emitting element according to the first embodiment. Specifically, FIG. 2A (a) is a longitudinal sectional view before etching for exposing the surface of the n-side contact layer is performed. FIG. 2B is a longitudinal sectional view after the etching for exposing the surface of the n-side contact layer is performed. Moreover, (c) of FIG. 2A is a longitudinal cross-sectional view of a state in which a mask is formed on the diffusion electrode. Furthermore, (d) of FIG. 2A is a longitudinal cross-sectional view after etching the diffusion electrode.

まず、サファイア基板１０を準備して、このサファイア基板１０の上に、ｎ型半導体層と、発光層と、ｐ型半導体層とを含む半導体積層構造を形成する。具体的には、サファイア基板１０の上に、バッファ層２０と、ｎ側コンタクト層２２と、ｎ側クラッド層２４と、発光層２５と、ｐ側クラッド層２６と、ｐ側コンタクト層２８とをこの順にエピタキシャル成長してエピタキシャル成長基板を形成する（半導体積層構造形成工程）。   First, a sapphire substrate 10 is prepared, and a semiconductor stacked structure including an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer is formed on the sapphire substrate 10. Specifically, the buffer layer 20, the n-side contact layer 22, the n-side cladding layer 24, the light emitting layer 25, the p-side cladding layer 26, and the p-side contact layer 28 are formed on the sapphire substrate 10. Epitaxial growth is performed in this order to form an epitaxial growth substrate (semiconductor laminated structure forming step).

続いて、フォトレジストによるマスク２００をエピタキシャル成長基板のｐ側コンタクト層２８上にフォトリソグラフィー技術を用いて形成する（図２Ａ（ａ））。次に、マスク２００が形成された部分を除く一部の領域を、ｐ側コンタクト層２８からｎ側コンタクト層２２の表面までエッチングした後、マスク２００を除去する。これにより、ｎ側クラッド層２４からｐ側コンタクト層２８までの複数の化合物半導体層から構成されるメサ部分が形成され、ｎ側コンタクト層２２の表面の一部が露出する（図２Ａ（ｂ）、除去工程）。なお、除去工程においては、マスク２００が形成されていない部分のｎ側クラッド層２４からｐ側コンタクト層２８までを完全に除去することを目的として、ｎ側コンタクト層２２の一部までエッチングすることもできる。   Subsequently, a mask 200 made of a photoresist is formed on the p-side contact layer 28 of the epitaxial growth substrate by using a photolithography technique (FIG. 2A (a)). Next, after etching a part of the region excluding the portion where the mask 200 is formed from the p-side contact layer 28 to the surface of the n-side contact layer 22, the mask 200 is removed. Thereby, a mesa portion composed of a plurality of compound semiconductor layers from the n-side cladding layer 24 to the p-side contact layer 28 is formed, and a part of the surface of the n-side contact layer 22 is exposed (FIG. 2A (b)). , Removal step). In the removal step, etching is performed to a part of the n-side contact layer 22 for the purpose of completely removing the portion from the n-side cladding layer 24 to the p-side contact layer 28 where the mask 200 is not formed. You can also.

この後、ｎ側コンタクト層２２及びｐ側コンタクト層２８の表面の全体に拡散電極３０を形成する。すなわち、露出しているｎ側コンタクト層２２の表面、メサ部分の側面、及びｐ側コンタクト層２８の表面（すなわち、メサ部分の上面）を覆うように、拡散電極３０を形成する。本実施形態において拡散電極３０はＩＴＯであり、例えば、真空蒸着法を用いて形成される。なお、拡散電極３０は、スパッタリング法、ＣＶＤ法、又はゾルゲル法等により形成することもできる。そして、拡散電極３０を残す領域にフォトレジストによるマスク２０２を形成する（図２Ａ（ｃ））。続いて、マスク２０２に被覆されていない拡散電極３０をエッチングする。これにより、ｐ側コンタクト層２８の所定領域に拡散電極３０が形成される（図２Ａ（ｄ）、拡散電極形成工程）。なお、まず、エピタキシャル成長基板の全面に拡散電極３０を形成した後、フォトリソグラフィー技術及びエッチング技術を用いて、拡散電極３０の一部をエッチングして除去すると共に、ｐ側コンタクト層２８からｎ側コンタクト層２２の表面までエッチングすることもできる。   Thereafter, the diffusion electrode 30 is formed on the entire surface of the n-side contact layer 22 and the p-side contact layer 28. That is, the diffusion electrode 30 is formed so as to cover the exposed surface of the n-side contact layer 22, the side surface of the mesa portion, and the surface of the p-side contact layer 28 (that is, the upper surface of the mesa portion). In the present embodiment, the diffusion electrode 30 is ITO, and is formed using, for example, a vacuum deposition method. The diffusion electrode 30 can also be formed by a sputtering method, a CVD method, a sol-gel method, or the like. Then, a mask 202 made of a photoresist is formed in a region where the diffusion electrode 30 is left (FIG. 2A (c)). Subsequently, the diffusion electrode 30 not covered with the mask 202 is etched. Thereby, the diffusion electrode 30 is formed in a predetermined region of the p-side contact layer 28 (FIG. 2A (d), diffusion electrode formation step). First, after the diffusion electrode 30 is formed on the entire surface of the epitaxial growth substrate, a part of the diffusion electrode 30 is removed by etching using the photolithography technique and the etching technique, and the n-side contact from the p-side contact layer 28 is removed. It is also possible to etch down to the surface of the layer 22.

図２Ｂ（ａ）は、ｎ電極及びｐ電極を形成した後の縦断面図である。また、図２Ｂ（ｂ）は、第１の絶縁層を形成した後の縦断面図である。更に、図２Ｂ（ｃ）は、反射層及び第２の絶縁層を形成した後の縦断面図である。   FIG. 2B (a) is a longitudinal sectional view after the n-electrode and the p-electrode are formed. FIG. 2B (b) is a longitudinal sectional view after forming the first insulating layer. Further, FIG. 2B (c) is a longitudinal sectional view after the reflective layer and the second insulating layer are formed.

まず、真空蒸着法及びフォトリソグラフィー技術を用いて、ｎ電極４０をｎ側コンタクト層２２の表面の予め定められた一部の領域に形成すると同時に、ｐ電極４２を拡散電極３０の表面の予め定められた一部の領域に形成する（図２Ｂ（ａ）、電極形成工程）。本実施形態において、ｎ電極４０を構成する材料と、ｐ電極４２を構成する材料とは同一材料である。すなわち、ｎ電極４０を形成するｎ側コンタクト層２２の予め定められた領域と、ｐ電極４２を形成する拡散電極３０の予め定められた領域とのそれぞれに開口を有するフォトレジストのマスクを形成した後、各開口に電極材料を同時に真空蒸着することにより、互いに同一材料からなるｎ電極４０及びｐ電極４２を形成する。なお、ｎ電極４０及びｐ電極４２を構成する材料をｎ側コンタクト層２２及び拡散電極３０上に設けた後、ｎ側コンタクト層２２とｎ電極４０との間、及び拡散電極３０とｐ電極４２との間のオーミック接触と密着性とを確保すべく、所定の温度、所定の雰囲気下で、所定の時間の熱処理を施すこともできる。   First, the n electrode 40 is formed in a predetermined partial region on the surface of the n-side contact layer 22 by using a vacuum deposition method and a photolithography technique, and at the same time, the p electrode 42 is determined in advance on the surface of the diffusion electrode 30. Then, it is formed in a part of the formed region (FIG. 2B (a), electrode forming step). In the present embodiment, the material constituting the n-electrode 40 and the material constituting the p-electrode 42 are the same material. That is, a photoresist mask having openings in each of a predetermined region of the n-side contact layer 22 forming the n-electrode 40 and a predetermined region of the diffusion electrode 30 forming the p-electrode 42 is formed. Thereafter, an electrode material is simultaneously vacuum deposited on each opening, thereby forming an n electrode 40 and a p electrode 42 made of the same material. In addition, after providing the material which comprises the n electrode 40 and the p electrode 42 on the n side contact layer 22 and the diffusion electrode 30, it is between the n side contact layer 22 and the n electrode 40, and the diffusion electrode 30 and the p electrode 42. In order to ensure ohmic contact and adhesion between the two, a heat treatment can be performed for a predetermined time at a predetermined temperature and in a predetermined atmosphere.

続いて、ｎ電極４０及びｐ電極４２を覆う絶縁層５０を形成する。具体的には、ｎ側コンタクト層２２、ｎ電極４０、メサ部分、拡散電極３０、及びｐ電極４２を覆う第１の絶縁層５０ａを、プラズマＣＶＤ法により形成する（絶縁層形成工程における第１の絶縁層形成工程）。そして、第１の絶縁層５０ａの上であってｎ電極４０及びｐ電極４２の上方を除く所定の領域に、蒸着法及びフォトリソグラフィー技術を用いて反射層６０を形成する（図２Ｂ（ｂ）、絶縁層形成工程における反射層形成工程）。次に、図２Ｂ（ｂ）の工程において形成された反射層６０の上側と、反射層６０が形成されていない部分の上側とに、プラズマＣＶＤ法を用いて第２の絶縁層５０ｂを形成する（図２Ｂ（ｃ）、絶縁層形成工程における第２の絶縁層形成工程）。これにより反射層６０が第２の絶縁層５０ｂにより被覆される。そして、第１の絶縁層５０ａと第２の絶縁層５０ｂとから、本実施形態に係る絶縁層５０が構成される。   Subsequently, an insulating layer 50 covering the n electrode 40 and the p electrode 42 is formed. Specifically, a first insulating layer 50a that covers the n-side contact layer 22, the n electrode 40, the mesa portion, the diffusion electrode 30, and the p electrode 42 is formed by plasma CVD (first insulating layer forming step). Insulating layer forming step). Then, a reflective layer 60 is formed on the first insulating layer 50a in a predetermined region excluding above the n-electrode 40 and the p-electrode 42 by using a vapor deposition method and a photolithography technique (FIG. 2B (b)). The reflective layer forming step in the insulating layer forming step). Next, the second insulating layer 50b is formed using the plasma CVD method on the upper side of the reflective layer 60 formed in the step of FIG. 2B (b) and on the upper side of the portion where the reflective layer 60 is not formed. (FIG. 2B (c), second insulating layer forming step in the insulating layer forming step). As a result, the reflective layer 60 is covered with the second insulating layer 50b. The first insulating layer 50a and the second insulating layer 50b constitute the insulating layer 50 according to this embodiment.

図２Ｃ（ａ）は、絶縁層の一部に開口を形成した後の縦断面図である。更に、図２Ｃ（ｂ）は、バリア層及びはんだ層を形成した後の縦断面図である。   FIG. 2C (a) is a longitudinal sectional view after an opening is formed in a part of the insulating layer. Further, FIG. 2C (b) is a longitudinal sectional view after the barrier layer and the solder layer are formed.

続いて、絶縁層５０におけるｎ電極４０の上側部分の少なくとも一部とｐ電極４２の上側部分の少なくとも一部とを、フォトリソグラフィー技術及びエッチング技術を用いて除去する。これにより、ｐ電極４２の上に絶縁層５０の開口５２が形成されると共に、ｎ電極４０の上に絶縁層５０の開口５２が形成される（図２Ｃ（ａ）、開口形成工程）。   Subsequently, at least a part of the upper part of the n-electrode 40 and at least a part of the upper part of the p-electrode 42 in the insulating layer 50 are removed by using a photolithography technique and an etching technique. Thereby, the opening 52 of the insulating layer 50 is formed on the p-electrode 42, and the opening 52 of the insulating layer 50 is formed on the n-electrode 40 (FIG. 2C (a), opening forming step).

次に、真空蒸着法及びフォトリソグラフィー技術を用いて、それぞれの開口５２の内側に、同一材料からなるバリア層７０を同時に形成する（バリア層形成工程）。ｎ電極４０上の開口５２に形成されたバリア層７０はｎ電極４０に電気的に接続すると共に、ｐ電極４２上の開口５２に形成されたバリア層７０はｐ電極４２に電気的に接続する。続いて、ｎ電極４０上に形成したバリア層７０の上、及びｐ電極４２上に形成したバリア層７０の上に同一材料からなるはんだ層８０を同時に形成する（はんだ層形成工程）。これにより、図２Ｃ（ｂ）に示す発光素子１が製造される。   Next, a barrier layer 70 made of the same material is simultaneously formed inside each opening 52 by using a vacuum deposition method and a photolithography technique (barrier layer forming step). The barrier layer 70 formed in the opening 52 on the n-electrode 40 is electrically connected to the n-electrode 40, and the barrier layer 70 formed in the opening 52 on the p-electrode 42 is electrically connected to the p-electrode 42. . Subsequently, a solder layer 80 made of the same material is simultaneously formed on the barrier layer 70 formed on the n-electrode 40 and on the barrier layer 70 formed on the p-electrode 42 (solder layer forming step). Thereby, the light emitting element 1 shown in FIG. 2C (b) is manufactured.

なお、ｎ電極４０、及びｐ電極４２はそれぞれ、スパッタリング法により形成することもできる。また、絶縁層５０は、化学気相成長法（Chemical Vapor Deposition : CVD）により形成することもできる。以上の工程を経て形成された発光素子１は、導電性材料の配線パターンが予め形成されたセラミック等から構成される基板の所定の位置に、フリップチップボンディングにより実装される。そして、基板に実装された発光素子１を、エポキシ樹脂、シリコーン樹脂、又はガラス等の封止材で一体として封止することにより、発光素子１を発光装置としてパッケージ化できる。   Each of the n electrode 40 and the p electrode 42 can also be formed by a sputtering method. The insulating layer 50 can also be formed by chemical vapor deposition (CVD). The light emitting element 1 formed through the above steps is mounted by flip chip bonding at a predetermined position on a substrate made of ceramic or the like in which a wiring pattern of a conductive material is formed in advance. And the light emitting element 1 mounted on the board | substrate can be packaged as a light-emitting device by sealing integrally with sealing materials, such as an epoxy resin, a silicone resin, or glass.

（第１の実施の形態の効果）
本実施の形態に係る発光素子１は、ｎ電極４０及びｐ電極４２を同一材料で同時に形成するので、ｎ電極４０とｐ電極４２とを異なる材料から別々に形成する場合に比べて、製造コストの削減、歩留りの向上を実現することができる。そして、ｎ電極４０及びｐ電極４２を同一材料から同時に形成することから、ｎ電極４０及びｐ電極４２とバリア層７０との間の密着性、電気的な接続性についてｎ電極４０及びｐ電極４２のそれぞれごとに検討することを要さないので、バリア層７０を構成する材料の選択の自由度を向上させることができる。 (Effects of the first embodiment)
In the light emitting element 1 according to the present embodiment, the n electrode 40 and the p electrode 42 are simultaneously formed of the same material. Therefore, the manufacturing cost is higher than the case where the n electrode 40 and the p electrode 42 are separately formed from different materials. Can be reduced and the yield can be improved. Since the n-electrode 40 and the p-electrode 42 are formed simultaneously from the same material, the n-electrode 40 and the p-electrode 42 are in close contact and electrical connectivity between the n-electrode 40 and the p-electrode 42 and the barrier layer 70. Therefore, the degree of freedom in selecting the material constituting the barrier layer 70 can be improved.

また、本実施の形態に係る発光素子１は、ｎ電極４０及びｐ電極４２の接触層をＮｉ若しくはＣｒから形成することにより、同一材料からなる電極をＩＴＯ等の酸化物半導体及びｎ型ＧａＮの双方に対してオーミック接触させることができる。なお、発光素子１において接触層をＮｉから形成した場合、拡散電極３０及びｎ側コンタクト層２２への高い密着性が得られるという効果を奏し、Ｃｒから形成した場合には、拡散電極３０及びｎ側コンタクト層２２と接触層との接触抵抗を低くすることができるという効果を奏する。   In the light emitting device 1 according to the present embodiment, the contact layer of the n electrode 40 and the p electrode 42 is formed of Ni or Cr, so that the electrode made of the same material is made of an oxide semiconductor such as ITO and n-type GaN. It is possible to make ohmic contact with both. In addition, when the contact layer is formed of Ni in the light-emitting element 1, there is an effect that high adhesion to the diffusion electrode 30 and the n-side contact layer 22 is obtained. When the contact layer is formed of Cr, the diffusion electrode 30 and n There is an effect that the contact resistance between the side contact layer 22 and the contact layer can be lowered.

また、本実施の形態に係る発光素子１は、ｎ電極４０及びｐ電極４２と反射層６０とが分離した状態を保持しているので、反射層６０に電流が流れることがなく、反射層６０においてエレクトロマイグレーションが発生することを防止できる。これにより、電極の機能と反射層の機能とを兼用させた電極を設ける場合に比べて、反射層６０を構成する材料のエレクトロマイグレーションを防止できることにより、反射層の反射率の低下、及び電極のオーミック特性の低下を防止でき、信頼性の高い発光素子１を提供することができる。   In addition, since the n-electrode 40 and the p-electrode 42 and the reflective layer 60 are kept separate from each other in the light-emitting element 1 according to the present embodiment, no current flows through the reflective layer 60 and the reflective layer 60 Can prevent electromigration. Thereby, compared with the case where the electrode which combines the function of the electrode and the function of the reflective layer is provided, the electromigration of the material constituting the reflective layer 60 can be prevented. A reduction in ohmic characteristics can be prevented, and a highly reliable light-emitting element 1 can be provided.

［第２の実施の形態］
図３Ａは、本発明の第２の実施の形態に係る発光素子の平面の概要を示し、図３Ｂは、本発明の第２の実施の形態に係る発光素子の縦断面の概要を示す。 [Second Embodiment]
FIG. 3A shows an outline of a plane of the light emitting device according to the second embodiment of the present invention, and FIG. 3B shows an outline of a longitudinal section of the light emitting device according to the second embodiment of the present invention.

第２の実施の形態に係る発光素子２は、第１の実施の形態に係る発光素子１とは拡散電極３０、ｎ電極４０、及びｐ電極４２の構成が異なる点を除き、略同一の構成及び機能を有する。したがって、相違点を除き詳細な説明は省略する。   The light emitting device 2 according to the second embodiment has substantially the same configuration as the light emitting device 1 according to the first embodiment, except that the configurations of the diffusion electrode 30, the n electrode 40, and the p electrode 42 are different. And has a function. Therefore, a detailed description is omitted except for differences.

第２の実施の形態において拡散電極３０は、平面視にて櫛状に形成される。そして、拡散電極３０における櫛の歯に対応する部分上に複数のｐ電極４２が間隔をおいて形成されると共に、互いに平行な長尺の複数のバリア層７０及びはんだ層８０からなる接合電極が形成される。幅方向について外側の拡散電極３０及びはんだ層８０は、他の拡散電極３０及びはんだ層８０より短く形成される。   In the second embodiment, the diffusion electrode 30 is formed in a comb shape in plan view. A plurality of p-electrodes 42 are formed at intervals on portions corresponding to the comb teeth in the diffusion electrode 30, and a joining electrode composed of a plurality of long barrier layers 70 and solder layers 80 parallel to each other is formed. It is formed. The outer diffusion electrode 30 and the solder layer 80 in the width direction are formed shorter than the other diffusion electrodes 30 and the solder layer 80.

ｎ電極４０は、櫛状の拡散電極３０の歯の間、及び発光素子２の２つの角部（例えば、対角の位置ではない２つの角部）にそれぞれ形成され、ｎ電極４０上に設けられるバリア層７０及びはんだ層８０についても、発光素子１の２つの角部に形成される。そして、ｎ電極４０上のバリア層及びはんだ層８０は、短く形成されたｐ電極４２のバリア層７０及びはんだ層８０の先端と平面視にて対向している。   The n-electrode 40 is formed between the teeth of the comb-shaped diffusion electrode 30 and at two corners of the light emitting element 2 (for example, two corners that are not diagonal positions), and is provided on the n-electrode 40. The barrier layer 70 and the solder layer 80 to be formed are also formed at two corners of the light emitting element 1. The barrier layer and the solder layer 80 on the n-electrode 40 are opposed to the short-formed barrier layer 70 and the solder layer 80 of the p-electrode 42 in plan view.

（第２の実施の形態の効果）
第２の実施の形態に係る発光素子２は、複数のｎ電極４０を備えることにより発光素子２に供給される電流の発光素子２中における流れを分散させることができると共に、ｎ電極４０とｎ側コンタクト層２２との接触面積を増加させることができる。これにより、第２の実施の形態のいては、発光素子２の駆動電圧を低減することができ、低い順方向電圧を安定的に保持することができる。 (Effect of the second embodiment)
The light-emitting element 2 according to the second embodiment includes a plurality of n-electrodes 40 to disperse the flow of current supplied to the light-emitting element 2 in the light-emitting element 2, and the n-electrode 40 and n The contact area with the side contact layer 22 can be increased. Thereby, in the second embodiment, the driving voltage of the light emitting element 2 can be reduced, and a low forward voltage can be stably maintained.

［第３の実施の形態］
図４（ａ）は、本発明の第３の実施の形態に係る発光素子の縦断面の概要を示し、図４（ｂ）は、本発明の第３の実施の形態に係る発光素子の平面の概要を示す。なお、図４（ａ）は、図４（ｂ）のＢ−Ｂ線における断面の概要を示している。 [Third Embodiment]
FIG. 4A shows an outline of a longitudinal section of a light emitting device according to the third embodiment of the present invention, and FIG. 4B shows a plan view of the light emitting device according to the third embodiment of the present invention. The outline of is shown. 4A shows an outline of a cross section taken along line BB in FIG. 4B.

第３の実施の形態に係る発光素子３は、第１の実施の形態に係る発光素子１とはｎ電極４０及びｐ電極４２の構成が異なる点を除き、略同一の構成及び機能を有する。したがって、相違点を除き詳細な説明は省略する。   The light emitting element 3 according to the third embodiment has substantially the same configuration and function except that the n electrode 40 and the p electrode 42 are different from the light emitting element 1 according to the first embodiment. Therefore, a detailed description is omitted except for differences.

発光素子３は、複数のｎ電極４０と複数のｐ電極４２とを備える。例えば、発光素子３は、平面視にてｎ側コンタクト層２２上に複数のｎ電極４０が間隔をおいて形成されており、拡散電極３０上に複数のｐ電極４２が間隔をおいて形成されている。換言すれば、複数のｎ電極４０はｎ側コンタクト層２２上に点在しており、複数のｐ電極４２は拡散電極３０上に点在している。そして、発光素子３は、順電圧が２．９Ｖで、順電流が２０ｍＡの場合に、ピーク波長が４５５ｎｍの光を発する。また、発光素子３は平面視にて略四角形状に形成される。発光素子３の平面寸法は、例えば、縦寸法及び横寸法がそれぞれ略３５０μｍである。   The light emitting element 3 includes a plurality of n electrodes 40 and a plurality of p electrodes 42. For example, in the light emitting element 3, a plurality of n electrodes 40 are formed on the n-side contact layer 22 at intervals in a plan view, and a plurality of p electrodes 42 are formed on the diffusion electrode 30 at intervals. ing. In other words, the plurality of n electrodes 40 are scattered on the n-side contact layer 22, and the plurality of p electrodes 42 are scattered on the diffusion electrode 30. The light emitting element 3 emits light having a peak wavelength of 455 nm when the forward voltage is 2.9 V and the forward current is 20 mA. The light emitting element 3 is formed in a substantially square shape in plan view. For example, the vertical dimension and the horizontal dimension of the light emitting element 3 are approximately 350 μm, respectively.

また、発光素子３の製造工程においては、はんだ層形成工程において、点在している複数のｐ電極４０の全て又は一部が、はんだ層８０の形成により電気的に接続される。同様に、複数のｎ電極４２の全て又は一部が、はんだ層８０の形成により電気的に接続される。   In the manufacturing process of the light emitting element 3, all or some of the plurality of scattered p electrodes 40 are electrically connected by forming the solder layer 80 in the solder layer forming process. Similarly, all or some of the plurality of n electrodes 42 are electrically connected by forming the solder layer 80.

以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。   While the embodiments of the present invention have been described above, the embodiments described above do not limit the invention according to the claims. In addition, it should be noted that not all the combinations of features described in the embodiments are essential to the means for solving the problems of the invention.

１、２、３ 発光素子
１０ サファイア基板
２０ バッファ層
２２ ｎ側コンタクト層
２４ ｎ側クラッド層
２５ 発光層
２６ ｐ側クラッド層
２８ ｐ側コンタクト層
３０ 拡散電極
４０ ｎ電極
４０ａ 端部
４２ ｐ電極
４２ａ 端部
５０ 絶縁層
５０ａ 第１の絶縁層
５０ｂ 第２の絶縁層
５２ 開口
６０ 反射層
７０ バリア層
８０ はんだ層
８０ａ 辺部
８０ｂ 端部
２００、２０２ マスク 1, 2 and 3 Light-emitting element 10 Sapphire substrate 20 Buffer layer 22 n-side contact layer 24 n-side cladding layer 25 light-emitting layer 26 p-side cladding layer 28 p-side contact layer 30 Diffusion electrode 40 n-electrode 40a end 42 p-electrode 42a end Part 50 Insulating layer 50a First insulating layer 50b Second insulating layer 52 Opening 60 Reflective layer 70 Barrier layer 80 Solder layer 80a Side 80b End part 200, 202 Mask

Claims (5)

ｎ型半導体層と、発光層と、ｐ型半導体層とを含む半導体積層構造の一部をｐ型半導体層側から除去して、前記ｎ型半導体層の表面を露出させる除去工程と、
前記ｐ型半導体層上に拡散電極を形成する拡散電極形成工程と、
前記拡散電極上にｐ電極を形成すると同時に、前記除去工程にて露出した前記ｎ型半導体層上に前記ｐ電極と同一材料からなるｎ電極を形成する電極形成工程と、
前記ｐ電極が形成された前記拡散電極と、前記ｎ電極が形成された前記ｎ型半導体層の少なくとも一部とを覆う絶縁層を形成する絶縁層形成工程と、
前記ｐ電極上及び前記ｎ電極上の前記絶縁層を除去して、前記ｐ電極上及び前記ｎ電極上の前記絶縁層に開口をそれぞれ形成する開口形成工程と、
前記ｐ電極上及び前記ｎ電極上の前記開口及び前記開口の周囲の前記絶縁層上に同一材料からなるバリア層を同時に形成するバリア層形成工程と、
前記ｐ電極上及び前記ｎ電極上に形成した前記バリア層上に同一材料からなるはんだ層を同時に形成するはんだ層形成工程と、を備え、
前記ｎ型半導体層がｎ型のＧａＮから形成されると共に、前記拡散電極が酸化物半導体から形成され、
前記ｎ電極は、Ｎｉ若しくはＣｒからなり前記ｎ型半導体層に接触する接触層、及び前記接触層上に形成されるＡｕ層を含み、
前記ｐ電極は、Ｎｉ若しくはＣｒからなり前記拡散電極に接触する接触層、及び前記接触層上に形成されるＡｕ層を含み、
前記バリア層は、Ｔｉよりなる第１バリア層及びＮｉ層よりなる第２バリア層を１つのペア層として、複数のペア層を含み、
前記ｎ電極及びｐ電極のそれぞれの前記Ａｕ層は、その上に位置する前記バリア層の第１バリア層と接触し、
前記開口の周囲の前記絶縁層は、前記絶縁層上に位置する前記バリア層の第１バリア層と接触するようにした発光素子の製造方法。 removing a part of the semiconductor multilayer structure including the n-type semiconductor layer, the light emitting layer, and the p-type semiconductor layer from the p-type semiconductor layer side to expose the surface of the n-type semiconductor layer;
A diffusion electrode forming step of forming a diffusion electrode on the p-type semiconductor layer;
Forming an p-electrode on the diffusion electrode, and simultaneously forming an n-electrode made of the same material as the p-electrode on the n-type semiconductor layer exposed in the removing step;
An insulating layer forming step of forming an insulating layer covering the diffusion electrode on which the p electrode is formed and at least a part of the n-type semiconductor layer on which the n electrode is formed;
An opening forming step of removing the insulating layer on the p electrode and the n electrode and forming openings in the insulating layer on the p electrode and the n electrode, respectively;
A barrier layer forming step of simultaneously forming a barrier layer made of the same material on the opening on the p electrode and the n electrode and on the insulating layer around the opening ;
A solder layer forming step of simultaneously forming a solder layer made of the same material on the barrier layer formed on the p electrode and the n electrode ,
The n-type semiconductor layer is formed of n-type GaN, and the diffusion electrode is formed of an oxide semiconductor;
The n electrode includes a contact layer made of Ni or Cr and in contact with the n-type semiconductor layer, and an Au layer formed on the contact layer,
The p-electrode includes a contact layer made of Ni or Cr and in contact with the diffusion electrode, and an Au layer formed on the contact layer,
The barrier layer includes a plurality of pair layers, with the first barrier layer made of Ti and the second barrier layer made of Ni layer as one pair layer,
The Au layer of each of the n electrode and the p electrode is in contact with the first barrier layer of the barrier layer located thereon,
The method for manufacturing a light emitting device, wherein the insulating layer around the opening is in contact with a first barrier layer of the barrier layer located on the insulating layer. 前記絶縁層形成工程は、
前記ｐ電極が形成された前記拡散電極と、前記ｎ電極が形成された前記ｎ型半導体層の少なくとも一部とを覆う第１の絶縁層を形成する第１の絶縁層形成工程と、
前記ｐ電極及び前記ｎ電極の上方の少なくとも一部を除く前記第１の絶縁層上に反射層を形成する反射層形成工程と、
前記反射層を覆う第２の絶縁層を形成する第２の絶縁層形成工程と、を有し、
前記開口形成工程は、
前記ｐ電極上及び前記ｎ電極上の前記第１の絶縁層及び前記第２の絶縁層を除去して、前記ｐ電極上及び前記ｎ電極上の前記絶縁層に前記開口をそれぞれ形成する請求項１に記載の発光素子の製造方法。 The insulating layer forming step includes
A first insulating layer forming step of forming a first insulating layer covering the diffusion electrode in which the p electrode is formed and at least a part of the n-type semiconductor layer in which the n electrode is formed;
A reflective layer forming step of forming a reflective layer on the first insulating layer excluding at least a portion above the p electrode and the n electrode;
A second insulating layer forming step of forming a second insulating layer covering the reflective layer,
The opening forming step includes
The first insulating layer and the second insulating layer on the p electrode and the n electrode are removed, and the openings are formed in the insulating layers on the p electrode and the n electrode, respectively. 2. A method for producing a light-emitting device according to 1 . 前記電極形成工程は、前記ｎ型半導体層の表面に複数のｎ電極を形成する請求項２に記載の発光素子の製造方法。 The light emitting element manufacturing method according to claim 2 , wherein the electrode forming step forms a plurality of n electrodes on a surface of the n-type semiconductor layer. 前記電極形成工程は、前記拡散電極の表面に複数のｐ電極を形成する請求項３に記載の発光素子の製造方法。 The method for manufacturing a light-emitting element according to claim 3 , wherein the electrode forming step forms a plurality of p-electrodes on a surface of the diffusion electrode. 前記ｐ電極及び前記ｎ電極は、前記接触層と前記Ａｕ層との間に、中間層を有する請求項４に記載の発光素子の製造方法。 The method for manufacturing a light emitting element according to claim 4 , wherein the p electrode and the n electrode have an intermediate layer between the contact layer and the Au layer.
JP2009213143A 2009-09-15 2009-09-15 Light emitting device manufacturing method and light emitting device Active JP5326957B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009213143A JP5326957B2 (en) 2009-09-15 2009-09-15 Light emitting device manufacturing method and light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009213143A JP5326957B2 (en) 2009-09-15 2009-09-15 Light emitting device manufacturing method and light emitting device

Publications (2)

Publication Number Publication Date
JP2011066053A JP2011066053A (en) 2011-03-31
JP5326957B2 true JP5326957B2 (en) 2013-10-30

Family

ID=43952042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009213143A Active JP5326957B2 (en) 2009-09-15 2009-09-15 Light emitting device manufacturing method and light emitting device

Country Status (1)

Country Link
JP (1) JP5326957B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614126B2 (en) 2015-04-27 2017-04-04 Nichia Corporation Light emitting device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5887638B2 (en) * 2011-05-30 2016-03-16 億光電子工業股▲ふん▼有限公司Ｅｖｅｒｌｉｇｈｔ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． Light emitting diode
JP6013931B2 (en) * 2013-02-08 2016-10-25 株式会社東芝 Semiconductor light emitting device
DE102014101896A1 (en) * 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
KR20160027875A (en) * 2014-08-28 2016-03-10 서울바이오시스 주식회사 Light emitting device
KR102237158B1 (en) * 2017-03-08 2021-04-07 엘지이노텍 주식회사 Semiconductor device and semiconductor device package
US11233176B2 (en) 2017-03-08 2022-01-25 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and semiconductor device package
KR102271173B1 (en) * 2017-05-16 2021-07-01 엘지이노텍 주식회사 Semiconductor device
CN112885822B (en) * 2020-07-27 2023-08-01 友达光电股份有限公司 Method for manufacturing display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737226B2 (en) * 1996-12-24 2006-01-18 ローム株式会社 Semiconductor light emitting device
US6828596B2 (en) * 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
JP5068475B2 (en) * 2006-04-24 2012-11-07 昭和電工株式会社 Method for manufacturing gallium nitride compound semiconductor light emitting device, gallium nitride compound semiconductor light emitting device, and lamp
KR20070111091A (en) * 2006-05-16 2007-11-21 삼성전기주식회사 Nitride semiconductor light emitting diode
JP5045336B2 (en) * 2007-04-16 2012-10-10 豊田合成株式会社 Semiconductor light emitting device
JP5012187B2 (en) * 2007-05-09 2012-08-29 豊田合成株式会社 Light emitting device
JP5251038B2 (en) * 2007-08-23 2013-07-31 豊田合成株式会社 Light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614126B2 (en) 2015-04-27 2017-04-04 Nichia Corporation Light emitting device

Also Published As

Publication number Publication date
JP2011066053A (en) 2011-03-31

Similar Documents

Publication Publication Date Title
US9142729B2 (en) Light emitting element
US8546836B2 (en) Light-emitting element
JP5152133B2 (en) Light emitting element
JP5326957B2 (en) Light emitting device manufacturing method and light emitting device
JP5012187B2 (en) Light emitting device
US8552447B2 (en) Semiconductor light-emitting element
JP5777879B2 (en) Light emitting device, light emitting device unit, and light emitting device package
US9209362B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
KR100887139B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP4699258B2 (en) Flip chip light emitting diode and manufacturing method thereof
JP2011071339A (en) Light-emitting element
JP2007165726A (en) Semiconductor light-emitting diode
JP2012204373A (en) Semiconductor light-emitting element
JP2011071444A (en) Light-emitting element
JP5151758B2 (en) Light emitting element
JP5151764B2 (en) Light emitting device and method for manufacturing light emitting device
JP4622426B2 (en) Semiconductor light emitting device
JP5543164B2 (en) Light emitting element
JP5247417B2 (en) LIGHT EMITTING ELEMENT AND LIGHT EMITTING ELEMENT ARRAY HAVING THE SAME

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Ref document number: 5326957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150