JP5324808B2 - Chip ID marking method, chip ID marking device, and semiconductor chip - Google Patents
Chip ID marking method, chip ID marking device, and semiconductor chip Download PDFInfo
- Publication number
- JP5324808B2 JP5324808B2 JP2008093714A JP2008093714A JP5324808B2 JP 5324808 B2 JP5324808 B2 JP 5324808B2 JP 2008093714 A JP2008093714 A JP 2008093714A JP 2008093714 A JP2008093714 A JP 2008093714A JP 5324808 B2 JP5324808 B2 JP 5324808B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- base member
- marking
- semiconductor chip
- ray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明はチップIDマーキング方法、チップIDマーキング装置及び半導体チップに関する。より詳しくは、半導体チップに、この半導体チップに関する情報をコード化してマーキングする方法及び装置、並びにこの方法または装置を用いてマーキングされた半導体チップに関する。 The present invention relates to a chip ID marking method, a chip ID marking device, and a semiconductor chip. More specifically, the present invention relates to a method and apparatus for coding and marking information on a semiconductor chip on the semiconductor chip, and a semiconductor chip marked using the method or apparatus.
近年、電子機器の製造業界においては、半導体チップのトレーサビリティを確保することが重要になっている。トレーサビリティ確保のための一つの手法として、半導体チップ毎に固有の識別子(以降、チップIDとよぶ)をマーキングするものがある。チップIDは、当該半導体チップの製造工場、型名、ウエハ上の位置情報、ウエハのロット番号、各種検査項目とその結果情報などをコード化したものであり、半導体チップの所定箇所にパターン形状にて形成する。製品の不良発生時に、適当な読取り手段によりこのチップIDを読み取ることによってその不良原因を特定したり、製造上の問題点を改善したりするために利用している。 In recent years, in the electronic equipment manufacturing industry, it has become important to ensure traceability of semiconductor chips. One technique for ensuring traceability is to mark a unique identifier (hereinafter referred to as a chip ID) for each semiconductor chip. The chip ID is obtained by encoding the manufacturing factory, model name, position information on the wafer, wafer lot number, various inspection items and the result information, and the like in a pattern shape at a predetermined portion of the semiconductor chip. Form. When a product defect occurs, this chip ID is read by an appropriate reading means to identify the cause of the defect or to improve manufacturing problems.
半導体チップにチップIDをマーキングする手法にはいくつかある。例えば下記特許文献1には、レーザビームの照射によりドットマークを形成する技術が開示されている。下記特許文献2には、ヒューズやメモリセルによる電気的なID付加方法が開示されている。
There are several techniques for marking a chip ID on a semiconductor chip. For example,
しかし、これらの手法を適用するためには、半導体チップの回路部内にIDエリアやヒューズまたはメモリセルのためのエリアを設ける必要があり、チップサイズの拡大化、あるいはIDマーキングサイズを小さくするためにIDドットの微細化やマーキング装置の精度向上が必要となり、技術的困難さや装置のコストアップの要因となっていた。 However, in order to apply these methods, it is necessary to provide an ID area, an area for a fuse or a memory cell in the circuit portion of the semiconductor chip, and to increase the chip size or reduce the ID marking size. It is necessary to refine the ID dots and improve the accuracy of the marking device, which is a technical difficulty and increases the cost of the device.
一方、下記特許文献3には、インクジェット装置等のマーカ装置により、X線を透過しにくい顔料を含むインクを用いて、各々の前記良品の半導体チップの表面または裏面に、当該半導体チップに関する情報をコード化してマーキングする方法が開示されている。この方法によると、特許文献1または特許文献2に比べて、チップ面積の増加、ICパッケージへの個別捺印の追加などによるコストアップが無く、非破壊で半導体装置のチップトレーサビリティを向上させることができる。
特許文献3の手法のように、X線を透過しにくい材料、つまりX線難透過材を用いて、半導体チップの表面に当該半導体チップに関する情報をコード化しチップIDとしてマーキングした場合、一般にはチップIDの読取りは、半導体チップの一面側に配設されたX線照射源と、半導体チップの他面側に配設された撮像カメラとの間に、半導体チップを位置させた状態で行う。この状態でX線照射源から半導体チップを照射したときに、チップIDの形成領域はX線を透過しないが、チップIDの非形成領域はX線を透過する。撮像カメラは、このとき得られるコントラストの差に基づいて、チップIDの読取りを行う。この場合、X線難透過材の厚さが薄いと、チップIDの読取り時に、X線の一部はこれを透過してしまう。その結果、チップIDの形成領域と非形成領域とのコントラストの差が小さくなり、撮像カメラが捉えるID像が不鮮明になり、チップIDの読取りが正確にできなくなる。
When the information on the semiconductor chip is coded on the surface of the semiconductor chip and marked as a chip ID using a material that does not easily transmit X-rays, that is, a material that hardly transmits X-rays, as in the technique of
本発明は、このような問題に鑑みてなされたものであり、X線を透過しにくいX線難透過材を用いて、半導体チップの表面にチップIDをマーキングするチップIDマーキング方法及びチップIDマーキング装置において、読取り手段によるチップIDの読取りが正確にできるチップIDを形成することのできる方法及び装置を提供することを主たる目的とする。 The present invention has been made in view of such problems, and a chip ID marking method and a chip ID marking for marking a chip ID on the surface of a semiconductor chip using an X-ray hardly transmissive material that does not transmit X-rays. It is a main object of the present invention to provide a method and apparatus capable of forming a chip ID that can accurately read a chip ID by a reading means.
上記目的は、下記の本発明により達成される。なお、特許請求の範囲及び本欄(「課題を解決するための手段」の欄)において各構成要素に付した括弧書きの符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。また、本明細書において、ベース部材原料の符号「50」については、説明上、他の実施形態との間で区別する必要のあるときは例えば「50a」「50b」などと数字の末尾にa〜eのアルファベットを付すが、特に区別する必要のないときは、単に「50」と記す。ベース部材の符号「5」などについても同様とする。また、紫外線は「UV」と略記する。 The above object is achieved by the present invention described below. In addition, the reference numerals in parentheses attached to each component in the claims and in this column (“Means for Solving the Problems”) indicate the correspondence with the specific means described in the embodiments described later. It is shown. In the present specification, the reference numeral “50” of the base member raw material is “50a”, “50b”, etc. -E is attached, but when it is not necessary to distinguish between them, it is simply written as “50”. The same applies to the reference numeral “5” of the base member. Ultraviolet rays are abbreviated as “UV”.
方法に係る本発明は、インクジェット装置等のマーカ装置(15)により、X線を透過しにくいX線難透過材(60)を用いて、半導体チップ(2)の表面に当該半導体チップ(2)に関する情報をコード化しチップID(6)としてマーキングするチップIDマーキング方法であって、X線難透過材(60)の厚さが1μm以上確保されるようにマーキングを行うことを特徴とする。 The present invention according to the method uses a marker device (15) such as an ink jet device and the like on the surface of the semiconductor chip (2) using an X-ray hardly transmissive material (60) that hardly transmits X-rays. Is a chip ID marking method in which information regarding the above is encoded and marked as a chip ID (6), wherein marking is performed so that the thickness of the X-ray hardly transmissive material (60) is 1 μm or more.
装置に係る本発明は、インクジェット装置等のマーカ装置(15)により、X線を透過しにくいX線難透過材(60)を用いて、半導体チップ(2)の表面に当該半導体チップ(2)に関する情報をコード化しチップID(6)としてマーキングするチップIDマーキング装置であって、X線難透過材(60)の厚さが1μm以上確保されるようにマーキングを行うように構成されたことを特徴とする。 The present invention relating to the device uses the marker device (15) such as an ink jet device to use the X-ray hardly transmissive material (60) which is difficult to transmit X-rays on the surface of the semiconductor chip (2). It is a chip ID marking device that encodes information about and marks as chip ID (6), and is configured to perform marking so that the thickness of the X-ray hardly transmissive material (60) is 1 μm or more. Features.
本発明によると、X線難透過材(60)の厚さが1μm以上確保されるので、チップID(6)の読取り時に照射されるX線は、チップID(6)の形成領域で一部透過すること無くほぼ完全に遮蔽される。このため、読取り手段によるチップIDの読取りが正確にできるようになる。 According to the present invention, since the thickness of the X-ray hardly transmissive material (60) is secured to 1 μm or more, X-rays irradiated when reading the chip ID (6) are partially in the formation region of the chip ID (6). Almost completely shielded without penetrating. For this reason, the chip ID can be accurately read by the reading means.
インクジェット装置等のマーカ装置(15)によりX線難透過材(60)を吐出した場合、1回の吐出で塗布される厚さは、数百nm程度であり、この厚さはX線を遮蔽するのには十分でない。本発明では、この厚さが1μm以上確保されるようにX線難透過材(60)を塗布することで、X線に対する遮蔽作用を強め、十分に識別可能なコントラストを得るようにしている。1μm以上確保することの理由は、この厚さのときに遮蔽作用が極めて効果的であったという実験データに基づく。 When the X-ray hardly transmissive material (60) is discharged by a marker device (15) such as an ink jet device, the thickness applied by one discharge is about several hundred nm, and this thickness blocks X-rays. Not enough to do. In the present invention, the X-ray hardly transmissive material (60) is applied so that the thickness is 1 μm or more, thereby enhancing the shielding action against X-rays and obtaining a sufficiently distinguishable contrast. The reason for ensuring 1 μm or more is based on experimental data that the shielding action was extremely effective at this thickness.
なお、X線が透過しないようにX線難透過材(60)を上記厚さに厚くするためには、X線難透過材(60)を複数回重ね塗りすることが考えられるが、この場合はX線難透過材(60)の厚さを増すに従って当該X線難透過材(60)が横方向に濡れ広がってしまう。その結果、隣り合う同士のピッチ、つまりドット間ピッチが狭くなり、X線検出による十分なコントラスト差が得られなくなる。そこで、濡れ広がりを防ぐため、塗布毎にIDドットを硬化又は仮硬化させることも考えられるが、この場合はチップID(6)の塗布に必要な時間が長くなり、マーカ装置(15)のタクトタイムが長くなる。 In order to increase the thickness of the X-ray hardly transmissive material (60) to the above-mentioned thickness so that X-rays do not pass through, it is conceivable to apply the X-ray refractory material (60) multiple times. As the thickness of the X-ray hardly permeable material (60) increases, the X-ray hardly permeable material (60) spreads in the lateral direction. As a result, the pitch between adjacent dots, that is, the pitch between dots becomes narrow, and a sufficient contrast difference cannot be obtained by X-ray detection. Therefore, in order to prevent wetting and spreading, it may be possible to cure or temporarily cure the ID dots for each application, but in this case, the time required for the application of the chip ID (6) becomes longer and the tact of the marker device (15) becomes longer. The time becomes longer.
これに対して、本発明では、まず、半導体チップ(2)の表面にX線可透過材(50)によりベース部材(5)を形成し、次いで、ベース部材(5)にX線難透過材(60)をID材料としてマーキングする。前者工程は、ナノインプリント技術を用いてベース部材(5a,5b)を形成する。或いは、スクリーン印刷等の印刷技術を用いてベース部材(5c)を形成する。或いは、予めメッシュ形状とされたメッシュ形状体を半導体チップ(2)の表面に設けることでベース部材(5d)を形成する。或いは、X線難透過材(60)が表面に濡れ広がること無く且つ内部孔に浸透するような多孔質材を半導体チップ(2)の表面に設けることでベース部材(5e)を形成するなど、様々な形態を用いることにより、X線難透過材(60)の濡れ広がりを防ぐことができる。その結果、チップID(6)の形成領域と非形成領域とのコントラストの差を大きくすることができ、撮像カメラが捉えるID像が鮮明になり、チップID(6)の読取りが正確になる。なお、X線難透過材(60)とX線可透過材(50)とは、これらを組み合わせたときに、X線で識別可能なコントラストが得られるものであればよい。 In contrast, in the present invention, first, the base member (5) is formed on the surface of the semiconductor chip (2) by the X-ray permeable material (50), and then the X-ray hardly transmissive material is formed on the base member (5). Mark (60) as ID material. In the former process, the base member (5a, 5b) is formed using a nanoimprint technique. Alternatively, the base member (5c) is formed using a printing technique such as screen printing. Alternatively, the base member (5d) is formed by providing a mesh-shaped body having a mesh shape in advance on the surface of the semiconductor chip (2). Alternatively, the base member (5e) is formed by providing a porous material on the surface of the semiconductor chip (2) such that the X-ray hardly permeable material (60) does not spread over the surface and penetrates into the internal holes. By using various forms, wetting and spreading of the X-ray hardly permeable material (60) can be prevented. As a result, the difference in contrast between the formation area and the non-formation area of the chip ID (6) can be increased, the ID image captured by the imaging camera becomes clear, and the reading of the chip ID (6) becomes accurate. The X-ray hardly transmissive material (60) and the X-ray transmissive material (50) may be any material that can be distinguished by X-rays when they are combined.
本発明によると、X線を透過しにくいX線難透過材を用いて、半導体チップの表面にチップIDをマーキングするチップIDマーキング方法及びIDマーキング装置において、読取り手段によるチップIDの読取りが正確にできるようになる。 According to the present invention, in a chip ID marking method and an ID marking apparatus for marking a chip ID on the surface of a semiconductor chip using an X-ray hardly transmissive material that does not easily transmit X-rays, the chip ID can be accurately read by the reading means. become able to.
以下、添付図面を用いて、本発明を実施するための最良の形態について説明する。各構成図において直交座標系の3軸をX、Y、Zとし、XY平面は水平面、Z方向は鉛直方向である。 The best mode for carrying out the present invention will be described below with reference to the accompanying drawings. In each configuration diagram, the three axes of the orthogonal coordinate system are X, Y, and Z, the XY plane is the horizontal plane, and the Z direction is the vertical direction.
図1はIDマーキング工程S30を含むウエハ工程S1を示すフローチャートである。
このIDマーキング工程S30において、本発明のチップIDマーキング方法が取り入れられている。図2はウエハ1の状態をIDマーキング工程S30前とIDマーキング工程S30後とで比較する平面図であり、図2(A)はIDマーキング工程S30前の状態を示し、図2(B)はIDマーキング工程S30後の状態を示す。図3は半導体チップ2の状態をIDマーキング工程S30前とIDマーキング工程S30後とで比較する正面断面図であり、図3(A)はIDマーキング工程S30前の状態を示し、図3(B)はIDマーキング工程S30後の状態を示す。図3における1点鎖線は、ウエハ1をダイシングするときの分断予定線を示す。
FIG. 1 is a flowchart showing a wafer process S1 including an ID marking process S30.
In this ID marking step S30, the chip ID marking method of the present invention is adopted. 2 is a plan view for comparing the state of the
図2(A)及び図3(A)に示す保護膜形成直後のウエハ1は、図1に示すウエハ工程S1にて、図2(B)及び図3(B)に示すように、各半導体チップ2にチップID6がマーキングされる。図2及び図3において、保護膜形成直後のウエハ1は、回路部3の形成された半導体チップ2を複数有し、IDマーキング工程S30を経た後のウエハ1は、保護膜4の上にベース部材5及びチップID6が形成される。
As shown in FIGS. 2B and 3B, the
図1に示すように、ウエハ工程S1は、第1外観検査工程S10、保護膜形成工程S20、IDマーキング工程S30、プローブテスト工程S40、ダイシング工程S50及び第2外観検査工程S60からなる。IDマーキング工程S30は保護膜形成工程S20の後工程であり、ダイシング工程S50の前工程であればよい。その理由については後述する。 As shown in FIG. 1, the wafer process S1 includes a first appearance inspection process S10, a protective film formation process S20, an ID marking process S30, a probe test process S40, a dicing process S50, and a second appearance inspection process S60. ID marking process S30 is a post process of protective film formation process S20, and should just be a pre process of dicing process S50. The reason will be described later.
第1外観検査工程S10は、製造後のウエハ1に含まれる各半導体チップ2に傷や剥がれ等の表面欠陥が有るか無いかを検査する工程である。この検査は、専用の自動外観検査装置によりウエハ1の状態(ダイシング前の状態)で行う。自動外観検査装置は、図示は省略するが、ウエハ保持ステージ、撮像カメラ付き金属顕微鏡、画像処理装置(コンピュータ)などを備え、撮像カメラ付き金属顕微鏡で捉えた半導体チップ2の表面画像と予め作成した良品画像との比較処理などに基づいて、半導体チップ2における表面欠陥の有無を判定するように構成される。表面欠陥が有る半導体チップ2は、欠陥の種類や大きさなどの検査データとその半導体チップ2のウエハ1上の位置情報とを関連付けてコンピュータのメモリにデータベースとして記憶しておく。
The first appearance inspection step S10 is a step of inspecting whether or not each
保護膜形成工程S20は、上記第1外観検査工程S10を終えたウエハ1の表面に保護膜4を形成する工程である。保護膜4の形成は、例えばウエハ1の表面に保護膜原料を塗布し、パッド部分など露出の必要な部分をエッチング工程などによって形成する。
The protective film forming step S20 is a step of forming the
IDマーキング工程S30は、半導体チップ2毎に固有の識別子(以降、チップIDとよぶ)6をマーキングする工程である。チップID6は、当該半導体チップ2の製造工場、型名、ウエハ1上の位置情報、ウエハ1のロット番号、及び各種検査項目とその結果情報などをコード化したものである。IDマーキング工程S30は本発明の特徴部分であり、後述する第1から第5の実施形態により実現される。なお、チップID6は、半導体チップ2の表面において、次述するプローブテスト工程S40でのパッド部分を避ける位置にマーキングされる。
The ID marking step S30 is a step of marking a unique identifier (hereinafter referred to as a chip ID) 6 for each
プローブテスト工程S40は、上記IDマーキング工程S30を終えたウエハ1に対し、各々の半導体チップ2に電気的特性の異常が有るか無いかを検査する工程である。この検査は、専用のプローブ検査装置により行う。プローブ検査装置は、通電用の探針を複数本備え、これらの探針により、各半導体チップ2に通電することでその通電状態を測定し、所定の基準データと比較することで電気的特性異常の有無を判定するように構成される。プローブテストのなされた全ての半導体チップ2は、異常の有無及び異常の種類や程度などの検査データと、その半導体チップ2に上記IDマーキング工程S30でマーキングしたチップID6とを関連付けてコンピュータのメモリにデータベースとして記憶しておく。
The probe test step S40 is a step for inspecting whether or not each
ダイシング工程S50は、複数の半導体チップ2を配列したウエハ1を切断ラインに沿って個々の半導体チップ2に分離する工程である。ダイシングは、高速回転するダイシングブレード、またはウエハ1に対してレーザ光を集光移動させる機構などを備えたダイシング装置により行う。
The dicing step S50 is a step of separating the
第2外観検査工程S60は、ダイシング後の個々の半導体チップ2に傷や剥がれ等の表面欠陥が有るか無いかを検査する工程である。この検査は、専用の自動外観検査装置により個々の半導体チップ2の状態(ダイシング後の状態)で行う。この自動外観検査装置は、図示は省略するが、チップ保持ステージ、撮像カメラ付き金属顕微鏡、画像処理装置(コンピュータ)などを備え、撮像カメラ付き金属顕微鏡で捉えた半導体チップ2の表面画像と予め作成した良品画像との比較処理などに基づいて、半導体チップ2における表面欠陥の有無を判定するように構成される。表面欠陥が有る半導体チップ2は、欠陥の種類や大きさなどの検査データと、その半導体チップ2に上記IDマーキング工程S30でマーキングしたチップID6とを関連付けてコンピュータのメモリにデータベースとして記憶しておく。第2外観検査工程S60の検査結果に基づき、表面欠陥のない半導体チップ2のみが組立工程へと送られる。
The second appearance inspection step S60 is a step of inspecting whether or not each
以上の各工程を経た段階で、全ての検査データ、工程情報、チップID6がデータベースに集まる。これにより、情報が途切れること無く、チップレベルでのトレーサビリティが可能となる。例えば、半導体チップ出荷後に不具合が発生した場合であっても、チップID6を検出し、上記データベースと照合することで、どのウエハのどの座標にあった半導体チップであるか、製造時のウエハ検査結果はどうか、チップ検査結果はどうか、と云うように追って解析することができる。
At the stage where the above processes are performed, all inspection data, process information, and
次に、IDマーキング工程S30について詳述する。IDマーキング工程S30は、基本的には、図4に示すように、ベース部材形成工程S3とID材料塗布工程S8とからなる。ここではIDマーキング工程S30について、第1から第5の実施形態について説明する。
〔第1実施形態〕
Next, the ID marking step S30 will be described in detail. The ID marking step S30 basically includes a base member forming step S3 and an ID material applying step S8 as shown in FIG. Here, the first to fifth embodiments of the ID marking step S30 will be described.
[First Embodiment]
第1実施形態では、まず、ナノインプリント法により、複数の凹部51aを有するベース部材5aを形成し、次いで、インクジェットヘッド151を用いてベース部材5aにおける凹部51aにID材料60を吐出してチップID6をマーキングする。なお、吐出はチップID6が所望のパターンとなるように行う。
In the first embodiment, first, a
図5は第1実施形態で用いるベース部材形成装置10の概略図、図6は第1実施形態におけるベース部材形成の手順を示すフローチャート、図7は第1実施形態におけるベース部材形成の手順を示す概略図、図8は第1実施形態におけるID材料塗布の手順を示す概略図である。
FIG. 5 is a schematic diagram of the base
図5に示すように、ベース部材形成装置10は、ウエハ保持ステージ11、石英型12、UV光照射部13及びベース部材原料塗布部14などを備える。
As shown in FIG. 5, the base
ウエハ保持ステージ11は、ウエハ1を真空吸着などにより保持可能な保持面を有する。
The
石英型12は、石英を材質とし、表面に複数の突部121を備える。これら突部121は、平面視配置形状が格子状となるように設けられ、それぞれの高さは1μm〜100μm程度とされる。石英を材質としているので、UV光を透過する。この石英型12は、ウエハ1の表面に対向した配置とされると共にこの対向方向に上下駆動可能とされる。
The
UV光照射部13は、例えば低圧水銀灯、キセノンランプ、またはエキシマレーザなどのレーザを光源とし、石英型12の上方に配設される。
The UV
ベース部材原料塗布部14は、塗布ノズル141、塗布ノズル駆動部142、原料タンク143及びポンプ144などを備える。塗布ノズル141は、ベース部材原料50aを吐出可能な吐出口141Nを先端に備える。原料タンク143は、ベース部材原料50aを貯留している。ベース部材原料50aは、X線を透過しやすいX線可透過材であり且つUV光により硬化する性質を備える。
The base member raw
以上のように構成されたベース部材形成装置10は、ベース部材形成工程S3aにおいて、次のようにしてベース部材5aを形成する。まず、塗布ノズル141の吐出口141Nとウエハ1の表面とを近接保持させた状態で塗布ノズル141の吐出口141Nからベース部材原料50aを吐出させながら、塗布ノズル141とウエハ1とを相対移動させることで塗布を行う。その際、ウエハ1の表面に塗布されるベース部材原料50aが厚さ1μm〜100μm程度になるように行う(図6のステップS31a)。
The base
次いで、塗布されたベース部材原料50aに向けて石英型12を降下させ加圧する(ステップS32a)。これによりベース部材原料50aの表面には、深さ1μm〜100μm程度の複数の凹部51aが、平面視配置形状が格子状となるように形成される。次いで、UV光照射部13からUV光を石英型12に向けて照射する。UV光は石英型12を透過して、ベース部材原料50aを照射する(ステップS33a)。これによりベース部材原料50aが硬化し、上記凹部51aを有するベース部材5aが完成する。その後、石英型12を上昇させる(ステップS34a)。
Next, the
次に、ID材料塗布工程S8(図4参照)において、チップID6のマーキングは、図8(A)に示すマーカ装置15により行う。マーカ装置15は、インクジェットヘッド151、ヘッド駆動部152及びID材料タンク153などを備える。ID材料タンク153はID材料60を貯留している。ID材料60は、X線を透過しにくい性質を持ち、例えば金や銀などを含むことが好ましい。このID材料60をインクジェットヘッド151を用いてベース部材5aにおける凹部51aに、所望のパターンとなるようにID材料60を選択的に充填する。その際、図8に示すように、厚さ1μm以上のチップID6がマーキングされるように充填する。
Next, in ID material application process S8 (refer FIG. 4), marking of chip ID6 is performed by the
〔第2実施形態〕
第2実施形態では、第1実施形態と同様に、まずナノインプリント法により、複数の凹部を有するベース部材5bを形成し、次いでインクジェットヘッド151を用いてベース部材5bにおける凹部にID材料60を吐出してチップID6をマーキングする。
[Second Embodiment]
In the second embodiment, as in the first embodiment, first, the
図9は第2実施形態で用いるベース部材形成装置20の概略図、図10は第2実施形態におけるベース部材形成の手順を示すフローチャートである。図9に示すように、ベース部材形成装置20は、第1実施形態で用いるベース部材形成装置10における石英型12及びUV光照射部13に代えて、金属型16を有する点が異なる。また、ベース部材原料塗布部14で用いるベース部材原料50bが、X線を透過しやすいX線可透過材であり且つ熱により硬化する性質を備える点が異なる。その他の構成は、第1実施形態で用いるベース部材形成装置10における構成と同様である。
FIG. 9 is a schematic view of a base
金属型16は、ステンレス鋼等の金属を材質とし、表面に複数の突部161を備える。これら突部161は、平面視配置形状が格子状となるように設けられ、それぞれの高さは1μm〜100μm程度とされる。金属型16は、内部にヒータ162を内蔵している。また、ウエハ1の表面に対向した配置とされると共にこの対向方向に上下駆動可能とされる。
The
以上のように構成されたベース部材形成装置20は、ベース部材形成工程S3bにおいて、次のようにしてベース部材5bを形成する。まず、塗布ノズル141の吐出口141Nとウエハ1の表面とを近接保持させた状態で塗布ノズル141の吐出口141Nからベース部材原料50bを吐出させながら、塗布ノズル141とウエハ1とを相対移動させることで塗布を行う。その際、ウエハ1の表面に塗布されるベース部材原料50bが厚さ1μm〜100μm程度になるように行う(図10のステップS31b)。
The base
次いで、塗布されたベース部材原料50bに向けて金属型16を降下させ加圧する(ステップS32b)。これによりベース部材原料50bの表面には、深さ1μm〜100μm程度の複数の凹部(図示せず)が、平面視配置形状が格子状となるように形成される。次いで、ヒータ162を加熱する(ステップS33b)。これによりベース部材原料50bが硬化し、上記凹部bを有するベース部材5bが完成する。その後、金属型16を上昇させる(ステップS34b)。
Next, the
次に、ID材料塗布工程S8(図4参照)において、チップID6のマーキングは、次のようにして行う。インクジェットヘッド151を用いてベース部材5bにおける凹部に、所望のパターンとなるようにID材料60を選択的に充填する。その際、厚さ1μm以上のチップID6がマーキングされるように充填する。
〔第3実施形態〕
Next, in the ID material application step S8 (see FIG. 4), the marking of the
[Third Embodiment]
第3実施形態では、まずスクリーン印刷法により、複数の孔部を有するベース部材5cを形成し、次いでインクジェットヘッド151を用いてベース部材5cにおける孔部にID材料60を吐出してチップID6をマーキングする。
In the third embodiment, a
図11は第3実施形態で用いるベース部材形成装置30の概略図、図12は第3実施形態におけるベース部材形成の手順を示すフローチャート、図13は第3実施形態におけるベース部材形成の手順を示す概略図、図14は第3実施形態におけるID材料塗布の手順を示す概略図である。
FIG. 11 is a schematic diagram of a base
図11に示すように、ベース部材形成装置30は、ウエハ保持ステージ11、スクリーンマスク31、スキージ32及びベース部材原料塗布部14などを備える。ウエハ保持ステージ11及びベース部材原料塗布部14は、第1または第2の実施形態のものと同様である。なお、ベース部材原料塗布部14で用いるベース部材原料50cは、X線を透過しやすいX線可透過材である。
As shown in FIG. 11, the base
スクリーンマスク31は、厚さ100μm程度以下のステンレス鋼等の金属を材質とし、表面に複数の開口311を備える。これら開口311は、平面視配置形状が格子状となるように形成される。スクリーンマスク31は、ウエハ1の表面に対向した配置とされると共にこの対向方向に上下駆動可能とされる。スキージ32は、スクリーンマスク31の表面に対向した配置とされる。また、スクリーンマスク31との対向方向に上下駆動可能とされると共にスクリーンマスク31の表面に沿うX方向に水平駆動可能とされる。
The
以上のように構成されたベース部材形成装置30は、ベース部材形成工程S3cにおいて、次のようにしてベース部材5cを形成する。まず、図13(A)のように、スクリーンマスク31をウエハ1の表面に向けて降下させ、スクリーンマスク31とウエハ1の表面とが近接保持した状態にセットする(図12のステップS31c)。次いで、スクリーンマスク31の上に塗布ノズル141の吐出口141Nからベース部材原料50cを供給する(ステップS32c)。次いで、スキージ32をスクリーンマスク31に押し付け、擦りつけながらX方向に移動させる(ステップS33c)。その後、スクリーンマスク31及びスキージ32を退避させる(ステップS34c)。これにより、図13(C)のように、半導体チップ2の表面には深さ1μm〜100μm程度の格子状の孔部を有したベース部材5cが形成される。
The base
次に、ID材料塗布工程S8(図4参照)において、チップID6のマーキングは、次のようにして行う。インクジェットヘッド151を用いてベース部材5cにおける孔部に、所望のパターンとなるようにID材料60を選択的に充填する。その際、厚さ1μm以上のチップID6がマーキングされるように充填する。
〔第4実施形態〕
Next, in the ID material application step S8 (see FIG. 4), the marking of the
[Fourth Embodiment]
第4実施形態では、まず、予めメッシュ形状とされたベース部材5d(図15(A)参照)をウエハ1または半導体チップ2の表面に貼り付け(図15(B)参照)、次いで、インクジェットヘッド151を用いてベース部材5dにおける孔部にID材料60を吐出してチップID6をマーキングする(図16参照)。その際、図16(A)に示すように、厚さが1μm以上のチップID6がマーキングされるように吐出させる。ベース部材5dの貼り付けは、例えば、ベース部材5dを真空吸着する真空吸着手段と、ウエハ1の表面に接着剤を塗布する接着剤塗布手段と、真空吸着手段を上下方向及び水平方向に駆動する駆動手段などにより自動的に行う。
〔第5実施形態〕
In the fourth embodiment, first, a
[Fifth Embodiment]
第5実施形態では、まず、ID材料60が濡れ広がること無く且つ内部孔に浸透するような多孔質材からなるベース部材5e(図17(A)参照)をウエハ1または半導体チップ2の表面に貼り付け(図17(B)参照)、次いで、インクジェットヘッド151を用いてベース部材5eにID材料60を吐出してチップID6をマーキングする(図18参照)。その際、図18(A)に示すように、厚さ1μm以上のチップID6がマーキングされるように吐出させる。ベース部材5eの貼り付けは、例えば、ベース部材5eを真空吸着する真空吸着手段と、ウエハ1の表面に接着剤を塗布する接着剤塗布手段と、真空吸着手段を上下方向及び水平方向に駆動する駆動手段などにより自動的に行う。
In the fifth embodiment, first, a
以上の5つの実施形態によると、ID材料60の厚さが1μm以上確保されるようにマーキングを行うので、チップID6の読取り時に照射されるX線は、チップID6の形成領域で一部透過すること無くほぼ完全に遮蔽される。このため、読取り手段によるチップIDの読取りが正確にできるようになる。なお、これら各実施形態では、ID材料60の厚みが1μm以上あればよく、ベース部材5や、ナノインプリントなどで用いる石英型12や金属型16の厚みは重要ではない。例えばベース部材5が薄くても、ベース部材5の凹部または孔部にID材料60が塗布されることで表面張力で厚みが1μm以上あればよいことになる。また、逆にベース部材5がかなり厚くても、その凹部または孔部の中にX線で十分検出できる1μm以上のID材料の厚みが塗布できればよいことになる。
According to the above five embodiments, since the marking is performed so that the thickness of the
また、ベース部材形成工程S3において、半導体チップ2の表面にX線可透過材であるベース部材原料50によりベース部材5を形成し、ID材料塗布工程S8において、ベース部材5にX線難透過材であるID材料60を用いてマーキングする。前者工程S3は、ナノインプリント技術を用いてベース部材5a,5bを形成する。或いは、スクリーン印刷等の印刷技術を用いてベース部材5cを形成する。或いは、予めメッシュ形状とされたメッシュ形状体を半導体チップ2の表面に設けることでベース部材5dを形成する。或いは、X線難透過材であるID材料60が表面に濡れ広がること無く且つ内部孔に浸透するような多孔質材を半導体チップ2の表面に設けることでベース部材5eを形成するなど、様々な形態を用いることにより、ID材料60の濡れ広がりを防ぐことができる。その結果、チップID6の形成領域と非形成領域とのコントラストの差を大きくすることができ、撮像カメラが捉えるID像が鮮明になり、チップID6の読取りが正確になる。
Further, in the base member forming step S3, the
また、チップID6の読取りは、半導体チップ2の一面側に配設されたX線照射源と、半導体チップ2の他面側に配設された撮像カメラとの間に、半導体チップ2を位置させた状態で、X線照射源から照射されたX線の透過光を撮像カメラが撮像することで行うことができるので、チップサイズの拡大化や、IDドットの微細化やマーキング装置の精度向上をさせること無く、且つ非破壊でトレーサビリティの向上を図ることができ、半導体チップ2の製造工程への迅速なフィードバックが可能になる。
Further, reading of the
また、プローブテスト工程S40は、ウエハ工程S1においてIDマーキング工程S30の後段に設けられているため、プローブテストの結果によらず全ての半導体チップ2にチップID6をマーキングする。従って、不良品の発生率や不良品のレベルを正確に識別することができ、不良品の不具合の原因解析やその後の工程の検査結果との比較ができる。
Further, since the probe test step S40 is provided after the ID marking step S30 in the wafer step S1, the
以上、本発明の実施の形態について説明を行ったが、上に開示した実施の形態は、あくまで例示であって、本発明の範囲はこれら実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、更に特許請求の範囲と均等の意味及び範囲内でのすべての変更を含むことが意図される。 As mentioned above, although embodiment of this invention was described, embodiment disclosed above is an illustration to the last, Comprising: The scope of the present invention is not limited to these embodiment. The scope of the present invention is defined by the terms of the claims, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
2 半導体チップ
5 ベース部材
5a ベース部材
5b ベース部材
5c ベース部材
5d ベース部材
5e ベース部材
6 チップID
10 ベース部材形成装置(ベース部材形成手段、ナノインプリント手段)
15 マーカ装置
20 ベース部材形成装置(ベース部材形成手段、ナノインプリント手段)
30 ベース部材形成装置(ベース部材形成手段、印刷手段)
50 ベース部材原料(X線可透過材)
60 ID材料(X線難透過材)
10 Base member forming device (base member forming means, nanoimprint means)
15
30 Base member forming apparatus (base member forming means, printing means)
50 Base material (X-ray transparent material)
60 ID material (X-ray transmission material)
Claims (12)
X線難透過材(60)の厚さが1μm以上確保されるようにマーキングを行うチップIDマーキング方法であって、
まず、半導体チップ(2)の表面にX線可透過材(50)によりベース部材(5)を形成し、次いで、ベース部材(5)にX線難透過材(60)をID材料としてマーキングするチップIDマーキング方法。 Using a marker device (15) such as an ink jet device, the information on the semiconductor chip (2) is coded on the surface of the semiconductor chip (2) by using a hardly X-ray transmissive material (60) that hardly transmits X-rays, and a chip ID A chip ID marking method for marking as (6),
A chip ID marking method for performing marking so that the thickness of the X-ray hardly permeable material (60) is secured to 1 μm or more ,
First, the base member (5) is formed on the surface of the semiconductor chip (2) with the X-ray permeable material (50), and then the X-ray hardly transmissive material (60) is marked on the base member (5) as an ID material. Chip ID marking method.
X線難透過材(60)の厚さが1μm以上確保されるようにマーキングを行うように構成されたことを特徴とするチップIDマーキング装置であって、A chip ID marking device configured to perform marking so that the thickness of the X-ray hardly permeable material (60) is secured to 1 μm or more,
半導体チップ(2)の表面にX線可透過材(50)によりベース部材(5)を形成するベース部材形成手段(10,20,30)と、Base member forming means (10, 20, 30) for forming a base member (5) with a X-ray transparent material (50) on the surface of the semiconductor chip (2);
ベース部材(5)にX線難透過材(60)をID材料としてマーキングするマーカ装置(15)とを備えるチップIDマーキング装置。A chip ID marking device comprising a marker device (15) for marking the base member (5) with an X-ray hardly permeable material (60) as an ID material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093714A JP5324808B2 (en) | 2008-03-31 | 2008-03-31 | Chip ID marking method, chip ID marking device, and semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093714A JP5324808B2 (en) | 2008-03-31 | 2008-03-31 | Chip ID marking method, chip ID marking device, and semiconductor chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246267A JP2009246267A (en) | 2009-10-22 |
JP5324808B2 true JP5324808B2 (en) | 2013-10-23 |
Family
ID=41307817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008093714A Expired - Fee Related JP5324808B2 (en) | 2008-03-31 | 2008-03-31 | Chip ID marking method, chip ID marking device, and semiconductor chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5324808B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10453800B1 (en) | 2018-03-29 | 2019-10-22 | International Business Machines Corporation | Optical chip ID definition using nanoimprint lithography |
EP4011179A4 (en) * | 2019-08-09 | 2023-10-04 | Micron Technology, Inc. | Apparatus with circuit-locating mechanism |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5497418B2 (en) * | 2009-12-16 | 2014-05-21 | 東レエンジニアリング株式会社 | Identification code marking device and method, and semiconductor device with identification code marked |
JP5354611B2 (en) | 2010-07-29 | 2013-11-27 | 独立行政法人産業技術総合研究所 | Authenticity judgment method for electronic circuit components |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007335746A (en) * | 2006-06-16 | 2007-12-27 | Calio Giken Kk | Manufacturing method of identification code |
-
2008
- 2008-03-31 JP JP2008093714A patent/JP5324808B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10453800B1 (en) | 2018-03-29 | 2019-10-22 | International Business Machines Corporation | Optical chip ID definition using nanoimprint lithography |
US11056439B2 (en) | 2018-03-29 | 2021-07-06 | International Business Machines Corporation | Optical chip ID definition using nanoimprint lithography |
EP4011179A4 (en) * | 2019-08-09 | 2023-10-04 | Micron Technology, Inc. | Apparatus with circuit-locating mechanism |
US11967390B2 (en) | 2019-08-09 | 2024-04-23 | Micron Technology, Inc. | Apparatus with circuit-locating mechanism |
Also Published As
Publication number | Publication date |
---|---|
JP2009246267A (en) | 2009-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100915418B1 (en) | Method for marking wafer, method for marking failed die, method for aligning wafer and wafer test equipment | |
JP5324808B2 (en) | Chip ID marking method, chip ID marking device, and semiconductor chip | |
JP2007527026A (en) | Method and apparatus for accurately aligning pattern position on substrate | |
US8349624B2 (en) | Method for fabricating semiconductor device | |
TW201311356A (en) | Thin film pattern forming apparatus, thin film pattern forming method and adjusting method of the apparatus | |
JP2010044030A (en) | Laser cleaning apparatus and laser cleaning method | |
US20060243711A1 (en) | System and method for aligning a wafer processing system in a laser marking system | |
JP5041957B2 (en) | Chip ID marking method and marking device for semiconductor chip | |
US7355422B2 (en) | Optically enhanced probe alignment | |
JP2012209311A (en) | Method of forming id mark, semiconductor chip, semiconductor device, and x-ray inspection method of semiconductor device | |
JP2008111695A (en) | Visual inspection method | |
JP5395931B2 (en) | Chip ID marking method and marking device for semiconductor chip | |
JP2952882B2 (en) | IC wafer and IC pass / fail identification method | |
KR100674950B1 (en) | Semiconductor wafer including reference semiconductor chip and method of semiconductor chip assembly using the same | |
JP2016086144A (en) | Squeegee printing method and device | |
JP2007008054A (en) | Nozzle plugging detecting method in information printing apparatus for board | |
JP2604556B2 (en) | Semiconductor wafer and identification method thereof | |
JP4249813B2 (en) | Identifier marking apparatus and marking method for semiconductor wafer | |
KR100493990B1 (en) | Identification equipment of semiconductor wafer and method | |
JP2015014522A (en) | Substrate inspection method | |
JPS63222438A (en) | Apparatus for inspecting defect on wafer surface | |
KR20110133157A (en) | Circuit board and apparatus for checking the defect of circuit board | |
JP2008078204A (en) | Testing method of semiconductor device | |
JP2010015103A (en) | Filter inspection device, filter manufacturing device, and display panel manufacturing method | |
KR100648510B1 (en) | Semiconductor package having marked registration point and method for inspecting mark using the marked registration point |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5324808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |