JP5323950B2 - 非線形電力増幅器の線形化用方法及び装置 - Google Patents

非線形電力増幅器の線形化用方法及び装置 Download PDF

Info

Publication number
JP5323950B2
JP5323950B2 JP2011553249A JP2011553249A JP5323950B2 JP 5323950 B2 JP5323950 B2 JP 5323950B2 JP 2011553249 A JP2011553249 A JP 2011553249A JP 2011553249 A JP2011553249 A JP 2011553249A JP 5323950 B2 JP5323950 B2 JP 5323950B2
Authority
JP
Japan
Prior art keywords
power amplifier
nonlinear power
signal
mdl
nonlinear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011553249A
Other languages
English (en)
Other versions
JP2012520033A (ja
Inventor
ペローラス,ジェームズ
ユー,アイミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Wistron Telecom AB
Original Assignee
ZTE Wistron Telecom AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Wistron Telecom AB filed Critical ZTE Wistron Telecom AB
Publication of JP2012520033A publication Critical patent/JP2012520033A/ja
Application granted granted Critical
Publication of JP5323950B2 publication Critical patent/JP5323950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、通信システムに関し、特に通信システムに非線形電力増幅器の線形化に関する。
電力増幅器(PA)は、複数の通信システムに適用する設備であり、それは、低パワーの希望シグナルをインプットとして、且つ希望シグナルの高いパワー形式をアウトプットとする。PAが線形設備として使用できるが、常にその非線形領域の内に操作させることがあり、このような操作でPAがより多いアウトプットパワーを生成し、且つPA をより効率的に操作させることができるからである。ところで、非線形領域の内にPAを操作する時、代価を払うことになる、即ち、PA のアウトプットが今希望シグナルの比例に従って増加する形式を含めば大きいディストーション量をも含む。
1つの技術を有し、PAに入ったシグナルがこれらの技術によって変更され、PA までのインプットが基本的に希望シグナルと異なっているが、PAからのアウトプットが希望シグナルの比例に従って増加する形式である。PA インプットシグナルを生成することができ、PA アウトプットに任意シグナルを生成する技術のいくつの例は、ある仮定のPA モデルのデジタルプレディストーション(DPD)又はアナログプレディストーションに基づく。
ところで、これらの技術は、性能の面に制限され、PAの特徴が特定のモデルによって十分にシミュレーションすることを仮定するからである。これらの仮定のモデルがある制限までだけ精確し、このため、これらの技術を使用して得られた最終の性能も制限される。任意量のアウトプットシグナル品質性能を有するいずれのPA に任意のアウトプットを生成することが可能であれば、利益がある。
図1(従来の技術)に示されたデジタルプレディストーション(DPD)とは、通信システムにおける方法であり、そのうち、転送待ちのシグナル[5]が非線形電力増幅器PA[1] に送信される前に非線形プレディストーション関数[2]によって伝達する。普通の考えには、非線形プレディストーション関数[2]を選択するによって、非線形プレディストーション関数[2]及び非線形PA[1] のカスケード組合が全体的に線形であるシステムを生成する。このため、実際PA アウトプット[6]は、プレディストーション関数[2] のインプットが比例に従って増加する形式である。
常に図1(従来の技術)に示す間接学習アーキテクチャ によってプレディストーション関数[2]を推定する。カプラー[4] がPA[1]によって生成した少量のパワーを抽出することに用いられる。該シグナルは、アダプティブ逆PA モデル[3]によって送信し、該逆PA モデル[3]がPA[1] のインプットにできるだけ近づくにマッチングすることに適当するアウトプットを生成する。該アダプティブ性が、他のアルゴリズムを使用可能があるが、常にLMS 及びRLS アルゴリズムに実現される。
一旦、逆PA モデル[3]のアウトプットとPA インプットの間の差が実質に十分に小さい(例えば、異なるシグナルのパワーによって測定される)であると、逆PA モデル[3]がコピーされるだけ且つ直接にプレディストーション関数[2]として使用される。モデルの逆変換が必要ではなく、図1(従来の技術)に記載の間接学習アーキテクチャ が直接に逆モデルを計算して、最初に順モデルを計算しないからである。
通常には、PA[1] のアウトプットに満足と考えられる前に、公共シグナル伝送品質測定によって、例えばエラーベクターマグニチュード(EVM)又は隣接チャネル漏洩電力比(ACLR )で測定すると、該過程は、何回で重複して又は何回の反復をする必要がある。
以上の構成問題は、逆PA モデル[3]に使用待ちのモデルを選択する際に存在している困難である。使用される一般構成は、他のモデルも使用できるが、メモリ多項式(MP)又は一般化メモリ多項式(GMP)である。実際にあるモデルをしてみる前に、どのモデルが最良性能を生成するかよく分からなく、且つ特定モデルのどれらの特定のパラメータが最良性能を生成するかよく分からない。例えば、メモリ多項式モデルを使用すると、モデルの最大遅延、及び、さらにモデルの最大非線形階数を指定することができる。事前にGMP がMPよりもよく実施するか、且つMPにおける最大遅延及び非線形階数のどれらの設置が最良結果を生成するかはっきり分からない。且つPA[1]及び逆PA モデル[3]が非線形実体であるので、最良のモデル又はモデル設置の既知の使用可能な検索アルゴリズムを見けられない。
一般には、実験室環境において真実のPAでシステムを運行することによって逆PA モデルを見つける。
あるモデル及び幾つかのモデル設置を選択して、且つシステムが収束した後、測定、例えばEVM 及びACLRを使用して最終のシステム性能を観察する。次に、モデルおよび/又は設置を変更して、且つ再び最終システム性能を測定する。該過程には、数百回の測定を行って、そのうち、毎回の測定が数秒の実験室時間を必要とする可能性がある。最後に、最良性能のモデル及び設置を生成して選択され、且つ最終システムに使用する。
最良逆PA モデルを見つける速度を向上する方法があれば、利益がある。
図2(従来の技術)にPA モデル逆変換に基づくDPD の選択可能形式を示す。間接学習アーキテクチャ において、伝送待ちのシグナル[5]が非線形電力増幅器PA[1] に送信される前に、非線形プレディストーション関数[2]によって伝達する。一般的な考えは、非線形プレディストーション関数[2]を選択するによって、非線形プレディストーション関数[2] 及び非線形PA[1] のカスケード組合が全体的に線形であるシステムを生成する。このため、実際のPA アウトプット[6]はプレディストーション関数[2] までのインプットの比例に従って増加する形式である。
モデル逆変換DPDを使用して、あるインプットを指定し、順PA モデル[7] が既知であり、且つPA アウトプットの精確予測器である。該順PA モデルが実際PA の測定によって生成することができ、又は、PA の回路図を分析して得られた数学モデルで生成することができる。一番重要なことは、該モデルが必ず逆変換され、且つ続いてプレディストーション関数として使用する。
該構成の主な問題の1つは、PA 順モデルが実際に非常に簡単であるが、常に非常に簡単な非線形モデルの逆変換も難しく、且つPA モデル自身よりも幾つかの数量級で複雑なモデルを必要とする。
PAを線形化し、逆PA モデルが要らない方法はあれば、役に立つ。
本発明の目的は非線形電力増幅器の線形化用方法を提供し、任意の高品質の性能で非線形電力増幅器のアウトプットにシグナルを生成する。該方法は、前記非線形電力増幅器の希望アウトプットシグナルを使用して反復アルゴリズムを実施し、これにより、前記非線形電力増幅器のインプットシグナルを計算し、これで、計算した前記非線形電力増幅器の前記インプットシグナルを使用して、前記非線形電力増幅器を線形化する。
本発明のある実施方式によって、前記反復アルゴリズムは、以下数式で提出し、
Figure 0005323950
その中、pa_out_desired が前記非線形電力増幅器の前記希望アウトプットシグナルであり、pa_inn が第n 回の反復に対する計算した前記非線形電力増幅器の前記インプットシグナルであり、pa_outn が第n 回の反復に対する前記非線形電力増幅器の時間整合(time aligned)のアウトプットシグナルであり、Gn が第n 回の反復に対する前記非線形電力増幅器のゲインであり、前記ゲインがpa_innとpa_outnによって計算し、且つalpha が0 から1 までの範囲内にあって、また、そのうち、pa_in1 が前記非線形電力増幅器の前記希望アウトプットシグナルを前記非線形電力増幅器の推定ゲインで割るものである。
本発明の他の実施方式によって、前記非線形電力増幅器の前記推定ゲインが前記非線形電力増幅器のメーカに指定される。
本発明の他の実施方式によって、低パワーシグナルが前記非線形電力増幅器にインプットされる際、前記非線形電力増幅器を測定することによって前記非線形電力増幅器の前記推定ゲインを取得する。
本発明の他の実施方式によって、本方法は、さらに、計算した前記非線形電力増幅器の前記インプットシグナル及び前記非線形電力増幅器の相応の時間整合のアウトプットシグナルを使用することによってシミュレーションアルゴリズムを実施し、これにより、前記非線形電力増幅器の逆モデルをシミュレーションし、これで、シミュレーションした前記非線形電力増幅器の前記逆モデルを使用することによって前記電力増幅器を線形化することを含む。
本発明の他の実施方式によって、前記反復アルゴリズムは、以下数式で提出し、
Figure 0005323950
その中、Sn が第n セクションを表し、且つ前記非線形電力増幅器の前記希望アウトプットシグナルのサンプルn*B-M 〜(n+1)*B-1から成り、pa_mdl_inn,i が第n セクション及び第i 回の反復に対する前記非線形電力増幅器の順モデルのインプットシグナルであり、pa_mdl_outn,i が第n セクション及び第i 回の反復に対する前記非線形電力増幅器の前記順モデルのアウトプットシグナルであり、Gn,i が第n セクション及び第i 回の反復に対する前記非線形電力増幅器の前記順モデルのゲインであり、前記ゲインがpa_mdl_inn,i 及びpa_mdl_outn,i によって計算でき、alpha が0 〜1 の範囲内にあって、且つpa_mdl_in_corrn,i が第n セクション及び第i 回の反復に対するインプット校正シグナルであり、そのうち、pa_mdl_inn,iがSn を前記順モデルの推定ゲインで割るものであり、pa_mdl_inn,i+1 がpa_mdl_inn-1,endのサンプルB〜B+M-1 をpa_mdl_in_corrn,i のサンプルM〜B+M-1に接続することによって取得され、pa_mdl_inn-1,endが第n-1 セクション及び最終回の反復に対する前記非線形電力増幅器の順モデルのインプットシグナルであり、且つpa_mdl_in0,end が0であり、これで、すべてのセクションに最終回の反復を接続する前記非線形電力増幅器の前記順モデルの前記インプットシグナルのサンプルM〜B+M-1によって、前記非線形電力増幅器の前記インプットシグナルを取得し、そのうち、前記非線形電力増幅器の前記順モデルがゼロ遅延及びメモリ制限の順モデルであり、且つ前記順モデルのアウトプットが前記順モデルの現在のインプットサンプル及び前のM-1個のサンプルに関係する。
本発明のもう1つの目的は、非線形電力増幅器の線形化用装置を提供し、それは、任意の高品質の性能で非線形電力増幅器のアウトプットにシグナルを生成することができる。該装置は、前記非線形電力増幅器の希望アウトプットシグナルを使用することによって反復アルゴリズムを実施し、これにより前記非線形電力増幅器のインプットシグナルを計算し、これで、計算した前記非線形電力増幅器の前記インプットシグナルを使用して、前記非線形電力増幅器を線形化する設備を含む。
本発明のある実施方式によって、前記反復アルゴリズムは、以下数式で提出し、
Figure 0005323950
その中、pa_out_desired が前記非線形電力増幅器の前記希望アウトプットシグナルであり、pa_inn が第n 回の反復に対する計算した前記非線形電力増幅器の前記インプットシグナルであり、pa_outn が第n 回の反復に対する前記非線形電力増幅器の時間整合のアウトプットシグナルであり、Gn が第n 回の反復に対する前記非線形電力増幅器のゲインであり、前記ゲインがpa_inn とpa_outnによって計算し、且つalpha が0 から1 までの範囲内にあって、また、そのうち、pa_in1 が前記非線形電力増幅器の前記希望アウトプットシグナルを前記非線形電力増幅器の推定ゲインで割るものである。
本発明の他の実施方式によって、前記非線形電力増幅器の前記推定ゲインが前記非線形電力増幅器のメーカによって指定される。
本発明の他の実施方式によって、低パワーシグナルが前記非線形電力増幅器にインプットされる際、前記非線形電力増幅器を測定することによって前記非線形電力増幅器の前記推定ゲインを取得する。
本発明の他の実施方式によって、本装置は、さらに、繰り返してシグナルを生成するため、前記シグナルが計算した前記非線形電力増幅器の前記インプットシグナルである電子シグナル発生器と、前記非線形電力増幅器のアウトプットシグナルをキャプチャするため、これにより、前記電子シグナル発生器によって生成した前記シグナルの少なくとも1つの周期がキャプチャされるシグナルキャプチャ設備と、前記電子シグナル発生器によって生成できない且つ前記シグナルキャプチャ設備によってキャプチャできない周波数をpa_outn -pa_out_desired のシグナルからフィルタするウェーブフィルタを含む。
本発明の他の実施方式によって、前記電子シグナル発生器と前記シグナルキャプチャ設備の帯域幅が前記非線形電力増幅器に関係する。
本発明の他の実施方式によって、前記シグナルキャプチャ設備は、第n 回の反復に対する前記非線形電力増幅器の前記アウトプットシグナルを一回よりも多くでキャプチャし、これによって、一回よりも多いキャプチャの平均結果がpa_outnとするように設置される。
本発明の他の実施方式によって、該装置は、さらに、前記シグナルキャプチャ設備によってキャプチャされた前記非線形電力増幅器の前記アウトプットシグナルを後処理するため、これにより、前記シグナルキャプチャ設備の線形を改善することができる前記シグナルキャプチャ設備の逆モデルを含む。
本発明の他の実施方式によって、該装置は、さらに、計算した前記非線形電力増幅器の前記インプットシグナル及び前記非線形電力増幅器の相応の時間整合のアウトプットシグナルを使用することによって、シミュレーションアルゴリズムを実施し、これにより、前記非線形電力増幅器の逆モデルをシミュレーションし、これにより、前記非線形電力増幅器がシミュレーションする前記逆モデルを使用することによって、前記電力増幅器を線形化するシミュレーターを含む。
本発明の他の実施方式によって、前記反復アルゴリズムは、以下数式で提出し、
Figure 0005323950
その中、Sn が第n セクションを表し、且つ前記非線形電力増幅器の前記希望アウトプットシグナルのサンプルn*B-M 〜(n+1)*B-1から成り、pa_mdl_inn,i が第n セクション及び第i 回の反復に対する前記非線形電力増幅器の順モデルのインプットシグナルであり、pa_mdl_outn,i が第n セクション及び第i 回の反復に対する前記非線形電力増幅器の前記順モデルのアウトプットシグナルであり、Gn,i が第n セクション及び第i 回の反復に対する前記非線形電力増幅器の前記順モデルのゲインであり、前記ゲインがpa_mdl_inn,i 及びpa_mdl_outn,i によって計算でき、alpha が0 〜1 の範囲内にあって、且つpa_mdl_in_corrn,i が第n セクション及び第i 回の反復に対するインプット校正シグナルであり、そのうち、pa_mdl_inn,i がSn を前記順モデルの推定ゲインで割るものであり、pa_mdl_inn,i+1 がpa_mdl_inn-1,end のサンプルB〜B+M-1 をpa_mdl_in_corrn,i のサンプルM〜B+M-1に接続することによって取得され、pa_mdl_inn-1,end が第n-1 セクション及び最終回の反復に対する前記非線形電力増幅器の順モデルのインプットシグナルであり、且つpa_mdl_in0,end が0であり、これで、すべてのセクションに最終回の反復を接続する前記非線形電力増幅器の前記順モデルの前記インプットシグナルのサンプルM〜B+M-1によって、前記非線形電力増幅器の前記インプットシグナルを取得し、そのうち、前記非線形電力増幅器の前記順モデルがゼロ遅延及びメモリ制限の順モデルであり、且つ前記順モデルのアウトプットが前記順モデルの現在のインプットサンプル及び前のM-1個のサンプルに関係する。
間接学習DPDを示す。 PA モデル逆変換DPDを示す。 理想的なプレディストーションシグナルを見つける方法を示す。 反復のDPDを示す。 理想的なキャプチャデータに基づくシステム識別を示す。 pa_out_desired の分割を示す。
電力増幅器(PA)[1] を図3 に示す測定設置に放置することによって本発明の1つの実施方式を実現する。電力増幅器[1] に到達するシグナルは、循環的に任意のテストシグナルを生成できる設備、例えば電子シグナル発生器(ESG)[11]から来る 。PA が非線形であるので、広いインプット帯域幅によってある規則の(clean )アウトプット帯域幅を生成する必要がある。ESG[11] の帯域幅が一般に必ずPA[1]の希望作業帯域幅の5-10 倍の帯域幅でなければならない。例えば、アウトプットに5MHz の規則帯域幅を希望すると、インプットに25-50MHz の帯域幅を提供する必要があるかもしれない。注意すべきであることは、異なるPA がESG からの異なる数量の帯域幅を必要とする。PA[1] のアウトプットがESG[11]によって生成したシグナルすくなくとも1つの完全周期をキャプチャすることができる設備、例えばプログラマブルスペクトラムアナライザ(PSA)[12]にキャプチャされる。PSA[12] の帯域幅も必ずPA[1] の希望作業帯域幅の5-10 倍の帯域幅でなければならない。PSAの帯域幅も特定のPAに依頼される。
実際実験室環境において、ESG とPSA が異なるサンプリング速率を有することができる。ところで、いろいろな公知技術におけるいずれは、PSA がキャプチャしたデータのサンプリング速率を有効的に変えて、ESG に送信されたデータのサンプリング速率に等しくすることに使用でする。このため、以下、PSAからのキャプチャされたシグナルが再びESG にサンプリングされたサンプリング速率を仮定する。
普通の考えは、本発明が数回で反復し、且つ各回の反復に対して、PA[1] のアウトプットがますます希望のPA アウトプットに似ていることを見える。第一回の反復において、ESGからPA[1]に入ったシグナルpa_in1(N 個サンプルの長さがある)が希望のPA アウトプットシグナルに比例に従ってPA[1]のゲイン(Ge)を減少させる大ざっぱな推定だけである。非常に精確的にGeを了解する必要がなく、且つ大ざっぱな推定が第一回の反復に適当する。例えばPA のゲインがメーカによって指定されることができ、且つ該値がGeとして使用することができる。もう1つの可能性は低パワーシグナルがESG からPAに送信でき、且つPA からのシグナルのパワーがPSA によって測定することができる。この場合には、Ge の大ざっぱな推定がESG からのシグナルのパワーとPSA におけるシグナルのパワーとの比値の二乗根によって取得することができる。
Figure 0005323950
重複のシグナルpa_in1 がESG[11] にプログラムされ、且つPSA[12]が続いてPA[1] がアウトプットした1つの完全周期をキャプチャする。システムに固有の遅延によって、キャプチャしたシグナルがpa_in1と完全に時間整合しない。クロス相関を使用して、キャプチャされたシグナルが時間にシフトすることができ、それによって、pa_in1 とタイムシフトのキャプチャシグナルの間の遅延が0である。該時間整合の後、n 回で反復したタイムシフトのキャプチャシグナルがpa_outnと称する。毎回の反復に対して該時間整合を実行する。
PA がわずかな非線形であるので、今回又はいずれのそれからの反復に対して、PA のゲインが
Figure 0005323950
に推定されることができる。
本発明全体で、シグナルの完全なシーケンスは下付き文字がないように表わす。シグナルの特定サンプルが下付き文字を有するように表わされる。例えば、pa_inn は、n 回で反復するための、ESG によって使用するすべてのサンプルを記憶する配列全体を表わす。pa_inn(i) はサンプルpa_inn の配列の第i の元素を表わす。pa_inn が長さN(前記のように)を有するので、iが採用できる値の範囲が0〜N-1である。
そして、PAがわずかな非線形であるので、PA のアウトプットが2つのコンポーネントからなる。1つのコンポーネントが希望のPA アウトプットであり、もう1つのコンポーネントが異なるシグナルである。
Figure 0005323950
Figure 0005323950
そのうち、fB(x)がシグナルx をゼロ遅延ウェーブフィルタに通過させる結果であり、ウェーブフィルタの効果は、ESGによって生成することができないいずれの周波数及びPSAによってキャプチャされてできないいずれの周波数を除去することである。例えば、先にxを取るFFTによって、ESG によって生成することができない周波数を調整して零に戻し、PSAによってキャプチャされてできない周波数を調整して零に戻し、且つ最後にIFFT 操作を実施し、該ウェーブフィルタを実現することができる。
本考えは、次の反復の期間に、現在の反復期間に測定したdiffnシグナルをオフセットするように、PA までのインプットを調整する。diffn シグナルをオフセットすることができるが、新しいディストーション成分を導入するかもしれない、それはアルゴリズムの未来の反復でオフセットされる。ところで、新しいディストーション成分が低パワーレベルにあって、このため、アルゴリズムが反復している際、実際PA アウトプット及び希望PA アウトプットの間の差が一貫して一斉に低くなる。
特に、n+1 回で反復のインプットが、
Figure 0005323950
に計算され、
そのうち、alpha が0.0 と1.0 の間の値を有する。Alpha が1.0に近づくほど、アルゴリズムが速く解に収束することになるが、アルゴリズムがもっと不安定になる。一般、0.5 と0.8 の間のalpha の値が収束速度と安定性の間の良好バランスを提供する。これらの値が実験方式で確定され、且つ異なるPA の間に変化する。
図4 に図形で前記の過程を示す。第1回の反復の後、PA アウトプットが希望のPA アウトプット[8]と右対角線陰影枠で表わされた差信号 [9]からなる。第2回の反復のインプットは、PA までのオリジナルインプットと第1回の反復で測定した差信号を補償するため設計されたシグナルからなる。該補償コンポーネントが図面に左対角線陰影枠[10] で表わされる。図面に見えるように、第二回反復のアウトプットに、オリジナル差信号[9] が消えたが、新しい小さい差信号が現れた。この新しい差信号が次回の反復で除去され、次回の反復がまた新しいさらにより小さい差信号を生成する。
図4 が該アルゴリズムの4 回の反復だけを示したが、該反復過程が続いて行うことができ、且つ重要な問題は、該アルゴリズムの性能がPSA のノイズ性能及び非線形だけで制限される。例えば、PSA がノイズをキャプチャされたデータに導入すると、シグナルをESG 内部に放置してノイズを補償することができない。このため、性能がPSA のノイズ及び非線形によって制限される。どのPAがテスト設置に差し込むことに関わらず、PAがただわずかな非線形(ほぼすべてのPA がただわずかな非線形だけである)だけでさえあれば、該過程にいつも解を見つけることができ、それにより、PSAの測定制限に達する場合にPA アウトプットとpa_out_desired が同じであるという意味である。
使用されたシグナルが重複の循環シグナルであるので、PSA のノイズ性能は、PSAを数回キャプチャさせて、キャプチャの結果に対して、平均値を取ることによって高められることを注意すべきである。例えば、2回のキャプチャを実施して且つ平均値を取ると、PSA のノイズ性能を3dBで向上させる。四回のキャプチャが6dB の向上に導き、これによって類推すればよろしい。PSA でキャプチャを何度実施する該技術がPSA のノイズ性能を向上することだけに使用できる。PSAも非線形を含むと、これらの非線形はキャプチャを何度実施することによって減少できない。
ところで、PSA の線形を改善することに用いられる技術が確かに存在する。例えば、それぞれ、既知のシグナルがPSAに送信することができ、且つアウトプットが観察されることができる。これらの非線形をシミュレーションできる数学モデルを設立でき、且つ該モデルが逆変換されることができる。該逆モデルがつづけてキャプチャされたデータを後処理することに用いられ、これにより、PSAにおける非線形を除去又は少なくとも減らすことに用いられる。このような技術がPSA の線形を改善することに用いられ、それによって、本発明の総性能を向上する。
幾つの性能要求を満たすまで、反復を繰り返すことができる。例えば、PA アウトプットが一回の反復と次回の反復の間に小さい差値又は差値がないまで、反復を実施することができる。選択的に、実際PA アウトプットとpa_out_desired の差値があるしきい値よりも小さいまで、反復を実施することができる。選択的に、固定回数の反復を実施することができる。
PA に入った最後のプレディストーションシグナルがpa_infinalと称し、かつPA からアウトプットした最後シグナルがpa_outfinalである。pa_outfinal が比例に従って増加する形式のpa_out_desired と基本的に同じで、唯一の違いがPSA の測定誤差による違いであることを注意すべきである。
該方法の主な利益は、PAが任意のシグナル忠実度の値を有し、PSA の測定精度だけに制限された任意のシグナルを生成することに製造されることができる。これは、従来の技術より良好的な主な改善であり、そのうち、基本的なPA モデルの精度に確定されたある制限を達するまで、シグナルの忠実度を向上させることができる。PSAがただの例であり、且つESG によって生成したシグナルの少なくとも1つの完全周期をキャプチャできるいずれの設備がこの利益を得ることに用いられることを注意すべきである。次に、シグナル忠実度がただ本設備の測定精度によって制限される。
本発明のほかの実施方式において、一旦、本発明を使用する前記の実施方式は、pa_infinal とpa_outfinal シグナルを確定したら、これらをシステム識別を実施可能なコンピュータにロードする。シグナルがメモリ又はコンピュータのハードディスクに記憶されるので、コンピュータが多く快速のシミュレーションを実施してどの逆PA モデルが最良的にプレディストーションに用いられることを確定することができ、また、どれらのパラメータを逆PA モデルに応用すべきであるかを確定し、これにより、最良性能を提供することができる。これらの快速のシミュレーションを実施するために、いずれのシステム識別技術を使用することができる。
該過程が図1(従来の技術)に示された過程と比較でき、そのうち、各の逆PA モデルと特定の逆PA モデルに用いられる各グループのパラメータがスピードの遅いの実験室環境に測定されることが必要である。同じ数量の検索時間をプリセットし、前記に述べた過程が従来の技術よりも複数の桁速いし、且つ非常に多いモデルが検索されることができ、これにより最良の解決方案を見つけることが便利になる。
精確のゼロ遅延、PAの順パスのメモリ制限のモデルを利用できる時、本発明のまた他の実施方式を生成する。有限のMに対して、このようなモデルは、インパルス応答が0 時間偏差でピークを取って且つアウトプットがただ現在のインプットサンプルと前のM-1個のサンプルの関数であるモデルである。部分の非線形モデルに対して、有意義なインパルス応答を計算し難く、又は計算できないことを注意すべきである。このようなモデルに対して、PAによって伝送した普通のシグナルにとって、PA モデルインプットとPA モデルアウトプットの間のクロス相関が0 時間で偏差がピークに達すると十分である。該モデルがPA の測定によって得られ、又はPA 回路図の数学分析によって得られるかもしれない。該実施方式の性能がPA モデルの正確度によって制限される。
第1ステップは、希望のPA アウトプットシグナルpa_out_desired(n)が必ず小さいセクションに分けらなければならない。各セクションの長さがB+Mである。B は、各セクションから生成したPA アウトプットサンプルの数量であって、そして、実現によって決まる。Bは大きいほど、アルゴリズムがより有効になり、且つPA のインプットシグナルにおける遅延がより大きくなる。選択されることによって本発明の特定実現に確定された設計パラメータを実現する。
長さB+M のセクションn(Sn)がpa_out_desired のサンプルn*B-M〜(n+1)*B-1 からなり、以下の表示方法のようである。
Figure 0005323950
図6 は、pa_out_desired がどうのように幾つのセクションに分ける図形表示である。括弧は長さがB+M 個のサンプルのセクションを表わす。各セクションが長さB+Mを有し且つセクション間の重複部分がM であれば、シグナルがいずれの方式でセクション分割できることを注意すべきである。これは、pa_out_desiredがセクション分割される1種の方式だけである。
各セクションが以下の反復過程で単独で処理される。
まず、第n セクション、第1 回の反復に対して、PA モデルに入るシグナル(pa_mdl_in)が以下のように生成する。
Figure 0005323950
Ge はPA モデルのゲインの大ざっぱな推定であり、且つ第1回の反復だけに用いられる。該デジタルが非常に精確する必要がなく、且つ大ざっぱな推定が十分に良い。Geを推定することに用いられる方法は、予定でPA モデルにインプットされる一般パワーレベルと似ている平均パワー水平のランダムノイズシグナルを生成することである。PA モデルをシミュレーションすることができ、且つPA モデルのアウトプットにおけるシグナルの平均パワーを測定することができる。Ge が簡単的にアウトプットシグナルのパワーをインプットシグナルのパワーで割る比の二乗根に設置されることができる。
pa_mdl_inn,1 がPA モデルによって送信され、これにより、pa_mdl_outn,1を生成し、それも長さB+Mを有する。該回の反復又はいずれのほかの第i 回反復に対して、ゲインが以下のように計算される。
Figure 0005323950
次に、第nセクション、第i 回の反復に対して、差信号が以下のように計算される。
Figure 0005323950
校正シグナルが以下のように計算される。
Figure 0005323950
その中、alphaが0と1との間の値の常数である。Alphaが1に近づくほど、収束がより速くなるが、不安定性のリスクがより高い。一般、alphaが0.5〜0.8 の値を有する。
最後に、該反復を完成するために、次回の反復に用いられるPA モデルインプットシグナルを生成する。
Figure 0005323950
そのうち、表記法{A,B}は、二つのシーケンスA とBが一緒に接続すべきであることを表す。且つ、pa_mdl_inn,endは、第n セクションに処理した最終回の反復の後のpa_mdl_in の値を表す。
pa_mdl_inn,i+1がpa_mdl_inn-1,end に依頼する。pa_mdl_inn-1,endは、使用できないと、前記の方程で該シグナルをゼロに置き換えることができる。例えば、第1のS セクションが処理される際、pa_mdl_inn-1,end が使用できない。
該反復過程が続いて行うことができ、且つ各回の反復iによって、pa_mdl_outn,i がますますSn と同じになる。反復過程が続いて固定回数の反復を行って、又は自動反復終止メカニズムを使用することができる。例えば、pa_mdl_outn,i とSn の差の誤差パワーがあるしきい値よりも低くなるまで、1つの可能性が反復を保持する。
PA に応用するシグナルが以下のように生成する。
Figure 0005323950
例えばFPGA を使用する一般実現において、pa_mdl_inn,end(M:B+M-1)がPA まで送信されると同時に、pa_mdl_inn+1,end が前記の反復過程を使用して計算される。
本発明の該実施方式の主な利点は、図2 に示す従来の技術は、数学でモデルに逆変換を行ってみるが、本発明の該実施方式は、モデル逆変換を実施する必要がない。PA の順モデルをプリセットすると、正確のPA インプットを生成することができる。本発明の該実施方式が非線形モデルを逆変換してみることがなく、このため、モデルに逆変換誤差を導入しない。
本発明の幾つの実施方式を示したが、これらの実施方式が示した及び記載したものは、本発明のすべての可能形式ではない。さらに精確に言うと、説明書に用いられた言葉は説明性の言葉であり、制限性の言葉ではなく、本発明の実質及び範囲を離れないで、各種の変化及び変更を行うことができることを理解すべきである。

Claims (14)

  1. 非線形電力増幅器の線形化用方法であって、
    前記非線形電力増幅器の希望アウトプットシグナルを使用することによって反復アルゴリズムを実施し、これにより、前記非線形電力増幅器のインプットシグナルを計算し、
    これで、計算した前記非線形電力増幅器の前記インプットシグナルを使用して、前記非線形電力増幅器を線形化することを含み、
    前記反復アルゴリズムは、以下数式で提出し、
    Figure 0005323950
    その中、pa_out_desired は前記非線形電力増幅器の前記希望アウトプットシグナルであり、pa_in n は第n 回の反復の計算した前記非線形電力増幅器の前記インプットシグナルであり、pa_out n は第n 回の反復の前記非線形電力増幅器の時間整合のアウトプットシグナルであり、Gn は第n 回の反復の前記非線形電力増幅器のゲインであり、前記ゲインがpa_in n とpa_out n によって計算でき、且つalpha が0 から1 までの範囲内にあって、および、そのうち、pa_in 1 が前記非線形電力増幅器の前記希望アウトプットシグナルを前記非線形電力増幅器の推定ゲインで割るものである。
  2. 前記非線形電力増幅器の前記推定ゲインが前記非線形電力増幅器のメーカに指定される請求項に記載の方法。
  3. 低パワーシグナルが前記非線形電力増幅器にインプットされる際、前記非線形電力増幅器を測定することによって前記非線形電力増幅器の前記推定ゲインを取得する請求項に記載の方法。
  4. 計算した前記非線形電力増幅器の前記インプットシグナル及び前記非線形電力増幅器の相応の時間整合のアウトプットシグナルを使用することによってシミュレーションアルゴリズムを実施し、これにより、前記非線形電力増幅器の逆モデルをシミュレーションし、
    これで、シミュレーションした前記非線形電力増幅器の前記逆モデルを使用することによって前記電力増幅器を線形化することをさらに含む請求項に記載の方法。
  5. 非線形電力増幅器の線形化用方法であって、
    前記非線形電力増幅器の希望アウトプットシグナルを使用することによって反復アルゴリズムを実施し、これにより、前記非線形電力増幅器のインプットシグナルを計算し、
    これで、計算した前記非線形電力増幅器の前記インプットシグナルを使用して、前記非線形電力増幅器を線形化することを含み、
    前記反復アルゴリズムは、以下数式で提出し、
    Figure 0005323950
    その中、Snは第n セクションを表し、且つ前記非線形電力増幅器の前記希望アウトプットシグナルのサンプルn*B-M 〜(n+1)*B-1から成り、pa_mdl_inn,i は第n セクション及び第i 回の反復の前記非線形電力増幅器の順モデルのインプットシグナルであり、pa_mdl_outn,iは第n セクション及び第i 回の反復の前記非線形電力増幅器の前記順モデルのアウトプットシグナルであり、Gn,i は第n セクション及び第i 回の反復の前記非線形電力増幅器の前記順モデルのゲインであり、前記ゲインはpa_mdl_inn,i及びpa_mdl_outn,i によって計算でき、alpha は0 〜1 の範囲内にあって、且つpa_mdl_in_corrn,i は第n セクション及び第i 回の反復のインプット校正シグナルであり、
    そのうち、pa_mdl_inn,iはSn を前記順モデルの推定ゲインで割るものであり、pa_mdl_inn,i+1 はpa_mdl_inn-1,endのサンプルB〜B+M-1 をpa_mdl_in_corrn,i のサンプルM〜B+M-1に接続することによって取得され、pa_mdl_inn-1,endは第n-1 セクション及び最終回の反復の前記非線形電力増幅器の順モデルのインプットシグナルであり、且つpa_mdl_in0,end が0であり、
    これで、すべてのセクションに最終回の反復を接続する前記非線形電力増幅器の前記順モデルの前記インプットシグナルのサンプルM〜B+M-1によって、前記非線形電力増幅器の前記インプットシグナルを取得し、
    そのうち、前記非線形電力増幅器の前記順モデルがゼロ遅延及びメモリ制限の順モデルであり、且つ前記順モデルのアウトプットが前記順モデルの現在のインプットサンプル及び前のM-1個のサンプルに関係する。
  6. 非線形電力増幅器の線形化用装置であって、
    前記装置は、
    前記非線形電力増幅器の希望アウトプットシグナルを使用することによって反復アルゴリズムを実施し、これにより、前記非線形電力増幅器のインプットシグナルを計算し、
    これで、計算した前記非線形電力増幅器の前記インプットシグナルを使用して、前記非線形電力増幅器を線形化する設備を含み、
    前記反復アルゴリズムは、以下数式で提出し、
    Figure 0005323950
    その中、pa_out_desired は前記非線形電力増幅器の前記希望アウトプットシグナルであり、pa_in n は第n 回の反復の計算した前記非線形電力増幅器の前記インプットシグナルであり、pa_out n は第n 回の反復の前記非線形電力増幅器の時間整合のアウトプットシグナルであり、Gn は第n 回の反復の前記非線形電力増幅器のゲインであり、前記ゲインはpa_in n とpa_out n によって計算でき、且つalpha が0 から1 までの範囲内にあって、また、そのうち、pa_in 1 は前記非線形電力増幅器の前記希望アウトプットシグナルを前記非線形電力増幅器の推定ゲインで割るものである。
  7. 前記非線形電力増幅器の前記推定ゲインが前記非線形電力増幅器のメーカによって指定される請求項に記載の装置。
  8. 低パワーシグナルが前記非線形電力増幅器にインプットされる際、前記非線形電力増幅器を測定することによって前記非線形電力増幅器の前記推定ゲインを取得する請求項に記載の装置。
  9. 繰り返してシグナルを生成し、前記シグナルが計算した前記非線形電力増幅器の前記インプットシグナルである電子シグナル発生器と、
    前記非線形電力増幅器のアウトプットシグナルをキャプチャし、これにより、前記電子シグナル発生器によって生成した前記シグナルの少なくとも1つの周期がキャプチャされるシグナルキャプチャ設備と、
    前記電子シグナル発生器によって生成できない且つ前記シグナルキャプチャ設備によってキャプチャできない周波数をpa_outnマイナスpa_out_desired のシグナルからフィルタリングするフィルタをさらに含む請求項に記載の装置。
  10. 前記電子シグナル発生器と前記シグナルキャプチャ設備の帯域幅が前記非線形電力増幅器に関係する請求項に記載の装置。
  11. 前記シグナルキャプチャ設備は、第n 回の反復の前記非線形電力増幅器の前記アウトプットシグナルを一回よりも多くでキャプチャし、これによって、一回より多いキャプチャの平均結果をpa_outnとするように設置される請求項に記載の装置。
  12. 前記シグナルキャプチャ設備によってキャプチャされた前記非線形電力増幅器の前記アウトプットシグナルを後処理し、これにより、前記シグナルキャプチャ設備の線形を改善することができる前記シグナルキャプチャ設備の逆モデルをさらに含む請求項に記載の装置。
  13. 計算した前記非線形電力増幅器の前記インプットシグナル及び前記非線形電力増幅器の相応の時間整合のアウトプットシグナルを使用することによって、シミュレーションアルゴリズムを実施し、これにより、前記非線形電力増幅器の逆モデルをシミュレーションし、
    これで、前記非線形電力増幅器のシミュレーションされた前記逆モデルを使用することによって、前記電力増幅器を線形化するシミュレーターをさらに含む請求項に記載の装置。
  14. 非線形電力増幅器の線形化用装置であって、
    前記装置は、
    前記非線形電力増幅器の希望アウトプットシグナルを使用することによって反復アルゴリズムを実施し、これにより、前記非線形電力増幅器のインプットシグナルを計算し、
    これで、計算した前記非線形電力増幅器の前記インプットシグナルを使用して、前記非線形電力増幅器を線形化する設備を含み、
    前記反復アルゴリズムは、以下数式で提出し、
    Figure 0005323950
    その中、Snは第n セクションを表し、且つ前記非線形電力増幅器の前記希望アウトプットシグナルのサンプルn*B-M 〜(n+1)*B-1から成り、pa_mdl_inn,i は第n セクション及び第i 回の反復の前記非線形電力増幅器の順モデルのインプットシグナルであり、pa_mdl_outn,iは第n セクション及び第i 回の反復の前記非線形電力増幅器の前記順モデルのアウトプットシグナルであり、Gn,i は第n セクション及び第i 回の反復の前記非線形電力増幅器の前記順モデルのゲインであり、前記ゲインがpa_mdl_inn,i及びpa_mdl_outn,i によって計算でき、alpha は0 〜1 の範囲内にあって、且つpa_mdl_in_corrn,i が第n セクション及び第i 回の反復のインプット校正シグナルであり、
    そのうち、pa_mdl_inn,iはSn を前記順モデルの推定ゲインで割るものであり、pa_mdl_inn,i+1 がpa_mdl_inn-1,endのサンプルB〜B+M-1 をpa_mdl_in_corrn,i のサンプルM〜B+M-1に接続することによって取得され、pa_mdl_inn-1,endは第n-1 セクション及び最終回の反復の前記非線形電力増幅器の順モデルのインプットシグナルであり、且つpa_mdl_in0,end が0であり、
    これで、すべてのセクションに最終回の反復を接続する前記非線形電力増幅器の前記順モデルの前記インプットシグナルのサンプルM〜B+M-1によって、前記非線形電力増幅器の前記インプットシグナルを取得し、
    そのうち、前記非線形電力増幅器の前記順モデルがゼロ遅延及びメモリ制限の順モデルであり、且つ前記順モデルのアウトプットが前記順モデルの現在のインプットサンプル及び前のM-1個のサンプルに関係する。
JP2011553249A 2009-03-09 2009-03-09 非線形電力増幅器の線形化用方法及び装置 Active JP5323950B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2009/070701 WO2010102441A1 (en) 2009-03-09 2009-03-09 Method and apparatus for linearizing a non-linear power amplifier

Publications (2)

Publication Number Publication Date
JP2012520033A JP2012520033A (ja) 2012-08-30
JP5323950B2 true JP5323950B2 (ja) 2013-10-23

Family

ID=42049548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011553249A Active JP5323950B2 (ja) 2009-03-09 2009-03-09 非線形電力増幅器の線形化用方法及び装置

Country Status (6)

Country Link
US (1) US8482349B2 (ja)
EP (1) EP2406880B1 (ja)
JP (1) JP5323950B2 (ja)
CN (1) CN101689836B (ja)
BR (1) BRPI0924414A2 (ja)
WO (1) WO2010102441A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201328172A (zh) * 2011-11-17 2013-07-01 Analog Devices Inc 系統線性化技術
US8761241B2 (en) * 2012-03-15 2014-06-24 Telefonaktiebolaget Lm Ericsson (Publ) Method of transmitting data samples with reduced bandwidth
US9118366B2 (en) 2012-09-12 2015-08-25 Mediatek Singapore Pte. Ltd. Method and apparatus for calibrating an envelope tracking system
EP3000175B1 (en) 2013-05-20 2019-02-27 Analog Devices, Inc. Relaxed digitization system linearization
JP2015002492A (ja) * 2013-06-18 2015-01-05 日本無線株式会社 非線形系モデリング装置および非線形補償装置
CN104301048B (zh) * 2014-09-12 2016-08-24 深圳市极致汇仪科技有限公司 一种发射/接收设备功率校准方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4389618A (en) 1981-04-15 1983-06-21 The United States Of America As Represented By The Secretary Of The Navy Adaptive feed-forward system
US5999718A (en) * 1998-02-18 1999-12-07 Hughes Electronics Corporation Linearizer method and apparatus
KR100318919B1 (ko) 1998-07-07 2002-07-12 윤종용 자동이득조절회로를구비한전치보상기및이를이용한전치보상방법
US6118335A (en) * 1999-05-06 2000-09-12 Nortel Networks Corporation Method and apparatus for providing adaptive predistortion in power amplifier and base station utilizing same
US6356146B1 (en) * 1999-07-13 2002-03-12 Pmc-Sierra, Inc. Amplifier measurement and modeling processes for use in generating predistortion parameters
US6246286B1 (en) 1999-10-26 2001-06-12 Telefonaktiebolaget Lm Ericsson Adaptive linearization of power amplifiers
CN1285169C (zh) 2000-08-04 2006-11-15 Lg电子株式会社 预失真数字线性化电路及其增益控制方法
KR20020054149A (ko) * 2000-12-27 2002-07-06 엘지전자 주식회사 디지털 전치왜곡기를 갖는 기지국 송신장치
CN1166053C (zh) * 2001-05-08 2004-09-08 华为技术有限公司 自适应射频数字预失真线性化方法及其电路
US6498529B1 (en) * 2001-06-08 2002-12-24 Lucent Technologies Inc. Method and apparatus for calculating the predistortion function from a power amplifier
US20030058959A1 (en) 2001-09-25 2003-03-27 Caly Networks. Combined digital adaptive pre-distorter and pre-equalizer system for modems in link hopping radio networks
SE520728C2 (sv) * 2001-11-12 2003-08-19 Ericsson Telefon Ab L M Förfarande för icke-linjär modellering
US6853246B2 (en) * 2002-04-18 2005-02-08 Agere Systems Inc. Adaptive predistortion system and a method of adaptively predistorting a signal
CN100511979C (zh) * 2003-08-22 2009-07-08 华为技术有限公司 一种功放***及其产生预失真信号的方法
CN100492887C (zh) * 2003-11-25 2009-05-27 艾利森电话股份有限公司 功率放大器预失真器的训练方法
JP4801074B2 (ja) * 2004-09-15 2011-10-26 テレフオンアクチーボラゲット エル エム エリクソン(パブル) 信号プリディストーションに関する装置と方法
US7590190B2 (en) * 2004-11-10 2009-09-15 Powerwave Technologies, Inc. System and method for forward path gain control in a digital predistortion linearized transmitter
JP2008177899A (ja) 2007-01-19 2008-07-31 Sumitomo Electric Ind Ltd 増幅回路及び無線通信装置
US8384476B2 (en) * 2008-08-11 2013-02-26 Qualcomm, Incorporated Adaptive digital predistortion of complex modulated waveform using peak and RMS voltage feedback from the output of a power amplifier

Also Published As

Publication number Publication date
US20120092067A1 (en) 2012-04-19
CN101689836A (zh) 2010-03-31
EP2406880A4 (en) 2013-09-04
JP2012520033A (ja) 2012-08-30
CN101689836B (zh) 2012-09-05
EP2406880B1 (en) 2015-02-25
WO2010102441A1 (en) 2010-09-16
EP2406880A1 (en) 2012-01-18
US8482349B2 (en) 2013-07-09
BRPI0924414A2 (pt) 2016-01-26

Similar Documents

Publication Publication Date Title
JP5323950B2 (ja) 非線形電力増幅器の線形化用方法及び装置
JP4754941B2 (ja) 線形補正器
JP2013542696A (ja) タップ出力の正規化を伴う非線形モデル
US20130329833A1 (en) Modeling Digital Predistorter
KR20140096126A (ko) 시스템 선형화
JP2006157901A (ja) 校正装置及び線形補正器校正方法
Schmitz et al. Hammerstein kernels identification by means of a sine sweep technique applied to nonlinear audio devices emulation
US8842033B1 (en) Dynamic linearity corrector for digital-to-analog converters
JP2013115818A (ja) 長期記憶効果の存在下で非線形成分について信号をプリディストーションする方法
Silva et al. Optimal-filter approach for nonlinear power amplifier modeling and equalization
US10097141B1 (en) Digital predistortion tailored to specified frequencies in the power amplifier (PA) output spectrum
CN103701414A (zh) 非线性项的选择装置及方法、辨识***及补偿***
KR101195977B1 (ko) 전력 증폭기의 행동 모델링 장치 및 방법
Crespo-Cadenas et al. Volterra-based behavioral modeling, parameter estimation, and linearization
Wang et al. Fast algorithms for the delay estimation in digital predistortion system
CN113114122B (zh) 改进rascal算法数字预失真设计方法、***及应用
Schmitz et al. A new toolbox for the identification of diagonal volterra kernels allowing the emulation of nonlinear audio devices
Tikhonov et al. Correction of non-linear signal distortion on the equipment NI USRP-2943R with OFDM transmission technology
US11496166B1 (en) Predistortion method and system for a non-linear device-under-test
Björsell et al. Measuring and characterizing nonlinear RF systems
KR100991494B1 (ko) 디지털 전치왜곡 방법 및 그 장치
Schimmel Using nonlinear amplifier simulation in dynamic range controllers
Cunha et al. A new predistorter model based on power amplifier physical knowledge
Lensjø Characterization of Power Amplifiers by means of nonlinear Models with Memory
Zheng et al. Legendre wavelet for power amplifier linearization

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Ref document number: 5323950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350