JP5319868B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5319868B2 JP5319868B2 JP2005302056A JP2005302056A JP5319868B2 JP 5319868 B2 JP5319868 B2 JP 5319868B2 JP 2005302056 A JP2005302056 A JP 2005302056A JP 2005302056 A JP2005302056 A JP 2005302056A JP 5319868 B2 JP5319868 B2 JP 5319868B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- gas
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
Description
図4(A)に示すように、半導体基板900上のトランジスタ形成領域を覆うように薄膜901を設け、さらに、図4(B)に示すように、薄膜901上に、シリコン窒化膜902を設ける。薄膜901は、シリコン窒化膜902よりも硬い膜である。
その後、図4(C)に示すように、シリコン窒化膜902をマスクとして、半導体基板900をエッチングし、溝部904を形成する。図4(D)に示すように、溝部904を埋め込むとともに、シリコン窒化膜902を覆う素子分離膜905を形成する。
その後、図4(E)に示すように、シリコン窒化膜902が露出するまで、素子分離膜905を化学機械研磨(CMP)し、図4(F)に示すように、シリコン窒化膜902、薄膜901をウェットエッチングにより除去する(例えば、特許文献1参照)。
素子分離膜905の研磨の際に、シリコン窒化膜902はCMPのストッパー膜として機能するため、素子分離膜905の基板表面からの高さ寸法は、シリコン窒化膜902の厚みおよび薄膜901の厚みを足した高さ寸法と略等しいか、シリコン窒化膜902の厚みおよび薄膜901の厚みをたした高さ寸法よりもひくくなる。
近年、トランジスタ−トランジスタ間を分離する素子分離膜の幅寸法は小さくなっている。これに伴い、従来、テーパ形状であった溝部は、溝部の底面側の幅寸法と、溝部の開口側の幅寸法とが略等しい断面略矩形形状のものが要求されている。このような形状の溝部を形成する際には、基板を垂直にエッチングする必要があり、溝部をエッチングにより形成する際の析出物を減少させる必要がある。エッチングの際の析出物は、シリコン窒化膜を覆い、溝部のエッチングの際のシリコン窒化膜の削れ量を調整するマスクとしての機能を有している。
従って、析出物を減少させることで、シリコン窒化膜の削れ量が増大してしまうこととなる。
また、素子分離膜の基板表面からの高さ寸法を一定の寸法にするために、シリコン窒化膜等を除去した後、素子分離膜の高さを調整することがある。厚みの薄いシリコン窒化膜をCMPの際のストッパー膜として使用した場合には、素子分離膜の基板表面からの高さ寸法が低くなるため、素子分離膜の基板表面からの高さ寸法の調整が難しくなる。
シリコン基板中に、ウェルを形成する際に、シリコン基板の素子分離膜下方部分に、不純物を注入するが、素子分離膜の高さ寸法にばらつきがあると、所望の深さのウェルを形成することが困難となる。
これに対し、本発明では、窒化膜上の保護膜を、溝部形成の際のマスクとして使用するとともに、シリコン窒化膜を素子分離膜の研磨の際のストッパー膜として使用している。
そして、保護膜を除去した後、素子分離膜を成膜し、シリコン窒化膜上に形成された素子分離膜を研磨して除去しているので、溝部のエッチングによる影響をほとんど受けていない所定の厚みのシリコン窒化膜を、研磨を行う際のストッパー膜として使用することができる。従って、本発明では、所望の高さ寸法の素子分離膜を形成することが可能となる。
また、本発明では、シリコン窒化膜は、溝部のエッチングによる影響をうけにくくなっているので、シリコン窒化膜の厚みのばらつきも生じにくい。従って、基板表面からの素子分離膜の高さ寸法のばらつきも防止することができる。
本実施形態の半導体装置の製造工程の概要について説明する。
本実施形態の半導体装置1の製造工程は、シリコン窒化膜13およびシリコン窒化膜13を覆う保護膜14を有する膜を、半導体基板11上に所定のパターンに設ける工程と、保護膜14をマスクとして、半導体基板11を選択的にエッチングし、溝部111を形成する工程と、膜のうち、保護膜14を除去して、シリコン窒化膜13を露出させる工程と、溝部111を埋めこむとともに、シリコン窒化膜13上を覆うように素子分離膜16を成膜する工程と、シリコン窒化膜13が露出するまで、シリコン窒化膜13上に形成された素子分離膜16を研磨して除去する工程と、シリコン窒化膜13を除去する工程と、を含む。
まず、図1(A)に示すように、半導体基板としてのシリコン基板11を熱酸化し、シリコン基板11上にシリコン酸化膜12を形成する。このシリコン酸化膜12の厚みは、例えば、5〜15nmである。
次に、シリコン酸化膜12上に、このシリコン酸化膜12を覆うように、シリコン窒化膜13を形成する。
このシリコン窒化膜13は、例えば、CVD法により成膜することができ、シリコン窒化膜13の厚みは、例えば、50〜150nmである。
さらに、シリコン窒化膜13上に保護膜として、CVD法により形成されたカーボン膜、例えば、アモルファスカーボン膜14を成膜する。
アモルファスカーボン膜14の厚みは、例えば、50〜150nmである。
アモルファスカーボン膜14は、シリコン窒化膜13上に直接形成されている。
無機膜15もCVD法により形成される。この無機膜15の厚みは、例えば、10〜50nmである。
この無機膜15と、アモルファスカーボン膜14とで反射防止膜が形成される。
次に、無機膜15を選択的に除去して、所定のパターンに形成する。例えば、SF6や、CH2F2のガスを使用したドライエッチングを行う。
なお、O2ガスにHBrガス、Cl2ガス、Arガス、Heガス等のいずれかを混合した混合ガスを使用してドライエッチングしてもよい。
ここで、マスク17のほとんどは、このドライエッチングにより除去されてしまう。しかしながら、無機膜15は、酸素ラジカルに対する耐性が高いため、エッチングされにくく、残ることとなる。すなわち、無機膜15がアモルファスカーボン膜14のエッチングの際のマスクとして機能する。
これにより、図1(B)に示すように、所定のパターンのアモルファスカーボン膜14が形成されることとなる。
アモルファスカーボン膜14の一部を選択的に除去する工程では、選択比(アモルファスカーボン膜14のエッチングレート/無機膜15のエッチングレート)が10以上、特に好ましくは、20以上となるような条件でアモルファスカーボン膜14のエッチングを行うことが好ましい。
なお、フッ素を含有するガスに酸素ガスを混合したガスをエッチングガスとして使用してもよい。
ここで、無機膜15は、前述したようなシリコン窒化膜13、シリコン酸化膜12をエッチングするガスに対する耐性が弱く、シリコン窒化膜13、酸化膜12をドライエッチングする際に、容易に除去される。
従って、アモルファスカーボン膜14が、シリコン窒化膜13、シリコン酸化膜12をドライエッチングする際のマスクとして機能する。
このようにして、シリコン窒化膜13、シリコン酸化膜12をドライエッチングし、図1(C)に示すような、所定のパターンのシリコン窒化膜13、シリコン酸化膜12が形成される。
シリコン窒化膜13をエッチングする工程では、選択比(シリコン窒化膜13のエッチングレート/アモルファスカーボン膜14のエッチングレート)が3以上となるような条件でエッチングを行うことが好ましい。
なお、所定のパターンのシリコン窒化膜13およびアモルファスカーボン膜14により、本発明にかかる膜が形成されることとなる。
溝部111の深さ寸法は、たとえば、200〜400nmであり、溝部111の断面形状は、略矩形形状である。
エッチングガスとして、たとえば、ハロゲン系ガス(Br2、Cl2、SF6)と、O2ガス、N2ガス、Heガス等のいずれかのガスとを混合した混合ガスを使用し、シリコン基板11をドライエッチングして溝部111を形成する。
このとき、アモルファスカーボン膜14は、シリコン基板11のドライエッチングに使用するガスに対する耐性が高いため、シリコン基板11のエッチングに伴い除去されてしまうことがない。従って、アモルファスカーボン膜14は、シリコン基板11に溝部111を形成する際にマスクとして機能する。
この工程では、選択比(シリコン基板11のエッチングレート/アモルファスカーボン膜14のエッチングレート)が5以上となるような条件でエッチングを行うことが好ましい。
これにより、シリコン窒化膜13が露出することとなる。
シリコン窒化膜13は、アモルファスカーボン膜14を除去するためのO2ガスに対する耐性が高いので、アモルファスカーボン膜14を除去する際にほとんどエッチングされてしまうことがない。
アモルファスカーボン膜14を除去する工程では、選択比(アモルファスカーボン膜14のエッチングレート/シリコン窒化膜13のエッチングレート)が20以上、なかでも100以上であることが好ましい。シリコン窒化膜13がほとんどエッチングされない条件でエッチングを行うことが好ましい。
また、アモルファスカーボン膜14のエッチングレートは、100nm/min以上であることが好ましい。
なお、本実施形態では、エッチングガスとして、O2ガスを使用したが、これに限らず、N2ガス、H2ガス等を使用してもよい。
その後、図3(A)に示すように、シリコン窒化膜13が露出するまで、シリコン窒化膜13上に形成された素子分離膜16を化学機械研磨(CMP)して除去する。
これにより、溝部111に埋め込まれた素子分離膜16の表面と、シリコン窒化膜13との表面がほぼ同一の高さ寸法となる。
次に、図3(B)に示すように、ウェットエッチングにより、シリコン窒化膜13およびシリコン酸化膜12を除去する。
その後、素子形成領域にトランジスタ等を設けることで、半導体装置1が完成する。
シリコン基板11の溝部111をエッチングにより形成する際に、シリコン窒化膜13を覆うアモルファスカーボン膜14をマスクとして使用している。そのため、溝部111をエッチングにより形成する際、シリコン窒化膜13は溝部111のエッチングによる影響をほとんど受けることがないと考えられる。従って、本実施形態では、溝部111のエッチング後において、所望の厚みのシリコン窒化膜13を確保することができる。
そして、溝部111のエッチングによる影響を受けたアモルファスカーボン膜14を除去した後、素子分離膜16を成膜し、シリコン窒化膜13上に形成された素子分離膜16を研磨して除去しているので、溝部111のエッチングにより影響をほとんど受けていないシリコン窒化膜13を、研磨を行う際のストッパー膜として使用することができる。従って、本実施形態では、シリコン基板11の表面からの高さ寸法(突出量)が所望の寸法である素子分離膜16を形成することが可能となる。
また、アモルファスカーボン膜14を除去せずに、素子分離膜16を成膜してしまうと、素子分離膜16の成膜の際の熱により、アモルファスカーボン膜14が劣化してしまうおそれもある。
これに対し、本実施形態では、アモルファスカーボン膜14を除去した後、素子分離膜16を成膜しているので、このような問題が生じることはない。
従って、溝部111を形成した後、アモルファスカーボン膜14を除去し、溝部111の形成の際のエッチングの影響をほとんどうけてないシリコン窒化膜13を容易に露出させることができる。
これに加え、本実施形態では、アモルファスカーボン膜14のエッチングレート/シリコン窒化膜13のエッチングレートで示される選択比が20以上、さらには100以上という条件で、アモルファスカーボン膜14を除去しているため、シリコン窒化膜13がほとんどエッチングされてしまうことがなく、シリコン窒化膜13の厚みを所望の厚みとすることができる。
なかでも、酸素ガスを使用したドライエッチング(アッシング)により、アモルファスカーボン膜14を除去することで、シリコン窒化膜13がエッチングされてしまうことを確実に防止でき、シリコン窒化膜13の厚みを所望の厚みとすることができる。
このような条件のもと溝部111を形成することで、溝部111を形成する際に、保護膜であるアモルファスカーボン膜14が除去されてしまい、シリコン窒化膜13が露出してしまうことがない。これにより、シリコン窒化膜13が、溝部111のエッチングによる影響をうけてしまうことを確実に防止することができる。
ここで、アモルファスカーボン膜14上に直接マスク17を形成した場合には、アモルファスカーボン膜14のエッチングの際に、マスク17がアモルファスカーボン膜14とともにエッチングされてしまう可能性がある。
また、アモルファスカーボン膜14をエッチングした後、マスク17を除去するが、マスク17を除去する際に、アモルファスカーボン膜14も除去されてしまう可能性がある。
これに対し、本実施形態では、アモルファスカーボン膜14上の無機膜15上にレジストを塗布し、マスク17を形成している。従って、エッチング後に、マスク17を除去する際に、無機膜15により、アモルファスカーボン膜14が保護されることとなる。
例えば、前記実施形態では、溝部111の断面形状を略矩形形状としたが、これに限らず、溝部111を開口部側から底面部側に向かって径が小さくなるようなテーパ状に形成してもよい。
さらに、前記実施形態では、シリコン窒化膜13を保護する保護膜として、アモルファスカーボン膜14を使用していたが、これに限られるものではない。アモルファスカーボン膜14に限らず、CVD法により形成されたカーボン膜を使用することもできる。
さらには、保護膜は、カーボン膜に限らず、保護膜を除去する際に、シリコン窒化膜13をほとんど、エッチングしないような条件(保護膜のエッチングレート/シリコン窒化膜13のエッチングレートで示される選択比が20以上、なかでも100以上という条件)で、除去できる膜であり、さらに、溝部111を形成する際に、マスクとして機能するような膜であればよい。このような膜であれば、保護膜は、単層構造に限らず、複数層構造であってもよい。
前記実施形態と同様の方法で、素子分離膜の形成を行った。
前記実施形態と同様に、シリコン基板上に、シリコン酸化膜(厚み10nm)を形成するとともに、シリコン酸化膜上に、シリコン窒化膜(厚み120nm)、アモルファスカーボン膜(厚み120nm)、無機膜(SiOC膜、厚み30nm)を積層した。
さらに、O2ガスとHBrガスとを混合したガスを使用し、プラズマを発生させてアモルファスカーボン膜を、ドライエッチングした。このとき、無機膜上のマスクは、ドライエッチングにより除去された。一方で、無機膜はほとんど除去されることがなかった。
アモルファスカーボン膜のエッチングレート/無機膜のエッチングレートで示される選択比は、20以上であった。
次に、シリコン窒化膜、シリコン酸化膜のドライエッチングを行った。エッチングガスとしては、CHF3ガスを使用し、圧力を50mmTorrとした。
このエッチングにより、無機膜は除去された。また、アモルファスカーボン膜は、10〜40nm程度エッチングされた。シリコン窒化膜のエッチングレート/アモルファスカーボン膜のエッチングレートで示される選択比は、3以上であった。
このとき、アモルファスカーボン膜の除去により、シリコン窒化膜が露出した。このシリコン窒化膜は、エッチングされておらず、成膜時と略同じ厚みであった。
アモルファスカーボン膜のエッチングレートは、100nm/min以上であり、アモルファスカーボン膜のエッチングレート/シリコン窒化膜のエッチングレートで示される選択比は、100以上であった。
その後、前記実施形態と同様に、シリコン基板の溝部を埋めこむとともに、シリコン窒化膜上を覆うように素子分離膜を成膜した。
さらに、シリコン窒化膜が露出するまで、シリコン窒化膜上に形成された素子分離膜を化学機械研磨により除去した。
ウェットエッチングにより、シリコン窒化膜およびシリコン酸化膜を除去した。素子分離膜のシリコン基板表面からの高さ寸法は、シリコン窒化膜の厚みと略等しいものであった。
11 シリコン基板(半導体基板)
12 シリコン酸化膜
13 シリコン窒化膜
14 アモルファスカーボン膜(保護膜)
15 無機膜
16 素子分離膜
17 マスク
111 溝部
900 半導体基板
901 薄膜
902 シリコン窒化膜
904 溝部
905 素子分離膜
Claims (6)
- シリコン窒化膜およびシリコン窒化膜を覆う保護膜を有する膜を、半導体基板上に所定のパターンに設ける工程と、
前記保護膜をマスクとして、半導体基板を選択的にエッチングし、溝部を形成する工程と、
前記膜のうち、前記保護膜を除去して、前記シリコン窒化膜を露出させる工程と、
前記溝部を埋めこむとともに、前記シリコン窒化膜上を覆うように素子分離膜を成膜する工程と、
前記シリコン窒化膜が露出するまで、前記シリコン窒化膜上に形成された素子分離膜を研磨して除去する工程と、
前記シリコン窒化膜を除去する工程と、
を含み、
前記保護膜は、アモルファスカーボン膜であり、
シリコン窒化膜および保護膜を有する前記膜を前記半導体基板上に所定のパターンに設ける前記工程は、
前記半導体基板上に前記シリコン窒化膜および前記保護膜を有する前記膜を成膜する工程と、
前記保護膜上に、SiOC膜、SiON膜またはSiO 2 膜である無機膜を成膜する工程と、
前記無機膜上に他の層を介さずにレジストを塗布して、所定のパターンのマスクを設ける工程と、
前記無機膜を選択的に除去して、所定のパターンに形成する工程と、
前記レジストを除去するとともに、前記無機膜をマスクとして、前記保護膜を選択的に除去し、所定のパターンの前記保護膜を形成する工程と、
前記無機膜を除去するとともに、前記保護膜をマスクとして、前記シリコン窒化膜を選択的に除去して、前記シリコン窒化膜を所定のパターンに形成する工程と、
を含む半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記保護膜は、CVD法により形成されたカーボン膜であり、
前記保護膜を除去する前記工程では、アッシングガスとして酸素ガスを用いたアッシングにより、前記保護膜を除去することを特徴とする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
溝部を形成する前記工程では、前記半導体基板のエッチングレート/前記保護膜のエッチングレートで示される選択比が、5以上となる条件で、溝部をエッチングにより形成することを特徴とする半導体装置の製造方法。 - 請求項1乃至3のいずれかに記載の半導体装置の製造方法において、
前記無機膜は、SiOC膜である半導体装置の製造方法。 - 請求項1乃至4のいずれかに記載の半導体装置の製造方法において、
前記保護膜を選択的に除去し、所定のパターンの前記保護膜を形成する前記工程において、前記保護膜は、O 2 ガスにHBrガス、Cl 2 ガス、Arガス、またはHeガスのいずれかを混合した混合ガスを使用してドライエッチングされる半導体装置の製造方法。 - 請求項1乃至5のいずれかに記載の半導体装置の製造方法において、
前記シリコン窒化膜の膜厚は、50〜150nmである半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005302056A JP5319868B2 (ja) | 2005-10-17 | 2005-10-17 | 半導体装置の製造方法 |
US11/542,219 US7510981B2 (en) | 2005-10-17 | 2006-10-04 | Method for manufacturing semiconductor device |
CN2006101361233A CN1953155B (zh) | 2005-10-17 | 2006-10-16 | 制造半导体器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005302056A JP5319868B2 (ja) | 2005-10-17 | 2005-10-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007110043A JP2007110043A (ja) | 2007-04-26 |
JP5319868B2 true JP5319868B2 (ja) | 2013-10-16 |
Family
ID=37948648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005302056A Expired - Fee Related JP5319868B2 (ja) | 2005-10-17 | 2005-10-17 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7510981B2 (ja) |
JP (1) | JP5319868B2 (ja) |
CN (1) | CN1953155B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090144132A1 (en) * | 2005-02-04 | 2009-06-04 | Searete Llc, A Limited Liability Corporation Of The State Of Delaware | Follow-up contacts with virtual world participants |
US20070203725A1 (en) * | 2006-02-27 | 2007-08-30 | Searete Llc, A Limited Liability Corporation Of The State Of Delaware | Security arrangements for virtual world obligations |
US7858476B2 (en) * | 2006-10-30 | 2010-12-28 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with recess gate |
KR20080038503A (ko) * | 2006-10-30 | 2008-05-07 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자의 제조 방법 |
JP5629098B2 (ja) * | 2010-01-20 | 2014-11-19 | 東京エレクトロン株式会社 | シリコン基板上のパターン修復方法 |
US9304396B2 (en) | 2013-02-25 | 2016-04-05 | Lam Research Corporation | PECVD films for EUV lithography |
US9320387B2 (en) * | 2013-09-30 | 2016-04-26 | Lam Research Corporation | Sulfur doped carbon hard masks |
US10410928B2 (en) * | 2017-11-28 | 2019-09-10 | International Business Machines Corporation | Homogeneous densification of fill layers for controlled reveal of vertical fins |
JP7188754B2 (ja) * | 2019-01-17 | 2022-12-13 | 東海光学株式会社 | 光学製品の反り予測方法及びプログラム |
TW202113121A (zh) | 2019-05-29 | 2021-04-01 | 美商蘭姆研究公司 | 藉由高功率脈衝低頻率射頻產生的高選擇性、低應力、且低氫之類鑽石碳硬遮罩 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0959496B1 (en) * | 1998-05-22 | 2006-07-19 | Applied Materials, Inc. | Methods for forming self-planarized dielectric layer for shallow trench isolation |
JP3439388B2 (ja) * | 1999-07-27 | 2003-08-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2002194547A (ja) * | 2000-06-08 | 2002-07-10 | Applied Materials Inc | アモルファスカーボン層の堆積方法 |
JP3773785B2 (ja) * | 2000-11-24 | 2006-05-10 | 株式会社東芝 | 半導体装置の製造方法 |
JP2004172417A (ja) | 2002-11-20 | 2004-06-17 | Ebara Corp | 半導体装置の製造方法及び研磨工具 |
US6653202B1 (en) | 2003-01-17 | 2003-11-25 | Advanced Micro Devices, Inc. | Method of shallow trench isolation (STI) formation using amorphous carbon |
US7015113B2 (en) | 2004-04-01 | 2006-03-21 | Micron Technology, Inc. | Methods of forming trench isolation regions |
US7291553B2 (en) * | 2005-03-08 | 2007-11-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming dual damascene with improved etch profiles |
US7442620B2 (en) * | 2006-06-13 | 2008-10-28 | Macronix International Co., Ltd. | Methods for forming a trench isolation structure with rounded corners in a silicon substrate |
-
2005
- 2005-10-17 JP JP2005302056A patent/JP5319868B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-04 US US11/542,219 patent/US7510981B2/en not_active Expired - Fee Related
- 2006-10-16 CN CN2006101361233A patent/CN1953155B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1953155B (zh) | 2010-05-12 |
JP2007110043A (ja) | 2007-04-26 |
US20070087520A1 (en) | 2007-04-19 |
US7510981B2 (en) | 2009-03-31 |
CN1953155A (zh) | 2007-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5319868B2 (ja) | 半導体装置の製造方法 | |
US7601576B2 (en) | Method for fabricating semiconductor device | |
US7169682B2 (en) | Method for manufacturing semiconductor device | |
JP4247198B2 (ja) | 半導体装置の製造方法 | |
JP4057972B2 (ja) | 半導体装置の製造方法 | |
KR101518333B1 (ko) | 더블 패터닝 공정을 이용하는 반도체 소자의 패턴 형성 방법 | |
JP2008218999A (ja) | 半導体装置の製造方法 | |
US7989350B2 (en) | Method for fabricating semiconductor device with recess gate | |
JP2008010724A (ja) | 半導体装置及びその製造方法 | |
JP4339736B2 (ja) | 半導体装置の製造方法 | |
US5880005A (en) | Method for forming a tapered profile insulator shape | |
US20100151685A1 (en) | Methods of removing multi-layered structure and of manufacturing semiconductor device | |
KR100602099B1 (ko) | 반도체 소자의 액티브 영역의 트랜치 형성 방법 | |
JP4550786B2 (ja) | 半導体装置の製造方法 | |
US6905943B2 (en) | Forming a trench to define one or more isolation regions in a semiconductor structure | |
KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
US7001692B2 (en) | Method of forming a mask having nitride film | |
KR100732737B1 (ko) | 반도체 소자분리막 형성방법 | |
KR100545701B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
JP4631863B2 (ja) | 半導体装置の製造方法 | |
KR100586072B1 (ko) | 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법 | |
KR100835420B1 (ko) | 반도체장치의 제조방법 | |
KR100588645B1 (ko) | 반도체 장치의 소자 분리막 제조 방법 | |
JP2005311339A (ja) | 半導体装置の製造方法 | |
JP2005191279A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120501 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |