JP5319049B2 - キャッシュシステム - Google Patents
キャッシュシステム Download PDFInfo
- Publication number
- JP5319049B2 JP5319049B2 JP2005240364A JP2005240364A JP5319049B2 JP 5319049 B2 JP5319049 B2 JP 5319049B2 JP 2005240364 A JP2005240364 A JP 2005240364A JP 2005240364 A JP2005240364 A JP 2005240364A JP 5319049 B2 JP5319049 B2 JP 5319049B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- data
- primary
- primary cache
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
(1)インクルーシブ・キャッシュ
1次キャッシュの格納内容が全て常に2次キャッシュに格納されているキャッシュシステムを、インクルーシブ・キャッシュと呼ぶ。2次キャッシュの内容が1次キャッシュの内容を包含していることになる。最も単純な構成であり、キャッシュの動作を制御する論理を組み立て易いという利点がある。実効キャッシュ容量が総キャッシュ容量(2次キャッシュサイズ+1次キャッシュサイズ)よりも小さく、最大で2次キャッシュサイズに制限されるという欠点がある。
(2)イクスクルーシブ・キャッシュ
全てのキャッシュの格納内容が1次キャッシュ又は2次キャッシュの何れか一方にのみ格納されるキャッシュシステムを、イクスクルーシブ・キャッシュと呼ぶ。1次キャッシュの内容と2次キャッシュの内容とが排他的であることになる。実効キャッシュ容量が総キャッシュ容量に等しく、3つの方式の中で最もメモリ使用効率が良い。しかしながら、1次キャッシュの内容の置換を全て2次キャッシュに反映させなければならないなど、制御動作の上でのデメリットが多い。また1次キャッシュの内容の置換処理が頻発すると、演算器に対するデータ供給を阻害し、性能低下につながる可能性がある。
(3)ノン・インクルーシブ・キャッシュ(パーシャリ・インクルーシブ・キャッシュ)
基本的にはインクルーシブ・キャッシュであるが、包含関係を維持することを絶対条件とせず、1次キャッシュの内容が2次キャッシュに含まれない状態の存在を許すキャッシュシステムを、ノン・インクルーシブ・キャッシュ方式と呼ぶ。基本的にはイクスクルーシブ・キャッシュであるが、排他関係を維持することを絶対条件とせず、1次キャッシュの内容が2次キャッシュに含まれる状態の存在を許す構成であってもよい。実効キャッシュ容量はインクルーシブ・キャッシュとイクスクルーシブ・キャッシュとの中間となる。制御動作を実装する困難さも中間程度である。包含関係(又は排他関係)を維持するための処理が少なくてすむので、そのような処理に起因する1次キャッシュの性能低下が小さくなる。
(2)2次キャッシュのデータを置き換える場合に、1次キャッシュに当該データが存在しても、当該データを1次キャッシュにおいて無効化しない。
11 主記憶装置
12 アドレスバス
13 データバス
14 1次キャッシュ(L1)
15 2次キャッシュ(L2)
21 タグレジスタ部分
22 データレジスタ部分
23 判定ユニット
24 コントローラ
Claims (8)
- 主記憶装置にアクセスするよう機能する処理装置と、
該処理装置に結合され該主記憶装置よりも高速にアクセス可能な1次キャッシュと、
該1次キャッシュを介して該処理装置に結合され該主記憶装置よりも高速にアクセス可能な2次キャッシュ
を含み、該1次キャッシュと該2次キャッシュは、該処理装置からのアクセスに応じて該主記憶装置から第1のデータを読み出す際に該1次キャッシュと該2次キャッシュとの両方に該第1のデータを登録し、該処理装置からのアクセスに応じて該2次キャッシュでミスして該2次キャッシュの第2のデータを置き換える際に該1次キャッシュに存在する該第2のデータを無効化することなく該2次キャッシュの該第2のデータを無効化する動作を実行するよう構成されることを特徴とするキャッシュシステム。 - 該1次キャッシュと該2次キャッシュは、該処理装置からのアクセスに応じて該2次キャッシュから該1次キャッシュに第3のデータを転送して該1次キャッシュに該第3のデータを登録する際に、該2次キャッシュの該第3のデータを無効化する動作を実行するよう構成されることを特徴とする請求項1記載のキャッシュシステム。
- 該主記憶装置にアクセスするよう機能する別の処理装置と、
該別の処理装置と該2次キャッシュとに結合される別の1次キャッシュ
を更に含むことを特徴とする請求項1記載のキャッシュシステム。 - 該1次キャッシュに該別の1次キャッシュからデータを転送して登録する動作を実行するよう構成されることを特徴とする請求項3記載のキャッシュシステム。
- 主記憶装置にアクセスするよう機能する処理装置と、
該処理装置に結合され該主記憶装置よりも高速にアクセス可能な1次キャッシュと、
該1次キャッシュを介して該処理装置に結合され該主記憶装置よりも高速にアクセス可能な2次キャッシュ
を含み、該1次キャッシュと該2次キャッシュは、該処理装置からのアクセスに応じて該2次キャッシュから該1次キャッシュに第1のデータを転送して該1次キャッシュに該第1のデータを登録する際に該2次キャッシュの該第1のデータを有効なまま残し、該処理装置からのアクセスに応じて該2次キャッシュでミスして該2次キャッシュの第2のデータを置き換える際に該1次キャッシュに存在する該第2のデータを無効化することなく該2次キャッシュの該第2のデータを無効化する動作を実行するよう構成されることを特徴とするキャッシュシステム。 - 該1次キャッシュと該2次キャッシュは、該処理装置からのアクセスに応じて該主記憶装置から第3のデータを読み出す際に、第1の動作モードでは該1次キャッシュと該2次キャッシュとの両方に該第3のデータを登録し、第2の動作モードでは該2次キャッシュに該第3のデータを登録することなく該1次キャッシュに該第3のデータを登録するよう構成されることを特徴とする請求項5記載のキャッシュシステム。
- 該主記憶装置にアクセスするよう機能する別の処理装置と、
該別の処理装置と該2次キャッシュとに結合される別の1次キャッシュ
を更に含むことを特徴とする請求項5記載のキャッシュシステム。 - 該1次キャッシュに該別の1次キャッシュからデータを転送して登録する動作を実行するよう構成されることを特徴とする請求項7記載のキャッシュシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240364A JP5319049B2 (ja) | 2005-08-22 | 2005-08-22 | キャッシュシステム |
US11/258,949 US7461212B2 (en) | 2005-08-22 | 2005-10-27 | Non-inclusive cache system with simple control operation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005240364A JP5319049B2 (ja) | 2005-08-22 | 2005-08-22 | キャッシュシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007058349A JP2007058349A (ja) | 2007-03-08 |
JP5319049B2 true JP5319049B2 (ja) | 2013-10-16 |
Family
ID=37768492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005240364A Active JP5319049B2 (ja) | 2005-08-22 | 2005-08-22 | キャッシュシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7461212B2 (ja) |
JP (1) | JP5319049B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090157946A1 (en) * | 2007-12-12 | 2009-06-18 | Siamak Arya | Memory having improved read capability |
JP2009252165A (ja) * | 2008-04-10 | 2009-10-29 | Toshiba Corp | マルチプロセッサシステム |
DE112011100067T5 (de) * | 2011-01-07 | 2012-11-22 | Mediatek Inc. | Vorrichtungen und Verfahren zur Optimierung eines hybride automatische Wiederholungsanfrage (HARQ)-Pufferns |
US9792218B2 (en) * | 2011-05-20 | 2017-10-17 | Arris Enterprises Llc | Data storage methods and apparatuses for reducing the number of writes to flash-based storage |
US9477600B2 (en) * | 2011-08-08 | 2016-10-25 | Arm Limited | Apparatus and method for shared cache control including cache lines selectively operable in inclusive or non-inclusive mode |
JP2013222434A (ja) | 2012-04-19 | 2013-10-28 | Nec Corp | キャッシュ制御装置、キャッシュ制御方法、及びそのプログラム |
US10210087B1 (en) * | 2015-03-31 | 2019-02-19 | EMC IP Holding Company LLC | Reducing index operations in a cache |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3262182B2 (ja) | 1992-05-25 | 2002-03-04 | 日本電気株式会社 | キャッシュメモリ方式及びマイクロプロセッサ装置 |
JPH06161887A (ja) | 1992-11-20 | 1994-06-10 | Hitachi Ltd | キャッシュ制御方式 |
US5530832A (en) * | 1993-10-14 | 1996-06-25 | International Business Machines Corporation | System and method for practicing essential inclusion in a multiprocessor and cache hierarchy |
US5564035A (en) * | 1994-03-23 | 1996-10-08 | Intel Corporation | Exclusive and/or partially inclusive extension cache system and method to minimize swapping therein |
US5577227A (en) * | 1994-08-04 | 1996-11-19 | Finnell; James S. | Method for decreasing penalty resulting from a cache miss in multi-level cache system |
US5584013A (en) * | 1994-12-09 | 1996-12-10 | International Business Machines Corporation | Hierarchical cache arrangement wherein the replacement of an LRU entry in a second level cache is prevented when the cache entry is the only inclusive entry in the first level cache |
US6070233A (en) * | 1996-01-26 | 2000-05-30 | Unisys Corporation | Processor bus traffic optimization system for multi-level cache utilizing reflection status bit to indicate data inclusion in higher level cache |
US5809526A (en) * | 1996-10-28 | 1998-09-15 | International Business Machines Corporation | Data processing system and method for selective invalidation of outdated lines in a second level memory in response to a memory request initiated by a store operation |
US5787478A (en) * | 1997-03-05 | 1998-07-28 | International Business Machines Corporation | Method and system for implementing a cache coherency mechanism for utilization within a non-inclusive cache memory hierarchy |
US6073212A (en) * | 1997-09-30 | 2000-06-06 | Sun Microsystems, Inc. | Reducing bandwidth and areas needed for non-inclusive memory hierarchy by using dual tags |
US7103720B1 (en) * | 2003-10-29 | 2006-09-05 | Nvidia Corporation | Shader cache using a coherency protocol |
-
2005
- 2005-08-22 JP JP2005240364A patent/JP5319049B2/ja active Active
- 2005-10-27 US US11/258,949 patent/US7461212B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20070043914A1 (en) | 2007-02-22 |
JP2007058349A (ja) | 2007-03-08 |
US7461212B2 (en) | 2008-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9513904B2 (en) | Computer processor employing cache memory with per-byte valid bits | |
US9081711B2 (en) | Virtual address cache memory, processor and multiprocessor | |
US8180981B2 (en) | Cache coherent support for flash in a memory hierarchy | |
JP5300407B2 (ja) | 仮想アドレスキャッシュメモリ及び仮想アドレスキャッシュ方法 | |
US7032074B2 (en) | Method and mechanism to use a cache to translate from a virtual bus to a physical bus | |
US8782348B2 (en) | Microprocessor cache line evict array | |
JP5526626B2 (ja) | 演算処理装置およびアドレス変換方法 | |
US20140237174A1 (en) | Highly Efficient Design of Storage Array Utilizing Multiple Cache Lines for Use in First and Second Cache Spaces and Memory Subsystems | |
US20090172243A1 (en) | Providing metadata in a translation lookaside buffer (TLB) | |
JPWO2010035426A1 (ja) | バッファメモリ装置、メモリシステム及びデータ転送方法 | |
JP5319049B2 (ja) | キャッシュシステム | |
JP2004326758A (ja) | 局所的なキャッシュ・ブロック・フラッシュ命令 | |
WO2013084314A1 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JP2007156821A (ja) | キャッシュシステム及び共用2次キャッシュ | |
WO2013084315A1 (ja) | 演算処理装置、及び、演算処理装置の制御方法 | |
WO2005121970A1 (en) | Title: system and method for canceling write back operation during simultaneous snoop push or snoop kill operation in write back caches | |
JP5157424B2 (ja) | キャッシュメモリシステム及びキャッシュメモリの制御方法 | |
US8108621B2 (en) | Data cache with modified bit array | |
US7543112B1 (en) | Efficient on-chip instruction and data caching for chip multiprocessors | |
US9053030B2 (en) | Cache memory and control method thereof with cache hit rate | |
US8108624B2 (en) | Data cache with modified bit array | |
US8230173B2 (en) | Cache memory system, data processing apparatus, and storage apparatus | |
KR20040047398A (ko) | 캐쉬 메모리를 이용한 데이터 억세스 방법 | |
CN115098409A (zh) | 进行阶层式高速缓存***回存且无效的处理器以及方法 | |
JPWO2013084314A1 (ja) | 演算処理装置及び演算処理装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5319049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |