JP5311491B2 - グラフィクス頂点処理装置およびグラフィクス頂点処理方法 - Google Patents
グラフィクス頂点処理装置およびグラフィクス頂点処理方法 Download PDFInfo
- Publication number
- JP5311491B2 JP5311491B2 JP2009261561A JP2009261561A JP5311491B2 JP 5311491 B2 JP5311491 B2 JP 5311491B2 JP 2009261561 A JP2009261561 A JP 2009261561A JP 2009261561 A JP2009261561 A JP 2009261561A JP 5311491 B2 JP5311491 B2 JP 5311491B2
- Authority
- JP
- Japan
- Prior art keywords
- microcode
- instruction
- instruction sequence
- vertex
- vertex processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 85
- 238000003672 processing method Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 28
- 239000002131 composite material Substances 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 23
- 238000004364 calculation method Methods 0.000 claims description 11
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 7
- 238000004590 computer program Methods 0.000 description 7
- 230000033001 locomotion Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000008707 rearrangement Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000009466 transformation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009877 rendering Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2210/00—Indexing scheme for image generation or computer graphics
- G06T2210/52—Parallel processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Image Generation (AREA)
Description
複数の命令シーケンスを連結して、該複数の命令シーケンスを並列に処理するように該複数の命令シーケンスのマイクロ命令を並べ替えた複合命令シーケンスを含む、マイクロコードを記憶するマイクロコード記憶部と、
演算の対象である頂点の情報と、該演算の内容を識別する命令シーケンスインデクスとを入力して記憶するバッファと、
前記バッファに記憶された1または2以上の連続する命令シーケンスインデクスに対応して、前記マイクロコード記憶部に記憶されているマイクロコードから、前記命令シーケンスインデクスの連続する数に対応するマイクロコードを選択する命令選択手段と、
前記命令選択手段で選択したマイクロコードに従って、前記頂点の演算を行う演算手段と、
を備えることを特徴とする。
複数の命令シーケンスを連結して、該複数の命令シーケンスを並列に処理するように該複数の命令シーケンスのマイクロ命令を並べ替えた複合命令シーケンスを含む、マイクロコードを記憶するマイクロコード記憶部と、前記マイクロコードに従って、頂点の演算を行う演算手段と、を備えるグラフィックス頂点処理装置が行うグラフィックス頂点処理方法であって、
前記グラフィクス頂点処理装置が、演算の対象である頂点の情報と、該演算の内容を識別する命令シーケンスインデクスとを入力してバッファに記憶するステップと、
命令選択手段が、前記マイクロコード記憶部に記憶されたマイクロコードから、前記バッファに記憶された1または2以上の連続する命令シーケンスインデクスに対応して、該命令シーケンスインデクスの連続する数に対応するマイクロコードを選択する命令選択ステップと、
前記演算手段が、前記命令選択ステップで選択したマイクロコードに従って、前記頂点の演算を行う演算ステップと、
を備えることを特徴とする。
X’=a・X+b・Y+c
Y’=d・X+e・Y+f
上述した実施の形態では、全ての組合せで複合命令シーケンス202とアドレステーブル204を作成することになるため、組合せの数によってはすべて作成するのが困難な場合や、大きな記憶装置が必要となる。そこで、少ない組合せにより、効果的に本発明を実施するための実施の形態の変形例について説明する。
101 FIFO型バッファ
102 命令判断ユニット
103 アドレステーブル
104 デコードユニット
105 マイクロコードRAM
106 演算実行ユニット
107 命令シーケンスインデクス
108 先頭アドレス
109 実行アドレス
110 マイクロ命令
111 先頭アドレス情報
112 マイクロコード
Claims (6)
- 複数の命令シーケンスを連結して、該複数の命令シーケンスを並列に処理するように該複数の命令シーケンスのマイクロ命令を並べ替えた複合命令シーケンスを含む、マイクロコードを記憶するマイクロコード記憶部と、
演算の対象である頂点の情報と、該演算の内容を識別する命令シーケンスインデクスとを入力して記憶するバッファと、
前記バッファに記憶された1または2以上の連続する命令シーケンスインデクスに対応して、前記マイクロコード記憶部に記憶されているマイクロコードから、前記命令シーケンスインデクスの連続する数に対応するマイクロコードを選択する命令選択手段と、
前記命令選択手段で選択したマイクロコードに従って、前記頂点の演算を行う演算手段と、
を備えることを特徴とするグラフィクス頂点処理装置。 - それぞれのマイクロコードに含まれる命令シーケンスを識別するインデクスと、前記マイクロコード記憶部に記憶された前記マイクロコードを識別する符号を有するアドレステーブルを備え、
前記命令選択手段は、前記バッファに記憶された1または2以上の連続する命令シーケンスインデクスから前記アドレステーブルを参照して、前記マイクロコードを選択する、
ことを特徴とする請求項1に記載のグラフィクス頂点処理装置。 - 前記アドレステーブルは、前記マイクロコードのインデクスごとに、前記マイクロコード記憶部に記憶されているマイクロコードと前記マイクロコード記憶部に記憶されていないマイクロコードとを区別するフラグを含み、
前記命令選択手段は、前記アドレステーブルのフラグを参照して、前記マイクロコードを選択する、
ことを特徴とする請求項2に記載のグラフィクス頂点処理装置。 - 複数の命令シーケンスを連結して、該複数の命令シーケンスを並列に処理するように該複数の命令シーケンスのマイクロ命令を並べ替えた複合命令シーケンスを含む、マイクロコードを記憶するマイクロコード記憶部と、前記マイクロコードに従って、頂点の演算を行う演算手段と、を備えるグラフィックス頂点処理装置が行うグラフィックス頂点処理方法であって、
前記グラフィクス頂点処理装置が、演算の対象である頂点の情報と、該演算の内容を識別する命令シーケンスインデクスとを入力してバッファに記憶するステップと、
命令選択手段が、前記マイクロコード記憶部に記憶されたマイクロコードから、前記バッファに記憶された1または2以上の連続する命令シーケンスインデクスに対応して、該命令シーケンスインデクスの連続する数に対応するマイクロコードを選択する命令選択ステップと、
前記演算手段が、前記命令選択ステップで選択したマイクロコードに従って、前記頂点の演算を行う演算ステップと、
を備えることを特徴とするグラフィクス頂点処理方法。 - 前記命令選択手段は、前記命令選択ステップにおいて、それぞれのマイクロコードに含まれる命令シーケンスを識別するインデクスと、前記マイクロコード記憶部に記憶された前記マイクロコードを識別する符号を有するアドレステーブルを参照して、前記バッファに記憶された1または2以上の連続する命令シーケンスインデクスから、前記マイクロコードを選択する、ことを特徴とする請求項4に記載のグラフィクス頂点処理方法。
- 前記アドレステーブルは、前記マイクロコードのインデクスごとに、前記マイクロコード記憶部に記憶されているマイクロコードと前記マイクロコード記憶部に記憶されていないマイクロコードとを区別するフラグを含み、
前記命令選択手段は、前記命令選択ステップにおいて、前記アドレステーブルのフラグを参照して、前記マイクロコードを選択する、
ことを特徴とする請求項5に記載のグラフィクス頂点処理方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009261561A JP5311491B2 (ja) | 2009-11-17 | 2009-11-17 | グラフィクス頂点処理装置およびグラフィクス頂点処理方法 |
US13/510,233 US20120229482A1 (en) | 2009-11-17 | 2010-11-17 | Graphics vertex processing device, image processing device, graphics vertex processing method and recording medium |
EP10831597.9A EP2503512B1 (en) | 2009-11-17 | 2010-11-17 | Graphics vertex processing device, image processing device, graphics vertex processing method and recording medium |
PCT/JP2010/070510 WO2011062203A1 (ja) | 2009-11-17 | 2010-11-17 | グラフィクス頂点処理装置、画像処理装置、グラフィクス頂点処理方法および記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009261561A JP5311491B2 (ja) | 2009-11-17 | 2009-11-17 | グラフィクス頂点処理装置およびグラフィクス頂点処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011107931A JP2011107931A (ja) | 2011-06-02 |
JP5311491B2 true JP5311491B2 (ja) | 2013-10-09 |
Family
ID=44059680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009261561A Expired - Fee Related JP5311491B2 (ja) | 2009-11-17 | 2009-11-17 | グラフィクス頂点処理装置およびグラフィクス頂点処理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20120229482A1 (ja) |
EP (1) | EP2503512B1 (ja) |
JP (1) | JP5311491B2 (ja) |
WO (1) | WO2011062203A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2529403A (en) * | 2014-08-18 | 2016-02-24 | Ibm | A Method of operating a shared nothing cluster system |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4439828A (en) * | 1981-07-27 | 1984-03-27 | International Business Machines Corp. | Instruction substitution mechanism in an instruction handling unit of a data processing system |
US5185870A (en) * | 1987-04-10 | 1993-02-09 | Tandem Computers, Inc, | System to determine if modification of first macroinstruction to execute in fewer clock cycles |
JPH0776906B2 (ja) * | 1989-06-30 | 1995-08-16 | ディジタル イクイプメント コーポレーション | 分類加速装置のための速度及びメモリー制御 |
EP0498067A2 (en) * | 1991-02-08 | 1992-08-12 | International Business Machines Corporation | Microcode generation for a scalable compound instruction set machine |
US5781792A (en) * | 1996-03-18 | 1998-07-14 | Advanced Micro Devices, Inc. | CPU with DSP having decoder that detects and converts instruction sequences intended to perform DSP function into DSP function identifier |
US5956047A (en) * | 1997-04-30 | 1999-09-21 | Hewlett-Packard Co. | ROM-based control units in a geometry accelerator for a computer graphics system |
US6581154B1 (en) * | 1999-02-17 | 2003-06-17 | Intel Corporation | Expanding microcode associated with full and partial width macroinstructions |
US6452595B1 (en) * | 1999-12-06 | 2002-09-17 | Nvidia Corporation | Integrated graphics processing unit with antialiasing |
US7062636B2 (en) * | 2002-09-19 | 2006-06-13 | Intel Corporation | Ordering scheme with architectural operation decomposed into result producing speculative micro-operation and exception producing architectural micro-operation |
US7218291B2 (en) | 2004-09-13 | 2007-05-15 | Nvidia Corporation | Increased scalability in the fragment shading pipeline |
JP4759614B2 (ja) * | 2006-05-11 | 2011-08-31 | パナソニック株式会社 | 処理装置 |
US20090031121A1 (en) * | 2007-07-24 | 2009-01-29 | Via Technologies | Apparatus and method for real-time microcode patch |
JP2011138308A (ja) * | 2009-12-28 | 2011-07-14 | Sony Corp | プロセッサ、コプロセッサ、情報処理システムおよびそれらにおける制御方法 |
-
2009
- 2009-11-17 JP JP2009261561A patent/JP5311491B2/ja not_active Expired - Fee Related
-
2010
- 2010-11-17 US US13/510,233 patent/US20120229482A1/en not_active Abandoned
- 2010-11-17 WO PCT/JP2010/070510 patent/WO2011062203A1/ja active Application Filing
- 2010-11-17 EP EP10831597.9A patent/EP2503512B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
WO2011062203A1 (ja) | 2011-05-26 |
US20120229482A1 (en) | 2012-09-13 |
EP2503512A1 (en) | 2012-09-26 |
EP2503512B1 (en) | 2017-05-17 |
EP2503512A4 (en) | 2014-11-05 |
JP2011107931A (ja) | 2011-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9916674B2 (en) | Baking path rendering objects into compact and efficient memory representations | |
KR101134241B1 (ko) | 그래픽 처리 유닛에서 프레그먼트 셰이더 바이패스, 및 이를 위한 장치 및 방법 | |
JP4759614B2 (ja) | 処理装置 | |
US9576340B2 (en) | Render-assisted compression for remote graphics | |
JP4981923B2 (ja) | 高速ピクセル・レンダリング処理 | |
US9293109B2 (en) | Technique for storing shared vertices | |
TWI376641B (en) | Multi-threads vertex shader, graphics processing unit, and flow control method thereof | |
US9286647B2 (en) | Pixel shader bypass for low power graphics rendering | |
TWI645371B (zh) | 在上游著色器內設定下游著色狀態 | |
US9418616B2 (en) | Technique for storing shared vertices | |
JP2016524242A (ja) | 頂点シェーダのフロント・エンドとしてコンピュート・シェーダを使用すること | |
JP4637640B2 (ja) | 図形描画装置 | |
US9558573B2 (en) | Optimizing triangle topology for path rendering | |
TWI633516B (zh) | 曲面細分及幾何著色器的功率效率屬性處理 | |
US20140237187A1 (en) | Adaptive multilevel binning to improve hierarchical caching | |
TW201435581A (zh) | 透過管線狀態繫結觸發的效能事件擷取 | |
KR20200067222A (ko) | 그래픽스 파이프라인에서의 인덱스들의 압축 및 압축 해제 | |
JP5311491B2 (ja) | グラフィクス頂点処理装置およびグラフィクス頂点処理方法 | |
KR20160025894A (ko) | Gpu의 리소스에 대한 전력 소비 제어방법 및 장치 | |
US9111360B2 (en) | Technique for improving the performance of a tessellation pipeline | |
US9406101B2 (en) | Technique for improving the performance of a tessellation pipeline | |
GB2506727A (en) | Server-rendering of graphics for remote client | |
US20080055307A1 (en) | Graphics rendering pipeline | |
JP6132902B1 (ja) | コンピュータグラフィック装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130627 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5311491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |