JP5304772B2 - チップバリスタ及びチップバリスタの製造方法 - Google Patents

チップバリスタ及びチップバリスタの製造方法 Download PDF

Info

Publication number
JP5304772B2
JP5304772B2 JP2010271328A JP2010271328A JP5304772B2 JP 5304772 B2 JP5304772 B2 JP 5304772B2 JP 2010271328 A JP2010271328 A JP 2010271328A JP 2010271328 A JP2010271328 A JP 2010271328A JP 5304772 B2 JP5304772 B2 JP 5304772B2
Authority
JP
Japan
Prior art keywords
varistor
conductive
chip
chip varistor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010271328A
Other languages
English (en)
Other versions
JP2012124203A (ja
Inventor
要 上田
克成 森合
崇裕 伊丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010271328A priority Critical patent/JP5304772B2/ja
Priority to US13/295,606 priority patent/US8508325B2/en
Publication of JP2012124203A publication Critical patent/JP2012124203A/ja
Application granted granted Critical
Publication of JP5304772B2 publication Critical patent/JP5304772B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Description

本発明は、チップバリスタ及びチップバリスタの製造方法に関する。
チップバリスタとして、バリスタ層とバリスタ層を挟むように配置された内部電極とを有するバリスタ素体と、バリスタ素体の端部に対応する内部電極に接続されるように配置された端子電極と、を備えた積層チップバリスタが知られている(たとえば、特許文献1参照)。積層チップバリスタでは、バリスタ層における内部電極で挟まれる領域が、電圧非直線特性(以下、「バリスタ特性」と称する場合もある)を発現する領域として機能する。
特開2002−246207号公報
しかしながら、特許文献1に記載されている積層チップバリスタは、内部電極を備えているために、以下のような問題点を有することとなる。
積層チップバリスタでは、ESD(Electrostatic Discharge:静電気放電)のようなサージ電圧が印加された場合、内部電極が互いに重なり合う部分での電界分布は、内部電極が互いに重なり合う部分の端部に集中する。内部電極が互いに重なり合う部分の電界分布が端部に集中すると、ESDに対する耐量(以下、「ESD耐量」と称する)は急激に低下する。
積層チップバリスタは、一般に、バリスタ層となるバリスタグリーンシートに内部電極となる電極パターンを形成し、内部電極となる電極パターンが形成されたバリスタグリーンシートなどを積層して積層体を得た後、積層体を切断して焼成し、その後端子電極を形成することにより得られる。このため、積層チップバリスタでは、バリスタグリーンシートへの電極パターンの形成精度、バリスタグリーンシートの積層ずれ、又は積層体の切断ずれなどの要因により、内部電極が互いに重なり合う部分の面積にばらつきが生じる懼れがある。内部電極が互いに重なり合う部分の面積にばらつきが生じると、内部電極が互いに重なり合う部分により発現する静電容量にばらつきが生じる。
積層チップバリスタは、上述したように、内部電極を備えるために、ESD耐量を良好に維持しつつ、静電容量にばらつきが生じるのを抑制することが困難であった。
本発明の目的は、内部電極を備えることなく、ESD耐量を良好に維持しつつ、静電容量にばらつきが生じるのを抑制することが可能なチップバリスタ及びチップバリスタの製造方法を提供することである。
本発明に係るチップバリスタは、ZnOを主成分とする焼結体からなり、電圧非直線特性を発現するバリスタ部と、バリスタ部を挟んで配置され、バリスタ部に接続される第一主面と第一主面に対向する第二主面とをそれぞれ有する複数の導電部と、複数の導電部の第二主面に接続される複数の端子電極と、を備えていることを特徴とする。
本発明に係るチップバリスタでは、バリスタ部が各導電部に挟まれ且つ接続されており、バリスタ部が、バリスタ特性を発現する領域として機能する。すなわち、本発明のチップバリスタは、上述した積層チップバリスタと異なり、内部電極を備えることなく、バリスタ特性を発現する。このため、ESDのようなサージ電圧が印加された場合でも、電界分布が集中する箇所がバリスタ部に生じることはなく、ESD耐量が低下しない。
本発明では、チップバリスタは、内部電極を備えていないことから、内部電極に起因する静電容量のばらつきが生じることはない。このため、静電容量にばらつきが生じるのを抑制することができる。
上記導電部は、ZnOを主成分としていてもよい。この場合、バリスタ部と導電部とが、ZnOを主成分とする焼結体からなるため、バリスタ部と導電部との界面における接続強度は強固となる。この結果、バリスタ部と導電部との接続が良好となり、バリスタ部と導電部との間での剥離の発生を抑制できる。
更に、バリスタ部は、副成分として希土類金属及びBiからなる群より選ばれる少なくとも一種の元素を含有し、複数の導電部のうち少なくとも一方の導電部は、副成分として希土類金属及びBiを実質的に含有しない焼結体からなっていてもよい。この場合、導電部を構成する焼結体は、希土類金属及びBiを実質的に含有しないため、バリスタ特性が発現し難く、比較的高い導電性を有することとなる。したがって、上記導電部において、電極としての機能が阻害されることはない。
上記導電部は、金属と金属酸化物との複合材料からなっていてもよい。この場合、チップバリスタにおける熱が、導電部を通して容易に放熱されるため、放熱性に優れたチップバリスタを得ることができる。バリスタ部と導電部とが、金属酸化物を含むことから、バリスタ部と導電部との界面における接続強度は強固となる。この結果、バリスタ部と導電部との接続が良好となり、バリスタ部と導電部との間での剥離の発生を抑制できる。
本発明に係るチップバリスタの製造方法は、導電部となる導体グリーン層の間にZnOを主成分とすると共に電圧非直線性を発現するバリスタ部となるバリスタグリーン層が挟まれるように導体グリーン層とバリスタグリーン層とが積層された積層体を準備する工程と、積層体を切断し、複数のグリーン素体を取得する工程と、複数のグリーン素体を焼成して、バリスタ部が導電部で挟まれた複数の素体を取得する工程と、複数の素体それぞれに、導電部がバリスタ部を挟む方向での両端側に端子電極を形成する工程と、を備えていることを特徴とする。
本発明に係るチップバリスタの製造方法によれば、内部電極を備えておらず、ESD耐量を良好に維持しつつ、静電容量にばらつきが生じるのを抑制することが可能なチップバリスタを容易に製造することができる。
本発明によれば、内部電極を備えることなく、ESD耐量を良好に維持しつつ、静電容量にばらつきが生じるのを抑制することが可能なチップバリスタ及びチップバリスタの製造方法を提供することができる。
本実施形態に係るチップバリスタを示す斜視図である。 本実施形態に係るチップバリスタの断面構成を説明する図である。 本実施形態に係るチップバリスタの製造過程を説明するための図である。 本実施形態に係るチップバリスタの製造過程を説明するための図である。 本実施形態の変形例に係るチップバリスタを示す斜視図である。 本実施形態の変形例に係るチップバリスタの断面構成を説明する図である。 本実施形態に係るチップバリスタのコンポジット部内における導通路を示す模式的断面図である。 本実施形態の変形例に係るチップバリスタの製造過程を説明するための図である。 本実施形態の変形例に係るチップバリスタの製造過程を説明するための図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
まず、図1及び図2を参照して、本実施形態に係るチップバリスタ1の構成を説明する。図1は、本実施形態に係るチップバリスタを示す斜視図である。図2は、本実施形態に係るチップバリスタの断面構成を説明する図である。
チップバリスタ1は、図1に示されるように、略直方体形状の素体3と、素体3の両端に形成された一対の端子電極5とを備えている。このチップバリスタ1は、たとえば、図示Y方向における長さが0.4mm、Z方向における高さが0.2mm、X方向における幅が0.2mmといった極小サイズ(いわゆる0402サイズ)のチップバリスタである。
素体3は、バリスタ部7と、複数(本実施形態においては、二つ)の導電部9と、を有している。素体3は、外表面として、互いに対向し且つ正方形状の端面3a,3bと、端面3a,3bに直交する4つの側面3c〜3fとを有している。4つの側面3c〜3fは、端面3a,3b間を連結するように伸びている。
バリスタ部7は、図1及び図2に示されるように、素体3の略中央に位置する直方体形状の部分であり、バリスタ特性を発現する焼結体(半導体セラミック)からなる。バリスタ部7は、その厚み方向(図中Y方向)に対向する一対の主面7a,7bを含んでいる。バリスタ部7の厚みは、たとえば5〜200μm程度に設定される。
バリスタ部7は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分としてCo、希土類金属元素、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)などの金属単体やこれらの酸化物を含む。本実施形態において、バリスタ部7は、副成分としてCo、Pr、Cr、Ca、K、及びAlを含んでいる。バリスタ部7におけるZnOの含有量は、特に限定されないが、バリスタ部7を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。
希土類金属元素(たとえば、Pr)は、バリスタ特性を発現させる物質として作用する。バリスタ部7における希土類金属元素の含有量は、たとえば0.01〜10原子%程度に設定される。
導電部9は、図1及び図2に示されるように、素体3の両端側に寄った箇所に位置する略直方体形状の部分であり、バリスタ部7をその間に挟むようにバリスタ部7の両側に配置されている。導電部9は、バリスタ部7(主面7a,7b)に接続される主面9aと、主面9aに対向する主面9bと、を有している。本実施形態では、バリスタ部7の主面7a,7bの略全体が、導電部9の主面9aと接触して、接続されている。導電部9の主面9aは、バリスタ部7の主面7a,7bと略同じ形状を呈している。導電部9の主面9bは、素体3の端面3a,3bを構成する。導電部9の主面9aは、バリスタ部7に対する電極面として機能する。
導電部9は、ZnOを主成分として含む焼結体からなる。ZnOの比抵抗は、1〜10Ω・cmであり、比較的高い導電性を有する、このため、導電部9は、電極として機能する。導電部9は、比抵抗を調整するために、副成分として、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)などの金属単体やこれらの酸化物を含んでいてもよい。導電部9におけるZnOの含有量は、特に限定されないが、導電部9を構成する全体の材料を100質量%とした場合に、たとえば100〜69.0質量%である。
導電部9が希土類金属を実質的に含有していると、導電部9がバリスタ特性を発現する懼れがある。このため、導電部9は、希土類金属を実質的に含有しないことが好ましい。導電部9は、希土類金属を実質的に含有しないことにより、バリスタ特性を発現し難い。したがって、導電部9は、電気抵抗が低く、比較的高い導電性を有する。ここで、「実質的に含んでいない」状態とは、希土類金属を、導電部9を構成する材料を調製する際に原料として意図的に含有させなかった場合の状態をいうものとする。たとえば、バリスタ部7から導電部9への拡散等によって意図せずにこれらの元素が含まれる場合は、「実質的に含有していない」状態に該当する。
端子電極5は、素体3の各端面3a,3b(導電部9の主面9b)を覆うように多層に形成されている。端子電極5は、第一電極層5aと、第二電極層5bと、第三電極層5cと、を有している。第一電極層5aは、素体3の導電部9に直接接続され且つAg等を主成分とした導電性粉末及びガラスフリットを含む。第二電極層5bは、第一電極層5aを覆うように形成され且つNiを主成分とする。第三電極層5cは、第二電極層5bを覆うように形成され且つSnを主成分とする。
続いて、図3及び図4を参照して、上述した構成を有するチップバリスタ1の製造過程の一例について説明する。図3及び図4は、本実施形態に係るチップバリスタの製造過程を説明するための図である。
まず、バリスタ部7を構成する主成分であるZnOと、Co、Pr、Cr、Ca、K、及びAlの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して所定の厚さ(たとえば30μm程度)の膜を形成する。こうして得られた膜をフィルムから剥離して第一のグリーンシートを得る。
また、導電部9を構成するZnOに有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。ZnO以外に、上記副成分を含有させる場合には、ZnOと、副成分を構成する添加物と、を所定の割合となるように各々秤量した後、各成分を混合して導電部9用の材料を調整する。導電部9用の材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して所定の厚さ(たとえば30μm程度)の膜を形成する。こうして得られた膜をフィルムから剥離して第二のグリーンシートを得る。
次に、第一のグリーンシートと第二のグリーンシートとを所定の枚数ずつ重ね、第一のグリーンシートからなるバリスタグリーン層と第二のグリーンシートからなる導体グリーン層とが、バリスタグリーン層が導体グリーン層の間に挟まれるように積層する。その後、積層されたグリーンシートに圧力を加えて各グリーンシートを互いに圧着させる。バリスタグリーン層の厚みは、第一のグリーンシートの枚数により調整される。導体グリーン層の厚みは、第二のグリーンシートの枚数により調整される。第一のグリーンシートの枚数は、少なくとも1枚でよい。
以上により、図3に示されるように、バリスタグリーン層L1と導体グリーン層L2とが積層された積層体LBが準備されることとなる。
次に、積層体LBを乾燥させた後、図4に示されるように、チップ単位に切断し、複数のグリーン素体GC(焼成前の素体3)を得る。積層体LBの切断は、たとえばダイシングソーなどにより行う。
次に、複数のグリーン素体GCに、所定の条件(たとえば、180〜400℃で且つ0.5〜24時間)で加熱処理を実施して脱バインダを行った後、さらに、所定の条件(たとえば、1000〜1400℃で且つ0.5〜8時間)で焼成を行う。この焼成によって、第一のグリーンシートからなるバリスタグリーン層L1はバリスタ部7となり、第二のグリーンシートからなる導体グリーン層L2は導電部9となり、バリスタ部7が導電部9で挟まれた複数の素体3が得られることとなる。バリスタグリーン層L1と導体グリーン層L2とは、一体に焼成される。焼成後、必要に応じて素体3にバレル研磨を施してもよい。バレル研磨は、焼成前、すなわち積層体LBの切断後に行ってもよい。
次に、素体3の両端面3a,3bを覆うように導電性ペーストを付与して、熱処理を施すことにより導電性ペーストを素体3に焼付けて、第一電極層5aを形成する。その後、第一電極層5aを覆うように、Niめっき及びSnめっき等の電気めっき処理を施すことにより第二及び第三電極層5b,5cを形成する。これらにより、素体3の両端側に端子電極5が形成されることとなる。端子電極5は、素体3における、導電部9がバリスタ部7を挟む方向での両端側に形成されている。導電性ペーストは、例えば金属粉末にガラスフリット及び有機ビヒクルを混合したものを用いることができる。金属粉末は、たとえばCu、Ag、又はAg−Pd合金を主成分とするもの用いることができる。
これらの過程により、チップバリスタ1が得られる。必要に応じて、以下の処理を追加してもよい。
追加の処理では、素体3の露出表面(側面3c〜3f)からアルカリ金属(たとえば、Li、Na等)を拡散させる。ここでは、まず、端子電極5が形成された素体3の表面(側面3c〜3f)にアルカリ金属化合物を付着させる。アルカリ金属化合物の付着には、密閉回転ポットを用いることができる。アルカリ金属化合物としては、特に限定されないが、熱処理することにより、アルカリ金属が素体3の表面から拡散できる化合物であり、アルカリ金属の酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩及び蓚酸塩等が用いられる。
そして、このアルカリ金属化合物が付着している素体3を電気炉で、所定の温度及び時間で熱処理する。この結果、アルカリ金属化合物からアルカリ金属が素体3の表面(側面3c〜3f)から内部に拡散する。好ましい熱処理温度は、700〜1000℃であり、熱処理雰囲気は大気である。熱処理時間(保持時間)は、好ましくは10分〜4時間である。アルカリ金属の代わりに、Ag又はCuを拡散させてもよい。
素体3(バリスタ部7及び導電部9)におけるアルカリ金属が拡散した部分は、高抵抗化及び低静電容量化が図られる。素体3の端面3a,3b(導電部9の主面9b)は、端子電極5により覆われていることから、アルカリ金属が端面3a,3bから拡散することはない。したがって、アルカリ金属が、端子電極5と導電部9との電気的な接続に支障になることはない。
以上のように、本実施形態では、バリスタ部7が各導電部9に挟まれ且つ接続されており、バリスタ部7が、バリスタ特性を発現する領域として機能する。すなわち、チップバリスタ1は、いわゆる積層チップバリスタと異なり、内部電極を備えることなく、バリスタ特性を発現する。このため、チップバリスタ1では、ESDのようなサージ電圧が印加された場合でも、電界分布が集中する箇所がバリスタ部7に生じることはなく、ESD耐量が低下しない。
本実施形態では、チップバリスタ1は、内部電極を備えていないことから、内部電極に起因する静電容量のばらつきが生じることはない。このため、静電容量にばらつきが生じるのを抑制することができる。
本実施形態では、バリスタ部7と導電部9とが、ZnOを主成分とする焼結体からなるため、バリスタ部7と導電部9との界面における接続強度は強固となる。この結果、バリスタ部7と導電部9との接続が良好となり、バリスタ部7と導電部9との間での剥離の発生を抑制できる。
本実施形態では、導電部9は、ZnOを主成分とすると共に、バリスタ部7が副成分として含有している希土類金属を実質的に含有しない焼結体からなる。導電部9(焼結体)は、希土類金属を実質的に含有しないため、バリスタ特性が発現し難く、比較的高い導電性を有することとなる。したがって、導電部9において、電極としての機能が阻害されることはない。
続いて、図5及び図6を参照して、本実施形態の変形例に係るチップバリスタ1の構成を説明する。図5は、本実施形態の変形例に係るチップバリスタを示す斜視図である。図6は、本実施形態の変形例に係るチップバリスタの断面構成を説明する図である。
変形例に係るチップバリスタ1も、図5に示されるように、略直方体形状の素体3と、素体3の両端に形成された一対の端子電極5とを備えている。素体3は、バリスタ部7と、複数(本実施形態においては、二つ)のコンポジット部11と、を有している。
コンポジット部11は、図5及び図6に示されるように、素体3の両端側に寄った箇所に位置する略直方体形状の部分であり、バリスタ部7をその間に挟むようにバリスタ部7の両側に配置されている。コンポジット部11は、バリスタ部7(主面7a,7b)に接続される主面11aと、主面11aに対向する主面11bと、を有している。本実施形態では、バリスタ部7の主面7a,7bの略全体が、コンポジット部11の主面11aと接触して、接続されている。コンポジット部11の主面11aは、バリスタ部7の主面7a,7bと略同じ形状を呈している。コンポジット部11の主面11bは、素体3の端面3a,3bを構成する。コンポジット部11の主面11aは、バリスタ部7に対する電極面として機能する。
コンポジット部11は、Ag−Pd合金とZnOとの複合材料からなる。コンポジット部11を構成する複合材料において、Ag−Pd合金は、ZnO中に分散された状態となっており、図7に示されるように、Ag−Pd合金によって、端子電極5とバリスタ部7との間を繋ぐ導通路11cが形成される。図7では説明を容易にするため、一つの導通路11cのみを示しているが、各コンポジット部11には、多数の導通路11cが形成されるようになっている。すなわち、コンポジット部11は、導電部として機能する。
コンポジット部11におけるZnOの含有量は、コンポジット部11を構成する全体の材料を100質量%とした場合に、たとえば10〜80質量%である。コンポジット部11におけるAg−Pd合金の含有量は、コンポジット部11を構成する全体の材料を100質量%とした場合に、たとえば20〜90質量%である。コンポジット部11は、含有金属として、Ag−Pd合金に代えて、Ag,Au,Pd,Pt等の何れかを含むようにしてもよい。コンポジット部11に含有される金属酸化物は、バリスタ部7に含有される金属酸化物と同じであるZnOが好ましいが、ZnOに代えて、CoO、NiO、又はTiOなどの金属酸化物であってもよい。
続いて、図8及び図9を参照して、本変形例に係るチップバリスタ1の製造過程の一例について説明する。図8及び図9は、本実施形態の変形例に係るチップバリスタの製造過程を説明するための図である。
まず、上述した実施形態と同じく、第一のグリーンシートを得る。また、コンポジット部11を構成するZnOとAg−Pd合金とを所定の割合となるように各々秤量した後、各成分を混合してコンポジット部11用の材料を調整する。その後、このコンポジット部11用の材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて混合及び粉砕を行ってスラリーを得る。このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して所定の厚さ(たとえば30μm程度)の膜を形成する。こうして得られた膜をフィルムから剥離して第二のグリーンシートを得る。
次に、第一のグリーンシートと第二のグリーンシートとを所定の枚数ずつ重ね、第一のグリーンシートからなるバリスタグリーン層と第二のグリーンシートからなるコンポジットグリーン層とが、バリスタグリーン層がコンポジットグリーン層の間に挟まれるように積層する。その後、積層されたグリーンシートに圧力を加えて各グリーンシートを互いに圧着させる。コンポジットグリーン層の厚みは、導体グリーン層と同じく、第二のグリーンシートの枚数により調整される。
以上により、図8に示されるように、バリスタグリーン層L1とコンポジットグリーン層L3とが積層された積層体LBが準備されることとなる。
次に、積層体LBを乾燥させた後、図9に示されるように、チップ単位に切断し、複数のグリーン素体GC(焼成前の素体3)を得る。
次に、複数のグリーン素体GCに、所定の条件(たとえば、180〜400℃で且つ0.5〜24時間)で加熱処理を実施して脱バインダを行った後、さらに、所定の条件(たとえば、1000〜1400℃で且つ0.5〜8時間)で焼成を行う。この焼成によって、第一のグリーンシートからなるバリスタグリーン層L1はバリスタ部7となり、第二のグリーンシートからなるコンポジットグリーン層L3はコンポジット部11となり、バリスタ部7がコンポジット部11で挟まれた複数の素体3が得られることとなる。バリスタグリーン層L1とコンポジットグリーン層L3とは、一体に焼成される。
次に、上述した実施形態と同様に、素体3(コンポジット部11)に端子電極5を形成し、素体3の露出表面(側面3c〜3f)からアルカリ金属(たとえば、Li、Na等)を拡散させる。
これらの過程により、変形例に係るチップバリスタ1が得られる。
以上のように、本変形例においても、バリスタ部7が各コンポジット部11に挟まれ且つ接続されており、バリスタ部7が、バリスタ特性を発現する領域として機能する。すなわち、チップバリスタ1は、いわゆる積層チップバリスタと異なり、内部電極を備えることなく、バリスタ特性を発現する。このため、チップバリスタ1では、ESDのようなサージ電圧が印加された場合でも、電界分布が集中する箇所がバリスタ部に生じることはなく、ESD耐量が低下しない。
本変形例でも、チップバリスタ1は、内部電極を備えていないことから、静電容量にばらつきが生じるのを抑制することができる。
本変形例では、コンポジット部11が、Ag−Pd合金と、ZnOとの複合材料からなるため、チップバリスタ1における熱が、コンポジット部を通して容易に放熱されるため、放熱性に優れたチップバリスタ1を得ることができる。
本変形例では、バリスタ部7とコンポジット部11とが、ZnOを含むことから、バリスタ部7とコンポジット部11との界面における接続強度は強固となる。このため、バリスタ部7とコンポジット部11との接続が良好となり、バリスタ部7とコンポジット部11との間での剥離の発生を抑制できる。
本実施形態及び変形例に係るチップバリスタ1は、導電部9の対向方向が外部基板などの実装面と平行となるようにはんだ付けにより実装される。バリスタ部7は、導電部9の対向方向の対向方向に見て、素体3の略中央に位置することから、はんだ付けの際に、バリスタ部7にはんだが到達し難い。この結果、チップバリスタ1は、はんだ実装の際に、バリスタ部7にはんだが付着してバリスタ部7の機能が阻害されるのを防ぐことができる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
本実施形態及び変形例では、バリスタ部7を挟むように配置された一対の導電部(導電部9又はコンポジット部11)は、同じ構成とされているが、これに限られない。たとえば、一方の導電部が導電部9であり、他方の導電部がコンポジット部11であってもよい。
バリスタ部7は、希土類金属の代わりに、Biを含有していてもよい。この場合、上述したように、導電部9は、Biを含有していないことが好ましい。バリスタ部7は、希土類金属及びBiを含有していてもよい。この場合、導電部9は、希土類金属及びBiを含有していないことが好ましい。
1…チップバリスタ、3…素体、3a,3b…端面、5…端子電極、7…バリスタ部、7a,7b…主面、9…導電部、9a,9b…主面、11…コンポジット部、11a,11b…主面、11c…導通路、GC…グリーン素体、L1…バリスタグリーン層、L2…導体グリーン層、L3…コンポジットグリーン層、LB…積層体。

Claims (1)

  1. ZnOを主成分として含むと共に副成分を含む複数のグリーンシートが積層され焼成されて得られた形成された焼結体からなり、電圧非直線特性を発現するバリスタ部と、
    ZnOを主成分として含むと共に副成分を含む複数のグリーンシートが積層され前記バリスタ部と同時に焼成されて得られた焼結体からなり、前記バリスタ部を挟んで配置され、前記バリスタ部に接続される第一主面と前記第一主面に対向する第二主面とをそれぞれ有する複数の導電部と、
    前記複数の導電部の前記第二主面に接続される複数の端子電極と、を備え
    前記バリスタ部は、前記副成分として希土類金属元素、Co、IIIb族元素、Cr、アルカリ金属元素、及びアルカリ土類金属元素を含み、
    前記複数の導電部は、前記副成分として希土類金属元素を実質的に含まないと共に希土類金属元素を除き前記バリスタ部と同じ副成分を含んでいることを特徴とするチップバリスタ。
JP2010271328A 2010-12-06 2010-12-06 チップバリスタ及びチップバリスタの製造方法 Active JP5304772B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010271328A JP5304772B2 (ja) 2010-12-06 2010-12-06 チップバリスタ及びチップバリスタの製造方法
US13/295,606 US8508325B2 (en) 2010-12-06 2011-11-14 Chip varistor and chip varistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010271328A JP5304772B2 (ja) 2010-12-06 2010-12-06 チップバリスタ及びチップバリスタの製造方法

Publications (2)

Publication Number Publication Date
JP2012124203A JP2012124203A (ja) 2012-06-28
JP5304772B2 true JP5304772B2 (ja) 2013-10-02

Family

ID=46505380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010271328A Active JP5304772B2 (ja) 2010-12-06 2010-12-06 チップバリスタ及びチップバリスタの製造方法

Country Status (1)

Country Link
JP (1) JP5304772B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0351922Y2 (ja) * 1985-10-31 1991-11-08
JPH0193704U (ja) * 1987-12-14 1989-06-20
DE3823698A1 (de) * 1988-07-13 1990-01-18 Philips Patentverwaltung Nichtlinearer spannungsabhaengiger widerstand
JP5233400B2 (ja) * 2008-05-13 2013-07-10 Tdk株式会社 バリスタ

Also Published As

Publication number Publication date
JP2012124203A (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
JP5652465B2 (ja) チップバリスタ
JP4074299B2 (ja) 積層型チップバリスタ
JP5324390B2 (ja) 積層電子部品
JP5696623B2 (ja) チップバリスタ
US8508325B2 (en) Chip varistor and chip varistor manufacturing method
JP5577917B2 (ja) チップバリスタ
JP2009295683A (ja) チップ型電子部品
JP5803375B2 (ja) 積層チップバリスタ及び積層チップバリスタの製造方法
JP4262141B2 (ja) 積層型チップバリスタ及びその製造方法
JP5304772B2 (ja) チップバリスタ及びチップバリスタの製造方法
JP4683068B2 (ja) 積層型チップバリスタ
JP5375810B2 (ja) チップバリスタ
JP5799672B2 (ja) チップバリスタ
JP4276231B2 (ja) バリスタ素子
JP5321570B2 (ja) チップバリスタ
US7639470B2 (en) Varistor element
JP5338795B2 (ja) チップバリスタ
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
JP4475249B2 (ja) バリスタ素子
JP4788619B2 (ja) バリスタ素子
JP4957155B2 (ja) バリスタ
JP2006269985A (ja) 積層型チップバリスタ
JP5163096B2 (ja) バリスタ
JP4952175B2 (ja) バリスタ
JP2006287268A (ja) チップ型サーミスタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5304772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250