JP5304421B2 - 追い越しモードを有するデータバッファ装置 - Google Patents
追い越しモードを有するデータバッファ装置 Download PDFInfo
- Publication number
- JP5304421B2 JP5304421B2 JP2009111987A JP2009111987A JP5304421B2 JP 5304421 B2 JP5304421 B2 JP 5304421B2 JP 2009111987 A JP2009111987 A JP 2009111987A JP 2009111987 A JP2009111987 A JP 2009111987A JP 5304421 B2 JP5304421 B2 JP 5304421B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- buffer
- priority
- tag value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
入力されるデータを記憶し,前記記憶されたデータをある順番で出力するデータバッファ装置において,
入力データ毎にタグ値を生成するタグ値生成ユニットと,
第1〜第nの優先度を有する第1〜第n優先度データをそれぞれ,その入力された順に,前記タグ値と共に記憶する第1〜第nのバッファユニットと,
前記第1〜第nのバッファユニット内のそれぞれ先頭の第1〜第n優先度データのいずれかを出力するデータ出力ユニットとを有し,
前記タグ値生成ユニットは,前記第jのバッファユニットと前記第1〜第j−1のバッファユニットとのそれぞれの間の入力順に対応する第jのタグ値を,j=2〜nについてそれぞれ生成し,前記第jのタグ値について,前記第jのバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値から異ならせ,前記第1〜第j−1のバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値と同じにし,
前記データ出力ユニットは,通常出力モードの場合に,前記第1〜第nのバッファユニットのそれぞれ先頭の前記第1〜第n優先度データのタグ値に応じて,前記第1〜第n優先度データのうち最先に入力されたデータを出力し,前記通常出力モード以外のモードの場合に,入力順にかかわらず,前記第1〜第nのバッファユニットのうちいずれかのバッファユニットのデータを出力する。
図2は,本実施の形態におけるデータバッファ装置の構成図である。データバッファ装置は,入力されるデータD1〜D12を優先度別にバッファユニットFIFOに記憶し,記憶されたデータをバッファユニット間で入力順に出力するか,または入力順にかかわらず特定のバッファユニットのデータを出力するか,または高優先度のデータが低優先度のデータを追い抜いて出力する。いずれかの出力モードが選択される。入力回路20は,入力されるデータD1〜D12のそれぞれのヘッダなどに含まれる優先度を判別し,それらのデータD1〜D12を,n種類の優先度に対応する第1〜第nのバッファユニットFIFO0〜FIFOn−1に,それぞれ入力順に記憶する。第1から第nが優先度の高い順になっている。
図3,図4,図5は,2つのバッファユニットを有するデータバッファ装置の構成と動作を示す図である。図3は通常出力モードを,図4は追い越し出力モードを,図5は追い越し出力モード後の通常出力モードをそれぞれ示す。これらは,n=2の例であり,よって,バッファユニットは高い優先度のFIFO0と低い優先度のFIFO1が設けられる。また,タグ値Tn−1〜T1は,n=2でありT1のみの1種類である。以下では簡単のためにタグ値Tとした。
図6〜図10は,3つのバッファユニットを有するデータバッファ装置の構成と動作を示す図である。図6は通常出力モードを,図7〜図9は追い越し出力モードを,図10は追い越し出力モード後の通常出力モードをそれぞれ示す。これらは,n=3の例であり,よって,バッファユニットは高優先度のFIFO0と中優先度のFIFO1と低優先度のFIFO2が設けられる。また,タグ値Tn−1〜T1は,n=3であるので,基準バッファがバッファユニットFIFO2の場合のタグ値T2と,バッファユニットFIFO1の場合のタグ値T1の2種類である。
図11,n個のバッファユニットを有するデータバッファ装置のタグ値を示す図である。さらに,図12は,n個のバッファユニットを有するデータバッファ装置でのタグ値比較による出力データ選択方法を示す図である。
図13は,2つのバッファユニットを有するデータバッファ装置のハードウエア回路図である。図2との関係で説明すると,図示しない入力回路20で入力データが優先度別に振り分けられ,高優先の入力データDin0が高優先バッファユニットFIFO0に書き込まれ,低優先の入力データDin1が低優先バッファユニットFIFO1に書き込まれる。識別子生成回路130は,図2の入力回路20内に含まれるものであるが,低優先バッファユニットFIFO1にデータが書き込まれるたびに生成される書き込みトリガ信号Wtrに応答して,識別子としてタグ値T1を変更する。つまり,この識別子T1は,低優先バッファユニットFIFO1を基準バッファとした時のタグ値T1である。そして,変更されたタグ値T1は,次の入力データと共にバッファユニットFIFO1,0に書き込まれる。
図15は,3つのバッファユニットを有するデータバッファ装置のハードウエア回路図である。図15中,3つのバッファユニットFIFO0,1,2が設けられ,3つのバッファユニットにそれぞれ対応する優先度の入力データDin0,1,2が,タグ値T2,T1と共に記憶される。タグ値T2は3つのバッファユニットすべてに記憶され,タグ値T1は高優先と中優先のバッファユニットFIFO0,1だけに記憶される。
PCI Express規格では,パケットによるデータ転送を行い,Posted,Completion,Non Postedの3種類のパケットが存在する。リンク層/トランザクション層ではこれらの3種類のパケットをバッファリングし,転送可能な状態の時にバッファからパケットのデータを出力する。このバッファリングに,上記してきたデータバッファ装置を適用することができる。
図2のデータバッファ装置の入力回路と出力回路は,ハードウエア回路ではなくプログラム制御によっても実現可能である。図示されないCPUが以下に示すフローチャートのプログラムを実行することで,上記と同様の制御を行う。
図25は,データバッファ装置以外の例を示す図である。上記では,データバッファ装置が複数の優先度を有する入力データを一旦記憶し,入力順に出力するか,または一部の優先度のバッファの出力を停止し優先度が高いバッファのデータが出力停止中のバッファのデータを追い抜いて出力するかを行うことを説明した。
入力されるデータを記憶し,前記記憶されたデータをある順番で出力するデータバッファ装置において,
入力データ毎にタグ値を生成するタグ値生成ユニットと,
第1の優先度を有する第1優先度データをその入力された順に前記タグ値と共に記憶する第1のバッファユニットと,
前記第1の優先度より低い第2の優先度を有する第2優先度データをその入力された順に前記タグ値と共に記憶する第2のバッファユニットと,
前記第1及び第2のバッファユニット内のそれぞれ先頭の第1または第2優先度データのいずれかを出力するデータ出力ユニットとを有し,
前記タグ値生成ユニットは,前記第2の優先度を有する先入力データの入力に応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値から異ならせ,前記第1の優先度を有する先入力データの入力に応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値と同じにし,
前記データ出力ユニットは,通常出力モードの場合に,前記第1及び第2のバッファユニットのそれぞれ先頭の前記第1及び第2優先度データのタグ値に応じて,前記第1及び第2優先度データのうち先に入力されたデータを出力し,追い越し出力モードの場合に,入力順にかかわらず,前記第1のバッファユニットの前記第1優先度データを前記第2のバッファユニットの前記第2優先度データより先に出力するデータバッファ装置。
付記1において,
前記データ出力ユニットは,通常出力モードの場合に,前記第1及び第2のバッファユニットのそれぞれ先頭の前記第1及び第2優先度データのタグ値が同じなら前記第1優先度データを出力し,異なるなら前記第2優先度データを出力するデータバッファ装置。
付記1において,
前記第1及び第2のバッファユニットは,それぞれk段数のバッファを有し,
前記タグ値生成ユニットは,それぞれ区別可能なk+1種類のタグ値を順次生成するデータバッファ装置。
入力されるデータを記憶し,前記記憶されたデータをある順番で出力するデータバッファ装置において,
入力データ毎にタグ値を生成するタグ値生成ユニットと,
第1〜第nの優先度を有する第1〜第n優先度データをそれぞれ,その入力された順に,前記タグ値と共に記憶する第1〜第nのバッファユニットと,
前記第1〜第nのバッファユニット内のそれぞれ先頭の第1〜第n優先度データのいずれかを出力するデータ出力ユニットとを有し,
前記タグ値生成ユニットは,前記第jのバッファユニットと前記第1〜第j−1のバッファユニットとのそれぞれの間の入力順に対応する第jのタグ値を,j=2〜nについてそれぞれ生成し,前記第jのタグ値について,前記第jのバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値から異ならせ,前記第1〜第j−1のバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値と同じにし,
前記データ出力ユニットは,通常出力モードの場合に,前記第1〜第nのバッファユニットのそれぞれ先頭の前記第1〜第n優先度データのタグ値に応じて,前記第1〜第n優先度データのうち最先に入力されたデータを出力し,前記通常出力モード以外のモードの場合に,入力順にかかわらず,前記第1〜第nのバッファユニットのうちいずれかのバッファユニットのデータを出力するデータバッファ装置。
付記4において,
前記データ出力ユニットは,通常出力モードの場合に,
前記第nのタグ値から前記第2のタグ値まで順番に,前記第jのバッファユニットと前記第1〜第j−1のバッファユニットとのそれぞれの間で先頭のデータの前記第jのタグ値を比較し,
前記第nのタグ値から前記第2のタグ値のいずれかで,最初に当該第jのタグ値が全て異なる場合に前記第jのバッファユニットのデータを出力し,前記第nのタグ値から前記第2のタグ値の全てで当該第jのタグ値が全て異なることにならない場合に前記第1のバッファユニットのデータを出力するデータバッファ装置。
付記5において,
前記第1の優先度から前記第nの優先度の順に優先度が高く,
前記データ出力ユニットは,前記第1〜第nのバッファユニットのいずれかが出力停止状態の場合は,当該出力停止状態のバッファユニットのデータの出力を禁止し,前記出力停止状態のバッファユニットより優先度が高いバッファユニットのデータを前記出力停止状態のバッファユニットのデータを入力順で追い越して出力するデータバッファ装置。
付記6において,
前記データ出力ユニットは,前記出力停止状態のバッファユニットより優先度が低いバッファユニットのデータの入力順が前記停止状態のバッファユニットのデータの入力順より先の場合に,当該優先度が低いバッファユニットのデータを出力するデータバッファ装置。
付記4において,
前記データ出力ユニットは,前記通常出力モード以外のモードから前記通常出力モードに復帰した場合は,前記第1〜第nのバッファユニットのそれぞれ先頭の前記第1〜第n優先度データのタグ値に応じて,前記第1〜第n優先度データのうち最先に入力されたデータを出力するデータバッファ装置。
付記4において,
前記第1の優先度から前記第nの優先度の順に優先度が高く,
前記データ出力ユニットは,前記通常出力モード以外のモードでは,優先度の高いバッファユニットのデータがそれより優先度が低いバッファユニットのデータを入力順で追い越して出力するデータバッファ装置。
付記4において,
前記第1〜第nのバッファユニットは,それぞれk段数のバッファを有し,
前記タグ値生成ユニットは,前記第n〜第2のタグ値それぞれについて,それぞれ区別可能なk+1種類のタグ値を順次生成するデータバッファ装置。
付記4において,
前記nは3であることを特徴とするデータバッファ装置。
入力されるデータを記憶し,前記記憶されたデータをある順番で出力するデータバッファ装置において,
入力データ毎にタグ値を生成するタグ値生成ユニットと,
第1〜第nの優先度を有する第1〜第n優先度データをそれぞれ,その入力された順に,前記タグ値と共に記憶する第1〜第nのバッファユニットと,
前記第1〜第nのバッファユニット内のそれぞれ先頭の第1〜第n優先度データのいずれかを出力するデータ出力ユニットとを有し,
前記第1の優先度から前記第nの優先度の順に優先度が高く,
前記タグ値生成ユニットは,前記第jのバッファユニットと前記第1〜第j−1のバッファユニットとのそれぞれの間の入力順に対応する第jのタグ値を,j=2〜nについてそれぞれ生成し,前記第jのタグ値について,前記第jのバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値から異ならせ,前記第1〜第j−1のバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値と同じにし,
前記データ出力ユニットは,通常出力モードの場合に,前記第1〜第nのバッファユニットのそれぞれ先頭の前記第1〜第n優先度データのタグ値に応じて,前記第1〜第n優先度データのうち最先に入力されたデータを出力し,追い越し出力モードの場合に,入力順にかかわらず,優先度の高いデータを優先度の低いデータより先に出力するデータバッファ装置。
入力されるデータを記憶し,前記記憶されたデータをある順番で出力するデータバッファ方法において,
入力データ毎にタグ値を生成するタグ値生成工程と,
第1〜第nの優先度を有する第1〜第n優先度データをそれぞれ,その入力された順に,前記タグ値と共に第1〜第nのバッファユニットに記憶する入力工程と,
前記第1〜第nのバッファユニット内のそれぞれ先頭の第1〜第n優先度データのいずれかを出力するデータ出力工程とを有し,
前記タグ値生成工程では,前記第jのバッファユニットと前記第1〜第j−1のバッファユニットとのそれぞれの間の入力順に対応する第jのタグ値を,j=2〜nについてそれぞれ生成し,前記第jのタグ値について,前記第jのバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値から異ならせ,前記第1〜第j−1のバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値と同じにし,
前記データ出力工程では,通常出力モードの場合に,前記第1〜第nのバッファユニットのそれぞれ先頭の前記第1〜第n優先度データのタグ値に応じて,前記第1〜第n優先度データのうち最先に入力されたデータを出力し,前記通常出力モード以外のモードの場合に,入力順にかかわらず,前記第1〜第nのバッファユニットのうちいずれかのバッファユニットのデータを出力するデータバッファ方法。
21:出力回路,出力部 22:FIFO制御回路
T1,T2:タグ値 D1〜:データ
Claims (8)
- 入力されるデータを記憶し,前記記憶されたデータをある順番で出力するデータバッファ装置において,
入力データ毎にタグ値を生成するタグ値生成ユニットと,
第1の優先度を有する第1優先度データをその入力された順に前記タグ値と共に記憶する第1のバッファユニットと,
前記第1の優先度より低い第2の優先度を有する第2優先度データをその入力された順に前記タグ値と共に記憶する第2のバッファユニットと,
前記第1及び第2のバッファユニット内のそれぞれ先頭の第1または第2優先度データのいずれかを出力するデータ出力ユニットとを有し,
前記タグ値生成ユニットは,前記第2の優先度を有する先入力データの入力に応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値から異ならせ,前記第1の優先度を有する先入力データの入力に応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値と同じにし,
前記データ出力ユニットは,通常出力モードの場合に,前記第1及び第2のバッファユニットのそれぞれ先頭の前記第1及び第2優先度データのタグ値が一致するか否か判定し,不一致なら前記第2の優先度データを出力し,一致なら前記第1の優先度データを出力し,追い越し出力モードの場合に,入力順にかかわらず,前記第1のバッファユニットの前記第1優先度データを前記第2のバッファユニットの前記第2優先度データより先に出力するデータバッファ装置。 - 入力されるデータを記憶し,前記記憶されたデータをある順番で出力するデータバッファ装置において,
入力データ毎にタグ値を生成するタグ値生成ユニットと,
第1〜第nの優先度を有する第1〜第n優先度データをそれぞれ,その入力された順に,前記タグ値と共に記憶する第1〜第nのバッファユニットと,
前記第1〜第nのバッファユニット内のそれぞれ先頭の第1〜第n優先度データのいずれかを出力するデータ出力ユニットとを有し,
前記タグ値生成ユニットは,前記第jのバッファユニットと前記第1〜第j−1のバッファユニットとのそれぞれの間の入力順に対応する第jのタグ値を,j=2〜nについてそれぞれ生成し,前記第jのタグ値について,前記第jのバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値から異ならせ,前記第1〜第j−1のバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値と同じにし,
前記データ出力ユニットは,通常出力モードの場合に,前記第1〜第nのバッファユニットのそれぞれ先頭の前記第1〜第n優先度データのタグ値について,前記第nのタグ値から前記第2のタグ値まで順番に,前記第jのバッファユニットと前記第1〜第j−1のバッファユニットとのそれぞれの間で先頭のデータの前記第jのタグ値が一致するか否か判定し,前記第nのタグ値から前記第2のタグ値のいずれかで,最初に当該第jのタグ値が全て異なる場合に前記第jのバッファユニットのデータを出力し,前記第nのタグ値から前記第2のタグ値の全てで当該第jのタグ値が全て異なることにならない場合に前記第1のバッファユニットのデータを出力し,前記通常出力モード以外のモードの場合に,入力順にかかわらず,前記第1〜第nのバッファユニットのうちいずれかのバッファユニットのデータを出力するデータバッファ装置。 - 請求項2において,
前記第1の優先度から前記第nの優先度の順に優先度が高く,
前記データ出力ユニットは,前記第1〜第nのバッファユニットのいずれかが出力停止状態の場合は,当該出力停止状態のバッファユニットのデータの出力を禁止し,前記出力停止状態のバッファユニットより優先度が高いバッファユニットのデータを前記出力停止状態のバッファユニットのデータを入力順で追い越して出力するデータバッファ装置。 - 請求項3において,
前記データ出力ユニットは,前記出力停止状態のバッファユニットより優先度が低いバッファユニットのデータの入力順が前記停止状態のバッファユニットのデータの入力順より先の場合に,当該優先度が低いバッファユニットのデータを出力するデータバッファ装置。 - 請求項2において,
前記データ出力ユニットは,前記通常出力モード以外のモードから前記通常出力モードに復帰した場合は,前記第1〜第nのバッファユニットのそれぞれ先頭の前記第1〜第n優先度データのタグ値に応じて,前記第1〜第n優先度データのうち最先に入力されたデータを出力するデータバッファ装置。 - 請求項2において,
前記第1の優先度から前記第nの優先度の順に優先度が高く,
前記データ出力ユニットは,前記通常出力モード以外のモードでは,優先度の高いバッファユニットのデータがそれより優先度が低いバッファユニットのデータを入力順で追い越して出力するデータバッファ装置。 - 入力されるデータを記憶し,前記記憶されたデータをある順番で出力するデータバッファ装置において,
入力データ毎にタグ値を生成するタグ値生成ユニットと,
第1〜第nの優先度を有する第1〜第n優先度データをそれぞれ,その入力された順に,前記タグ値と共に記憶する第1〜第nのバッファユニットと,
前記第1〜第nのバッファユニット内のそれぞれ先頭の第1〜第n優先度データのいずれかを出力するデータ出力ユニットとを有し,
前記第1の優先度から前記第nの優先度の順に優先度が高く,
前記タグ値生成ユニットは,前記第jのバッファユニットと前記第1〜第j−1のバッファユニットとのそれぞれの間の入力順に対応する第jのタグ値を,j=2〜nについてそれぞれ生成し,前記第jのタグ値について,前記第jのバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値から異ならせ,前記第1〜第j−1のバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値と同じにし,
前記データ出力ユニットは,通常出力モードの場合に,前記第1〜第nのバッファユニットのそれぞれ先頭の前記第1〜第n優先度データのタグ値について,前記第nのタグ値から前記第2のタグ値まで順番に,前記第jのバッファユニットと前記第1〜第j−1のバッファユニットとのそれぞれの間で先頭のデータの前記第jのタグ値が一致するか否か判定し,前記第nのタグ値から前記第2のタグ値のいずれかで,最初に当該第jのタグ値が全て異なる場合に前記第jのバッファユニットのデータを出力し,前記第nのタグ値から前記第2のタグ値の全てで当該第jのタグ値が全て異なることにならない場合に前記第1のバッファユニットのデータを出力し,追い越し出力モードの場合に,入力順にかかわらず,優先度の高いデータを優先度の低いデータより先に出力するデータバッファ装置。 - 入力されるデータを記憶し,前記記憶されたデータをある順番で出力するデータバッファ方法において,
入力データ毎にタグ値を生成するタグ値生成工程と,
第1〜第nの優先度を有する第1〜第n優先度データをそれぞれ,その入力された順に,前記タグ値と共に第1〜第nのバッファユニットに記憶する入力工程と,
前記第1〜第nのバッファユニット内のそれぞれ先頭の第1〜第n優先度データのいずれかを出力するデータ出力工程とを有し,
前記タグ値生成工程では,前記第jのバッファユニットと前記第1〜第j−1のバッファユニットとのそれぞれの間の入力順に対応する第jのタグ値を,j=2〜nについてそれぞれ生成し,前記第jのタグ値について,前記第jのバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値から異ならせ,前記第1〜第j−1のバッファユニットに先入力データが入力されることに応答して,当該先入力データの次に入力する後入力データのタグ値を前記先入力データのタグ値と同じにし,
前記データ出力工程では,通常出力モードの場合に,前記第1〜第nのバッファユニットのそれぞれ先頭の前記第1〜第n優先度データのタグ値について,前記第nのタグ値から前記第2のタグ値まで順番に,前記第jのバッファユニットと前記第1〜第j−1のバッファユニットとのそれぞれの間で先頭のデータの前記第jのタグ値が一致するか否か判定し,前記第nのタグ値から前記第2のタグ値のいずれかで,最初に当該第jのタグ値が全て異なる場合に前記第jのバッファユニットのデータを出力し,前記第nのタグ値から前記第2のタグ値の全てで当該第jのタグ値が全て異なることにならない場合に前記第1のバッファユニットのデータを出力し,前記通常出力モード以外のモードの場合に,入力順にかかわらず,前記第1〜第nのバッファユニットのうちいずれかのバッファユニットのデータを出力するデータバッファ方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009111987A JP5304421B2 (ja) | 2009-05-01 | 2009-05-01 | 追い越しモードを有するデータバッファ装置 |
US12/768,473 US8122169B2 (en) | 2009-05-01 | 2010-04-27 | Data buffering based on priority tagging of input data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009111987A JP5304421B2 (ja) | 2009-05-01 | 2009-05-01 | 追い越しモードを有するデータバッファ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010262435A JP2010262435A (ja) | 2010-11-18 |
JP5304421B2 true JP5304421B2 (ja) | 2013-10-02 |
Family
ID=43031240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009111987A Expired - Fee Related JP5304421B2 (ja) | 2009-05-01 | 2009-05-01 | 追い越しモードを有するデータバッファ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8122169B2 (ja) |
JP (1) | JP5304421B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5305472B2 (ja) * | 2010-11-24 | 2013-10-02 | Necアクセステクニカ株式会社 | 非同期fifo間順序制御回路、データ処理装置及びそれらに用いる非同期fifo間順序制御方法 |
JP5492750B2 (ja) * | 2010-11-24 | 2014-05-14 | 株式会社日立製作所 | パケット転送装置およびパケット転送方法 |
JP5526006B2 (ja) | 2010-11-25 | 2014-06-18 | ジヤトコ株式会社 | コーストストップ車両及びコーストストップ車両の制御方法 |
JP5906625B2 (ja) * | 2011-09-15 | 2016-04-20 | 株式会社リコー | アクセス制御装置、画像形成装置およびアクセス制御方法 |
US9270610B2 (en) * | 2013-02-27 | 2016-02-23 | Apple Inc. | Apparatus and method for controlling transaction flow in integrated circuits |
US11281618B2 (en) * | 2014-10-31 | 2022-03-22 | Xlnx, Inc. | Methods and circuits for deadlock avoidance |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02299053A (ja) * | 1989-05-15 | 1990-12-11 | Fujitsu Ltd | 複数のfifo情報格納装置における優先順位管理方式 |
JPH10341240A (ja) * | 1997-06-06 | 1998-12-22 | Toyo Commun Equip Co Ltd | 交換装置 |
JP3675417B2 (ja) | 2002-03-07 | 2005-07-27 | ソニー株式会社 | 通信中継方法、通信中継装置、通信ネットワーク装置、ネットワークアドレス決定方法、通信方法、通信端末装置並びにネットワークネームサーバ装置。 |
US7936814B2 (en) | 2002-03-28 | 2011-05-03 | International Business Machines Corporation | Cascaded output for an encoder system using multiple encoders |
US7480754B2 (en) * | 2003-06-27 | 2009-01-20 | Seagate Technology, Llc | Assignment of queue execution modes using tag values |
-
2009
- 2009-05-01 JP JP2009111987A patent/JP5304421B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-27 US US12/768,473 patent/US8122169B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010262435A (ja) | 2010-11-18 |
US8122169B2 (en) | 2012-02-21 |
US20100281193A1 (en) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5304421B2 (ja) | 追い越しモードを有するデータバッファ装置 | |
US8155134B2 (en) | System-on-chip communication manager | |
US6570403B2 (en) | Quantized queue length arbiter | |
JP5576030B2 (ja) | データ応答を順序変更するためのシステム | |
JP4457168B2 (ja) | 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム | |
KR100668001B1 (ko) | 메모리 액세스를 제어하기 위한 방법 및 장치 | |
US20090248935A1 (en) | Hardware Managed Context Sensitive Interrupt Priority Level Control | |
KR20080075910A (ko) | 메모리 액세스 요청 중재 | |
US10282343B2 (en) | Semiconductor device | |
JPH1141258A (ja) | Atmスイッチシステムの入力許容値設定方法 | |
KR20170033643A (ko) | 반도체 시스템 및 그의 동작 방법 | |
US20050144338A1 (en) | Data transfer apparatus | |
JP5217786B2 (ja) | リクエスト調停装置及びリクエスト調停方法 | |
US8812783B2 (en) | Operation apparatus, cache apparatus, and control method thereof | |
JPH1023037A (ja) | トラヒックシェーピング方式 | |
US20120151243A1 (en) | Synchronization circuit that facilitates multiple parallel reads and writes | |
US7512190B2 (en) | Data transmission apparatus using asynchronous dual-rail bus and method therefor | |
JP2636088B2 (ja) | 情報処理装置 | |
EP1513069A2 (en) | Resource management apparatus | |
US6625711B1 (en) | Method and/or architecture for implementing queue expansion in multiqueue devices | |
US6831920B1 (en) | Memory vacancy management apparatus and line interface unit | |
US20050060453A1 (en) | Instruction supply control unit and semiconductor device | |
EP1362288B1 (en) | Pipelined multi-access memory apparatus and method | |
US20050060475A1 (en) | Data transfer apparatus and data transfer method | |
US6622202B2 (en) | Method and device for operating a RAM memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |