JP5304356B2

JP5304356B2 - Switching regulator

Info

Publication number: JP5304356B2
Application number: JP2009063208A
Authority: JP
Inventors: 保史平田; 伸也清水
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2009-03-16
Filing date: 2009-03-16
Publication date: 2013-10-02
Anticipated expiration: 2029-03-16
Also published as: JP2010220355A

Description

本発明は、電流モード制御方式のスイッチングレギュレータに関し、特に、スイッチング周波数の高周波化を実現することができるスイッチングレギュレータに関する。 The present invention relates to a current mode control switching regulator, and more particularly to a switching regulator capable of realizing a higher switching frequency.

従来、電流モード制御方式のスイッチングレギュレータは、電圧モード制御方式よりも、出力電圧の変動に対する応答速度が速く、出力電圧と基準電圧との電圧差を増幅する誤差増幅回路の位相補償が容易になる等の利点から広く使用されるようになっている。
図３は、このような電流モード制御方式のスイッチングレギュレータの従来例を示した回路図であり、図３では、電流モード制御を実現するための電流センス回路の一例を示している（例えば、特許文献１参照。）。
図３で示すように、電流センス回路にセンスアンプを利用する方式はよく用いられ、図３ではセンスアンプ３４と４４が使用されており、スイッチング素子１２に流れる正負の電流の検出を可能にしている。
しかし、特許文献１では、電流センス回路の応答速度の影響による出力波形の非線形領域については言及されておらず、その対策についても明記されていなかった。 Conventionally, a current mode control switching regulator has a faster response to fluctuations in output voltage than a voltage mode control method, and phase compensation of an error amplification circuit that amplifies the voltage difference between the output voltage and a reference voltage is facilitated. It has come to be widely used because of such advantages.
FIG. 3 is a circuit diagram showing a conventional example of such a current mode control type switching regulator, and FIG. 3 shows an example of a current sense circuit for realizing current mode control (for example, patents). Reference 1).
As shown in FIG. 3, a method using a sense amplifier in the current sense circuit is often used. In FIG. 3, sense amplifiers 34 and 44 are used, which enables detection of positive and negative currents flowing through the switching element 12. Yes.
However, Patent Document 1 does not mention the non-linear region of the output waveform due to the influence of the response speed of the current sense circuit, and does not specify the countermeasure.

近年、外付け部品の小型化を図る等の理由のために、スイッチングレギュレータにおけるスイッチング周波数の高周波化が進められている。高周波のスイッチング周波数でスイッチングレギュレータを動作させようとすると、低周波のときよりも短いオンパルス及びオフパルスが必要になる。このため、前記のような電流センス回路を使用した電流モード制御方式のスイッチングレギュレータでは、該電流センス回路の応答速度の影響が大きくなり、必要とするオンパルス及びオフパルスを出力することができないという問題があった。 In recent years, the switching frequency of switching regulators has been increased for reasons such as reducing the size of external components. In order to operate the switching regulator at a high switching frequency, shorter on-pulses and off-pulses are required than at low frequencies. For this reason, in the current mode control type switching regulator using the current sense circuit as described above, there is a problem that the effect of the response speed of the current sense circuit becomes large and the required on-pulse and off-pulse cannot be output. there were.

本発明は、このような問題を解決するためになされたものであり、スイッチング周波数の高周波化を図ることができる電流モード制御方式のスイッチングレギュレータを得ることを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to obtain a current mode control type switching regulator capable of increasing the switching frequency.

この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行うスイッチ素子と、
該スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記スイッチ素子がオンして該スイッチ素子に電流が流れる状態になると、該スイッチ素子を流れる電流の検出を行う電流検出回路部と、
該電流検出回路部で検出された電流に応じた傾斜を有するスロープ電圧を生成して出力するスロープ電圧生成回路部と、
該スロープ電圧と前記誤差増幅回路部の出力電圧との電圧比較を行い、該比較結果に応じて前記スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
を有し、
前記電流検出回路部は、
前記スイッチ素子がオンすると前記スイッチ素子の電流出力端の電圧を出力し、前記スイッチ素子がオフすると前記入力電圧を出力する電圧切換回路部と、
対応する入力端に前記入力電圧と該電圧切換回路部の出力電圧が対応して入力される、差動入力に所定のオフセットが設けられた演算増幅回路を使用して、前記入力電圧と前記電圧切換回路部の出力電圧との電圧差に比例した比例電流を生成して出力する比例電流生成回路部と、
を備えるものである。 A switching regulator according to the present invention is a switching regulator that converts an input voltage input to an input terminal into a predetermined constant voltage and outputs the voltage as an output voltage from the output terminal.
A switch element that performs switching according to a control signal input to the control electrode;
An inductor that is charged by the input voltage by switching of the switch element;
When the switching element is turned off and charging to the inductor is stopped, the rectifying element that discharges the inductor;
An error amplification circuit section that amplifies and outputs a voltage difference between a proportional voltage proportional to the output voltage and a predetermined reference voltage;
When the switch element is turned on and a current flows through the switch element, a current detection circuit unit that detects a current flowing through the switch element;
A slope voltage generation circuit unit that generates and outputs a slope voltage having a slope according to the current detected by the current detection circuit unit;
A switching control circuit unit that performs a voltage comparison between the slope voltage and the output voltage of the error amplification circuit unit, and performs switching control of the switch element according to the comparison result;
Have
The current detection circuit unit includes:
A voltage switching circuit unit that outputs a voltage at a current output terminal of the switch element when the switch element is turned on, and outputs the input voltage when the switch element is turned off;
Using the operational amplifier circuit in which a predetermined offset is provided in the differential input, the input voltage and the output voltage of the voltage switching circuit unit are input correspondingly to the corresponding input terminals, and the input voltage and the voltage A proportional current generation circuit unit that generates and outputs a proportional current proportional to the voltage difference from the output voltage of the switching circuit unit;
Is provided.

具体的には、前記電流検出回路部は、前記比例電流を電圧に変換して出力する電流−電圧変換回路部を備え、
前記比例電流生成回路部は、
一端が前記入力電圧に接続された抵抗と、
電流入力端が該抵抗の他端に接続されると共に電流出力端が前記電流−電圧変換回路部に接続され、制御電極が前記演算増幅回路の出力端に接続されたトランジスタと、
を備え、
前記演算増幅回路は、一方の入力端に前記電圧切換回路部の出力電圧が入力され、他方の入力端が前記抵抗と前記トランジスタとの接続部に接続されるようにした。 Specifically, the current detection circuit unit includes a current-voltage conversion circuit unit that converts the proportional current into a voltage and outputs the voltage.
The proportional current generation circuit unit includes:
A resistor having one end connected to the input voltage;
A transistor having a current input terminal connected to the other end of the resistor, a current output terminal connected to the current-voltage conversion circuit unit, and a control electrode connected to the output terminal of the operational amplifier circuit;
With
In the operational amplifier circuit, the output voltage of the voltage switching circuit unit is input to one input terminal, and the other input terminal is connected to the connection part of the resistor and the transistor.

この場合、前記演算増幅回路は、前記電流−電圧変換回路部から出力された電圧が、前記スイッチ素子の電流出力端から出力された電流に比例した電圧になるように前記オフセットが設けられるようにした。 In this case, the operational amplifier circuit is provided with the offset so that the voltage output from the current-voltage conversion circuit unit is a voltage proportional to the current output from the current output terminal of the switch element. did.

本発明のスイッチングレギュレータによれば、電流モード制御方式のスイッチングレギュレータにおいてスイッチング周波数の高周波化を実現させることができる。 According to the switching regulator of the present invention, the switching frequency can be increased in the current mode control type switching regulator.

本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。It is the figure which showed the circuit example of the switching regulator in the 1st Embodiment of this invention. 図１の各部の波形例を示した図である。It is the figure which showed the example of a waveform of each part of FIG. 電流モード制御方式のスイッチングレギュレータの従来例を示した回路図である。FIG. 5 is a circuit diagram showing a conventional example of a current mode control switching regulator.

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図１のスイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する電流モード制御方式の降圧型スイッチングレギュレータをなしている。 Next, the present invention will be described in detail based on the embodiments shown in the drawings.
First embodiment.
FIG. 1 is a diagram showing a circuit example of a switching regulator according to the first embodiment of the present invention.
The switching regulator 1 in FIG. 1 is a current mode control step-down switching regulator that steps down an input voltage Vin input to an input terminal IN to a predetermined constant voltage and outputs the output voltage Vout from an output terminal OUT. .

スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、インダクタＬ１と、出力コンデンサＣ１と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄ１を生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。また、スイッチングレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、前記分圧電圧Ｖｄ１と基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する誤差増幅回路３と、スイッチングトランジスタＭ１に流れる電流を検出して電圧に変換し出力する電流センス回路４と、電流センス回路４の出力電圧に応じた傾斜を有するスロープ電圧Ｖｃを生成して出力するスロープ電圧生成回路５とを備えている。 The switching regulator 1 includes a switching transistor M1 composed of a PMOS transistor, a synchronous rectification transistor M2 composed of an NMOS transistor, an inductor L1, an output capacitor C1, an output voltage, and a switching operation for performing output control of the input voltage Vin. Output voltage detection resistors R1 and R2 that divide Vout to generate and output a divided voltage Vd1 are provided. The switching regulator 1 generates a reference voltage generation circuit 2 that generates and outputs a predetermined reference voltage Vref, and amplifies the voltage difference between the divided voltage Vd1 and the reference voltage Vref to generate and output an error voltage Ve. The error amplifying circuit 3, the current sense circuit 4 for detecting the current flowing through the switching transistor M1, converting it to a voltage and outputting it, and generating and outputting the slope voltage Vc having a slope corresponding to the output voltage of the current sense circuit 4 And a slope voltage generation circuit 5.

また、スイッチングレギュレータ１は、スロープ電圧Ｖｃと誤差電圧Ｖｅとの電圧比較を行って、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭコンパレータ６と、所定のクロック信号ＣＬＫを生成して出力する発振回路７と、クロック信号ＣＬＫでセットされ、ＰＷＭコンパレータ６からのパルス信号ＳｐｗでリセットされるＲＳフリップフロップ回路８と、ＲＳフリップフロップ回路８の出力端Ｑから出力された信号から、スイッチングトランジスタＭ１のスイッチング制御を行うための制御信号ＰＤと、同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号ＮＤとを生成して出力するドライバ回路９とを備えている。
また、電流センス回路４は、非反転入力端に負のオフセットＶｏｆを有する演算増幅回路からなるセンスアンプ１１、インバータ回路１２、ＰＭＯＳトランジスタＭ３〜Ｍ５及び抵抗Ｒ３，Ｒ４で構成されている。 The switching regulator 1 compares the slope voltage Vc with the error voltage Ve, generates a PWM signal 6 for performing PWM control having a pulse width corresponding to the error voltage Ve, and outputs the pulse signal Spw. An oscillation circuit 7 that generates and outputs a predetermined clock signal CLK, an RS flip-flop circuit 8 that is set by the clock signal CLK and reset by the pulse signal Spw from the PWM comparator 6, and an RS flip-flop circuit 8 A driver circuit 9 that generates and outputs a control signal PD for performing switching control of the switching transistor M1 and a control signal ND for performing switching control of the synchronous rectification transistor M2 from the signal output from the output terminal Q. And.
The current sense circuit 4 includes a sense amplifier 11, an inverter circuit 12, PMOS transistors M3 to M5, and resistors R3 and R4, each including an operational amplifier circuit having a negative offset Vof at a non-inverting input terminal.

なお、スイッチングトランジスタＭ１はスイッチ素子を、同期整流用トランジスタＭ２は整流素子を、基準電圧発生回路２、誤差増幅回路３及び抵抗Ｒ１，Ｒ２は誤差増幅回路部を、電流センス回路４は電流検出回路部を、スロープ電圧生成回路５はスロープ電圧生成回路部をそれぞれなし、ＰＷＭコンパレータ６、発振回路７、ＲＳフリップフロップ回路８及びドライバ回路９はスイッチング制御回路部をなす。また、ＰＭＯＳトランジスタＭ３，Ｍ４及びインバータ回路１２は電圧切換回路部を、抵抗Ｒ３、ＰＭＯＳトランジスタＭ５及びセンスアンプ１１は比例電流生成回路部を、抵抗Ｒ４は電流−電圧変換回路部をそれぞれなす。また、スイッチングレギュレータ１において、インダクタＬ１及び出力コンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び／又は同期整流用トランジスタＭ２、インダクタＬ１並びに出力コンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。 The switching transistor M1 is a switching element, the synchronous rectifying transistor M2 is a rectifying element, the reference voltage generating circuit 2, the error amplifying circuit 3 and the resistors R1 and R2 are error amplifying circuit sections, and the current sensing circuit 4 is a current detecting circuit. The slope voltage generation circuit 5 forms a slope voltage generation circuit unit, and the PWM comparator 6, the oscillation circuit 7, the RS flip-flop circuit 8, and the driver circuit 9 form a switching control circuit unit. The PMOS transistors M3 and M4 and the inverter circuit 12 form a voltage switching circuit unit, the resistor R3, the PMOS transistor M5 and the sense amplifier 11 form a proportional current generation circuit unit, and the resistor R4 forms a current-voltage conversion circuit unit. In the switching regulator 1, each circuit other than the inductor L1 and the output capacitor C1 may be integrated in one IC. In some cases, the switching transistor M1 and / or the synchronous rectification transistor M2, the inductor L1, and the output Each circuit except the capacitor C1 may be integrated in one IC.

入力端子ＩＮと接地電圧との間にはスイッチングトランジスタＭ１と同期整流用トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部ＬＸと、出力端子ＯＵＴとの間にインダクタＬ１が接続されている。出力端子ＯＵＴと接地電圧との間には、抵抗Ｒ１及びＲ２の直列回路と出力コンデンサＣ１が並列に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続部の電圧である分圧電圧Ｖｄ１は誤差増幅回路３の反転入力端に入力され、誤差増幅回路３の非反転入力端には基準電圧Ｖｒｅｆが入力されている。 A switching transistor M1 and a synchronous rectification transistor M2 are connected in series between the input terminal IN and the ground voltage, and an inductor is connected between the connection LX between the switching transistor M1 and the synchronous rectification transistor M2 and the output terminal OUT. L1 is connected. A series circuit of resistors R1 and R2 and an output capacitor C1 are connected in parallel between the output terminal OUT and the ground voltage. A divided voltage Vd1 that is a voltage at the connection between the resistor R1 and the resistor R2 is input to the inverting input terminal of the error amplifier circuit 3, and the reference voltage Vref is input to the non-inverting input terminal of the error amplifier circuit 3.

電流センス回路４は、スイッチングトランジスタＭ１を流れた電流の検出を行い、該検出した電流を電圧に変換してスロープ電圧生成回路５に出力する。スロープ電圧生成回路５は、例えば所定の傾斜を有したのこぎり波信号を生成し該のこぎり波信号の電圧に、電流センス回路４から入力された電圧Ｖｉを加算してスロープ電圧Ｖｃを生成するように、スイッチングトランジスタＭ１に流れる電流に応じた傾斜を有するスロープ電圧Ｖｃを生成して出力する。ＰＷＭコンパレータ６の反転入力端には、誤差増幅回路３から出力された誤差電圧Ｖｅが入力され、ＰＷＭコンパレータ６の非反転入力端にはスロープ電圧Ｖｃが入力されている。 The current sense circuit 4 detects the current flowing through the switching transistor M1, converts the detected current into a voltage, and outputs the voltage to the slope voltage generation circuit 5. The slope voltage generation circuit 5 generates a sawtooth wave signal having a predetermined slope, for example, and adds the voltage Vi input from the current sense circuit 4 to the voltage of the sawtooth wave signal so as to generate a slope voltage Vc. A slope voltage Vc having a slope corresponding to the current flowing through the switching transistor M1 is generated and output. The error voltage Ve output from the error amplifier circuit 3 is input to the inverting input terminal of the PWM comparator 6, and the slope voltage Vc is input to the non-inverting input terminal of the PWM comparator 6.

また、ＲＳフリップフロップ回路８において、セット入力端Ｓにはクロック信号ＣＬＫが入力され、リセット入力端ＲにはＰＷＭコンパレータ６から出力されたパルス信号Ｓｐｗが入力されている。ドライバ回路９は、ＲＳフリップフロップ回路８の出力端Ｑから出力された信号から制御信号ＰＤ及びＮＤをそれぞれ生成し、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートに対応して出力する。 In the RS flip-flop circuit 8, the clock signal CLK is input to the set input terminal S, and the pulse signal Spw output from the PWM comparator 6 is input to the reset input terminal R. The driver circuit 9 generates control signals PD and ND from signals output from the output terminal Q of the RS flip-flop circuit 8, and outputs the control signals PD and ND corresponding to the gates of the switching transistor M1 and the synchronous rectification transistor M2.

電流センス回路４において、入力電圧Ｖｉｎとセンスアンプ１１の非反転入力端との間にはＰＭＯＳトランジスタＭ３が接続され、センスアンプ１１の非反転入力端と接続部ＬＸとの間にはＰＭＯＳトランジスタＭ４が接続されている。ＰＭＯＳトランジスタＭ３のゲートにはインバータ回路１２を介して制御信号ＰＤが入力され、ＰＭＯＳトランジスタＭ４のゲートには制御信号ＰＤが入力されている。入力電圧ＶｉｎとＰＭＯＳトランジスタＭ５のソースとの間には抵抗Ｒ３が接続され、ＰＭＯＳトランジスタＭ５のドレインと接地電圧との間には抵抗Ｒ４が接続されている。センスアンプ１１の出力端はＰＭＯＳトランジスタＭ５のゲートに接続され、センスアンプ１１の反転入力端はＰＭＯＳトランジスタＭ５のソースに接続されている。 In the current sense circuit 4, a PMOS transistor M3 is connected between the input voltage Vin and the non-inverting input terminal of the sense amplifier 11, and a PMOS transistor M4 is connected between the non-inverting input terminal of the sense amplifier 11 and the connection portion LX. Is connected. A control signal PD is input to the gate of the PMOS transistor M3 via the inverter circuit 12, and a control signal PD is input to the gate of the PMOS transistor M4. A resistor R3 is connected between the input voltage Vin and the source of the PMOS transistor M5, and a resistor R4 is connected between the drain of the PMOS transistor M5 and the ground voltage. The output terminal of the sense amplifier 11 is connected to the gate of the PMOS transistor M5, and the inverting input terminal of the sense amplifier 11 is connected to the source of the PMOS transistor M5.

ＰＭＯＳトランジスタＭ５のドレインと抵抗Ｒ４との接続部が電流センス回路４の出力端をなしており、該出力端から電圧Ｖｉが出力される。電圧Ｖｉは、スイッチングトランジスタＭ１がオンしているときの接続部ＬＸの電圧ＶＬＸに比例した電圧になる。スイッチングトランジスタＭ１がオンしているときの接続部ＬＸの電圧ＶＬＸは、入力電圧Ｖｉｎから、スイッチングトランジスタＭ１のオン抵抗とスイッチングトランジスタＭ１に流れる電流値を掛け合わせたものを引いた値で表される。このようなことから、電圧Ｖｉは、スイッチングトランジスタＭ１に流れた電流に比例したものになる。 A connection portion between the drain of the PMOS transistor M5 and the resistor R4 forms an output terminal of the current sense circuit 4, and a voltage Vi is output from the output terminal. The voltage Vi is a voltage proportional to the voltage VLX of the connection portion LX when the switching transistor M1 is on. The voltage VLX of the connection portion LX when the switching transistor M1 is on is represented by a value obtained by subtracting the input voltage Vin multiplied by the on-resistance of the switching transistor M1 and the current value flowing through the switching transistor M1. . For this reason, the voltage Vi is proportional to the current flowing through the switching transistor M1.

このような構成において、誤差増幅回路３は、入力された分圧電圧Ｖｄ１と基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する。ＰＷＭコンパレータ６は、誤差電圧Ｖｅとスロープ電圧Ｖｃとの電圧比較を行い、該比較結果を示す信号であるパルス信号Ｓｐｗを生成してＲＳフリップフロップ回路８のリセット入力端Ｒに出力する。ＰＷＭコンパレータ６は、スロープ電圧Ｖｃが誤差電圧Ｖｅ以下である場合はローレベルの信号を出力する。この場合、ＲＳフリップフロップ回路８は、ハイレベルのクロック信号ＣＬＫが入力されると出力端Ｑをハイレベルにセットする。 In such a configuration, the error amplifying circuit 3 amplifies the voltage difference between the input divided voltage Vd1 and the reference voltage Vref to generate and output an error voltage Ve. The PWM comparator 6 compares the error voltage Ve and the slope voltage Vc, generates a pulse signal Spw that is a signal indicating the comparison result, and outputs the pulse signal Spw to the reset input terminal R of the RS flip-flop circuit 8. The PWM comparator 6 outputs a low level signal when the slope voltage Vc is equal to or lower than the error voltage Ve. In this case, the RS flip-flop circuit 8 sets the output terminal Q to the high level when the high level clock signal CLK is input.

ＲＳフリップフロップ回路８の出力端Ｑからハイレベルの信号が出力されると、ドライバ回路９は、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートにローレベルの制御信号ＰＤ及びＮＤをそれぞれ出力し、スイッチングトランジスタＭ１がオンして導通状態になると共に同期整流用トランジスタＭ２がオフして遮断状態になる。このため、インダクタＬ１と出力コンデンサＣ１との直列回路に入力電圧Ｖｉｎが印加され、スイッチングトランジスタＭ１から出力される電流は時間の経過と共に直線的に増加し、電流センス回路４から出力される電流検出電圧Ｖｉも直線的に上昇する。インダクタＬ１に流れる電流であるインダクタ電流ｉＬが、出力端子ＯＵＴから出力される出力電流ｉｏｕｔよりも大きくなると、出力コンデンサＣ１に電荷が蓄積され、出力電圧Ｖｏｕｔが上昇する。 When a high level signal is output from the output terminal Q of the RS flip-flop circuit 8, the driver circuit 9 outputs low level control signals PD and ND to the gates of the switching transistor M1 and the synchronous rectification transistor M2, respectively. The switching transistor M1 is turned on and becomes conductive, and the synchronous rectification transistor M2 is turned off and becomes cut-off. For this reason, the input voltage Vin is applied to the series circuit of the inductor L1 and the output capacitor C1, and the current output from the switching transistor M1 increases linearly with time, and the current detection output from the current sense circuit 4 is detected. The voltage Vi also increases linearly. When the inductor current iL, which is the current flowing through the inductor L1, becomes larger than the output current iout output from the output terminal OUT, charges are accumulated in the output capacitor C1 and the output voltage Vout increases.

また、ＲＳフリップフロップ回路８の出力端Ｑからローレベルの信号が出力されると、ドライバ回路９は、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートにハイレベルの制御信号ＰＤ及びＮＤをそれぞれ出力し、スイッチングトランジスタＭ１がオフして遮断状態になると共に同期整流用トランジスタＭ２がオンして導通状態になる。このため、インダクタＬ１に蓄えられていたエネルギーが放出され、これに伴って、インダクタ電流ｉＬは時間の経過と共に直線的に減少し、インダクタ電流ｉＬが出力電流ｉｏｕｔよりも小さくなると、出力コンデンサＣ１から電力が供給され、出力電圧Ｖｏｕｔが低下する。 When a low level signal is output from the output terminal Q of the RS flip-flop circuit 8, the driver circuit 9 applies high level control signals PD and ND to the gates of the switching transistor M1 and the synchronous rectification transistor M2, respectively. The switching transistor M1 is turned off to be cut off, and the synchronous rectification transistor M2 is turned on to be in a conducting state. For this reason, the energy stored in the inductor L1 is released, and accordingly, the inductor current iL decreases linearly with time, and when the inductor current iL becomes smaller than the output current iout, the output capacitor C1 Electric power is supplied, and the output voltage Vout decreases.

また、ＰＷＭコンパレータ６は、スロープ電圧Ｖｃが誤差電圧Ｖｅを超えると、ハイレベルのパルス信号Ｓｐｗを出力してＲＳフリップフロップ回路８をリセットする。ＲＳフリップフロップ回路８は、ハイレベルのパルス信号Ｓｐｗが入力されている間は、クロック信号ＣＬＫの信号レベルに関係なく出力端Ｑをローレベルにし、前記と同様の動作が行われて出力電圧Ｖｏｕｔが低下する。
出力電圧Ｖｏｕｔが低下すると、誤差増幅回路３からの誤差電圧Ｖｅが上昇するため、スロープ電圧Ｖｃが誤差電圧Ｖｅを超えるまでの時間が長くなることからスイッチングトランジスタＭ１がオンする時間が長くなり、出力電圧Ｖｏｕｔを上昇させる。逆に、出力電圧Ｖｏｕｔが上昇した場合は、スイッチングトランジスタＭ１のオン時間が短くなって出力電圧Ｖｏｕｔは低下する。このように、出力電圧Ｖｏｕｔの電圧変動に応じてスイッチングトランジスタＭ１と同期整流用トランジスタＭ２を相補的にオン／オフさせる時間を制御することで、出力電圧Ｖｏｕｔが所定の電圧に安定化される。 Further, when the slope voltage Vc exceeds the error voltage Ve, the PWM comparator 6 outputs a high level pulse signal Spw and resets the RS flip-flop circuit 8. While the high-level pulse signal Spw is input, the RS flip-flop circuit 8 sets the output terminal Q to the low level regardless of the signal level of the clock signal CLK, and the same operation as described above is performed to output the output voltage Vout. Decreases.
When the output voltage Vout decreases, the error voltage Ve from the error amplifying circuit 3 increases, so that the time until the slope voltage Vc exceeds the error voltage Ve becomes longer. The voltage Vout is increased. Conversely, when the output voltage Vout increases, the on-time of the switching transistor M1 is shortened and the output voltage Vout decreases. As described above, the output voltage Vout is stabilized to a predetermined voltage by controlling the time for which the switching transistor M1 and the synchronous rectification transistor M2 are complementarily turned on / off according to the voltage fluctuation of the output voltage Vout.

ここで、図２は、図１の各部の波形例を示した図であり、図２（ａ）は、センスアンプ１１の非反転入力端にオフセットＶｏｆがない場合を示しており、図２（ｂ）は、センスアンプ１１の非反転入力端に負のオフセットＶｏｆがある場合を示している。図２を参照しながら図１の電流センス回路４の動作についてもう少し詳細に説明する。
ＰＭＯＳトランジスタＭ３及びＭ４は、制御信号ＰＤに応じたゲート信号を受けて、センスアンプ１１の非反転入力端への接続を切り換えている。制御信号ＰＤがハイ（Ｈｉｇｈ）レベルであるとき、すなわちスイッチングトランジスタＭ１がオフしているときは、ＰＭＯＳトランジスタＭ３がオンすると共にＰＭＯＳトランジスタＭ４がオフし、センスアンプ１１の非反転入力端には入力電圧Ｖｉｎが入力される。 Here, FIG. 2 is a diagram showing a waveform example of each part of FIG. 1, and FIG. 2A shows a case where there is no offset Vof at the non-inverting input terminal of the sense amplifier 11, and FIG. b) shows a case where there is a negative offset Vof at the non-inverting input terminal of the sense amplifier 11. The operation of the current sense circuit 4 of FIG. 1 will be described in a little more detail with reference to FIG.
The PMOS transistors M3 and M4 switch the connection to the non-inverting input terminal of the sense amplifier 11 in response to the gate signal corresponding to the control signal PD. When the control signal PD is at a high level, that is, when the switching transistor M1 is turned off, the PMOS transistor M3 is turned on and the PMOS transistor M4 is turned off, and the input to the non-inverting input terminal of the sense amplifier 11 is performed. The voltage Vin is input.

一方、制御信号ＰＤがロー（Ｌｏｗ）レベルのとき、すなわちスイッチングトランジスタＭ１がオンしているときは、ＰＭＯＳトランジスタＭ３がオフすると共にＰＭＯＳトランジスタＭ４がオンし、センスアンプ１１の非反転入力端には接続部ＬＸの電圧ＶＬＸが入力される。スイッチングトランジスタＭ１がオンしているときの電圧ＶＬＸは、スイッチングトランジスタＭ１に流れた電流に比例したものになる。このため、電流センス回路４は、ＰＭＯＳトランジスタＭ３及びＭ４でセンスアンプ１１の非反転入力端への入力電圧を切り換えることにより、スイッチングトランジスタＭ１がオンしているときのみ電流検出を行い、スイッチングトランジスタＭ１がオフしているときには電流未検出状態になる構成をなしている。 On the other hand, when the control signal PD is at a low level, that is, when the switching transistor M1 is turned on, the PMOS transistor M3 is turned off and the PMOS transistor M4 is turned on. The voltage VLX of the connection part LX is input. The voltage VLX when the switching transistor M1 is on is proportional to the current flowing through the switching transistor M1. For this reason, the current sense circuit 4 performs current detection only when the switching transistor M1 is turned on by switching the input voltage to the non-inverting input terminal of the sense amplifier 11 with the PMOS transistors M3 and M4, and the switching transistor M1. When is turned off, the current is not detected.

仮にセンスアンプ１１の非反転入力端にオフセットＶｏｆがない場合、スイッチングトランジスタＭ１がオフ、すなわち電流未検出状態であるとき、センスアンプ１１の非反転入力端には入力電圧Ｖｉｎが入力される。このとき、センスアンプ１１は、反転入力端の電圧が入力電圧Ｖｉｎになるようにするために、ＰＭＯＳトランジスタＭ５のゲート電圧を上昇させてＰＭＯＳトランジスタＭ５を完全にオフさせ、入力電圧Ｖｉｎと接地電圧との間に直列に接続された抵抗Ｒ３、ＰＭＯＳトランジスタＭ５及び抵抗Ｒ４の直列回路に電流を流さなくなる。このような状態によりスイッチングトランジスタＭ１がオンし、電流センス回路４が電流検出を開始しようとすると、ＰＭＯＳトランジスタＭ５を完全にオフした状態からオンさせなければならず、スイッチングトランジスタＭ１に流れる電流ｉ１の立ち上がりに追従できない領域が発生する。 If there is no offset Vof at the non-inverting input terminal of the sense amplifier 11, the input voltage Vin is input to the non-inverting input terminal of the sense amplifier 11 when the switching transistor M1 is off, that is, when the current is not detected. At this time, the sense amplifier 11 raises the gate voltage of the PMOS transistor M5 to completely turn off the PMOS transistor M5 so that the voltage at the inverting input terminal becomes the input voltage Vin, and the input voltage Vin and the ground voltage are increased. No current flows through the series circuit of the resistor R3, the PMOS transistor M5, and the resistor R4 connected in series with each other. In this state, when the switching transistor M1 is turned on and the current sense circuit 4 tries to start current detection, the PMOS transistor M5 must be turned on from a completely turned off state, and the current i1 flowing through the switching transistor M1 An area that cannot follow the rise occurs.

このため、オフセットＶｏｆがない場合を示した図２（ａ）における電流センス回路４の出力電圧Ｖｉ波形で示しているように、出力電圧Ｖｉの立ち上がり部分に非線形領域が存在するようになる。このような非線形領域が存在すると、ＰＷＭ制御で入出力電圧差が大きく、しかも小さいデューティサイクルが必要とされる場合、特に１回のスイッチング周期が短くなる高周波発振周波数での動作では、スロープ電圧Ｖｃにも非線形領域が発生し、安定したＰＷＭ制御動作を行うことができなくなるというように、スロープ電圧Ｖｃにも影響を及ぼす。 For this reason, as shown by the output voltage Vi waveform of the current sense circuit 4 in FIG. 2A showing the case where there is no offset Vof, a nonlinear region exists at the rising portion of the output voltage Vi. When such a non-linear region exists, when the PWM control requires a large input / output voltage difference and a small duty cycle is required, particularly in an operation at a high frequency oscillation frequency in which one switching cycle is shortened, the slope voltage Vc. In addition, a non-linear region is generated, and the slope voltage Vc is also affected such that a stable PWM control operation cannot be performed.

これに対して、センスアンプ１１の非反転入力端に負のオフセットＶｏｆがある図２（ｂ）の場合、電流センス回路４が電流未検出状態であると、センスアンプ１１は、反転入力端の電圧が入力電圧ＶｉｎよりもオフセットＶｏｆ分だけ小さくなるように動作するため、ＰＭＯＳトランジスタＭ５がオフせずに、入力電圧Ｖｉｎと接地電圧との間に直列に接続された抵抗Ｒ３、ＰＭＯＳトランジスタＭ５及び抵抗Ｒ４にオフセットＶｏｆに応じた電流を流すようにする。このような状態からスイッチングトランジスタＭ１がオンし、電流センス回路４が電流検出を開始すると、すでにＰＭＯＳトランジスタＭ５がオンしているため、スイッチングトランジスタＭ１に流れる電流ｉ１の立ち上がりに追従して電流センス回路４の出力電圧Ｖｉも上昇していき、図２（ａ）のような非線形領域はなくなる。 In contrast, in the case of FIG. 2B where the non-inverting input terminal of the sense amplifier 11 has a negative offset Vof, if the current sense circuit 4 is in a current non-detected state, the sense amplifier 11 is connected to the inverting input terminal. Since the voltage operates to be smaller than the input voltage Vin by the offset Vof, the PMOS transistor M5 is not turned off, and the resistor R3, the PMOS transistor M5, and the PMOS transistor M5 connected in series between the input voltage Vin and the ground voltage A current corresponding to the offset Vof is caused to flow through the resistor R4. When the switching transistor M1 is turned on from this state and the current sense circuit 4 starts to detect current, the PMOS transistor M5 is already turned on, so that the current sense circuit follows the rise of the current i1 flowing through the switching transistor M1. The output voltage Vi of 4 also rises, and the non-linear region as shown in FIG.

このように、本第１の実施の形態におけるスイッチングレギュレータは、電流未検出状態から電流検出状態への遷移時における電流検出動作の追従性がよくなるよう、センスアンプ１１の差動入力にオフセットＶｏｆを設けるようにした。このようにすることにより、入出力電圧差が大きく、小さいデューティサイクルが必要とされ、１回のスイッチング周期が短くなる高周波発振周波数での動作において、安定したＰＷＭ制御動作を行うことができ、スイッチング周波数の高周波化を図ることができる As described above, the switching regulator according to the first embodiment applies the offset Vof to the differential input of the sense amplifier 11 so that the followability of the current detection operation at the time of transition from the current non-detection state to the current detection state is improved. I made it. By doing so, a stable PWM control operation can be performed in an operation at a high frequency oscillation frequency in which a large input / output voltage difference is required, a small duty cycle is required, and a single switching cycle is shortened. Higher frequency can be achieved

なお、前記第１の実施の形態では、同期整流方式の降圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、非同期整流方式の降圧型スイッチングレギュレータや、昇圧型スイッチングレギュレータや、反転型スイッチングレギュレータ等にも適用することができる。 In the first embodiment, the synchronous rectification step-down switching regulator has been described as an example. However, this is only an example, and the present invention is not limited to this, and the asynchronous rectification step-down type. The present invention can also be applied to a switching regulator, a step-up switching regulator, an inverting switching regulator, and the like.

本発明は、スイッチングレギュレータのスイッチングにおいて短いオン／オフ動作を可能にし、高周波での安定動作を実現できるため、外付け部品の小型化を可能にし、スイッチングレギュレータが使用される携帯機器の小型化につながるものである。 The present invention enables a short on / off operation in switching of a switching regulator and realizes a stable operation at a high frequency, thereby enabling downsizing of external parts and miniaturization of a portable device in which the switching regulator is used. It is connected.

１スイッチングレギュレータ
２基準電圧発生回路
３誤差増幅回路
４電流センス回路
５スロープ電圧生成回路
６ＰＷＭコンパレータ
７発振回路
８ＲＳフリップフロップ回路
９ドライバ回路
１１センスアンプ
１２インバータ回路
Ｍ１スイッチングトランジスタ
Ｍ２同期整流用トランジスタ
Ｍ３〜Ｍ５ＰＭＯＳトランジスタ
Ｌ１インダクタ
Ｃ１出力コンデンサ
Ｒ１〜Ｒ４抵抗 DESCRIPTION OF SYMBOLS 1 Switching regulator 2 Reference voltage generation circuit 3 Error amplification circuit 4 Current sense circuit 5 Slope voltage generation circuit 6 PWM comparator 7 Oscillation circuit 8 RS flip-flop circuit 9 Driver circuit 11 Sense amplifier 12 Inverter circuit M1 Switching transistor M2 Synchronous rectification transistor M3 ~ M5 PMOS transistor L1 Inductor C1 Output capacitor R1 ~ R4 Resistance

特開２００６−１０９６８９JP 2006-106989 A

Claims

入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行うスイッチ素子と、
該スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記スイッチ素子がオンして該スイッチ素子に電流が流れる状態になると、該スイッチ素子を流れる電流の検出を行う電流検出回路部と、
該電流検出回路部で検出された電流に応じた傾斜を有するスロープ電圧を生成して出力するスロープ電圧生成回路部と、
該スロープ電圧と前記誤差増幅回路部の出力電圧との電圧比較を行い、該比較結果に応じて前記スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
を有し、
前記電流検出回路部は、
前記スイッチ素子がオンすると前記スイッチ素子の電流出力端の電圧を出力し、前記スイッチ素子がオフすると前記入力電圧を出力する電圧切換回路部と、
各入力端に前記入力電圧と該電圧切換回路部の出力電圧が対応して入力される、差動入力に所定のオフセットが設けられた演算増幅回路を使用して、前記入力電圧と前記電圧切換回路部の出力電圧との電圧差に比例した比例電流を生成して出力する比例電流生成回路部と、
を備えることを特徴とするスイッチングレギュレータ。 In the switching regulator that converts the input voltage input to the input terminal into a predetermined constant voltage and outputs it as an output voltage from the output terminal.
A switch element that performs switching according to a control signal input to the control electrode;
An inductor that is charged by the input voltage by switching of the switch element;
When the switching element is turned off and charging to the inductor is stopped, the rectifying element that discharges the inductor;
An error amplification circuit section that amplifies and outputs a voltage difference between a proportional voltage proportional to the output voltage and a predetermined reference voltage;
When the switch element is turned on and a current flows through the switch element, a current detection circuit unit that detects a current flowing through the switch element;
A slope voltage generation circuit unit that generates and outputs a slope voltage having a slope according to the current detected by the current detection circuit unit;
A switching control circuit unit that performs a voltage comparison between the slope voltage and the output voltage of the error amplification circuit unit, and performs switching control of the switch element according to the comparison result;
Have
The current detection circuit unit includes:
A voltage switching circuit unit that outputs a voltage at a current output terminal of the switch element when the switch element is turned on, and outputs the input voltage when the switch element is turned off;
Using the operational amplifier circuit in which a predetermined offset is provided in the differential input, the input voltage and the output voltage of the voltage switching circuit unit are input correspondingly to each input terminal, the input voltage and the voltage switching A proportional current generation circuit unit that generates and outputs a proportional current proportional to the voltage difference from the output voltage of the circuit unit;
A switching regulator comprising:

前記電流検出回路部は、前記比例電流を電圧に変換して出力する電流−電圧変換回路部を備え、
前記比例電流生成回路部は、
一端が前記入力電圧に接続された抵抗と、
電流入力端が該抵抗の他端に接続されると共に電流出力端が前記電流−電圧変換回路部に接続され、制御電極が前記演算増幅回路の出力端に接続されたトランジスタと、
を備え、
前記演算増幅回路は、一方の入力端に前記電圧切換回路部の出力電圧が入力され、他方の入力端が前記抵抗と前記トランジスタとの接続部に接続されることを特徴とする請求項１記載のスイッチングレギュレータ。 The current detection circuit unit includes a current-voltage conversion circuit unit that converts the proportional current into a voltage and outputs the voltage.
The proportional current generation circuit unit includes:
A resistor having one end connected to the input voltage;
A transistor having a current input terminal connected to the other end of the resistor, a current output terminal connected to the current-voltage conversion circuit unit, and a control electrode connected to the output terminal of the operational amplifier circuit;
With
2. The operational amplifier circuit according to claim 1, wherein an output voltage of the voltage switching circuit unit is input to one input terminal, and the other input terminal is connected to a connection part between the resistor and the transistor. Switching regulator.

前記演算増幅回路は、前記電流−電圧変換回路部から出力された電圧が、前記スイッチ素子の電流出力端から出力された電流に比例した電圧になるように前記オフセットが設けられることを特徴とする請求項２記載のスイッチングレギュレータ。 The operational amplifier circuit is characterized in that the offset is provided so that the voltage output from the current-voltage conversion circuit unit becomes a voltage proportional to the current output from the current output terminal of the switch element. The switching regulator according to claim 2.