JP5300356B2

JP5300356B2 - 撮像装置、及び撮像装置の制御方法

Info

Publication number: JP5300356B2
Application number: JP2008187909A
Authority: JP
Inventors: 典央根岸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2008-07-18
Filing date: 2008-07-18
Publication date: 2013-09-25
Anticipated expiration: 2028-07-18
Also published as: JP2010028487A; US8159570B2; US20100013964A1

Description

本発明は、撮像装置、及び撮像装置の制御方法に関する。

デジタルカメラなどの撮像装置には、ＣＣＤイメージセンサーなどの撮像センサが用いられることが多い。撮像センサでは、複数の画素が配列された画素配列から出力される画像信号に暗電流成分が重畳することがある。画素から出力される画像信号に暗電流成分が多く含まれると、その画像信号により得られる画像の画質が劣化する。

撮像センサの画素配列において、出力する信号に暗電流成分が多く含まれるような画素は、欠陥画素と称される。撮像センサにおける画素配列中に数個のレベルで欠陥画素が含まれている場合であっても、画素配列から出力される信号により得られる画像の画質が大きく損なわれてしまう。欠陥画素は、撮像センサの製造時に、または宇宙線などの高エネルギーの電磁波により後発的に、画素に欠陥が生じることで発生すると考えられ、一度検出されたら少なくとも同じ温度条件下において常に検出されると考えられている。

そこで、欠陥画素に対する対策として、次のような処理が有効であると考えられている。一定条件下（同一温度、同一蓄積時間、遮光下）で画素配列から画像信号を１フレーム分だけ出力させ、その１フレーム分の画像信号から一定以上のレベルを示す信号に対応した画素を欠陥画素として検出する。そして、欠陥画素として検出された画素の信号を、その画素の周辺画素の信号を用いて補間する。

一方、特許文献１に記載されるように、欠陥画素として検出されたときと同一の条件下（同一温度、同一蓄積時間、遮光下）にあっても、繰り返し読み出しを行った場合に、読み出される信号のレベルが極端に増減する欠陥画素もある。このような画素は、あるときは正常画素、またあるときは欠陥画素というようにあたかも点滅する欠陥（点滅性欠陥）を有する画素のように振舞う。

それに対して、特許文献１には、撮像素子において、複数フレームの画像信号を用いて点滅性欠陥を有する画素を検出することが提案されている。
特開２００３−３７７８１号公報

しかし、特許文献１に記載された方法では、複数フレームの画像信号を取得するので、点滅性欠陥を有する画素を検出しその画素の信号を補間する工程（欠陥画素調整工程）に多くの時間がかかってしまう。そのため、カメラの製造工程（欠陥画素調整工程）でのタクトが延長されることとなり、製造コストの増加につながってしまう。

本発明の目的は、点滅性欠陥を有する画素の検出精度を向上するとともに、点滅性欠陥を有する画素を検出するための時間を短縮することにある。

本発明の第１側面に係る撮像装置は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出す読み出し部とを有する撮像素子と、前記画素配列が遮光された状態で前記画素配列から前記読み出し部により読み出された信号を用いて、前記画素配列における欠陥画素を検出する検出手段と、前記検出手段により欠陥画素を検出する場合に、１フレーム期間中に欠陥が発生しやすい条件で前記画素配列から信号を読み出すように前記読み出し部を制御する制御手段と、を有し、前記欠陥が発生しやすい条件は、前記画素配列からの複数回の信号の読み出し、及び前記読み出し部が有する前記画素配列から信号を読み出すためのゲート電極に対する、通常の撮影における供給電圧よりも高い電圧の供給、の少なくともいずれかであることを特徴とする。

本発明の第２側面に係る撮像装置の制御方法は、複数の画素が配列された画素配列と、前記画素配列から信号を読み出す読み出し部とを有する撮像素子を備えた撮像装置の制御方法であって、前記撮像装置の検出手段が、前記画素配列が遮光された状態で前記画素配列から前記読み出し部により読み出された信号を用いて、前記画素配列における欠陥画素を検出する検出工程と、前記撮像装置の制御手段が、前記検出工程において欠陥画素を検出する場合に、１フレーム期間中に欠陥が発生しやすい条件で前記画素配列から信号を読み出すように前記読み出し部を制御する制御工程と、を有し、前記欠陥が発生しやすい条件は、前記画素配列からの複数回の信号の読み出し、及び前記読み出し部が有する前記画素配列から信号を読み出すためのゲート電極に対する、通常の撮影における供給電圧よりも高い電圧の供給、の少なくともいずれかであることを特徴とする。

本発明によれば、点滅性欠陥を有する画素の検出精度を向上することができるとともに、点滅性欠陥を有する画素を検出するための時間を短縮することができる。

デジタルカメラで発生するキズは大きく２つに分けることが出来る。１つは、撮像センサを製造する際に構成されてしまった構造的欠陥に起因する先天的キズである。もう１つは、宇宙線などの高エネルギー電磁波により、デジタルカメラに搭載された撮像センサの一部が破壊されることで発生する後天的キズである。先天的キズは、デジタルカメラの製造工程におけるキズ調整工程でキズの検出を行っている。後天的キズは、デジタルカメラの使用中に自動的にキズを検出する機能「自動調整機能」を予めデジタルカメラに搭載しておき、これをユーザーの使用の妨げにならないタイミング（起動時や電源ＯＦＦ時）に定期的に動作させることでキズの検出を行っている。

それに対して、点滅キズ（点滅性欠陥を有する画素）は、撮像センサの画素において欠陥準位にトラップされている電子が、画素から信号を読み出す際に画素に発生する電界等をトリガーとして確率的に発生していると考えられる。

遮光画像を複数回撮影した場合の点滅キズの振る舞いの例を、図１２を用いて説明する。図１２では、横軸が撮影回数を示し、縦軸が信号レベルを示す。遮光画像を撮影しているため、点滅キズから出力される信号は、本来、信号レベルが０（または０付近）であるはずが、１回目、３回目、４回目・・・と不定期に高い信号レベルを示している。

図１２に示すように、点滅キズは、或る時は正常画素、また或る時はキズ（欠陥画素）として振舞うため、従来のようにただ１回のキズ検出では見過されてしまい、確実に検出・補間が行えない。

次に、本発明が解決しようとする課題について説明する。図１は、撮像装置４００の構成を示す図である。

撮像装置４００は、例えば、デジタルカメラ、ビデオカムコーダである。撮像装置４００は、次の構成要素を備える。

レンズ部４０１は、入射した光を屈折させて、撮像センサ４０６の画素配列（撮像面）に被写体の像を形成する。

第１駆動部４０２は、レンズ部４０１を駆動することにより、ズーム動作やフォーカス動作を行う。

メカニカルシャッタ４０３は、光路上においてレンズ部４０１の手前に設けられ、露出を制御する。メカニカルシャッタ４０３は、撮像センサ４０６を所定時間露光した後、遮光する機能を有する。

絞り４０５は、光路上においてレンズ部４０１と撮像センサ４０６との間に設けられ、レンズ部４０１を通過後に撮像センサ４０６へ導かれる光の量を調節する。

第２駆動部４０４は、メカニカルシャッタ４０３を駆動することにより、メカニカルシャッタ４０３を開閉する。また、第２駆動部４０４は、絞り４０５を駆動することにより、絞り４０５の開度を調節する。

撮像センサ４０６は、画素配列に形成された被写体の像を画像信号に変換する。撮像センサ４０６は、例えば、ＣＣＤ（電荷結合素子）イメージセンサーである。撮像センサ４０６は、その画像信号（アナログ信号）を画素配列から読み出して出力する。

ＡＦＥ（アナログフロントエンド）４０７は、撮像センサ４０６から出力された画像信号を受ける。ＡＦＥ４０７は、受けた画像信号（アナログ信号）に対して所定のアナログ信号処理を行うことにより、画像信号（デジタル信号）を生成する。所定のアナログ信号処理は、例えば、ＣＤＳ（相関２重サンプリング）処理、調整されたゲインでの増幅処理、Ａ／Ｄ変換処理を含む。画像信号（デジタル信号）は、Ｒ、Ｇ１、Ｇ２、Ｂの信号として取り込まれる。ＡＦＥ４０７は、生成した画像信号（デジタル信号）を撮像信号処理回路４０８へ供給する。

撮像信号処理回路４０８は、ＡＦＥ４０７から出力された画像信号（デジタル信号）を受ける。撮像信号処理回路４０８は、受けた画像信号（デジタル信号）に対して各種の補正・圧縮等の演算処理を行うことにより、画像データを生成する。この画像データは、第１メモリ部４１０、表示部４１３、外部Ｉ／Ｆ部４１５、全体制御演算部４１１、及び記録媒体制御Ｉ／Ｆ部４１２などへ供給される。

第１メモリ部４１０は、撮像信号処理回路４０８に接続されており、撮像信号処理回路４０８から出力された画像データを一時的に記憶する。

表示部４１３は、撮像信号処理回路４０８から出力された画像データを受ける。表示部４１３は、受けた画像データを表示用の画像信号に変換し、表示用の画像信号に応じた画像をＬＣＤ等の表示部材に表示する。

外部Ｉ／Ｆ部４１５は、撮像信号処理回路４０８に接続されている。これにより、撮像信号処理回路４０８から出力された画像データを、外部Ｉ／Ｆ部４１５を介して外部機器（パソコン等）へ転送する。外部Ｉ／Ｆ部４１５は、外部機器と通信を行うために為のインターフェースである。

タイミング発生部４０９は、撮像センサ４０６、及び撮像信号処理回路４０８に接続されている。これにより、撮像センサ４０６、及び撮像信号処理回路４０８へタイミング信号を供給する。そして、撮像センサ４０６、及び撮像信号処理回路４０８がタイミング信号に同期して動作する。

操作部４１７は、ユーザーから所定の指示を受け付ける。所定の指示は、例えば、撮像装置の設定情報を変更するための指示、被写体を撮影する指示などを含む。操作部４１７は、受け付けた指示を全体制御演算部４１１へ供給する。

第２メモリ部４１６は、撮像装置の設定情報を格納（記憶）している。撮像装置の設定情報は、例えば、露出条件、ズーム位置、駆動モード等である。

全体制御演算部４１１は、操作部４１７から受けた指示に基づいて、各部を全体的に制御する。

例えば、全体制御演算部４１１は、撮像装置の設定情報を変更するための指示を受けた場合、第２メモリ部４１６にアクセスして、第２メモリ部４１６に記憶された撮像装置の設定情報を書き換える。

例えば、全体制御演算部４１１は、被写体を撮影する指示を受けた場合、第２メモリ部４１６にアクセスして、第２メモリ部４１６に記憶された撮像装置の設定情報に基づいて、各部を制御して撮影動作を実現する。

記録媒体制御Ｉ／Ｆ部４１２には、記録媒体４１４が取り外し可能に接続されている。これにより、撮像信号処理回路４０８から出力された画像データを、記録媒体制御Ｉ／Ｆ部４１２を介して記録媒体４１４へ記録する。あるいは、記録媒体４１４に記録された画像データを、記録媒体制御Ｉ／Ｆ部４１２を介して撮像信号処理回路４０８へ供給する。なお、記録媒体４１４は、例えば、半導体メモリを含むメモリーカードである。

次に、撮像センサ４０６の構成を、図２を用いて説明する。図２は、撮像センサ４０６の構成を示す図である。

撮像センサ４０６は、画素配列ＰＡ及び読み出し部２０７を備える。

画素配列ＰＡでは、複数の画素が行方向及び列方向に配列されている。画素配列ＰＡは、有効領域ＥＡとＯＢ領域とを有する。ＯＢ領域は、常に遮光された領域である。有効領域ＥＡ及び遮光領域の各画素２０１は、光電変換部及びカラーフィルタを含む。光電変換部は、入射した光に応じた電荷を発生させて蓄積する。光電変換部は、例えば、フォトダイオードであり、半導体基板における第１の導電型（例えば、Ｐ型）のウエル領域に囲まれた第１の導電型と反対の導電型である第２の導電型（例えば、Ｎ型）の半導体領域である。画素２０１の半導体領域内や画素２０１の半導体領域と読み出し部２０７との間の領域に欠陥が含まれる場合、その光電変換部を含む画素から出力される信号に基づいて、撮像信号処理回路４０８（図１参照）は、その画素を欠陥画素として検出することになる。なお、カラーフィルタについては、後述する。

読み出し部２０７は、垂直転送部２０２、水平転送部２０３、電荷電圧変換部２０８、及び出力部２０４を含む。

垂直転送部２０２は、画素配列ＰＡから信号を読み出し垂直方向に転送するための第１のゲート電極群、読み出した信号をバッファストレージセル２０５に保持させるための第２のゲート電極を含む。垂直転送部２０２は、バッファストレージセル２０５から水平転送部２０３へ信号を転送するための第３のゲート電極とを含む。垂直転送部２０２は、例えば、垂直転送ＣＣＤである。

垂直転送部２０２は、第１のゲート電極群へ供給された電圧（Ｖ系駆動パルス；φＶ１、φＶ２、φＶ３、φＶ４）に応じて、画素配列ＰＡから信号（電荷）を読み出しバッファストレージセル２０５へ向けて垂直方向に転送する。垂直転送部２０２は、第２のゲート電極へ供給された電圧（駆動パルスφＢＳ）に応じて、転送された信号（電荷）をバッファストレージセル２０５に一時的に保持させる。そして、垂直転送部２０２は、第３のゲート電極（トランスファゲート２０６）へ供給された電圧（駆動パルスφＴＧ）に応じて、バッファストレージセル２０５に保持された信号（電荷）を水平転送部２０３へ転送する。

水平転送部２０３は、垂直転送部２０２から転送された信号を水平方向に転送するための第４のゲート電極群を含む。水平転送部２０３は、例えば、水平転送ＣＣＤである。

水平転送部２０３は、第４のゲート電極群へ供給された電圧（Ｈ系駆動パルス；φＨ１、φＨ２）に応じて、垂直転送部２０２から転送された信号を電荷電圧変換部２０８へ向けて水平方向に転送する。

電荷電圧変換部２０８は、転送された電荷を電圧に変換する。電荷電圧変換部２０８は、例えば、フローティングディフュージョンである。

出力部２０４は、電荷電圧変換部２０８の電圧に応じた信号を信号線（図示せず）へ出力する。出力部２０４は、例えば、出力アンプである。

次に、各画素２０１に含まれるカラーフィルタについて、図３を用いて説明する。図３は、カラーフィルタの配列を示す図である。

各画素２０１（図２）において、カラーフィルタは、上記した光電変換部の鉛直上方に配されている。カラーフィルタは、所定の波長（赤（Ｒ）、緑（Ｇ）、青（Ｂ）の波長）の光が光電変換部へ入射するように、その波長の光を選択的に透過する。

複数の画素における複数のカラーフィルタは、図３に示すように、行方向及び列方向に配列されている。図３には、第１のカラーフィルタを赤（Ｒ）、第２のカラーフィルタを緑（Ｇ）、第３のカラーフィルタを緑（Ｇ）、第４のカラーフィルタを青（Ｂ）とした場合を示している。この複数のカラーフィルタの配列は、原色のカラーフィルタ配列のなかでも、とくに、ベイヤ配列と呼ばれるもので、高い解像度と優れた色再現性を備えたカラーフィルタ配列である。

次に、撮像装置の動作（キズ検出シーケンス）について、図１３を用いて説明する。図１３は、撮像装置の動作（キズ検出シーケンス）を示すフローチャートである。

ステップＳ５００では、全体制御演算部４１１が、キズ検出を開始すべきだと判断すると、キズ検出シーケンスの動作を開始する。全体制御演算部４１１は、駆動モードをキズ検出モードＭ０に設定する。

ステップＳ５０１では、全体制御演算部４１１が、第２駆動部４０４に指令を出して、絞り４０５を閉じる。これにより、撮像センサ４０６における画素配列ＰＡは、遮光状態になる。また、全体制御演算部４１１は、ＡＦＥ４０７にアクセスしてゲインを所定値Ｇ１に設定する。すなわち、全体制御演算部４１１は、キズ検出条件を設定する。

ステップＳ５０２では、全体制御演算部４１１が、タイミング発生部４０９を介して撮像センサ４０６を制御する。これにより、撮像センサ４０６における画素配列ＰＡの各画素２０１は、所定の蓄積時間Ｔで電荷蓄積動作を行う。

読み出し部２０７（図２参照）は、上述のように、第１のゲート電極群へ供給された電圧（Ｖ系駆動パルス）に応じて、画素配列ＰＡから信号（電荷）を読み出す。

例えば、図１４のタイミングチャートに示すように、読み出し部２０７では、撮影を行う撮影モードにおけるゲート電極に供給される電圧と同様の値Ｖ０の電圧６０１が第１のゲート電極群へ１回だけ供給される。これにより、読み出し部２０７は、各フレーム期間（１ｓｔＦｉｅｌｄ〜５ｔｈＦｉｅｌｄ）において、有効領域から（ドットで示す）信号６０２を読み出したり、ＯＢ領域の画素から（斜線で示す）信号６０３を読み出したりする。

そして、撮像センサ４０６は、読み出した信号に基づいて、遮光画像信号を生成し出力する。

撮像信号処理回路４０８は、ＡＦＥ４０７経由で遮光画像信号を撮像センサ４０６から受け取る。撮像信号処理回路４０８は、遮光画像信号に基づいて遮光画像データを生成する。すなわち、全体制御演算部４１１は、テスト撮影動作を行うように、各部を制御する。テスト撮影動作は、遮光画像を取得するためにテスト的に行う撮影であるテスト撮影を実現するための動作である。

ステップＳ５０３では、撮像信号処理回路４０８が、画素配列ＰＡにおける既に対象となっていない所定の画素を対象画素として選択する。撮像信号処理回路４０８は、遮光画像データにおける対象画素のデータとその周辺の画素のデータとを比較する。撮像信号処理回路４０８は、対象画素の信号レベルが周辺の画素の信号レベルの平均値と比べ所定の値Ｔｈ以上高い場合に、対象画素がキズであると判定する。撮像信号処理回路４０８は、対象画素の信号レベルが周辺の画素の信号レベルの平均値と比べ所定の値Ｔｈ０以上高くない場合に、対象画素がキズでないと判定する。

撮像信号処理回路４０８は、対象画素がキズである（キズ有り）と判定した場合、処理をステップＳ５０４へ進め、対象画素がキズでない（キズ無し）と判定した場合、処理をステップＳ５０５へ進める。

ステップＳ５０４では、撮像信号処理回路４０８が、対象画素のアドレスをキズアドレスとするとともに、対象画素のキズ検出回数を１だけインクリメントして、第１メモリ部４１０に一時的に仮記憶させる。すなわち、撮像信号処理回路４０８は、キズアドレスとキズ検出回数と対応付けて第１メモリ部４１０に仮記憶させる。

ステップＳ５０５では、撮像信号処理回路４０８が、画素配列ＰＡにおける全ての画素に対してキズ検出を行ったか否かを判断する。撮像信号処理回路４０８は、全ての画素に対してキズ検出を行った（ＹＥＳ）と判断した場合、処理をステップＳ５０６へ進め、全ての画素に対してキズ検出を行っていない（ＮＯ）と判断した場合、処理をステップＳ５０３へ進める。

ステップＳ５０６では、撮像信号処理回路４０８が、Ｎ（正の整数）フレーム分の遮光画像データに対してキズ検出を行ったか否かを判断する。例えば、撮像信号処理回路４０８は、１０フレーム分の遮光画像データに対してキズ検出を行ったか否かを判断する。撮像信号処理回路４０８は、Ｎフレーム分の遮光画像データに対してキズ検出を行った（ＹＥＳ）と判断した場合、処理をステップＳ５０７へ進める。撮像信号処理回路４０８は、Ｎフレーム分の遮光画像データに対してキズ検出を行っていない（ＮＯ）と判断した場合、処理をステップＳ５０２へ進める。

ステップＳ５０７では、全体制御演算部４１１が、第１メモリ部４１０に仮記憶されたキズアドレスとキズ検出回数とが対応づけられたキズ情報を取得する。全体制御演算部４１１は、キズ情報におけるキズ検出回数がＭ（Ｎ以下の正の整数）回以上であるキズアドレスを特定する。例えば、全体制御演算部４１１は、キズ情報におけるキズ検出回数が２回以上であるキズアドレスを特定する。全体制御演算部４１１は、特定したキズアドレスを最終的なキズアドレスとして第２メモリ部４１６に記憶（登録）させる。

ステップＳ５０８では、全体制御演算部４１１が、操作部４１７を介して撮影指示を受け付けると、撮影動作を行うように各部を制御する。

例えば、全体制御演算部４１１は、撮像センサ４０６から出力された画像信号に対して撮像信号処理回路４０８が補間処理を行うように、撮像信号処理回路４０８を制御する。これにより、撮像信号処理回路４０８は、第２メモリ部４１６からキズアドレスの情報を取得するとともに、撮像センサ４０６から出力された画像信号におけるキズアドレスの画素の信号を、その画素に隣接する画素の信号を用いて補間する。

このように、図１３に示すキズ検出シーケンスでは、複数フレームの画像信号を取得するので、点滅性欠陥を有する画素を検出しその画素の信号を補間する工程（欠陥画素調整工程）に多くの時間がかかってしまう。そのため、カメラの製造工程（欠陥画素調整工程）でのタクトが延長されることとなり、製造コストの増加につながってしまう。

次に、第１実施形態に係る撮像装置について説明する。

第１実施形態に係る撮像装置は、その基本的な構成は図１に示された構成と同様であるが、その動作（キズ検出モードＭ１）が、図１３に示された動作（キズ検出モードＭ０）と異なる。

すなわち、第１実施形態に係る撮像装置は、図４に示すように、図１３に示された動作と次の点で異なる動作を行う。図４は、第１実施形態に係る撮像装置の動作（キズ検出シーケンス）を示すフローチャートである。

ステップＳ７００では、全体制御演算部４１１が、操作部４１７を介して電源投入の指示を受け付ける。全体制御演算部４１１は、電源投入の指示に応じて、各部をアクティブな状態にする。全体制御演算部４１１は、駆動モードをキズ検出モードＭ１に設定する。すなわち、第１実施形態に係る撮像装置は、電源投入時に自動的にキズ検出処理を行う自動調整機能を有する。

ステップＳ７０２では、全体制御演算部４１１が、タイミング発生部４０９を介して撮像センサ４０６を制御する。これにより、撮像センサ４０６における画素配列ＰＡの各画素２０１は、所定の蓄積時間Ｔで電荷蓄積動作を行う。

読み出し部２０７（図２参照）は、第１のゲート電極群へ供給された電圧（Ｖ系駆動パルス）に応じて、画素配列ＰＡから信号（電荷）を複数回読み出す。すなわち、読み出し部２０７は、画素配列ＰＡから欠陥が発生しやすい条件で信号を読み出す。

例えば、図５のタイミングチャートに示すように、読み出し部２０７では、撮影を行う撮影モードにおけるゲート電極に供給される電圧と同様の値Ｖ０の電圧１０１が第１のゲート電極群へ複数回供給される。これにより、読み出し部２０７は、各フレーム期間（１ｓｔＦｉｅｌｄ〜５ｔｈＦｉｅｌｄ）において、有効領域から（ドットで示す）信号６０２を読み出したり、ＯＢ領域の画素から（斜線で示す）信号６０３を読み出したりする。

撮像信号処理回路４０８は、ＡＦＥ４０７経由で遮光画像信号を撮像センサ４０６から受け取る。撮像信号処理回路４０８は、遮光画像信号に基づいて遮光画像データを生成する。すなわち、全体制御演算部４１１は、テスト撮影動作を行うように、各部を制御する。

ステップＳ７０３では、撮像信号処理回路４０８が、画素配列ＰＡにおける既に対象となっていない所定の画素を対象画素として選択する。撮像信号処理回路４０８は、遮光画像データにおける対象画素のデータとその周辺の画素のデータとを比較する。撮像信号処理回路４０８は、対象画素の信号レベルが周辺の画素の信号レベルの平均値と比べ所定の値Ｔｈ以上高い場合に、対象画素がキズであると判定する。撮像信号処理回路４０８は、対象画素の信号レベルが周辺の画素の信号レベルの平均値と比べ所定の値Ｔｈ１以上高くない場合に、対象画素がキズでないと判定する。すなわち、撮像信号処理回路４０８（における検出手段）は、画素配列ＰＡにおける欠陥画素（キズ）を検出する。

なお、所定の値Ｔｈ１は、図１３における所定の値Ｔｈ０と同じ値であっても良いし、所定の値Ｔｈ０より大きな値であってもよい。複数回読み出した場合、画素２０１から読み出された信号（電荷）が垂直転送部２０２において加算されることを考慮したほうが好ましい場合もあるからである。

撮像信号処理回路４０８は、対象画素がキズである（キズ有り）と判定した場合、処理をステップＳ７０４へ進め、対象画素がキズでない（キズ無し）と判定した場合、処理をステップＳ７０５へ進める。

ステップＳ７０４では、撮像信号処理回路４０８が、対象画素のアドレスをキズアドレスとして全体制御演算部４１１へ供給する。全体制御演算部４１１は、第２メモリ部４１６にアクセスして、供給されたキズアドレスと、第２メモリ部４１６に格納されている以前検出されたキズアドレスとを比較する。全体制御演算部４１１は、供給されたキズアドレスと同一のキズアドレスが第２メモリ部４１６に既に格納されている（ＹＥＳ）場合、処理をステップＳ７０５へ進める。全体制御演算部４１１は、供給されたキズアドレスと同一のキズアドレスが第２メモリ部４１６に格納されていない（ＮＯ）場合、処理をステップＳ７０７へ進める。

ステップＳ７０７では、全体制御演算部４１１が、供給されたキズアドレスを最終的なキズアドレスとして第２メモリ部４１６に記憶（登録）させる。

ステップＳ７０５では、撮像信号処理回路４０８が、画素配列ＰＡにおける全ての画素に対してキズ検出を行ったか否かを判断する。撮像信号処理回路４０８は、全ての画素に対してキズ検出を行った（ＹＥＳ）と判断した場合、処理を終了し、全ての画素に対してキズ検出を行っていない（ＮＯ）と判断した場合、処理をステップＳ７０３へ進める。

ステップＳ７０８では、全体制御演算部４１１が、操作部４１７を介して撮影指示を受け付けると、撮影動作を行うように各部を制御する。

例えば、全体制御演算部４１１は、撮像センサ４０６から出力された画像信号に対して撮像信号処理回路４０８が補間処理を行うように、撮像信号処理回路４０８を制御する。これにより、撮像信号処理回路４０８（における補間手段）は、第２メモリ部４１６からキズアドレスの情報を取得するとともに、撮像センサ４０６から出力された画像信号におけるキズアドレスの画素の信号を、その画素に隣接する画素の信号を用いて補間する。

このように、本実施形態では、撮像センサにおける読み出し部が、キズ検出モードＭ１において、１フレーム期間中に画素配列ＰＡから信号を複数回読み出す。すなわち、複数回読み出しパルスを使うことで、画素の半導体領域内や画素の半導体領域と読み出し部との間の領域における欠陥にトラップされている電子を放出させるトリガーである電界を複数回発生させる。これにより、１フレーム期間中における点滅キズの発生確率を向上させることができる。このため、１フレームの画像信号から点滅性欠陥（点滅キズ）を検出する場合であっても、点滅性欠陥を有する画素の検出精度を向上させることが可能となる。すなわち、本実施形態によれば、点滅性欠陥を有する画素の検出精度を向上することができるとともに、点滅性欠陥を有する画素を検出するための時間を短縮することができる。

したがって、短い検出時間で点滅キズを含むキズの検出を行うことができるため、カメラ起動時にキズの自動調整を行う場合であってもカメラ起動時の待ち時間が長いことによる使用感を悪化を最小限に抑えることが出来る。また、１回の撮影で精度良く点滅キズを含むキズの検出を行うことができるため、キズの自動調整の頻度を少なく抑えることが可能となる。

言い換えれば、キズの検出時に、読み出しパルスを複数回加えることで、キズの検出時間をほとんど増加させることなく点滅キズを含むキズを精度良く検出・補間し、デジタルカメラにおける画像の画質向上を図ることができる。

次に、第２実施形態に係る撮像装置について説明する。以下では、第１実施形態と異なる部分を中心に説明する。

第２実施形態に係る撮像装置は、その基本的な構成は図１に示された構成と同様であるが、その動作（キズ検出モードＭ１）が、図１３に示された動作（キズ検出モードＭ０）と異なる。

すなわち、第２実施形態に係る撮像装置は、図６に示すように、図１３に示された動作と次の点で異なる動作を行う。図６は、第２実施形態に係る撮像装置の動作（キズ検出シーケンス）を示すフローチャートである。

ステップＳ８００では、全体制御演算部４１１が、操作部４１７を介して電源ＯＦＦの指示を受け付ける。全体制御演算部４１１は、駆動モードをキズ検出モードＭ１に設定する。すなわち、第１実施形態に係る撮像装置は、電源ＯＦＦ時に自動的にキズ検出処理を行う自動調整機能を有する。

ステップＳ８０８では、全体制御演算部４１１が、電源ＯＦＦの指示に応じて、各部をノンアクティブな状態にする。すなわち、全体制御演算部４１１は、終了動作を行う。

このように、本実施形態では、短い検出時間で点滅キズを含むキズの検出を行うことができるため、カメラの電源ＯＦＦ時にキズの自動調整を行う場合であってもカメラの電源ＯＦＦまでの待ち時間が長いことによる使用感を悪化を最小限に抑えることが出来る。

また、１回の撮影で精度良く点滅キズを含むキズの検出を行うことができるため、キズの自動調整の頻度を少なく抑えることが可能となる。

次に、第３実施形態に係る撮像装置について説明する。以下では、第１実施形態と異なる部分を中心に説明する。

第３実施形態に係る撮像装置は、その基本的な構成は図１に示された構成と同様であるが、その動作（キズ検出モードＭ２）が、図１３に示された動作（キズ検出モードＭ０）と異なる。

すなわち、第３実施形態に係る撮像装置は、図７に示すように、図１３に示された動作と次の点で異なる動作を行う。図７は、第３実施形態に係る撮像装置の動作（キズ検出シーケンス）を示すフローチャートである。

ステップＳ１００２では、全体制御演算部４１１が、タイミング発生部４０９を介して撮像センサ４０６を制御する。これにより、撮像センサ４０６における画素配列ＰＡの各画素２０１は、所定の蓄積時間Ｔで電荷蓄積動作を行う。

読み出し部２０７（図２参照）は、第１のゲート電極群へ供給された電圧（Ｖ系駆動パルス）に応じて、画素配列ＰＡから信号（電荷）を読み出す。ここで、キズ検出モードＭ２における第１のゲート電極に供給される電圧は、撮影を行う撮影モードにおける第１のゲート電極に供給される電圧より高い。すなわち、読み出し部２０７は、画素配列ＰＡから欠陥が発生しやすい条件で信号を読み出す。

例えば、図８のタイミングチャートに示すように、読み出し部２０７では、撮影を行う撮影モードにおけるゲート電極に供給される電圧より高い値αＶ０（α＞１）の電圧１００１が第１のゲート電極群へ供給される。これにより、読み出し部２０７は、各フレーム期間（１ｓｔＦｉｅｌｄ〜５ｔｈＦｉｅｌｄ）において、有効領域から（ドットで示す）信号１００２を読み出したり、ＯＢ領域の画素から（斜線で示す）信号１００３を読み出したりする。

このように、本実施形態では、撮像センサにおける読み出し部の第１のゲート電極へ、キズ検出モードＭ２において、撮影モードにおける供給される電圧よりも高い電圧が供給される。すなわち、高電圧の読み出しパルスを使うことで、画素の半導体領域内や画素の半導体領域と読み出し部との間の領域における欠陥にトラップされている電子を放出させるトリガーである電界を大きな値で発生させる。これにより、１フレーム期間中における点滅キズの発生確率を向上させることができる。このため、１フレームの画像信号から点滅性欠陥（点滅キズ）を検出する場合であっても、点滅性欠陥を有する画素の検出精度を向上させることが可能となる。すなわち、本実施形態によれば、点滅性欠陥を有する画素の検出精度を向上することができるとともに、点滅性欠陥を有する画素を検出するための時間を短縮することができる。

したがって、短い検出時間で点滅キズを含むキズの検出を行うことができるため、カメラ起動時にキズの自動調整を行う場合であってもカメラ起動時の待ち時間が長いことによる使用感を悪化を最小限に抑えることが出来る。

次に、第４実施形態に係る撮像装置について説明する。以下では、第１実施形態と異なる部分を中心に説明する。

第４実施形態に係る撮像装置は、その基本的な構成は図１に示された構成と同様であるが、その動作（キズ検出モードＭ３）が、図１３に示された動作（キズ検出モードＭ０）と異なる。

すなわち、第４実施形態に係る撮像装置は、図９に示すように、図１３に示された動作と次の点で異なる動作を行う。図９は、第４実施形態に係る撮像装置の動作（キズ検出シーケンス）を示すフローチャートである。

ステップＳ１１０２では、全体制御演算部４１１が、タイミング発生部４０９を介して撮像センサ４０６を制御する。これにより、撮像センサ４０６における画素配列ＰＡの各画素２０１は、所定の蓄積時間Ｔで電荷蓄積動作を行う。

読み出し部２０７（図２参照）は、第１のゲート電極群へ供給された電圧（Ｖ系駆動パルス）に応じて、画素配列ＰＡから信号（電荷）を複数回読み出す。ここで、キズ検出モードＭ２における第１のゲート電極に供給される電圧は、撮影を行う撮影モードにおける第１のゲート電極に供給される電圧より高い。

例えば、図１０のタイミングチャートに示すように、読み出し部２０７では、撮影を行う撮影モードにおけるゲート電極に供給される電圧より高い値αＶ０（α＞１）の電圧１１０１が第１のゲート電極群へ複数回供給される。これにより、読み出し部２０７は、各フレーム期間（１ｓｔＦｉｅｌｄ〜５ｔｈＦｉｅｌｄ）において、有効領域から（ドットで示す）信号１１０２を読み出したり、ＯＢ領域の画素から（斜線で示す）信号１１０３を読み出したりする。

このように、本実施形態では、撮像センサにおける読み出し部が、キズ検出モードＭ１において、１フレーム期間中に画素配列ＰＡから信号を複数回読み出す。また、撮像センサにおける読み出し部の第１のゲート電極へ、キズ検出モードＭ２において、撮影モードにおける供給される電圧よりも高い電圧が供給される。すなわち、高電圧の複数回の読み出しパルスを使うことで、画素の半導体領域内や画素の半導体領域と読み出し部との間の領域における欠陥にトラップされている電子を放出させるトリガーである電界を大きな値で複数回発生させる。これにより、１フレーム期間中における点滅キズの発生確率を向上させることができる。このため、１フレームの画像信号から点滅性欠陥（点滅キズ）を検出する場合であっても、点滅性欠陥を有する画素の検出精度を向上させることが可能となる。すなわち、本実施形態によれば、点滅性欠陥を有する画素の検出精度を向上することができるとともに、点滅性欠陥を有する画素を検出するための時間を短縮することができる。

次に、第５実施形態に係る撮像装置について説明する。以下では、第１実施形態と異なる部分を中心に説明する。

第５実施形態に係る撮像装置は、その基本的な構成は図１に示された構成と同様であるが、その動作（キズ検出モードＭ３）が、図１３に示された動作（キズ検出モードＭ０）と異なる。

すなわち、第５実施形態に係る撮像装置は、図１１に示すように、図１３に示された動作と次の点で異なる動作を行う。図１１は、第５実施形態に係る撮像装置の動作（キズ検出シーケンス）を示すフローチャートである。

ステップＳ９０３では、撮像信号処理回路４０８が、対象画素がキズである（キズ有り）と判定した場合、処理をステップＳ９０４へ進め、対象画素がキズでない（キズ無し）と判定した場合、処理をステップＳ７０５へ進める。それ以外の点は、ステップＳ７０３（図４参照）における処理と同様である。

ステップＳ９０４では、撮像信号処理回路４０８が、対象画素のアドレスをキズアドレスとして全体制御演算部４１１へ供給する。全体制御演算部４１１は、供給されたキズアドレスを最終的なキズアドレスとして第２メモリ部４１６に記憶（登録）させる。

このように、本実施形態では、対象画素のアドレスがキズアドレスとして判定された場合に、既にそのアドレスが第２メモリ部に格納（登録）されているかどうか確認することなく格納（登録）する。これにより、点滅性欠陥を有する画素を検出するための時間をさらに短縮することができる。

したがって、さらに短い検出時間で点滅キズを含むキズの検出を行うことができるため、デジタルカメラの製造工程におけるキズ調整工程を延長することでコストアップすることなく、点滅キズを含むキズを精度良く検出・補間を行うことができる。

撮像装置の構成を示す図。撮像センサの構成を示す図。カラーフィルタの配列を示す図。第１実施形態に係る撮像装置の動作（キズ検出モードＭ１におけるキズ検出シーケンス）を示すフローチャート。撮像装置のキズ検出モードＭ１における動作を示すタイミングチャート。第２実施形態に係る撮像装置の動作（キズ検出モードＭ１におけるキズ検出シーケンス）を示すフローチャート。第３実施形態に係る撮像装置の動作（キズ検出モードＭ２におけるキズ検出シーケンス）を示すフローチャート。撮像装置のキズ検出モードＭ２における動作を示すタイミングチャート。第４実施形態に係る撮像装置の動作（キズ検出モードＭ３におけるキズ検出シーケンス）を示すフローチャート。撮像装置のキズ検出モードＭ３における動作を示すタイミングチャート。第５実施形態に係る撮像装置の動作（キズ検出モードＭ３におけるキズ検出シーケンス）を示すフローチャート。点滅キズの出力信号レベルの変動の例を示した図。撮像装置の動作（キズ検出モードＭ０におけるキズ検出シーケンス）を示すフローチャート。撮像装置のキズ検出モードＭ０における動作を示すタイミングチャート。

符号の説明

４００撮像装置

Claims

複数の画素が配列された画素配列と、前記画素配列から信号を読み出す読み出し部とを有する撮像素子と、
前記画素配列が遮光された状態で前記画素配列から前記読み出し部により読み出された信号を用いて、前記画素配列における欠陥画素を検出する検出手段と、
前記検出手段により欠陥画素を検出する場合に、１フレーム期間中に欠陥が発生しやすい条件で前記画素配列から信号を読み出すように前記読み出し部を制御する制御手段と、
を有し、
前記欠陥が発生しやすい条件は、前記画素配列からの複数回の信号の読み出し、及び前記読み出し部が有する前記画素配列から信号を読み出すためのゲート電極に対する、通常の撮影における供給電圧よりも高い電圧の供給、の少なくともいずれかであることを特徴とする撮像装置。
前記検出手段により検出された欠陥画素の信号を、前記欠陥画素に隣接する画素の信号を用いて補間する補間手段をさらに有することを特徴とする請求項１に記載の撮像装置。
複数の画素が配列された画素配列と、前記画素配列から信号を読み出す読み出し部とを有する撮像素子を備えた撮像装置の制御方法であって、
前記撮像装置の検出手段が、前記画素配列が遮光された状態で前記画素配列から前記読み出し部により読み出された信号を用いて、前記画素配列における欠陥画素を検出する検出工程と、
前記撮像装置の制御手段が、前記検出工程において欠陥画素を検出する場合に、１フレーム期間中に欠陥が発生しやすい条件で前記画素配列から信号を読み出すように前記読み出し部を制御する制御工程と、
を有し、
前記欠陥が発生しやすい条件は、前記画素配列からの複数回の信号の読み出し、及び前記読み出し部が有する前記画素配列から信号を読み出すためのゲート電極に対する、通常の撮影における供給電圧よりも高い電圧の供給、の少なくともいずれかであることを特徴とする撮像装置の制御方法。
前記撮像装置の補間手段が、前記検出工程において検出された欠陥画素の信号を、前記欠陥画素に隣接する画素の信号を用いて補間する補間工程をさらに有することを特徴とする請求項３に記載の撮像装置の制御方法。