JP5297822B2 - Reference voltage output circuit - Google Patents
Reference voltage output circuit Download PDFInfo
- Publication number
- JP5297822B2 JP5297822B2 JP2009011195A JP2009011195A JP5297822B2 JP 5297822 B2 JP5297822 B2 JP 5297822B2 JP 2009011195 A JP2009011195 A JP 2009011195A JP 2009011195 A JP2009011195 A JP 2009011195A JP 5297822 B2 JP5297822 B2 JP 5297822B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant voltage
- output
- voltage circuit
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
Description
本発明は、汎用センサ等に用いられる基準電圧出力回路に係り、例えば大量生産しても基準電圧の出力値のばらつきの少ない基準電圧出力回路に関する。 The present invention relates to a reference voltage output circuit used for a general-purpose sensor or the like, for example, a reference voltage output circuit with little variation in the output value of a reference voltage even in mass production.
集積回路(IC)においては、各素子の相対的な出力特性のばらつきがIC全体の諸特性に影響を与えることがある。具体的には、ICを大量生産した場合、各素子の出力特性のばらつきに起因する基準電圧の誤差を許容できなくなる場合がある。 In an integrated circuit (IC), variations in relative output characteristics of each element may affect various characteristics of the entire IC. Specifically, when an IC is mass-produced, an error in the reference voltage due to variations in output characteristics of each element may not be allowed.
そこで、従来から、ICの基準電圧の誤差を低減するために、(1)レーザートリミングによる補正方法(例えば特許文献1参照)、(2)不揮発性のメモリとDAコンバータとを用いた基準電圧の補正方法、などの手法で出力電圧の精度を向上させている。
しかしながら、上述の方法では、外部電源からの出力電圧を用いて基準電圧を設定する必要が生じる。また、上述の方法では、部品の単価を超えるようなテストコストを要する場合もある。 However, in the above method, it is necessary to set the reference voltage using the output voltage from the external power source. In addition, the above-described method may require a test cost that exceeds the unit price of the component.
本発明は上記実情に鑑みてなされたものであり、大量生産しても基準電圧の出力値のばらつきの少ない基準電圧出力回路を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a reference voltage output circuit with little variation in the output value of the reference voltage even in mass production.
本発明は上記課題を解決するために以下の手段を講じる。 The present invention takes the following means in order to solve the above problems.
請求項1に対応する発明は、基準電圧を出力する第1定電圧回路、第2定電圧回路及び第3定電圧回路と、前記第1定電圧回路と前記第2定電圧回路との出力電圧を比較する第1比較手段と、前記第2定電圧回路と前記第3定電圧回路との出力電圧を比較する第2比較手段と、前記第3定電圧回路と前記第1定電圧回路との出力電圧を比較する第3比較手段と、前記各比較手段による比較結果の組から前記各定電圧回路のうち中央値を有する定電圧回路を選択する定電圧回路選択手段と、を備え、前記各比較手段は、前記各定電圧回路からの出力信号が個別に入力される第1セレクタ回路及び第2セレクタ回路と、前記各セレクタ回路からの出力信号が個別に入力されるコンパレータと、前記コンパレータからの比較結果を記憶する第1ラッチ回路、第2ラッチ回路及び第3ラッチ回路とをさらに備え、前記定電圧回路選択手段は、クロック信号を発生し、1回目のクロック信号で、前記第1セレクタ回路により前記第1定電圧回路を選択し、前記第2セレクタ回路により前記第2定電圧回路を選択し、前記各ラッチ回路のうち前記第1ラッチ回路を選択する手段と、2回目のクロック信号で、前記第1セレクタ回路により前記第2定電圧回路を選択し、前記第2セレクタ回路により前記第3定電圧回路を選択し、前記各ラッチ回路のうち前記第2ラッチ回路を選択する手段と、3回目のクロック信号で、前記第1セレクタ回路により前記第3定電圧回路を選択し、前記第2セレクタ回路により前記第1定電圧回路を選択し、前記各ラッチ回路のうち前記第3ラッチ回路を選択する手段と、4回目のクロック信号で、前記各ラッチ回路に記憶された比較結果の組から前記各定電圧回路のうち中央値を有する定電圧回路を決定する決定手段と、5回目のクロック信号で、前記決定手段により決定された定電圧回路からの出力電圧を基準電圧として出力する手段と、をさらに備えた基準電圧出力回路である。
The invention corresponding to
請求項2に対応する発明は、請求項1に対応する基準電圧出力回路において、前記定電圧回路選択手段により選択された定電圧回路以外の定電圧回路の出力を停止する手段、をさらに備えた基準電圧出力回路である。
The invention corresponding to
<作用>
従って、本発明は以上のような手段を講じたことにより、以下の作用を有する。
<Action>
Therefore, the present invention has the following effects by taking the above-described means.
請求項1に対応する作用は、基準電圧を出力する第1定電圧回路、第2定電圧回路及び第3定電圧回路と、第1定電圧回路と第2定電圧回路との出力電圧を比較する第1比較手段と、第2定電圧回路と第3定電圧回路との出力電圧を比較する第2比較手段と、第3定電圧回路と第1定電圧回路との出力電圧を比較する第3比較手段と、各比較手段による比較結果の組から各定電圧回路のうち中央値を有する定電圧回路を選択する定電圧回路選択手段とを備えているので、基準電圧の出力値のばらつきが少なく大量生産し得る簡易な構成の基準電圧出力回路を提供することができる。更に、第1セレクタ回路及び第2セレクタ回路の2個のセレクタ回路と1個のコンパレータとにより各定電圧回路の出力電圧の大きさを比較しているので、3個のコンパレータを用いて各定電圧回路の出力電圧の大きさを比較することに比して、コンパレータの出力特性のばらつきの影響をなくすことができる。 The operation corresponding to claim 1 compares the output voltages of the first constant voltage circuit, the second constant voltage circuit, and the third constant voltage circuit that output the reference voltage, and the first constant voltage circuit and the second constant voltage circuit. First comparison means, second comparison means for comparing the output voltages of the second constant voltage circuit and the third constant voltage circuit, and a first comparison means for comparing the output voltages of the third constant voltage circuit and the first constant voltage circuit. 3 comparison means and constant voltage circuit selection means for selecting a constant voltage circuit having a median value among the constant voltage circuits from a set of comparison results obtained by the comparison means. It is possible to provide a reference voltage output circuit having a simple configuration that can be mass-produced with a small amount. Furthermore, since the magnitude of the output voltage of each constant voltage circuit is compared by the two selector circuits of the first selector circuit and the second selector circuit and one comparator, each constant voltage circuit is compared using three comparators. Compared with comparing the magnitudes of the output voltages of the voltage circuits, the influence of variations in the output characteristics of the comparators can be eliminated.
請求項2に対応する作用は、請求項1に対応する作用に加え、定電圧回路選択手段により選択された定電圧回路以外の定電圧回路の出力を停止するので、他の定電圧回路に要する消費電力を減らすことができる。
Since the operation corresponding to claim 2 stops the output of the constant voltage circuit other than the constant voltage circuit selected by the constant voltage circuit selection means in addition to the operation corresponding to
本発明によれば、大量生産しても基準電圧の出力値のばらつきの少ない基準電圧出力回路を提供することができる。 According to the present invention, it is possible to provide a reference voltage output circuit with little variation in the output value of the reference voltage even in mass production.
以下、図面を参照して本発明の実施形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<第1の実施形態>
(基準電圧出力回路の構成)
図1は本発明の第1の実施形態に係る基準電圧出力回路10の構成を示す模式図である。
<First Embodiment>
(Configuration of reference voltage output circuit)
FIG. 1 is a schematic diagram showing a configuration of a reference
基準電圧出力回路10は、起動部11・発振部12・制御部13・テーブル情報記憶部14・第1定電圧回路21A・第2定電圧回路21B・第3定電圧回路21C・第1セレクタ回路22・第2セレクタ回路23・コンパレータ24・第1ラッチ回路25・第2ラッチ回路26・第3ラッチ回路27を備えている。
The reference
起動部11は、基準電圧出力回路10が組み込まれた汎用センサ等の初回電源投入時に、基準電圧出力回路10の各部を起動するものである。
The
発振部12は、起動部11により起動されると、クロック信号を発振するものである。
The
制御部13は、基準電圧出力回路10の各部を制御するものである。制御部13による制御方法については後述する。
The
テーブル情報記憶部14は、各ラッチ回路25〜27に記憶された比較結果の組に対応させて、各定電圧回路21A〜21Cのうち中央値を有する定電圧回路を決定するテーブル情報を記憶するメモリである。具体的には、テーブル情報記憶部14は、図2に示すようなテーブル情報を記憶している。この「テーブル情報」には、(a)第1ラッチ回路25・第2ラッチ回路26・第3ラッチ回路27に記憶された出力信号のいずれもがロー出力(L・L・L)であるときには、第2定電圧回路21Bが中央値を有するものとして対応付けられている。なお、ここでは、ハイ出力をHと表記し、ロー出力をLと表記する。また、(b)第1ラッチ回路25・第2ラッチ回路26・第3ラッチ回路27の出力がそれぞれ、L・L・Hであるときには、第2定電圧回路21Bが中央値を有するものとして対応付けられている。(c)第1ラッチ回路25・第2ラッチ回路26・第3ラッチ回路27の出力がそれぞれ、L・H・Lであるときには、第1定電圧回路21Aが中央値を有するものとして対応付けられている。(d)第1ラッチ回路25・第2ラッチ回路26・第3ラッチ回路27の出力がそれぞれ、L・H・Hであるときには、第3定電圧回路21Cが中央値を有するものとして対応付けられている。(e)第1ラッチ回路25・第2ラッチ回路26・第3ラッチ回路27の出力がそれぞれ、H・L・Lであるときには、第3定電圧回路21Cが中央値を有するものとして対応付けられている。(f)第1ラッチ回路25・第2ラッチ回路26・第3ラッチ回路27の出力がそれぞれ、H・L・Hであるときには、第1定電圧回路21Aが中央値を有するものとして対応付けられている。(g)第1ラッチ回路25・第2ラッチ回路26・第3ラッチ回路27の出力がそれぞれ、H・H・Lであるときには、第2定電圧回路21Bが中央値を有するものとして対応付けられている。(h)第1ラッチ回路25・第2ラッチ回路26・第3ラッチ回路27の出力がそれぞれ、H・H・Hであるときには、第2定電圧回路21Bが中央値を有するものとして対応付けられている。
The table
第1定電圧回路21A、第2定電圧回路21B及び第3定電圧回路21Cは、同一仕様で製造されたバンドギャップ定電圧源の回路(BGR)である。ここで、各定電圧回路21A〜21Cは、同一仕様で製造されてはいるが、物理的特性のばらつきや、寸法のばらつきにより、出力特性にばらつきが生じることがある。詳しくは、各定電圧回路21A〜21Cは、図3に示すように、抵抗R1〜R4・トランジスタNx,Mx・アンプ等で構成される。そのため、これらの抵抗・トランジスタ・アンプ等の製造上避けられない出力特性のばらつきに起因して各定電圧回路の出力値にばらつきが生じることがある。
The first
第1セレクタ回路22及び第2セレクタ回路23は、各定電圧回路21A〜21Cと接続された3つの入力端子と、コンパレータ24の入力端子と接続された出力端子とを備え、各定電圧回路21A〜21Cのうち一の定電圧回路からの出力を選択するものである。各セレクタ回路22・23は発振部12による1回目のクロック信号を受けると、第1セレクタ回路22が第1定電圧回路21Aを選択し、第2セレクタ回路23が第2定電圧回路21Bを選択する。また、2回目のクロック信号を受けると、第1セレクタ回路22が第2定電圧回路21Bを選択し、第2セレクタ回路23が第3定電圧回路21Cを選択する。また、3回目のクロック信号を受けると、第1セレクタ回路22が第3定電圧回路21Cを選択し、第2セレクタ回路23が第1定電圧回路21Aを選択する。
The
コンパレータ24は、第1セレクタ回路22及び第2セレクタ回路23の出力端子と個別に接続する第1入力端子(+)及び第2入力端子(−)と、第1ラッチ回路25・第2ラッチ回路26・第3ラッチ回路27のそれぞれに接続する出力端子とを備えている。コンパレータ24は、第1セレクタ回路22の出力が第2セレクタ回路23の出力より大きい場合はハイ出力(H)をし、第1セレクタ回路22の出力が第2セレクタ回路23の出力より小さい場合はロー出力(L)をする。
The
第1ラッチ回路25、第2ラッチ回路26及び第3ラッチ回路27は、コンパレータ24からの出力端子と接続し、制御部13からの制御命令に応じて、コンパレータ24からの比較結果を記憶するものである。
The
(基準電圧出力回路の動作)
次に本実施形態に係る基準電圧出力回路10の動作を図4のフローチャートを用いて説明する。また、各フローのタイミングチャートを図5に示す。
(Operation of the reference voltage output circuit)
Next, the operation of the reference
基準電圧出力回路10では、電源の初回投入時に発振部12が起動部11により起動される(S1)。これにより発振部12からクロック信号Ckが出力される。
In the reference
ここで、制御部13では、1回目のクロック信号Ck1で、第1セレクタ回路22により第1定電圧回路21Aが選択され、第2セレクタ回路23により第2定電圧回路21Bが選択され、各ラッチ回路25〜27のうち第1ラッチ回路25が選択される(S2)。そして、コンパレータ24により、第1定電圧回路21Aと第2定電圧回路21Bとの出力電圧が比較される(S3)。これにより、コンパレータ24からハイかローのいずれかの信号が出力される。
Here, in the
同様に、制御部13では、2回目のクロック信号Ck2で、第1セレクタ回路22により第2定電圧回路21Bが選択され、第2セレクタ回路23により第3定電圧回路21Cが選択され、各ラッチ回路25〜27のうち第2ラッチ回路26が選択される(S4)。そして、コンパレータ24により、第2定電圧回路21Bと第3定電圧回路21Cとの出力電圧が比較される(S5)。続いて、制御部13では、3回目のクロック信号Ck3で、第1セレクタ回路22により第3定電圧回路21Cが選択され、第2セレクタ回路23により第1定電圧回路21Aが選択され、各ラッチ回路25〜27のうち第3ラッチ回路27が選択される(S6)。そして、第3定電圧回路21Cと第1定電圧回路21Aとの出力電圧が比較される(S7)。
Similarly, in the
それから、制御部13により、4回目のクロック信号Ck4で、各ラッチ回路25〜27に記憶された比較結果の組から、テーブル情報記憶部14に記憶されるテーブル情報を参照して、各定電圧回路21A〜21Cのうち中央値を有する定電圧回路が決定される(S8)。
Then, the
そして、制御部13により、5回目のクロック信号Ck5で、ステップS8により決定された定電圧回路からの出力電圧が第1セレクタ回路22を介して基準電圧として出力される(S9)。
Then, with the fifth clock signal Ck5, the
なお、上記処理S1〜S9は電源の初回投入時にのみ行なえばよく、2回目以降の電源投入時には行なわれない。それゆえ、制御部13により、一度、中央値を有する定電圧回路が選択された場合、選択された定電圧回路以外の定電圧回路の出力が停止される(S10)。また、発振部12によるクロック信号の発振が停止される(S11)。
The processes S1 to S9 need only be performed when the power is turned on for the first time, and are not performed when the power is turned on for the second time or later. Therefore, once the constant voltage circuit having the median value is selected by the
(基準電圧出力回路の効果)
以上説明したように、本実施形態に係る基準電圧出力回路10は、基準電圧を出力する第1定電圧回路21A、第2定電圧回路21B及び第3定電圧回路21Cと、第1定電圧回路21Aと第2定電圧回路21Bとの出力電圧を比較し、第2定電圧回路21Bと第3定電圧回路21Cとの出力電圧を比較し、第3定電圧回路21Cと第1定電圧回路21Aとの出力電圧を比較する各セレクタ回路22・23及びコンパレータ24と、比較結果の組から各定電圧回路21A〜21Cのうち中央値を有する定電圧回路を選択する制御部13とを備えているので、簡易な構成で、基準電圧の出力値のばらつきを少なくすることができる。
(Effect of reference voltage output circuit)
As described above, the reference
補足すると、定電圧回路が1個のみの特性のばらつきが正規分布に従うと仮定した場合、図6に示すように、標準偏差σ=0.6827となるので、同一仕様で製造した定電圧回路の良品率は70%以下となる。これに対し、本実施形態に係る基準電圧出力回路10では、同一仕様の定電圧回路21A〜21Cを3個置き、その大小関係の分布を利用することで、ばらつき幅を2/3程度に向上することができる。すなわち、図7に示すように、3個の定電圧回路のうち少なくとも1個が良品と認められる割合を86.5%とすることができ、良品率を高めることができる。換言すれば、歩留まり率を高めることができ、大量生産しても基準電圧の出力値のばらつきの少ない基準電圧出力回路を提供することが可能である。
Supplementally, if it is assumed that the characteristic variation of only one constant voltage circuit follows a normal distribution, the standard deviation σ = 0.6827 as shown in FIG. The yield rate is 70% or less. On the other hand, in the reference
なお、本実施形態に係る基準電圧出力回路および基準電圧源が1個のみの回路を、本発明者らが半導体集積回路として作成し測定を行ったところ、基準電圧源が1個のみのものに比べ、本実施形態の回路では、ばらつき幅の違いが概ね半分となり、上記で検討し予想していた値よりも大きな改善効果が得られることが判明した。 In addition, when the present inventors made and measured a circuit with only one reference voltage output circuit and a reference voltage source according to the present embodiment as a semiconductor integrated circuit, it was found that there was only one reference voltage source. In comparison, in the circuit of the present embodiment, the difference in variation width is almost halved, and it has been found that an improvement effect greater than the value studied and predicted above can be obtained.
なお、一般的な基準電圧出力回路では、出力電圧のずれ量を測定し、外部電圧を用いて補正することで、適切な基準電圧を出力している。そのため、基準電圧出力回路10に対して全数テストを行なっている。しかしながら、一般的に、基準電圧出力回路の製造コストは安く、テストコストより安い場合もある。これに対し、本実施形態に係る基準電圧出力回路10では、歩留まり率を高めることができ、回路自体のテストを省略することで、テストコストを抑えることが可能となる。また、本実施形態に係る基準電圧出力回路10では、定電圧回路を3個製造することになるが、半導体回路であるため、1個製造するのと同じ製造プロセスで製造可能であり、従来のレーザートリミングによる補正方法等に比して低コストで製造することが可能である。
Note that a general reference voltage output circuit outputs an appropriate reference voltage by measuring a deviation amount of the output voltage and correcting it using an external voltage. For this reason, a total number test is performed on the reference
なお、本実施形態に係る基準電圧出力回路10は、2個のセレクタ回路22・23と1個のコンパレータ24とにより各定電圧回路21A〜21Cの出力電圧の大きさを比較している。それゆえ、図8に示すように3個のコンパレータ31〜33を用いて各定電圧回路21A〜21Cの出力電圧の大きさを比較することに比して、コンパレータの出力特性のばらつきの影響を少なくすることができるという顕著な効果を有している。また3個のコンパレータを使用するのに比して消費電力を少なくすることができる。
Note that the reference
なお、本実施形態においては、3個の定電圧回路21A〜21Cを用いたが、定電圧回路の個数はこれに限るものではない。例えば、5個の定電圧回路を用いてもよい。これにより、さらに高精度な結果を得ることが可能となる。
In the present embodiment, three
<その他>
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
<Others>
Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine a component suitably in different embodiment.
10・・・基準電圧出力回路、11・・・起動部、12・・・発振部、13・・・制御部、14・・・テーブル情報記憶部、21A・・・第1定電圧回路、21B・・・第2定電圧回路、21C・・・第3定電圧回路、22・・・第1セレクタ回路、23・・・第2セレクタ回路、24・・・コンパレータ、25・・・第1ラッチ回路、26・・・第2ラッチ回路、27・・・第3ラッチ回路。
DESCRIPTION OF
Claims (2)
前記第1定電圧回路と前記第2定電圧回路との出力電圧を比較する第1比較手段と、
前記第2定電圧回路と前記第3定電圧回路との出力電圧を比較する第2比較手段と、
前記第3定電圧回路と前記第1定電圧回路との出力電圧を比較する第3比較手段と、
前記各比較手段による比較結果の組から前記各定電圧回路のうち中央値を有する定電圧回路を選択する定電圧回路選択手段と
を備え、
前記各比較手段は、
前記各定電圧回路からの出力信号が個別に入力される第1セレクタ回路及び第2セレクタ回路と、
前記各セレクタ回路からの出力信号が個別に入力されるコンパレータと、
前記コンパレータからの比較結果を記憶する第1ラッチ回路、第2ラッチ回路及び第3ラッチ回路と
をさらに備え、
前記定電圧回路選択手段は、クロック信号を発生し、
1回目のクロック信号で、前記第1セレクタ回路により前記第1定電圧回路を選択し、前記第2セレクタ回路により前記第2定電圧回路を選択し、前記各ラッチ回路のうち前記第1ラッチ回路を選択する手段と、
2回目のクロック信号で、前記第1セレクタ回路により前記第2定電圧回路を選択し、前記第2セレクタ回路により前記第3定電圧回路を選択し、前記各ラッチ回路のうち前記第2ラッチ回路を選択する手段と、
3回目のクロック信号で、前記第1セレクタ回路により前記第3定電圧回路を選択し、前記第2セレクタ回路により前記第1定電圧回路を選択し、前記各ラッチ回路のうち前記第3ラッチ回路を選択する手段と、
4回目のクロック信号で、前記各ラッチ回路に記憶された比較結果の組から前記各定電圧回路のうち中央値を有する定電圧回路を決定する決定手段と、
5回目のクロック信号で、前記決定手段により決定された定電圧回路からの出力電圧を基準電圧として出力する手段と、
をさらに備えたことを特徴とする基準電圧出力回路。 A first constant voltage circuit, a second constant voltage circuit, and a third constant voltage circuit for outputting a reference voltage;
First comparison means for comparing output voltages of the first constant voltage circuit and the second constant voltage circuit;
Second comparison means for comparing output voltages of the second constant voltage circuit and the third constant voltage circuit;
Third comparison means for comparing output voltages of the third constant voltage circuit and the first constant voltage circuit;
A constant voltage circuit selecting means for selecting a constant voltage circuit having a median value among the constant voltage circuits from a set of comparison results obtained by the comparing means ;
Equipped with a,
Each of the comparison means includes
A first selector circuit and a second selector circuit to which output signals from the respective constant voltage circuits are individually input;
A comparator to which output signals from the selector circuits are individually input;
A first latch circuit, a second latch circuit, and a third latch circuit for storing a comparison result from the comparator;
Further comprising
The constant voltage circuit selection means generates a clock signal,
In response to a first clock signal, the first constant voltage circuit is selected by the first selector circuit, the second constant voltage circuit is selected by the second selector circuit, and the first latch circuit among the latch circuits is selected. Means for selecting
With the second clock signal, the first selector circuit selects the second constant voltage circuit, the second selector circuit selects the third constant voltage circuit, and the second latch circuit among the latch circuits. Means for selecting
With the third clock signal, the first selector circuit selects the third constant voltage circuit, the second selector circuit selects the first constant voltage circuit, and the third latch circuit among the latch circuits. Means for selecting
Determining means for determining a constant voltage circuit having a median value among the constant voltage circuits from a set of comparison results stored in the latch circuits in a fourth clock signal;
Means for outputting, as a reference voltage, an output voltage from the constant voltage circuit determined by the determining means in the fifth clock signal;
Reference voltage output circuit, characterized in that it further comprises a.
前記定電圧回路選択手段により選択された定電圧回路以外の定電圧回路の出力を停止する手段、
をさらに備えたことを特徴とする基準電圧出力回路。 The reference voltage output circuit according to claim 1 ,
Means for stopping output of a constant voltage circuit other than the constant voltage circuit selected by the constant voltage circuit selection means;
And a reference voltage output circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009011195A JP5297822B2 (en) | 2009-01-21 | 2009-01-21 | Reference voltage output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009011195A JP5297822B2 (en) | 2009-01-21 | 2009-01-21 | Reference voltage output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010170269A JP2010170269A (en) | 2010-08-05 |
JP5297822B2 true JP5297822B2 (en) | 2013-09-25 |
Family
ID=42702378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009011195A Expired - Fee Related JP5297822B2 (en) | 2009-01-21 | 2009-01-21 | Reference voltage output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5297822B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017047084A1 (en) * | 2015-09-17 | 2017-03-23 | パナソニックIpマネジメント株式会社 | Voltage detection circuit, abnormality detection device, and battery system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03260816A (en) * | 1990-03-12 | 1991-11-20 | Nissan Motor Co Ltd | Constant voltage circuit |
JP3090098B2 (en) * | 1997-07-18 | 2000-09-18 | 日本電気株式会社 | Reference voltage generation circuit |
JP2002312043A (en) * | 2001-04-10 | 2002-10-25 | Ricoh Co Ltd | Voltage regulator |
JP2003338548A (en) * | 2002-05-20 | 2003-11-28 | Hitachi Ltd | Composite reference voltage circuit |
JP2008026973A (en) * | 2006-07-18 | 2008-02-07 | Matsushita Electric Ind Co Ltd | Reference voltage generating circuit |
-
2009
- 2009-01-21 JP JP2009011195A patent/JP5297822B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010170269A (en) | 2010-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005049970A (en) | Semiconductor integrated circuit | |
US10438637B2 (en) | Memory controller | |
EP3239673B1 (en) | Semiconductor device, temperature sensor and power supply voltage monitor | |
JP2007225477A (en) | Temperature detection circuit and semiconductor device | |
JP4555608B2 (en) | A / D converter | |
JP5255248B2 (en) | Power stabilization circuit, electronic device, and test apparatus | |
US10297558B1 (en) | Trimming method, trimming circuity, and trimming system for integrated circuit with memory usage reduction | |
JP5297822B2 (en) | Reference voltage output circuit | |
US20110208471A1 (en) | Synchronous multi-temperature sensor for semiconductor integrated circuits | |
JP2001013011A (en) | Temperature detecting circuit | |
US11067619B2 (en) | Integrated circuit having trim function for component | |
JP2009008625A (en) | Semiconductor device | |
JP6623696B2 (en) | Power supply device and semiconductor device | |
JP4569641B2 (en) | Analog to digital converter | |
JP2010282317A (en) | Internal power supply circuit, semiconductor device and method of manufacturing semiconductor device | |
US20160047695A1 (en) | Temperature estimation circuit and count value correction circuit | |
JP4641045B2 (en) | Semiconductor integrated circuit and microcomputer | |
JP2019118063A (en) | Semiconductor device and test method | |
US8907732B2 (en) | Oscillation frequency regulating circuit and method | |
US10020728B2 (en) | Signal generation device and method for controlling output voltage of regulator | |
JP2014027142A (en) | Built-in self test circuit and method, semiconductor device, and electronic apparatus | |
JP2006012046A (en) | System lsi | |
JP2006177703A (en) | Semiconductor device | |
JP4646604B2 (en) | Semiconductor integrated circuit device | |
JP6942781B2 (en) | Temperature measurement method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5297822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |