JP5292878B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5292878B2 JP5292878B2 JP2008080653A JP2008080653A JP5292878B2 JP 5292878 B2 JP5292878 B2 JP 5292878B2 JP 2008080653 A JP2008080653 A JP 2008080653A JP 2008080653 A JP2008080653 A JP 2008080653A JP 5292878 B2 JP5292878 B2 JP 5292878B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- sidewall spacer
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 125000006850 spacer group Chemical group 0.000 claims description 79
- 229910021332 silicide Inorganic materials 0.000 claims description 67
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 67
- 239000012535 impurity Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 60
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 48
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 238000001039 wet etching Methods 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 45
- 229910052710 silicon Inorganic materials 0.000 description 45
- 239000010703 silicon Substances 0.000 description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 32
- 239000010410 layer Substances 0.000 description 26
- 229920005591 polysilicon Polymers 0.000 description 23
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 18
- 238000010586 diagram Methods 0.000 description 13
- 238000002513 implantation Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 10
- 230000005669 field effect Effects 0.000 description 8
- 239000000356 contaminant Substances 0.000 description 7
- 239000000243 solution Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、電界効果トランジスタと抵抗素子とを備える半導体装置の製造方法に関するものであり、特に、電界効果トランジスタのゲート電極やソース・ドレイン領域の表面上にシリサイド層が設けられた半導体装置の製造方法に関するものである。
近年の半導体装置では、ゲート電極およびソース・ドレイン領域を低抵抗化するために、シリサイド形成技術が用いられている。
シリサイド形成技術とは、ゲート電極及びソース・ドレイン領域におけるシリコンを、コバルト及びニッケル等の高融点金属材料と反応させることにより、ゲート電極及びソース・ドレイン領域上に金属シリサイド層を形成する技術である。
ところで、チップ上には、電界効果トランジスタの他に抵抗素子を形成する場合がある。この抵抗素子を形成するには、例えば、トレンチ素子分離などの素子分離領域の上にパターン化された多結晶シリコン層が用いられる。従って、この抵抗素子用の多結晶シリコン層のパターン化は、ゲート電極を形成するための多結晶シリコン膜をパターニングすると共に行われる。しかし、多結晶シリコン層を抵抗素子として使用するため、抵抗素子用にパターン化された多結晶シリコン層上には、金属シリサイド層を形成しない。
そのため、抵抗素子用の多結晶シリコン層上に形成された金属シリサイド層上に、５〜２０ｎｍのＳｉＮ膜及び４０ｎｍのＳｉＯ２膜からなるシリサイドブロック用のパターンを形成し、シリサイド層形成をブロックすることにより抵抗素子を形成する技術が開示されている（例えば、特許文献１）。
そして、シリサイドブロックに用いる下層のＳｉＮ膜の形成はソース・ドレイン不純物注入後に行われている。従って、不純物注入の際の汚染物、原子量の大きな元素、又はクラスターイオン等の注入を防ぐブロック膜が形成されておらず、サイドウォール・スペーサの表面に汚染物が注入される。その結果、サイドウォールの絶縁性は低下する。
一方、シリサイド層を形成するための高融点金属をシリコン基板上に堆積する前に、シリコン基板上の自然酸化膜、又はブロック膜を除去する必要がある。その除去工程において、弗酸（ＨＦ）溶液等を用いたウェットエッチングが用いられる。その際、サイドウォール・スペーサが過剰にエッチングされる。その結果、サイドウォール・スペーサが変形してしまい、製品ロット毎における電界効果トランジスタにおける寄生抵抗のばらつきが発生してしまう。
さらに、その除去工程において、弗酸（ＨＦ）溶液等を用いたウェットエッチングの際に、シリサイドブロックにおけるＳｉＯ２のエッチングレートが大きいため、製品ロット毎にエッチング量のばらつきが発生する場合がある。そのため、製品ロット毎に、金属シリサイド層が形成される多結晶シリコン層の形成領域にばらつきが発生する。そのため、抵抗素子の抵抗値のばらつきが発生してしまう。
特開２００５−７９２９０号公報
本発明の目的は、製品ロット毎の電界効果トランジスタにおける寄生抵抗のばらつきを抑制すると共に、抵抗素子における抵抗のばらつきを抑制することができる半導体装置の製造方法を提供することである。
本発明の課題を解決する手段として、本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成し、前記半導体基板上に抵抗体を形成する工程と、前記ゲート電極の側面上及び前記抵抗体の側面上にサイドウォール・スペーサを形成する工程と、前記サイドウォール・スペーサを形成した前記半導体基板上に、窒素を含む第１絶縁膜を形成する工程と、前記第１絶縁膜を形成した前記半導体基板に不純物イオンを注入し、前記半導体基板に不純物領域を形成する工程と、前記不純物領域の形成後、前記第１絶縁膜上に窒素を含む第２絶縁膜を形成する工程と、前記第１絶縁膜及び前記第２絶縁膜が前記抵抗体上に残るように前記第１絶縁膜及び前記第２絶縁膜をエッチングする工程と、前記第１絶縁膜及び前記第２絶縁膜が残った領域を除く前記抵抗体上、及び、前記不純物領域上に、シリサイド層を形成する工程とを含み、前記エッチング工程において、前記サイドウォール・スペーサは、前記第１絶縁膜及び前記第２絶縁膜よりもエッチング耐性が高い。
本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成し、前記半導体基板上に抵抗体を形成する工程と、前記ゲート電極の側面上及び前記抵抗体の側面上に第１サイドウォール・スペーサを形成する工程と、前記第１サイドウォール・スペーサ上に第２サイドウォール・スペーサを形成する工程と、前記第２サイドウォール・スペーサ上に第３サイドウォール・スペーサを形成する工程と、前記第３サイドウォール・スペーサを形成した前記半導体基板上に、窒素を含む第１絶縁膜を形成する工程と、前記第１絶縁膜を形成した前記半導体基板に不純物イオンを注入し、前記半導体基板に不純物領域を形成する工程と、前記不純物領域の形成後、前記第１絶縁膜上に窒素を含む第２絶縁膜を形成する工程と、前記第１絶縁膜及び前記第２絶縁膜が前記抵抗体上に残るように前記第１絶縁膜及び前記第２絶縁膜をエッチングする工程と、前記エッチング後、前記不純物領域の表面及び前記第３サイドウォール・スペーサをウェットエッチングする工程と、前記ウェットエッチング工程後、前記第１絶縁膜及び前記第２絶縁膜が残った領域を除く前記抵抗体上、及び、前記不純物領域上に、シリサイド層を形成する工程とを含み、前記エッチング工程において、前記第３サイドウォール・スペーサは、前記第１絶縁膜及び前記第２絶縁膜よりもエッチング耐性が高く、前記ウェットエッチング工程において、前記第１絶縁膜及び前記第２絶縁膜は、前記第３サイドウォール・スペーサよりもエッチング耐性が高い。
本発明に係る半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成し、前記半導体基板上に抵抗体を形成する工程と、前記ゲート電極の側面上及び前記抵抗体の側面上に第１サイドウォール・スペーサを形成する工程と、前記第１サイドウォール・スペーサ上に第２サイドウォール・スペーサを形成する工程と、前記第２サイドウォール・スペーサ上に第３サイドウォール・スペーサを形成する工程と、前記第３サイドウォール・スペーサを形成した前記半導体基板上に、窒素を含む第１絶縁膜を形成する工程と、前記第１絶縁膜を形成した前記半導体基板に不純物イオンを注入し、前記半導体基板に不純物領域を形成する工程と、前記不純物領域の形成後、前記第１絶縁膜上に窒素を含む第２絶縁膜を形成する工程と、前記第１絶縁膜及び前記第２絶縁膜が前記抵抗体上に残るように前記第１絶縁膜及び前記第２絶縁膜をエッチングする工程と、前記エッチング後、前記不純物領域の表面及び前記第３サイドウォール・スペーサをウェットエッチングする工程と、前記ウェットエッチング工程後、前記第１絶縁膜及び前記第２絶縁膜が残った領域を除く前記抵抗体上、及び、前記不純物領域上に、シリサイド層を形成する工程とを含み、前記エッチング工程において、前記第３サイドウォール・スペーサは、前記第１絶縁膜及び前記第２絶縁膜よりもエッチング耐性が高く、前記ウェットエッチング工程において、前記第１絶縁膜及び前記第２絶縁膜は、前記第３サイドウォール・スペーサよりもエッチング耐性が高い。
本発明によれば、不純物領域を形成する際に第１絶縁膜を透過して不純物注入が行われるため、サイドウォール・スペーサの表面に対する汚染物、原子量の大きな元素、又はクラスターイオン等の導入を抑制することができる。さらに、第１絶縁膜の上に第２窒化膜を積層してシリサイドブロックが形成される。従って、自然酸化膜を除去する工程の前にシリコン窒化膜を除去する工程が不要となるため、サイドウォール・スペーサの膜減を抑制することができる。そのため、製品ロット毎の電界効果トランジスタにおける寄生抵抗のばらつきを抑制することができる。さらに、自然酸化膜を除去する工程のエッチングの際、シリサイドブロックを形成するＳｉＮのエッチング耐性がＳｉＯ２と比較して高い。そのため、シリサイドブロックの形成幅に適切に制御することができる。そのため、製品ロット毎の抵抗素子の抵抗値のばらつき抑制に寄与する半導体装置の製造方法を提供できる。
以下、本発明の第１実施例及び第２実施例について説明する。ただし、本発明は各実施例に限定されるものではない。
（第１実施例）
第１実施例にかかる半導体装置の製造工程について、図１〜図５を用いて説明する。
（第１実施例）
第１実施例にかかる半導体装置の製造工程について、図１〜図５を用いて説明する。
まず、図５Ｂを参照にして、第１実施例における半導体装置７００の構造を説明する。
半導体装置７００は、ｐ型シリコン基板１００上にＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｓｔｏｒ）トランジスタ４００、抵抗素子領域５００及び抵抗素子領域５１０を備える。ＭＩＳトランジスタ４００において、ゲート電極１２０はゲート絶縁膜１１０を介してｐ型シリコン基板１００上に形成される。ゲート電極１２０はポリシリコンからなる。ゲート電極１２０の側面上にはサイドウォール・スペーサ１６１が形成される。不純物領域１３０及び１８１は、ゲート電極１２０の両側に位置するｐ型シリコン基板１００の内部に形成される。ゲート電極１２０及び不純物領域１８１の上面にはシリサイド層２１０が形成される。抵抗形成領域５００はｐ型シリコン基板１００内に形成される。抵抗形成領域５１０は素子分離領域１４１上に形成される。
抵抗素子領域５００はｐ型シリコン基板１００の内部に形成される。抵抗素子領域５００上には、シリコン窒化膜１７１及び１９１からなるシリサイドブロック２０１が形成される。なお、コンタクト領域としてのシリサイド膜２１０は、シリサイドブロック２０１の両側に位置するｐ型シリコン基板１００の内部に形成される。
抵抗素子領域５１０は、素子分離領域１４１の上に形成される。抵抗素子用ポリシリコンパターン１５０は、素子分離領域１４１の上に形成される。抵抗素子用ポリシリコンパターン用ポリシリコンパターン１５０はポリシリコンからなる。抵抗素子用ポリシリコンパターン１５０の側面上にはサイドウォール・スペーサ１６１が形成される。抵抗素子用ポリシリコンパターン１５０上には、シリコン窒化膜１７２及び１９２からなるシリサイドブロック２０１が形成される。なお、コンタクト領域としてのシリサイド膜２１０は、シリサイドブロック２０１の両側に位置する抵抗素子用ポリシリコンパターン１５０の内部に形成される。
図１から図５までの図は、第１実施例に係る半導体装置７００の製造方法を詳細に説明するものである。
図１Ａは、ゲート電極１２０及び抵抗素子用ポリシリコンパターン１５０を形成するところを示す。ｐ型シリコン基板１００に形成した溝に絶縁物を埋め込み、素子分離領域１４０及び１４１を形成する。次いで、ｐ型シリコン基板１００の上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法及び熱窒化法により、例えばシリコン酸窒化膜からなる膜厚１ｎｍ〜１０ｎｍのゲート絶縁膜１１０を形成する。ゲート絶縁膜１１０の上にポリシリコン膜を堆積した後にパターニングして、膜厚５０ｎｍ〜１５０ｎｍの多結晶シリコン膜からなるゲート電極１２０を３０ｎｍ〜５０ｎｍの幅で形成する。なお、素子分離領域１４１の上に、多結晶シリコン膜からなる抵抗素子用ポリシリコンパターン１５０が形成される。また、ゲート絶縁膜１１０は、シリコン酸窒化膜に限らず、ジルコニア系酸化膜又はハフニウム系酸化膜等、高誘電率を有する絶縁性材料で形成してもよい。
次に、ゲート電極１２０をマスクとしてイオン注入を行うことにより、ｐ型シリコン基板１００の上部に、ｐ型シリコン基板１００の上部に、例えば不純物濃度１×１０２０ｃｍ−３のｐ型不純物を含む不純物領域１３０を形成する。不純物領域１３０は、素子分離領域１４０及び１４１を除くｐ型シリコン基板１００上全てに形成される。なお、抵抗素子領域５００上及び抵抗素子領域５１０上にレジストマスクを形成し、不純物領域１３０が形成されないようにしてもよい。
図１Ｂは、ｐ型シリコン基板１００の全面に、５０ｎｍ〜１５０ｎｍの膜厚でシリコン酸化膜１６０を形成するようすを示す。シリコン酸化膜１６０は、例えばＣＶＤ法によって形成される。
図２Ａは、ｐ型シリコン基板１００上に形成されたシリコン酸化膜１６０に対して全面を異方性エッチングして、ゲート電極１２０および抵抗素子用ポリシリコンパターン１５０の側面上に、サイドウォール・スペーサ１６１を形成するようすを示す。その際、サイドウォール・スペーサ１６１の形成幅は５０ｎｍ〜７０ｎｍとなる。
図２Ｂは、シリコン窒化膜１７０を形成したところを示す。堆積方法は、不純物領域１３０の拡散が起こらないように、ジクロロシラン(ｄｉｃｈｒｏｒｏｓｉｌａｎｅ, ＳｉＨ２Ｃｌ２)及びアンモニアガスを用いて、５００度以下の原子層成長（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法によって行われるのが望ましい。シリコン窒化膜１７０は、後述する不純物注入の保護フィルタ膜として用いることができる。保護フィルタ膜とは、後述する不純物注入時に、炭素等からなる汚染物、原子量の大きな元素、又はクラスターイオン等の注入を防ぐために形成される。シリコン窒化膜１７０の膜厚は１ｎｍ〜５ｎｍであることが望ましい。シリコン窒化膜１７０が１ｎｍ以下で形成されると、汚染物の注入を抑制できない。また、シリコン窒化膜１７０が５ｎｍ以上で形成されると、汚染物だけでなく不純物の注入を阻害してしまう問題が発生する。
図３Ａは、サイドウォール・スペーサ１６１を形成したｐ型シリコン基板１００のシリコン窒化膜１７０上にイオン注入を行い、不純物領域１８１及び不純物領域１８２を形成するようすを示した図である。ゲート電極１２０及びサイドウォール・スペーサ１６１をマスクとして、矢印１８０で示す方向にｐ型シリコン基板１００にｎ型不純物であるリン又は砒素を注入し、不純物領域１８１及び不純物領域１８２が形成される。リン注入の条件は、加速エネルギー１ｋｅＶ〜１０ｋｅＶ、及びドーズ量１×１０１５／ｃｍ２〜２×１０１６／ｃｍ２である。砒素注入の条件は、加速エネルギー１ｋｅＶ〜３０ｋｅＶ、及びドーズ量１×１０１５／ｃｍ２〜２×１０１６／ｃｍ２である。この不純物注入の結果、不純物領域１８１及び不純物領域１８２は、ｐ型シリコン基板１００の表面上から２０ｎｍ〜１００ｎｍの領域に形成される。
なお、トランジスタ形成領域４００上にレジストマスクを形成して、抵抗素子形成領域にｐ型不純物であるボロンを注入し、不純物領域１８２を形成してもよい。この場合、ボロン注入の条件は、加速エネルギー１ｋｅＶ〜５ｋｅＶ、及びドーズ量１×１０１５／ｃｍ２〜５×１０１５／ｃｍ２である。不純物領域１８２の形成深さは、ｐ型シリコン基板１００の表面上から２０ｎｍ〜１００ｎｍである。
図３Ｂは、短時間の熱処理を行い、不純物領域１８１及び不純物領域１８２の不純物を活性化させるようすを示す図である。熱処理工程における条件は、例えば９００℃〜１０２５℃で昇温及び降温の時間を除くと、ほぼ１秒のＲＴＡ処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ：急速高温熱処理）が望ましい。
図４Ａは、イオンが注入されたシリコン窒化膜１７０上に、シリコン窒化膜１９０を形成するようすを示す図である。シリコン窒化膜１９０の膜厚は２０ｎｍ〜３０ｎｍであることが望ましい。堆積方法は、不純物領域１３０の拡散が起こらないように、ジクロロシラン(ｄｉｃｈｒｏｒｏｓｉｌａｎｅ, ＳｉＨ２Ｃｌ２)及びアンモニアガスを用いて、５００度以下の原子層成長（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法が望ましい。
図４Ｂは、ｐ型シリコン基板１００の抵抗形成領域５００上にシリサイドブロック２００を形成し、抵抗素子用ポリシリコンパターン１５０の抵抗形成領域５１０上にシリサイドブロック２０１を形成するようすを示す図である。まず、不図示のフォトレジストが、シリコン窒化膜１９０上のｐ型シリコン基板１００の抵抗形成領域５００上に形成される。又、不図示のフォトレジストが、シリコン窒化膜１９０上の抵抗素子用ポリシリコンパターン１５０の抵抗形成領域５１０上に形成される。次いで、シリコン窒化膜１７０及びシリコン窒化膜１９０に対して全面を異方性エッチングして、シリサイドブロック２００及びシリサイドブロック２０１が形成される。シリサイドブロック２００は、シリコン窒化膜１７１及びシリコン窒化膜１９１が積層されて形成される。シリサイドブロック２０１は、シリコン窒化膜１７２及びシリコン窒化膜１９２が積層されて形成される。その後、不図示のフォトレジストはシリサイドブロック２００及びシリサイドブロック２０１上から除去される。
その際、シリコン窒化膜１７０及びシリコン窒化膜１９０の合計の膜厚は１０ｎｍ〜３５ｎｍであることが望ましい。合計の膜厚が１０ｎｍ以下で形成されると、後述する自然酸化膜除去工程の際、シリサイドブロック２００及びシリサイドブロック２０１が除去されてしまう。合計の膜厚が３５ｎｍ以上で形成されると、ＭＩＳトランジスタ４００の高集積化のため、サイドウォール・スペーサ１６１間の間隔が３０ｎｍ程度となる。そのため、後述する自然酸化膜除去工程の際、シリサイドブロック２００及びシリサイドブロック２０１をエッチングしても、ｐ型シリコン基板１００上及び抵抗素子用ポリシリコンパターン１５０上にコンタクト領域を形成するための領域を形成できなくなる問題が発生する。
図５Ａは、ｐ型シリコン基板１００の表面に残留する自然酸化膜を除去するようすを示す図である。図５Ａに示すように、弗酸溶液によるウェットエッチングにより、ｎ型シリコン１００の表面は水素終端される。
このとき、サイドウォール・スペーサ１６１とシリサイドブロック２０１及びシリサイドブロック２０２は、弗酸溶液によってエッチングされる。シリサイドブロック２０１及びシリサイドブロック２０２を形成するシリコン窒化物の弗酸に対するエッチングレートと、サイドウォール・スペーサ１６１を形成するシリコン酸化膜の弗酸に対するエッチングレートは、例えば１：２．５である。サイドウォール・スペーサ１６１を例えば膜厚５０ｎｍで形成した場合、ウェットエッチングの結果膜厚は２５ｎｍとなる。また、シリサイドブロック２０１及びシリサイドブロック２０２を例えば２０ｎｍの膜厚で形成した場合、ウェットエッチングの結果膜厚は１０ｎｍとなる。そのため、シリサイドブロック２０１及びシリサイドブロック２０２が薄く形成されても、本エッチング工程の結果、ｐ型シリコン基板１００の抵抗形成領域上、及び抵抗素子用ポリシリコンパターン１５０の抵抗形成領域上に残存するようになる。
図５Ｂは、ゲート電極１２０における表面上、ｐ型シリコン基板１００上及び抵抗形成領域５１０におけるコンタクト形成領域上にシリサイド層２１０を形成するようすを示す図である。
図５Ｂに示すように、例えば膜厚８ｎｍのコバルトを全面に堆積し、４５０℃の温度で３０秒の熱処理を行う。その後、未反応のコバルトを除去する。これにより、ゲート電極１２０及び不純物領域１８１の上に、シリサイド層２１０が形成される。同様に、抵抗素子用ポリシリコンパターン１５０の縁部のコンタクト形成領域上に、シリサイド層２１０が形成される。なお、コバルトの代わりにニッケルを堆積してもよい。
その後、例えばシリコン窒化膜からなる不図示のＣＥＳＬ（Ｃｏｎｔａｃｔ Ｅｔｃｈ Ｓｔｏｐ Ｌａｙｅｒ)を堆積し、不図示の層間絶縁膜を堆積する。ＣＥＳＬは、シリサイド層上におけるエッチング量を均一に制御するために形成される。その後に、層間絶縁膜の平坦化、コンタクトホール及びコンタクトプラグの形成を行う。その後、配線層を形成して、半導体装置７００が完成する。
第１実施例における半導体装置７００によれば、不純物領域を形成する際に第１絶縁膜であるシリコン窒化膜１７１を透過して不純物注入が行われるため、サイドウォール・スペーサ１６１の表面に対する汚染物の導入を抑制することができる。さらに、シリコン窒化膜１７１の上にシリコン窒化膜１９１を積層してシリサイドブロック２００及びシリサイドブロック２０１が形成される。従って、自然酸化膜除去工程の前にシリコン窒化膜１７１を除去する工程が不要となるため、サイドウォール・スペーサ１６１の膜減を抑制することができる。そのため、製品ロット毎の電界効果トランジスタにおける寄生抵抗のばらつきを抑制することができる。さらに、自然酸化膜除去工程の際、シリサイドブロック２０１を形成するＳｉＮのエッチング耐性がＳｉＯ２と比較して高い。そのため、シリサイドブロック２０１の形成幅に適切に制御することができる。そのため、抵抗素子の抵抗値のばらつき抑制に寄与する半導体装置の製造方法を提供できる。
（第２実施例）
第２実施例にかかる半導体装置７０１の製造工程について、図６〜図１１を用いて説明する。
まず、図１１Ｂを参照にして、第２実施例における半導体装置７０１の構造を説明する。なお、第２実施例において、第１実施例で説明した構成と同様の構成には同一の符号を付し、説明を省略する。
第２実施例にかかる半導体装置７０１の製造工程について、図６〜図１１を用いて説明する。
まず、図１１Ｂを参照にして、第２実施例における半導体装置７０１の構造を説明する。なお、第２実施例において、第１実施例で説明した構成と同様の構成には同一の符号を付し、説明を省略する。
半導体装置７０１は、ｐ型シリコン基板１００上にＭＩＳトランジスタ４０１、抵抗素子領域５００及び抵抗素子領域５１１を備える。ＭＩＳトランジスタ４０１において、ゲート電極１２０の側面上にはＬ字型の第１サイドウォール・スペーサ２２１及び第２サイドウォール・スペーサ２３１が形成される。第１サイドウォール・スペーサ２２１はシリコン酸化物からなる。第２サイドウォール・スペーサ２３１はシリコン窒化物からなる。
抵抗素子領域５１１は、素子分離領域１４１の上に形成される。抵抗素子用ポリシリコンパターン１５０の側面上にはＬ字型の第１サイドウォール・スペーサ２２１及び第２サイドウォール・スペーサ２３１が形成される。第１サイドウォール・スペーサ２２１はシリコン酸化物からなる。第２サイドウォール・スペーサ２３１はシリコン窒化物からなる。
図６から図１１までの図は、第２実施例に係る半導体装置７０１の製造方法を詳細に説明するものである。
図６Ａは、図１Ａと同様に、ゲート電極１２０及び抵抗素子用ポリシリコンパターン１５０を形成するようすを示した図である。
図６Ｂは、ｐ型シリコン基板１００の全面に、シリコン酸化膜２２０及びシリコン窒化膜２３０を順次積層するようすを示す図である。シリコン酸化膜２２０は例えば１０ｎｍの膜厚で、シリコン窒化膜２３０は例えば２０ｎｍの膜厚で、ｐ型シリコン基板１００の全面に形成される。シリコン酸化膜２２０及びシリコン窒化膜２３０は、例えばＣＶＤ法によって形成される。
図７Ａは、ｐ型シリコン基板１００上に形成されたシリコン酸化膜２２０及びシリコン窒化膜２３０に対して全面を異方性エッチングして、ゲート電極１２０および抵抗素子用ポリシリコンパターン１５０の側面上に、第１サイドウォール・スペーサ２２１及び第２サイドウォール・スペーサ２３１を形成するようすを示す。その際、第１サイドウォール・スペーサ２２１及び第２サイドウォール・スペーサ２３１の合計の形成幅は５０ｎｍ〜７０ｎｍとなる。
図７Ｂは、ｐ型シリコン基板１００の全面に、シリコン酸化膜２４０を順次積層するようすを示す図である。シリコン酸化膜２４０は例えば２０ｎｍの膜厚で、ｐ型シリコン基板１００の全面に形成される。シリコン酸化膜２４０は、例えばＣＶＤ法によって形成される。
図８Ａは、ｐ型シリコン基板１００上に形成されたシリコン酸化膜２４０に対して全面を異方性エッチングして、第１サイドウォール・スペーサ２２１及び第２サイドウォール・スペーサ２３１の側面上に、第３サイドウォール・スペーサ２４１を形成するようすを示す。その際、第３サイドウォール・スペーサ２４１の形成幅は例えば２０ｎｍとなる。
図８Ｂは、図１Ａと同様に、ｐ型シリコン基板１００全面に不純物注入の保護フィルタ膜としてシリコン窒化膜１７０を形成するようすを示す図である。
図９Ａは、図３Ａと同様に、ｐ型シリコン基板１００にｐ型シリコン基板１００のシリコン窒化膜１７０上にイオン注入を行い、不純物領域１８１及び不純物領域１８２を形成するようすを示す図である。ゲート電極１２０、第１サイドウォール・スペーサ２２１及び第２サイドウォール・スペーサ２３１及び第３サイドウォール・スペーサ２４１をマスクとして、ｐ型シリコン基板１００にｎ型不純物であるリン又は砒素を注入し、不純物領域１８１及び不純物領域１８２が形成される。
図９Ｂは、図３Ｂと同様に、短時間の熱処理を行い、不純物領域１８１及び不純物領域１８２の不純物を活性化させるようすを示す図である。熱処理工程における条件は、例えば９００℃〜１０２５℃で昇温及び降温の時間を除くと、ほぼ１秒のＲＴＡ処理が望ましい。
図１０Ａは、図４Ａと同様に、シリコン窒化膜１７０上に、シリコン窒化膜１９０を形成するようすを示す図である。
図１０Ｂは、図４Ｂと同様に、ｐ型シリコン基板１００の抵抗形成領域５００上にシリサイドブロック２００を形成し、抵抗素子用ポリシリコンパターン１５０の抵抗形成領域５１１上にシリサイドブロック２０１を形成するようすを示す図である。
図１０Ａは、ｐ型シリコン基板１００の表面に残留する自然酸化膜を除去するようすを示す図である。図５Ａに示すように、弗酸溶液によるウェットエッチングにより、ｎ型シリコン１００の表面は水素終端される。このとき、第３サイドウォール・スペーサ２４１、シリサイドブロック２０１及びシリサイドブロック２０２は、弗酸溶液によってエッチングされる。第３サイドウォール・スペーサ２４１はウェットエッチングの結果除去され、第２サイドウォール・スペーサ２３１が露出する。また、シリサイドブロック２０１及びシリサイドブロック２０２を例えば２０ｎｍの膜厚で形成した場合、ウェットエッチングの結果膜厚は１０ｎｍとなる。そのため、第１サイドウォール・スペーサ２２１及び第２サイドウォール・スペーサ２３１はゲート電極１２０の側面上に残存するため、ゲート電極１２０における絶縁性の低下を防ぐことが可能となる。
図１１Ｂは、図５Ｂと同等に、ゲート電極１２０における表面上、ｐ型シリコン基板１００上及び抵抗形成領域５１１の抵抗素子用ポリシリコンパターン１５０上におけるコンタクト形成領域上にシリサイド層２１０を形成するようすを示す図である。
その後、第１実施例と同様に、例えばシリコン窒化膜からなる不図示のＣＥＳＬ（Ｃｏｎｔａｃｔ Ｅｔｃｈ Ｓｔｏｐ Ｌａｙｅｒ)を堆積し、不図示の層間絶縁膜を堆積する。その後に、層間絶縁膜の平坦化、コンタクトホール及びコンタクトプラグの形成を行う。その後、配線層を形成して、半導体装置７０１が完成する。
第２実施例に係る半導体装置７０１によれば、ｐ型シリコン基板１００の表面に残留する自然酸化膜を除去する際に、第３サイドウォール・スペーサ２４１がウェットエッチングによって除去され、第２サイドウォール・スペーサ２３１が露出する。その結果、第１サイドウォール・スペーサ２２１及び第２サイドウォール・スペーサ２３１はゲート電極１２０の側面上に残存するため、第１サイドウォール・スペーサ２２１及び第２サイドウォール・スペーサ２３１の膜減を制御することができる。そのため、ゲート電極１２０における絶縁性の低下を防ぐことが可能となる。そのため、製品ロット毎の電界効果トランジスタにおける寄生抵抗のばらつきを抑制することができる。
１００ ｐ型シリコン基板
１１０ ゲート絶縁膜
１２０ ゲート電極
１３０ 不純物領域
１４０、１４１ 素子分離領域
１５０ 抵抗素子用ポリシリコンパターン
１６０ シリコン酸化膜
１６１ サイドウォール・スペーサ
１７０ シリコン窒化膜（第１絶縁膜）
１７１ シリコン窒化膜（第１絶縁膜）
１７２ シリコン窒化膜（第１絶縁膜）
１８０ 矢印（不純物イオン注入）
１８１ 不純物領域
１９０ シリコン窒化膜（第２絶縁膜）
１９１ シリコン窒化膜（第２絶縁膜）
１９２ シリコン窒化膜（第２絶縁膜）
２００ シリサイドブロック
２０１ シリサイドブロック
２１０ シリサイド層
２２０ シリコン酸化膜
２２１ 第１サイドウォール・スペーサ
２３０ シリコン窒化膜
２３１ 第２サイドウォール・スペーサ
２４０ シリコン酸化膜
２４１ 第３サイドウォール・スペーサ
４００、４０１ ＭＩＳトランジスタ
５００、５０１、５１０、５１１ 抵抗形成領域
７００ 半導体装置
７０１ 半導体装置
１１０ ゲート絶縁膜
１２０ ゲート電極
１３０ 不純物領域
１４０、１４１ 素子分離領域
１５０ 抵抗素子用ポリシリコンパターン
１６０ シリコン酸化膜
１６１ サイドウォール・スペーサ
１７０ シリコン窒化膜（第１絶縁膜）
１７１ シリコン窒化膜（第１絶縁膜）
１７２ シリコン窒化膜（第１絶縁膜）
１８０ 矢印（不純物イオン注入）
１８１ 不純物領域
１９０ シリコン窒化膜（第２絶縁膜）
１９１ シリコン窒化膜（第２絶縁膜）
１９２ シリコン窒化膜（第２絶縁膜）
２００ シリサイドブロック
２０１ シリサイドブロック
２１０ シリサイド層
２２０ シリコン酸化膜
２２１ 第１サイドウォール・スペーサ
２３０ シリコン窒化膜
２３１ 第２サイドウォール・スペーサ
２４０ シリコン酸化膜
２４１ 第３サイドウォール・スペーサ
４００、４０１ ＭＩＳトランジスタ
５００、５０１、５１０、５１１ 抵抗形成領域
７００ 半導体装置
７０１ 半導体装置
Claims (7)
- 半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成し、前記半導体基板上に抵抗体を形成する工程と、
前記ゲート電極の側面上及び前記抵抗体の側面上にサイドウォール・スペーサを形成する工程と、
前記サイドウォール・スペーサを形成した前記半導体基板上に、窒素を含む第１絶縁膜を形成する工程と、
前記第１絶縁膜を形成した前記半導体基板に不純物イオンを注入し、前記半導体基板に不純物領域を形成する工程と、
前記不純物領域の形成後、前記第１絶縁膜上に窒素を含む第２絶縁膜を形成する工程と、
前記第１絶縁膜及び前記第２絶縁膜が前記抵抗体上に残るように前記第１絶縁膜及び前記第２絶縁膜をエッチングする工程と、
前記第１絶縁膜及び前記第２絶縁膜が残った領域を除く前記抵抗体上、及び、前記不純物領域上に、シリサイド層を形成する工程と、
を含み、
前記エッチング工程において、前記サイドウォール・スペーサは、前記第１絶縁膜及び前記第２絶縁膜よりもエッチング耐性が高いことを特徴とする半導体装置の製造方法。 - 前記第１絶縁膜は、１ｎｍ〜５ｎｍの膜厚で形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１絶縁膜は、原子層成長法によって形成されることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
- 前記エッチング後で且つ前記シリサイド層形成前に、前記不純物領域の表面をウェットエッチングする工程を更に有し、
前記ウェットエッチング工程において、前記第１絶縁膜及び前記第２絶縁膜は、前記サイドウォール・スペーサよりもエッチング耐性が高いことを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造方法。 - 前記サイドウォール・スペーサは、シリコン酸化膜からなり、前記第１絶縁膜及び前記第２絶縁膜は、シリコン窒化物からなることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置の製造方法。
- 半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成し、前記半導体基板上に抵抗体を形成する工程と、
前記ゲート電極の側面上及び前記抵抗体の側面上に第１サイドウォール・スペーサを形成する工程と、
前記第１サイドウォール・スペーサ上に第２サイドウォール・スペーサを形成する工程と、
前記第２サイドウォール・スペーサ上に第３サイドウォール・スペーサを形成する工程と、
前記第３サイドウォール・スペーサを形成した前記半導体基板上に、窒素を含む第１絶縁膜を形成する工程と、
前記第１絶縁膜を形成した前記半導体基板に不純物イオンを注入し、前記半導体基板に不純物領域を形成する工程と、
前記不純物領域の形成後、前記第１絶縁膜上に窒素を含む第２絶縁膜を形成する工程と、
前記第１絶縁膜及び前記第２絶縁膜が前記抵抗体上に残るように前記第１絶縁膜及び前記第２絶縁膜をエッチングする工程と、
前記エッチング後、前記不純物領域の表面及び前記第３サイドウォール・スペーサをウェットエッチングする工程と、
前記ウェットエッチング工程後、前記第１絶縁膜及び前記第２絶縁膜が残った領域を除く前記抵抗体上、及び、前記不純物領域上に、シリサイド層を形成する工程と、
を含み、
前記エッチング工程において、前記第３サイドウォール・スペーサは、前記第１絶縁膜及び前記第２絶縁膜よりもエッチング耐性が高く、
前記ウェットエッチング工程において、前記第１絶縁膜及び前記第２絶縁膜は、前記第３サイドウォール・スペーサよりもエッチング耐性が高いことを特徴とする半導体装置の製造方法。 - 前記第１サイドウォール・スペーサはシリコン酸化物からなり、前記第２サイドウォール・スペーサはシリコン窒化膜からなり、前記第３サイドウォール・スペーサはシリコン酸化物からなることを特徴とする請求項６に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008080653A JP5292878B2 (ja) | 2008-03-26 | 2008-03-26 | 半導体装置の製造方法 |
| TW098107657A TWI389203B (zh) | 2008-03-26 | 2009-03-10 | 製造半導體元件之方法 |
| US12/409,979 US7883960B2 (en) | 2008-03-26 | 2009-03-24 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008080653A JP5292878B2 (ja) | 2008-03-26 | 2008-03-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009238877A JP2009238877A (ja) | 2009-10-15 |
| JP5292878B2 true JP5292878B2 (ja) | 2013-09-18 |
Family
ID=41252506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008080653A Expired - Fee Related JP5292878B2 (ja) | 2008-03-26 | 2008-03-26 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7883960B2 (ja) |
| JP (1) | JP5292878B2 (ja) |
| TW (1) | TWI389203B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7855422B2 (en) * | 2006-05-31 | 2010-12-21 | Alpha & Omega Semiconductor, Ltd. | Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process |
| JP5292878B2 (ja) * | 2008-03-26 | 2013-09-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| WO2010023722A1 (ja) | 2008-08-26 | 2010-03-04 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP5410398B2 (ja) * | 2010-01-13 | 2014-02-05 | パナソニック株式会社 | 半導体装置 |
| JP6220122B2 (ja) * | 2012-11-28 | 2017-10-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5910581B2 (ja) * | 1977-12-01 | 1984-03-09 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH04361568A (ja) * | 1991-06-10 | 1992-12-15 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
| JP3813638B2 (ja) * | 1993-01-14 | 2006-08-23 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| TW297158B (ja) * | 1994-05-27 | 1997-02-01 | Hitachi Ltd | |
| JPH10242419A (ja) * | 1997-02-27 | 1998-09-11 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| KR100356826B1 (ko) * | 1997-05-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체장치 및 그의 제조방법 |
| JPH11195753A (ja) * | 1997-10-27 | 1999-07-21 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| TW454330B (en) * | 1999-05-26 | 2001-09-11 | Matsushita Electronics Corp | Semiconductor apparatus and its manufacturing method |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| US6545904B2 (en) * | 2001-03-16 | 2003-04-08 | Micron Technology, Inc. | 6f2 dram array, a dram array formed on a semiconductive substrate, a method of forming memory cells in a 6f2 dram array and a method of isolating a single row of memory cells in a 6f2 dram array |
| JP2002280459A (ja) * | 2001-03-21 | 2002-09-27 | Kawasaki Microelectronics Kk | 集積回路の製造方法 |
| US6727133B1 (en) * | 2002-11-21 | 2004-04-27 | Texas Instruments Incorporated | Integrated circuit resistors in a high performance CMOS process |
| JP2004342889A (ja) * | 2003-05-16 | 2004-12-02 | Sharp Corp | 半導体記憶装置、半導体装置、半導体記憶装置の製造方法、および携帯電子機器 |
| JP4786126B2 (ja) * | 2003-06-04 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JPWO2004112139A1 (ja) * | 2003-06-10 | 2006-09-28 | 富士通株式会社 | 半導体装置とその製造方法 |
| JP4546054B2 (ja) * | 2003-08-29 | 2010-09-15 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP2005223085A (ja) | 2004-02-04 | 2005-08-18 | Sony Corp | 半導体装置及びその製造方法 |
| JP4409983B2 (ja) | 2004-02-13 | 2010-02-03 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP2005236105A (ja) * | 2004-02-20 | 2005-09-02 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US8288773B2 (en) * | 2004-08-23 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip and manufacturing method thereof |
| JP2006186012A (ja) | 2004-12-27 | 2006-07-13 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4729933B2 (ja) | 2005-02-01 | 2011-07-20 | ソニー株式会社 | 固体撮像装置の製造方法 |
| JP2007123632A (ja) * | 2005-10-28 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| CN101351872B (zh) * | 2006-03-08 | 2010-04-14 | 夏普株式会社 | 半导体装置及其制造方法 |
| KR100830576B1 (ko) * | 2006-09-29 | 2008-05-22 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| JP5292878B2 (ja) * | 2008-03-26 | 2013-09-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7785979B2 (en) * | 2008-07-15 | 2010-08-31 | International Business Machines Corporation | Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same |
| JP5203905B2 (ja) * | 2008-12-02 | 2013-06-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2008
- 2008-03-26 JP JP2008080653A patent/JP5292878B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-10 TW TW098107657A patent/TWI389203B/zh not_active IP Right Cessation
- 2009-03-24 US US12/409,979 patent/US7883960B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200949938A (en) | 2009-12-01 |
| JP2009238877A (ja) | 2009-10-15 |
| TWI389203B (zh) | 2013-03-11 |
| US7883960B2 (en) | 2011-02-08 |
| US20090311838A1 (en) | 2009-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5173582B2 (ja) | 半導体装置 | |
| US9070759B2 (en) | Semiconductor device and method of making same | |
| JP4628644B2 (ja) | 半導体装置の製造方法 | |
| US8044470B2 (en) | Semiconductor device and method of fabricating the same | |
| JP5292878B2 (ja) | 半導体装置の製造方法 | |
| US20070138573A1 (en) | Semiconductor device and manufacturing method of the same | |
| KR20090030239A (ko) | 반도체 장치의 제조 방법 | |
| JP2008085205A (ja) | 半導体装置及びその製造方法 | |
| CN104282681A (zh) | 半导体器件 | |
| KR20080079052A (ko) | 오프셋 스페이서를 갖는 반도체 소자의 제조방법 및 관련된소자 | |
| KR100752201B1 (ko) | 반도체 소자의 제조 방법 | |
| JP5162935B2 (ja) | 半導体装置の製造方法 | |
| US20080224208A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20060134500A (ko) | 소자 분리막과 그 제조 방법, 이를 갖는 반도체 장치 및 그제조 방법 | |
| JP2012028562A (ja) | 半導体装置の製造方法 | |
| JP5446558B2 (ja) | 半導体装置の製造方法 | |
| JP4795028B2 (ja) | 不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法 | |
| JP5287539B2 (ja) | 半導体装置の製造方法 | |
| CN110581175A (zh) | 一种pmos晶体管、pmos晶体管的制备方法及电子设备 | |
| TWI828907B (zh) | 半導體製程 | |
| JP2012230993A (ja) | 半導体基板、半導体装置及びその製造方法 | |
| KR100719145B1 (ko) | 아웃디퓨전을 방지한 반도체 소자 및 이를 이용한 씨모스 소자 제조방법 | |
| JP3725137B2 (ja) | 半導体装置の製造方法 | |
| KR20110001585A (ko) | 반도체 소자의 게이트 패턴 및 그 형성방법 | |
| KR20060098646A (ko) | 스페이서를 갖는 모스 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5292878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |