JP5288898B2 - 接着シートの貼付装置および貼付方法、ならびに電子部品の実装装置および実装方法 - Google Patents
接着シートの貼付装置および貼付方法、ならびに電子部品の実装装置および実装方法 Download PDFInfo
- Publication number
- JP5288898B2 JP5288898B2 JP2008161065A JP2008161065A JP5288898B2 JP 5288898 B2 JP5288898 B2 JP 5288898B2 JP 2008161065 A JP2008161065 A JP 2008161065A JP 2008161065 A JP2008161065 A JP 2008161065A JP 5288898 B2 JP5288898 B2 JP 5288898B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive sheet
- mounting
- adhesive
- electronic component
- adhesive tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
(工程1)まず、図11(A),図11(B)に示す回路基板1を準備する(準備工程)。ここで、回路基板1は、フリップチップ実装技術に対応した回路基板である。回路基板1の表面には、受動部品(不図示)が実装される位置に合わせて基板電極6が形成されている。また、半導体素子(不図示)が実装される位置に合わせて基板電極7が形成されている。回路基板1において半導体素子(不図示)が実装される実装予定領域3の周囲に受動部品(不図示)が実装される。
例えば、製品の小型化・軽量化に伴い、受動部品5が、1005サイズの部品から0603サイズの部品に、さらに0603サイズの部品から0402サイズの部品に移行してきている。これに伴い、高精度のメタルマスクでクリームはんだを回路基板1に印刷する必要性が高まってきている。このような状況のなか、半導体素子2が実装された後に受動部品5が実装される場合においては、先に実装された半導体素子2が、高精度のメタルマスクを使用するときの妨げになり、高精度のメタルマスクを使用することができない。
以下、本発明に係わる実施の形態について説明する。
<概要>
図1に示すように、実装システム100は、回路基板101に半導体素子102をフリップチップ実装技術で実装するシステムである。回路基板101において半導体素子102が実装される実装予定領域103に接着シート104を加熱・加圧で貼付する貼付装置110を備える。
ここでは、一例として、図1に示すように、実装システム100は、貼付装置110と、設置装置120と、圧着装置130とを備える。
設置装置120は、実装予定領域103に貼付された接着シート104の上に半導体素子102を設置する装置である。制御装置142に設定された設定データに基づいて、制御装置142によって制御される。
ここでは、一例として、図1,図4に示すように、貼付装置110は、貼付ツール111と、搬送台112と、ガイドローラ113と、剥離ローラ114とを備える。
表面剥離ライナ115aと裏面剥離ライナ115cとは、外部から接着フィルム115bを保護するテープである。剥離可能な状態で接着フィルム115bに貼付されている。
また、接着テープ115は、表面剥離ライナ115aを上にして先端がガイドローラ113に掛けられ、ガイドローラ113の右方に位置する裏面剥離ライナ115cの部分が捲られ、捲られた裏面剥離ライナ115cの部分がガイドローラ113の左方に送り出される。裏面剥離ライナ115cが捲られた接着テープ115の部分に、カッターユニット(不図示)で切れ込みが入れられる。このとき、表面剥離ライナ115aが切り離されずに、実装予定領域(図2(B)に示す実装予定領域103)に実装される半導体素子(図3(B)に示す半導体素子102)の横寸法よりも少し長めに接着フィルム115bが切り分けられる。
表面剥離ライナ115aは、剥離ローラ114の円周の左上(9時から12時までの円周部分)と接触する。
ここでは、一例として、図1,図5に示すように、設置装置120は、設置ツール121と、搬送台122とを備える。
ここでは、一例として、図1,図6に示すように、圧着装置130は、圧着ツール131と、搬送台132と、基板押さえ133とを備える。
次に、実装システム100を使用した実装方法について説明する。ここでは、下記(工程1)〜(工程4)の実装方法によって、半導体素子102が回路基板101に実装される。
(工程1)まず、図2(A),図2(B)に示すように、実装予定領域103の周囲に受動部品105が実装された回路基板101を準備する(準備工程)。ここで、実装予定領域103の周囲に受動部品105が実装された回路基板101は、下記(手順1)〜(手順6)に従って作製される。
ここで、回路基板101は、フリップチップ実装技術に対応した基板である。受動部品(図2(A),図2(B)に示す受動部品105)が配置される位置に合わせて基板電極106が形成されている。また、半導体素子(図3(A),図3(B)に示す半導体素子102)が配置される位置に合わせて基板電極107が形成されている。ここでは、回路基板101として、4〜6層のアリブB基板や6〜8層のビルドアップ基板などを使用する。
(手順2)メタルマスク(不図示)の上からクリームはんだを塗布し、受動部品(図2(A)に示す受動部品105)が配置される基板電極106の上にクリームはんだ(図2(A)に示すクリームはんだ108)を形成する。
<貼付工程>
(工程2)次に、図8(A),図8(B)に示すように、下記(手順1)〜(手順4)に従って、実装予定領域(図2(B)に示す実装予定領域103)に接着シート104を貼付する(貼付工程)。
(工程3)次に、図9(A),図9(B)に示すように、下記(手順1)〜(手順4)に従って、実装予定領域(図2(B)に示す実装予定領域103)に貼付された接着シート104の上に半導体素子102を設置する(設置工程)。
(手順2)回路基板101に印刷されている認識マーク(不図示)を画像処理で特定する。特定した認識マーク(不図示)から回路基板101の位置を割り出す。割り出した位置から半導体素子102の位置を調整する。このとき、接着シート104が貼付された実装予定領域(図2(B)に示す実装予定領域103)に形成された基板電極107に対して、回路基板101の面方向に沿って、±5μm以内に突起電極109の位置を調整する。
(工程4)次に、図10(A),図10(B)に示すように、下記(手順1)〜(手順2)に従って、接着シート104の上に設置された半導体素子102を回路基板101に圧着で固定する(圧着工程)。
以上、本実施の形態によれば、ガイドローラ113が受動部品105の上方に配置されるので、接着テープ115が受動部品105と接触することを回避することができる。断熱材111bにおいて接着テープ115と接触する部分がR面取りされているので、接着テープ115(表面剥離ライナ115a)が傷ついたり削れたりすることを回避することができる。貼付ツール111からの輻射熱が断熱材111bで遮断されるので、隣接部分115dが軟化することを抑止することができる。硬化反応が起こり難くなり、隣接部分115dが劣化することを回避することができる。
なお、実装システム100としては、貼付装置110と、設置装置120と、圧着装置130とを備えるシステムの代わりに、貼付装置110と、設置装置120と、圧着装置130とを統合した実装装置を備えるシステムとしてもよい。
2 半導体素子
3 実装予定領域
4 接着シート
5 受動部品
6 基板電極
7 基板電極
11 貼付ツール
15 接着テープ
15a 表面剥離ライナ
15b 接着フィルム
100 実装システム
101 回路基板
102 半導体素子
103 実装予定領域
104 接着シート
105 受動部品
106 基板電極
107 基板電極
108 クリームはんだ
109 突起電極
110 貼付装置
111 貼付ツール
111a ヒータ
111b 断熱材
112 搬送台
113 ガイドローラ
114 剥離ローラ
115 接着テープ
115a 表面剥離ライナ
115b 接着フィルム
115c 裏面剥離ライナ
120 設置装置
121 設置ツール
121a 上段
121b 下段
121c 吸引口
121d 吸引路
122 搬送台
130 圧着装置
131 圧着ツール
131a 上段
131b 下段
131c ヒータ
132 搬送台
133 基板押さえ
133a,133b 足部
133c,133d 手部
133e,133f 切欠き
133g,133h 軸
133i 通路
134 保護テープ
141,142,143 制御装置
Claims (9)
- 第2の電子部品が実装された回路基板に前記第2の電子部品の周辺に第1の電子部品を実装するにあたり、前記第1の電子部品を固定するための接着シートを実装予定領域に貼付する貼付装置であって、
前記接着シートを有する接着テープと、
前記接着テープを送り出して、前記接着シートを前記実装予定領域に案内する案内部材と、
前記接着シートを前記実装予定領域に加熱と同時に加圧で貼付する貼付ツールとを備え、
前記接着テープを送り出す方向に向かって前記貼付ツールの前後両側に断熱材が取り付けられている
ことを特徴とする貼付装置。 - 前記断熱材の下部において前記接着テープに接触する部分がR面取りされている
ことを特徴とする請求項1に記載の貼付装置。 - 前記接着テープが、表面剥離ライナと、接着フィルムと、裏面剥離ライナとから構成される3層構造のテープである
ことを特徴とする請求項1または2に記載の貼付装置。 - 前記案内部材が、前記接着テープを送り出す方向に向かって、前記貼付ツールの後方に配置された第1のローラと、前記貼付ツールの前方に配置された第2のローラとを有する
ことを特徴とする請求項1から3のいずれか1項に記載の貼付装置。 - 請求項1から4のいずれか1項に記載の貼付装置と、
前記実装予定領域に貼付された前記接着シートの上に前記第1の電子部品を設置する設置装置と、
前記接着シートの上に設置された前記第1の電子部品を前記回路基板に圧着で固定する圧着装置とを備える
ことを特徴とする実装装置。 - 第2の電子部品が実装された回路基板に前記第2の電子部品の周辺に第1の電子部品を実装するにあたり、前記第1の電子部品を固定するための接着シートを実装予定領域に貼付する貼付方法であって、
案内部材で、前記接着シートを有する接着テープを送り出して、前記接着シートを前記実装予定領域に案内する第1の工程と、
貼付ツールで、前記接着シートを前記実装予定領域に加熱と同時に加圧で貼付する第2の工程とを含み、
前記貼付ツールとして、前記接着テープを送り出す方向に向かって前後両側に断熱材が取り付けられており、下部において前記接着テープに接触する部分がR面取りされているものを使用する
ことを特徴とする貼付方法。 - 前記第2の工程において、前記案内部材が、前記実装予定領域の周囲上方に配置される
ことを特徴とする請求項6に記載の貼付方法。 - 前記接着テープとして、表面剥離ライナと、接着フィルムと、裏面剥離ライナとから構成される3層構造のテープを使用し、
前記案内部材として、前記接着テープを送り出す方向に向かって、前記貼付ツールの後方に配置された第1のローラと、前記貼付ツールの前方に配置された第2のローラとを有するものを使用し、
前記第1の工程において、前記第1のローラで、前記裏面剥離ライナが捲られた前記接着テープの部分を送り出し、
前記第2の工程において、前記貼付ツールで、前記裏面剥離ライナが捲られた前記接着テープの部分に対して、前記接着シートを有する前記接着フィルムの部分を、前記表面剥離ライナの部分を介して、加熱と同時に加圧し、
前記第2の工程の後において、前記第2のローラで、前記接着シートを有する前記接着フィルムの部分から、前記表面剥離ライナの部分を引き剥がす
ことを特徴とする請求項6または7に記載の貼付方法。 - 請求項6から8のいずれか1項に記載の貼付方法で、前記実装予定領域に前記接着シートを貼付する貼付工程と、
前記実装予定領域に貼付された前記接着シートの上に前記第1の電子部品を設置する設置工程と、
前記接着シートの上に設置された前記第1の電子部品を前記回路基板に圧着で固定する圧着工程とを含む
ことを特徴とする実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161065A JP5288898B2 (ja) | 2008-06-20 | 2008-06-20 | 接着シートの貼付装置および貼付方法、ならびに電子部品の実装装置および実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161065A JP5288898B2 (ja) | 2008-06-20 | 2008-06-20 | 接着シートの貼付装置および貼付方法、ならびに電子部品の実装装置および実装方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010003856A JP2010003856A (ja) | 2010-01-07 |
JP2010003856A5 JP2010003856A5 (ja) | 2011-06-23 |
JP5288898B2 true JP5288898B2 (ja) | 2013-09-11 |
Family
ID=41585336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008161065A Expired - Fee Related JP5288898B2 (ja) | 2008-06-20 | 2008-06-20 | 接着シートの貼付装置および貼付方法、ならびに電子部品の実装装置および実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5288898B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3045427B2 (ja) * | 1992-06-22 | 2000-05-29 | ソニー株式会社 | 異方性導電膜の貼付け方法および装置 |
JPH0737936A (ja) * | 1993-07-16 | 1995-02-07 | Matsushita Electric Ind Co Ltd | 異方性導電シートの貼付装置 |
JPH1051115A (ja) * | 1996-07-29 | 1998-02-20 | Sony Corp | 異方性導電膜貼付け装置及び異方性導電膜分割方法 |
JP2002184809A (ja) * | 2000-12-18 | 2002-06-28 | Matsushita Electric Ind Co Ltd | テープ貼付方法及び装置 |
JP3767474B2 (ja) * | 2001-01-15 | 2006-04-19 | セイコーエプソン株式会社 | 表示装置及びその製造方法 |
-
2008
- 2008-06-20 JP JP2008161065A patent/JP5288898B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010003856A (ja) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4109689B2 (ja) | Cof用フレキシブルプリント配線板の製造方法 | |
JPWO2006038496A1 (ja) | 長尺フィルム回路基板、その製造方法およびその製造装置 | |
JPWO2006038496A6 (ja) | 長尺フィルム回路基板、その製造方法およびその製造装置 | |
WO2004066694A1 (ja) | 回路基板用部材、回路基板の製造方法および回路基板の製造装置 | |
JPWO2010050209A1 (ja) | 電子部品と可撓性フィルム基板の接合方法および接合装置 | |
US7517419B2 (en) | Substrate support jig, circuit board production apparatus, and method of producing circuit board | |
JP4619209B2 (ja) | 半導体素子実装方法および半導体素子実装装置 | |
US8800137B2 (en) | Method of manufacturing printed circuit board | |
JP2006295143A (ja) | フィルム回路基板およびその製造方法 | |
JP2008300881A (ja) | 回路基板用部材およびそれを用いた電子部品実装回路基板の製造方法 | |
JP5288898B2 (ja) | 接着シートの貼付装置および貼付方法、ならびに電子部品の実装装置および実装方法 | |
JP2007273701A (ja) | 可撓性フィルムの製造方法および製造装置 | |
JP2004260146A (ja) | 回路基板の製造方法および製造装置 | |
US20070234561A1 (en) | Mounting method of passive component | |
TWI393494B (zh) | 具有線路的基板條及其製造方法 | |
JP2008235840A (ja) | 半導体装置の製造方法、半導体製造装置および半導体モジュール | |
JP3833084B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
JP4626139B2 (ja) | 回路基板の製造方法 | |
JP5849405B2 (ja) | 半導体装置の製造方法 | |
JP2008243899A (ja) | 回路基板の製造方法および回路基板 | |
JP4345464B2 (ja) | 電子部品が接合された回路基板用部材の製造方法 | |
JP4158659B2 (ja) | 電子部品実装回路基板の製造方法 | |
JP2008263183A (ja) | フィルム回路基板およびその製造方法 | |
JP3836002B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法及び製造装置 | |
JP2010225924A (ja) | 電子部品の実装装置及び実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130604 |
|
LAPS | Cancellation because of no payment of annual fees |