JP5280807B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP5280807B2 JP5280807B2 JP2008293155A JP2008293155A JP5280807B2 JP 5280807 B2 JP5280807 B2 JP 5280807B2 JP 2008293155 A JP2008293155 A JP 2008293155A JP 2008293155 A JP2008293155 A JP 2008293155A JP 5280807 B2 JP5280807 B2 JP 5280807B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- width modulation
- modulation signal
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 80
- 238000012545 processing Methods 0.000 claims description 33
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 26
- 230000007423 decrease Effects 0.000 claims description 19
- 238000004804 winding Methods 0.000 claims description 17
- 238000009499 grossing Methods 0.000 claims description 13
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 45
- 230000008569 process Effects 0.000 description 41
- 230000000875 corresponding effect Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 12
- 230000001360 synchronised effect Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
I=(Vin−V11)/R
となる。
Don=(Ton/T)
を制御する。
V11=V12 式(4)
式(1)〜式(4)から以下の式が得られる。
つまり、
(1) 入力電圧の監視と演算、
(2)周囲温度の監視と演算、
(3)出力電流の監視と演算、
(4)出力電圧の監視と演算、
(5)前記(1)に戻る、
と言った順番で処理を行うフローを作り、全てが終わった後で、最初から処理を繰り返すと言うループ動作を行っている。
スイッチング制御回路は、
デジタルプロセッサに設けられ、所定周期で且つ所定の最大オンデューティを設定した第1パルス幅変調信号を発生するデジタルパルス幅変調信号発生部と、
入力電圧に応じて傾きが変化し且つ第1パルス幅変調信号に同期して三角波信号を反復して発生させる三角波発生回路と、
出力電圧を所定の電圧に制御するための出力電圧制御信号を発生する出力電圧制御信号発生回路と、
三角波信号と出力電圧制御信号を入力し、出力電圧制御信号に応じたオンデューティを持つ第2パルス幅変調信号を発生する比較回路と、
第1パルス幅変調信号と前記第2パルス幅変調信号を入力し、第2パルス幅変調信号のオンデューティが最大オンデューティ未満の場合は第2パルス幅変調信号をスイッチング素子に駆動信号として出力し、第2パルス幅変調信号のオンデューティが最大オンデューティ以上の場合は第1パルス幅変調信号をスイッチング素子に駆動信号として出力する論理回路と、
を備えたことを特徴とする。
クロック信号を計数するカウンタと、
最大オンデューティに対応した第1クロック数N1を設定する第1レジスタと、
所定周期に対応した第2クロック数N2を設定する第2レジスタと、
カウンタの計数クロック数が第1クロック数N1に達した時に出力する第1比較回路と、
カウンタの計数クロック数が第1クロック数N2に達した時に出力する第2比較回路と、
第1比較回路の出力でリセットされ、第2比較回路の出力でセットされ、最大オンデューティをもつ第1パルス幅変調信号を出力するフリップフロップと、
第2比較回路の出力によりカウンタをリセットスタートさせる機能と、
を備える。
入力電圧に比例した電流を出力する電流源回路と、
電流源回路により充電されて三角波電圧を発生するコンデンサと、
第1パルス幅変調信号がローレベルからハイレベルとなる開始タイミングから短時間動作して前記コンデンサを放電リセットするリセット回路と、
を備える。
第1パルス幅変調信号のローレベルからハイレベルへの立上りに同期して微分パルス信号を生成する微分回路と、
微分パルス信号によりオンしてコンデンサを放電リセットするリセット用スイッチング素子と、
を備える。
入力電圧に比例した電流を出力する電流源回路と、
電流源回路により充電されて三角波電圧を発生するコンデンサと、
第1パルス幅変調信号のローレベル期間の間だけ動作してコンデンサを放電リセットするリセット回路と、
を備える。
三角波発生回路は、
入力電圧に比例した電流を出力する電流源回路と、
電流源回路により充電されて三角波電圧を発生するコンデンサと、
反転第1パルス幅変調信号がハイレベルからローレベルとなる開始タイミングから短時間動作してコンデンサを放電リセットするリセット回路と、
を備える。
反転第1パルス幅変調信号のハイレベルからローレベルへの立下りに同期して微分パルス信号を生成する微分回路と、
微分パルス信号によりオンしてコンデンサを放電リセットするリセット用スイッチング素子と、
を備える。
三角波発生回路は、
入力電圧に比例した電流を出力する電流源回路と、
電流源回路により充電されて三角波電圧を発生するコンデンサと、
反転第1パルス幅変調信号のハイレベル期間の間だけ動作してコンデンサを放電リセットするリセット回路と、
を備える。
論理回路は、
反転第1パルス幅変調信号と第2パルス幅変調信号を入力した2入力の論理和回路(OR回路)と、
論理和回路の出力を反転してスイッチング素子に駆動信号を出力するインバータと、
を備える。
電源起動時に、第1パルス幅変調信号のオンデューティ、もしくは、反転第1パルス幅変調信号のオフデューティを時間の経過に対しプログラムに基づく所定の増加割合で変化させて出力電圧を所定電圧に向けて上昇させるソフトスタート処理部、
電源停止時に、第1パルス幅変調信号のオンデューティ、もしくは、反転第1パルス幅変調信号のオフデューティを時間の経過に対しプログラムに基づく所定の減少割合で変化させて出力電圧を所定電圧から下降させるソフトストップ処理部、
の機能を実現する。
ソフトストップ処理部は、オンデューティの減少割合を入力電圧の大きさに反比例するように変化させることで、出力電圧が所定の電圧に下降するまでの時間が入力電圧の影響を受けなくする処理を行う。
V3<V4
でハイレベル信号を出力し、
V3>V4
でローレベル信号を出力する。
デューティ即ち第1レジスタ74に対するレジスタ値N1の減少率βを決定する。
12:トランス
14:1次巻線
16:2次巻線
18:スイッチング素子
20:整流平滑回路
22a,22b:出力端子
24:スイッチング制御回路
25:フォワード側同期整流素子
26:フライホイール側同期整流素子
28:同期整流制御回路
30:チョークコイル
32:平滑コンデンサ
34:デジタルプロセッサ
36:三角波発生回路
38:出力電圧制御信号発生回路
40:駆動回路
42:ソフトスタート・ストップ処理部
44:デジタルパルス幅変調信号発生部
46:電流源回路
48:抵抗
50:コンデンサ
52:リセット回路
58:NPNトランジスタ
60:比較回路
62:論理積回路
64:誤差増幅器
66:基準電圧源
68:CPU
70:クロック発生回路
72:カウンタ
74:第1レジスタ
76:第2レジスタ
84:ダイオード
88:PNPトランジスタ
90:論理和回路
92:インバータ
Claims (15)
- 入力電源にトランスの1次巻線とスイッチング素子が直列に接続され、前記トランスの2次巻線に整流平滑回路が接続され、前記スイッチング素子にスイッチング制御回路が接続され、前記スイッチング制御回路が前記スイッチング素子のオンデューティを制御することで出力電圧を所定の電圧に制御するスイッチング電源装置に於いて、
前記スイッチング制御回路は、
デジタルプロセッサ内に設けられ、所定周期で且つ所定の最大オンデューティを設定した第1パルス幅変調信号を発生するデジタルパルス幅変調信号発生部と、
入力電圧に応じて傾きが変化し且つ前記第1パルス幅変調信号に同期して三角波信号を反復して発生させる三角波発生回路と、
出力電圧を所定の電圧に制御するための出力電圧制御信号を発生する出力電圧制御信号発生回路と、
前記三角波信号と前記出力電圧制御信号を入力し、前記出力電圧制御信号に応じたオンデューティを持つ第2パルス幅変調信号を発生する比較回路と、
前記第1パルス幅変調信号と前記第2パルス幅変調信号を入力し、前記第2パルス幅変調信号のオンデューティが前記第1パルス幅変調信号によって設定される最大オンデューティ未満の場合は前記第2パルス幅変調信号を前記スイッチング素子に駆動信号として出力し、前記第2パルス幅変調信号のオンデューティが前記第1パルス幅変調信号によって設定される最大オンデューティ以上の場合は前記第1パルス幅変調信号を前記スイッチング素子に駆動信号として出力する論理回路と、
を備え、
前記デジタルパルス幅変調信号発生部は、
クロック信号を計数するカウンタと、
前記最大オンデューティに対応した第1クロック数N1を設定する第1レジスタと、
所定周期に対応した第2クロック数N2を設定する第2レジスタと、
前記カウンタの計数クロック数が前記第1クロック数N1に達した時に出力する第1比較回路と、
前記カウンタの計数クロック数が前記第2クロック数N2に達した時に出力する第2比較回路と、
前記第1比較回路の出力でリセットされ、前記第2比較回路の出力でセットされ、前記最大オンデューティをもつ前記第1パルス幅変調信号を出力するフリップフロップと、
前記第2比較回路の出力により前記カウンタをリセットスタートさせる機能と、
を備えたことを特徴とするスイッチング電源装置。 - 請求項1記載のスイッチング電源装置に於いて、前記三角波発生回路は、
入力電圧に比例した電流を出力する電流源回路と、
前記電流源回路により充電されて三角波電圧を発生するコンデンサと、
前記第1パルス幅変調信号がローレベルからハイレベルとなるタイミングにおいて短時間動作して前記コンデンサを放電リセットするリセット回路と、
を備えたことを特徴とするスイッチング電源装置。 - 請求項2記載のスイッチング電源装置に於いて、前記リセット回路は、
前記第1パルス幅変調信号のローレベルからハイレベルへの立上りに同期して微分パルス信号を生成する微分回路と、
前記微分パルス信号によりオンして前記コンデンサを放電リセットするリセット用スイッチング素子と、
を備えたことを特徴とするスイッチング電源装置。 - 請求項1記載のスイッチング電源装置に於いて、前記三角波発生回路は、
入力電圧に比例した電流を出力する電流源回路と、
前記電流源回路により充電されて三角波電圧を発生するコンデンサと、
前記第1パルス幅変調信号のローレベル期間の間だけ動作して前記コンデンサを放電リセットするリセット回路と、
を備えたことを特徴とするスイッチング電源装置。 - 請求項4記載のスイッチング電源装置に於いて、前記リセット回路は、前記コンデンサのプラス電位側にアノードを接続し、前記第1パルス幅変調信号を出力する前記デジタルプロセッサの出力端子にカソードを接続したダイオードを備えたことを特徴とするスイッチング電源装置。
- 請求項1記載のスイッチング電源装置に於いて、前記論理回路は、前記第1パルス幅変調信号と前記第2パルス幅変調信号を入力した論理積回路であることを特徴とするスイッチング電源装置。
- 請求項1記載のスイッチング電源装置に於いて、
前記デジタルパルス幅変調信号発生部は前記第1パルス幅変調信号を反転した反転第1パルス幅変調信号を出力し、
前記三角波発生回路は、
入力電圧に比例した電流を出力する電流源回路と、
前記電流源回路により充電されて三角波電圧を発生するコンデンサと、
前記反転第1パルス幅変調信号がハイレベルからローレベルとなるタイミングから短時間動作して前記コンデンサを放電リセットするリセット回路と、
を備えたことを特徴とするスイッチング電源装置。 - 請求項7記載のスイッチング電源装置に於いて、前記リセット回路は、
前記反転第1パルス幅変調信号のハイレベルからローレベルへの立下りに同期して微分パルス信号を生成する微分回路と、
前記微分パルス信号によりオンして前記コンデンサを放電リセットするリセット用スイッチング素子と、
を備えたことを特徴とするスイッチング電源装置。 - 請求項1記載のスイッチング電源装置に於いて、
前記デジタルパルス幅変調信号発生部は前記第1パルス幅変調信号を反転した反転第1パルス幅変調信号を出力し、
前記三角波発生回路は、
入力電圧に比例した電流を出力する電流源回路と、
前記電流源回路により充電されて三角波電圧を発生するコンデンサと、
前記反転第1パルス幅変調信号のハイレベル期間の間だけ動作して前記コンデンサを放電リセットするリセット回路と、
を備えたことを特徴とするスイッチング電源装置。 - 請求項9記載のスイッチング電源装置に於いて、前記リセット回路は、前記反転第1パルス幅変調信号のハイレベルの期間にオンして前記コンデンサを放電リセットするリセット用スイッチング素子を備えたことを特徴とするスイッチング電源装置。
- 請求項7又は9記載のスイッチング電源装置に於いて、
前記論理回路は、
前記反転第1パルス幅変調信号と前記第2パルス幅変調信号を入力した論理和回路と、
前記論理和回路の出力を反転して前記スイッチング素子に駆動信号を出力するインバータ回路と、
を備えたことを特徴とするスイッチング電源装置。 - 請求項1又は4記載のスイッチング電源装置に於いて、前記デジタルプロセッサは、プログラムの実行により、
前記スイッチング電源装置の起動時に、前記第1パルス幅変調信号のオンデューティを時間の経過に対しプログラムに基づく所定の増加割合で変化させて出力電圧を所定電圧に向けて上昇させるソフトスタート処理部、
前記スイッチング電源装置の停止時に、前記第1パルス幅変調信号のオンデューティを時間の経過に対しプログラムに基づく所定の減少割合で変化させて出力電圧を所定電圧から下降させるソフトストップ処理部、
としての機能を実現することを特徴とするスイッチング電源装置。 - 請求項7又は9記載のスイッチング電源装置に於いて、前記デジタルプロセッサは、プログラムの実行により、
前記スイッチング電源装置の起動時に、前記反転第1パルス幅変調信号のオフデューティを時間の経過に対しプログラムに基づく所定の増加割合で変化させて出力電圧を所定電圧に向けて上昇させるソフトスタート処理部、
前記スイッチング電源装置の停止時に、前記反転第1パルス幅変調信号のオフデューティを時間の経過に対しプログラムに基づく所定の減少割合で変化させて出力電圧を所定電圧から下降させるソフトストップ処理部、
としての機能を実現することを特徴とするスイッチング電源装置。 - 請求項12又は13記載のスイッチング電源装置に於いて、
前記ソフトスタート処理部は、前記第1パルス幅変調信号のオンデューティの増加割合、または、前記反転第1パルス幅変調信号のオフデューティの増加割合を入力電圧の大きさに反比例するように変化させることで、出力電圧が所定の電圧に上昇するまでの時間が入力電圧の影響を受けなくする処理を行い、
前記ソフトストップ処理部は、前記第1パルス幅変調信号のオンデューティの減少割合、または、前記反転第1パルス幅変調信号のオフデューティの減少割合を入力電圧の大きさに反比例するように変化させることで、出力電圧が所定の電圧に下降するまでの時間が入力電圧の影響を受けなくする処理を行うことを特徴とするスイッチング電源装置。 - 請求項1記載のスイッチング電源装置に於いて、前記出力電圧制御信号発生回路は、出力電圧信号と所定の基準電圧信号との誤差電圧を増幅することで出力電圧制御信号を発生することを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008293155A JP5280807B2 (ja) | 2008-11-17 | 2008-11-17 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008293155A JP5280807B2 (ja) | 2008-11-17 | 2008-11-17 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010124524A JP2010124524A (ja) | 2010-06-03 |
JP5280807B2 true JP5280807B2 (ja) | 2013-09-04 |
Family
ID=42325365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008293155A Active JP5280807B2 (ja) | 2008-11-17 | 2008-11-17 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5280807B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103270683A (zh) * | 2010-12-23 | 2013-08-28 | 马维尔国际贸易有限公司 | 减小反激式变换器设计中的电压应力 |
US8737099B2 (en) * | 2011-07-15 | 2014-05-27 | O2Micro, Inc. | Controllers for power converters |
US9397579B2 (en) | 2011-07-15 | 2016-07-19 | O2Micro Inc | Full-bridge switching DC/DC converters and controllers thereof |
JP6009742B2 (ja) * | 2011-08-08 | 2016-10-19 | ローム株式会社 | スイッチング電源装置 |
JP5927109B2 (ja) * | 2012-12-26 | 2016-05-25 | コーセル株式会社 | スイッチング電源装置 |
JP6188487B2 (ja) * | 2013-08-26 | 2017-08-30 | ローム株式会社 | Dc/dcコンバータおよびその動作方法、および電子機器 |
JP6247176B2 (ja) * | 2014-08-20 | 2017-12-13 | コーセル株式会社 | スイッチング電源装置 |
JP6196954B2 (ja) * | 2014-09-22 | 2017-09-13 | コーセル株式会社 | スイッチング電源装置 |
JP6158775B2 (ja) * | 2014-10-28 | 2017-07-05 | コーセル株式会社 | スイッチング電源装置 |
JP6478323B2 (ja) * | 2015-03-20 | 2019-03-06 | コーセル株式会社 | スイッチング電源装置 |
JP6529128B2 (ja) * | 2015-10-27 | 2019-06-12 | コーセル株式会社 | 基準電圧発生回路及びスイッチング電源装置 |
JP2018152974A (ja) * | 2017-03-13 | 2018-09-27 | 株式会社豊田自動織機 | フォワード方式の双方向dc−dcコンバータ |
JP7177714B2 (ja) * | 2019-01-28 | 2022-11-24 | ローム株式会社 | 電源装置 |
WO2023276665A1 (ja) * | 2021-07-01 | 2023-01-05 | ローム株式会社 | スイッチング電源装置、スイッチ制御装置、及び産業機器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2539204B2 (ja) * | 1986-12-24 | 1996-10-02 | 富士通電装 株式会社 | スイツチング電源装置 |
JPH11262256A (ja) * | 1998-03-13 | 1999-09-24 | Matsushita Electric Works Ltd | 電源装置及び放電灯点灯装置 |
JP2003324957A (ja) * | 2002-04-25 | 2003-11-14 | Canon Inc | 電源装置およびその制御方法 |
AU2003254959A1 (en) * | 2002-09-12 | 2004-04-30 | Matsushita Electric Industrial Co., Ltd. | Lighting device of electrodeless discharge lamp, bulb type electrodeless fluorescent lamp and lighting device of discharge lamp |
JP2007020388A (ja) * | 2005-06-08 | 2007-01-25 | Tamura Seisakusho Co Ltd | 電圧変換回路およびスイッチング電源装置 |
JP2007288979A (ja) * | 2006-04-19 | 2007-11-01 | Toyota Industries Corp | 直流電源装置 |
JP4809754B2 (ja) * | 2006-11-20 | 2011-11-09 | コーセル株式会社 | スイッチング電源装置 |
-
2008
- 2008-11-17 JP JP2008293155A patent/JP5280807B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010124524A (ja) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5280807B2 (ja) | スイッチング電源装置 | |
JP4926625B2 (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置 | |
JP4907275B2 (ja) | 電源装置及びその動作制御方法 | |
US8335097B2 (en) | Semiconductor device that converts input direct current voltage to regulated output voltage by intermittently switching on and off the input direct current voltage | |
JP4708976B2 (ja) | 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法 | |
JP5304281B2 (ja) | Dc−dcコンバータおよびスイッチング制御回路 | |
JP5772191B2 (ja) | スイッチング電源装置 | |
JP2008228514A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
US20090201000A1 (en) | Synchronous Rectification Switching Regulator, Control Circuit Thereof, and Method of Controlling the Operation Thereof | |
JP2008092740A (ja) | コンパレータ方式dc−dcコンバータ | |
US8149598B2 (en) | Switching power supply apparatus | |
JP2006158067A (ja) | 電源ドライバ回路 | |
JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
JP2003319645A (ja) | Dc−dcコンバータ | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP2009065753A (ja) | スイッチングレギュレータ | |
JP2018113811A (ja) | スイッチング電源装置 | |
JP4543021B2 (ja) | 電源装置及びその制御回路並びに制御方法 | |
JP2010259188A (ja) | ソフトスタート回路およびスイッチング電源装置 | |
JP2017212814A (ja) | 電源装置および電源制御方法 | |
JP2005151689A (ja) | 同期整流方式スイッチングレギュレータ制御回路及びこれを含む半導体集積回路 | |
JP2005210820A (ja) | 同期整流式dc/dcコンバータ | |
JP6695176B2 (ja) | スイッチングレギュレータ | |
JP6761357B2 (ja) | スイッチング電源装置 | |
JP2023082752A (ja) | 電源制御装置、および降圧dc/dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110815 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5280807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |