JP5278782B2 - 集合基板の製造方法 - Google Patents

集合基板の製造方法 Download PDF

Info

Publication number
JP5278782B2
JP5278782B2 JP2011549379A JP2011549379A JP5278782B2 JP 5278782 B2 JP5278782 B2 JP 5278782B2 JP 2011549379 A JP2011549379 A JP 2011549379A JP 2011549379 A JP2011549379 A JP 2011549379A JP 5278782 B2 JP5278782 B2 JP 5278782B2
Authority
JP
Japan
Prior art keywords
substrate
layer
ceramic
shrinkage suppression
suppression layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011549379A
Other languages
English (en)
Other versions
JPWO2011152085A1 (ja
Inventor
智哉 横山
純一 南條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011549379A priority Critical patent/JP5278782B2/ja
Publication of JPWO2011152085A1 publication Critical patent/JPWO2011152085A1/ja
Application granted granted Critical
Publication of JP5278782B2 publication Critical patent/JP5278782B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/64Forming laminates or joined articles comprising grooves or cuts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)

Description

本発明は、集合基板の製造方法に関し、詳しくは、多層セラミック基板を含む集合基板の製造方法に関する。
従来、多層セラミック基板に部品を実装したモジュール部品等を製造する方法として、個基板になる部分を含む集合基板に部品を実装した後、集合基板を個基板に分割する工法が知られている。集合基板は、セラミックグリーンシートを積層した積層体を焼成することにより作製される。
例えば、図7は、集合基板を作製するための積層体111を示す平面図である。積層体111は、セラミックグリーンシート112が積層されている。セラミックグリーンシート112は、中央部116に導電ペースト膜113が形成され、周辺部114に導電ペーストからなる収縮抑制層115が形成されている。導電ペーストとセラミックグリーンシート112の収縮率が異なるので、周辺部に収縮抑制層115を設けることにより、中央部116と周辺部114との収縮の差を小さくすることができ集合基板に歪みが生じないとされている(例えば、特許文献1参照)。
特開2001−308526号公報
しかし、図7では、セラミックグリーンシートの外周縁と収縮抑制層との間に間隔Gが設けられている。セラミックグリーンシートの外周縁と収縮抑制層115との間に間隔Gを設けた積層体は、収縮抑制層115とセラミックグリーンシート112との収縮率の差により歪む。そのため、焼成後の積層体の端面にひびが生じたり、焼成前の積層体の表面に形成したブレイク用溝が焼成後に局所的に変形し、ブレイク用溝を起点に基板が割れたり、ひびが発生したりすることがある。焼成後の積層体、すなわち集合基板にひびが発生すると、強度が低下するため、焼成後の部品実装工程や工程間の搬送中の衝撃等によって、集合基板が割れやすくなる。
本発明は、かかる実情に鑑み、集合基板にひびが発生したり、集合基板の割れが発生したりすることを防ぐことができる集合基板の製造方法を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した集合基板の製造方法を提供する。
集合基板の製造方法は、(i)未焼成の積層体を準備する第1の工程と、(ii)未焼成の前記積層体を焼成し、焼成が完了した前記積層体により集合基板を形成する第2の工程とを備える。未焼成の前記積層体は、(a)個基板になる部分を含む個基板領域と該個基板領域の周囲を囲む周辺領域とを有し、互いに積層され圧着された複数層の未焼結のセラミック層と、(b)互いに隣接する前記セラミック層の間に配置され、前記セラミック層の外周縁に接するように前記セラミック層の前記周辺領域に形成された収縮抑制層とを備える。未焼成の前記積層体は、前記セラミック層の積層方向両側において外部に露出する主面の少なくとも一方に、個基板になる部分の境界線及びその延長線に沿って、個基板に分割するためのブレイク用溝が形成されている。
上記方法により作製された集合基板は、そのセラミック層の積層方向両側の外部に露出する主面間に延在しかつ外部に露出する端面に、収縮抑制層が露出している。
未焼結のセラミック層の外周縁との間に間隔を設けて収縮抑制層を形成すると、間隔が設けられた部分、すなわち収縮抑制層が形成されていない部分は、焼成時の収縮が収縮抑制層によって抑制されない。そのため、積層体は、焼成時に積層体の端面付近で不均一に変形し、積層体の端面にひびが生じたり、ブレイク用溝が積層体の端面付近で局所的に変形したりする。
これに対し、上記方法によれば、未焼結のセラミック層の外周縁に接するように収縮抑制層が形成されているので、セラミックグリーンシート112における間隔Gの部分が存在しなくなる。これにより、焼成時に、積層体の端面付近の不均一な変形を緩和し、あるいは無くして、焼成後の積層体の端面にひびが生じたり、ブレイク用溝が局所的に変形したりすることを防止できる。
記収縮抑制層に隣接する前記セラミック層は磁性体セラミック材料を含む。焼結が完了した前記積層体にめっきを行い、前記集合基板の前記端面にめっき層を形成する第3の工程をさらに備える。
めっきは、端面に露出した収縮抑制層に付着する。また磁性体セラミック材料を含むセラミック層に付着しやすい。そのため、集合基板の端面に強固に付着するめっき層を容易に形成することができる。
めっき層を形成する第3の工程までの間に、集合基板の端面にひびが発生しても、そのひびはめっき層によって補修されるので、ひびを起点とする集合基板の割れが生じにくくなる。また、めっき層は集合基板の端面から剥がれにくいため、めっき層の剥離片の付着によるショートや断線などが生じないようにすることができる。
好ましくは、前記集合基板を前記ブレイク用溝に沿って分割する前に、前記集合基板の個基板になる部分に部品を実装する第4の工程をさらに備える。
集合基板に部品を実装した後に分割することにより、個基板を効率よく形成することができる。
また、本発明は、以下のように構成された集合基板を提供する。
集合基板は、(a)個基板になる部分を含む個基板領域と該個基板領域の周囲を囲む周辺領域とを有し、互いに積層され圧着された複数層のセラミック層と、(b)互いに隣接する前記セラミック層の間に配置され、前記セラミック層の前記周辺領域に形成された収縮抑制層とを備える。集合基板は、積層され圧着された前記セラミック層の、前記セラミック層の積層方向両側において外部に露出する主面の少なくとも一方に、個基板になる部分の境界線及びその延長線に沿って、個基板に分割するためのブレイク用溝が形成されている。集合基板は、積層され圧着された前記セラミック層の前記主面間に延在しかつ外部に露出する端面に、前記収縮抑制層が露出している。めっきが、前記端面に露出した前記収縮抑制層に付着している。
上記構成の集合基板は、未焼結のセラミック層が積層された積層体を焼成することにより作製することができる。焼結が完了した積層体、すなわち集合基板は、ブレイク用溝に沿って分割することにより、個基板に分割することができる。
収縮抑制層が、未焼結のセラミック層の外周縁に接するように形成された積層体を焼成することにより、集合基板の端面に収縮抑制層が露出するようにできる。この場合、集合基板の端面にひびが生じたり、ブレイク用溝が局所的に変形したりすることを防止できる。
すなわち、未焼結のセラミック層の外周縁との間に間隔を設けて収縮抑制層を形成すると、間隔が設けられた部分、すなわち収縮抑制層が形成されていない部分は、焼成時の収縮が収縮抑制層によって抑制されない。そのため、積層体は、焼成時に積層体の端面付近で不均一に変形し、積層体の端面にひびが生じたり、ブレイク用溝が積層体の端面付近で局所的に変形したりする。これに対し、未焼結のセラミック層の外周縁に接するように収縮抑制層が形成されていると、焼成時に積層体の端面付近の不均一な変形の発生を緩和し、あるいは無くすことができ、焼成後の積層体、すなわち集合基板の端面にひびが生じたり、ブレイク用溝が局所的に変形したりすることを防止できる。
本発明によれば、集合基板にひびが発生したり、集合基板の割れが発生したりすることを防ぐことができる。
集合基板の平面図である。(実施例1) 図1の線A−Aに沿って切断した断面図である。(実施例1) 図1の線B−Bに沿って切断した断面図である。(実施例1) セラミック層の平面図である。(実施例1) セラミック層の平面図である。(実施例1) 集合基板の平面図である。(比較例1) 集合基板の平面図である。(従来例)
以下、本発明の実施の形態について、図1〜図6を参照しながら説明する。
<実施例1> 実施例1の集合基板10について、図1〜図5を参照しながら説明する。
図1は、焼結が完了した集合基板10の平面図である。図2は、図1の線A−Aに沿って切断した断面図である。図3は、図1の線B−Bに沿って切断した断面図である。
図1〜図3に示すように、集合基板10は、個基板になる部分11を含む個基板領域11sと、個基板領域11sの周囲を囲む周辺領域11tを有する。図1では、4×4個の個基板になる部分11を、模式的に示している。
集合基板10の基板本体12の一方主面12aには、個基板領域11sの個基板になる部分11の境界線及びその延長線に沿って、断面V字状のブレイク用溝11x,11yが形成されている。集合基板10の基板本体12の他方主面12bには、ブレイク用溝11x,11yに対向して、断面矩形のブレイク用溝11p,11qが形成されている。集合基板10の基板本体12を、ブレイク用溝11p,11q,11x,11yに沿って、対向するブレイク用溝11pと11x、11qと11yの間で切断することにより、集合基板10の個基板領域11sから個基板を分割することができる。
図2に示すように、集合基板10の個基板になる部分11は、部品2,4を実装するためのランド電極26a,26b(図1では、図示せず)が基板本体12の一方主面12aに形成され、個基板を他の回路基板等に実装するための端子電極28が基板本体12の他方主面12bに形成されている。なお、個基板に部品が実装されない場合には、ランド電極26a,26bを無くすことができる。
図2及び図3に示すように、集合基板10の基板本体12は、順に、第1の非磁性フェライト層16a、第1の磁性層14a、中間非磁性フェライト層16c、第2の磁性層14b、第2の非磁性フェライト層16bが積層されている。第1及び第2の磁性層14a,14bは、例えば、酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性フェライトと、セラミック材料とを含む。すなわち、第1及び第2の磁性層14a,14bは、磁性体セラミック材料を含む。第1及び第2の非磁性フェライト層16a,16bと中間非磁性フェライト層16cとは、例えば、酸化鉄、酸化亜鉛及び酸化銅を主成分とする非磁性フェライトと、セラミック材料とを含む。各層14a,14b,16a,16b,16cは、1層又は積層された2層以上のセラミック層からなる。
図2に示すように、集合基板10は、基板本体12の個基板領域11sの内部に、ビアホール導体24a,24bと、コイル20と、配線導体21とが形成されている。コイル20の一端は、不図示の配線導体により、ビアホール導体24aと接続されている。ビアホール導体24bと24aとが配線導体21により接続されている。
図2及び図3に示すように、基板本体12の周辺領域11tの内部には、収縮抑制層30,32が形成されている。収縮抑制層30,32は、集合基板10の基板本体12の端面12p,12qに露出している。詳しくは後述するが、ブレイク用溝11p,11q,11x,11yから離れている収縮抑制層30は、個基板領域11sの周囲を取り囲むように連続して形成されている。ブレイク用溝11x,11yの近傍の収縮抑制層32は、収縮抑制層32がブレイク用溝11x,11yに露出しないようにスリット34が形成され、個基板領域11sの周囲を取り囲むように断続的に形成されている。
ビアホール導体24a,24bは、基板本体12のセラミック層を貫通する層間接続導体により形成される。コイル20と配線導体21と収縮抑制層30,32とは、基板本体12のセラミック層に沿って延在する面内接続導体によって形成される。収縮抑制層30,32は、コイル20や配線導体21と同じ材料で形成すると工程が簡単になるが、コイル20や配線導体21とは異なる材料を用いて形成してもよい
コイル20は、第1及び第2の磁性層14a,14bと中間非磁性フェライト層16cの内部に形成されている。中間非磁性フェライト層16cがない構成とすることもできるが、第1及び第2の磁性層14a,14bの間に中間非磁性フェライト層16cを形成すると、中間非磁性フェライト層16cがなく磁性層だけにコイルが形成された場合よりも、コイル20の特性を向上(鉄損抑制による電圧変換効率の向上、或いはインダクタンス値の向上など)させることができるので好ましい。
もろくて欠けやすい第1及び第2の磁性層14a,14bは、基板本体12の主面12a,12bに露出しないように第1及び第2の非磁性フェライト層16a,16bに覆われ、保護されている。
集合基板10は、層間接続導体や面内接続導体が形成された未焼結のセラミックグリーンシートを積層し、焼成することにより、製造することができる。焼成後の基板本体12の厚みは、例えば100〜2000μmである。
集合基板10は、周辺領域11tにおいて収縮抑制層30,32が基板本体部12の端面12p,12qまで延在するように形成されているため、基板本体部12の周辺領域11tの厚みが略均一に厚くなることで、強度が向上する。
収縮抑制層が基板本体部の端面から離れている場合には、基板本体部の端面付近で不均一な焼成収縮によってブレイク用溝の幅が広がり、ブレイク用溝を起点に基板が割れやすくなるが、収縮抑制層30,32が基板本体部12の端面12p,12qまで延在するように形成されていると、焼成時の収縮は、基板本体部12の端面12p,12qまで略均一になるため、ブレイク用溝の幅は一定となり、ブレイク用溝を起点する基板の割れが生じない。
基板本体12の周辺領域11tにおいて、基板本体12の一方主面12aと他方主面12bの表面には収縮抑制層が配置されない。表面以外の内部には収縮抑制層30,32が配置される。面内接続導体の線膨張係数はセラミック層の線膨張係数より大きいため、焼成後の基板本体12には圧縮応力が残留し、基板強度が向上する。
焼成後の積層体の端面には収縮抑制層30,32が突出する。そのため、焼成後の積層体である基板本体12の端面12p,12qに、容易にめっきを形成できる。ハンドリング中の衝撃などによって基板本体12に端面12p,12qに多少のひびができても、そのひびは、めっきによって補修される。
さらに、端面12p,12qにひびがない場合でも、基板の強度自体がめっきで補強されることで、その後の部品実装工程や工程間の搬送中において基板割れを抑制できる。
基板本体12の各層を形成するセラミック材料として、比較的低抵抗で電流の流れやすい材料を用いると、めっき時に基板本体12の端面12p,12qに電流が流れやすくなり、基板本体12の端面12p,12qに十分にめっきを形成することができる。
この場合、基板本体12の厚み方向(各層の積層方向)に隣接する収縮抑制層30,32の間の距離が大きくても、基板本体12の端面12p,12qに強固にめっきが付くため、めっき後の部品実装工程や工程間の搬送中における集合基板の割れを、より抑制することができる。また、基板本体12の端面12p,12qに形成させためっき部分が剥がれると、剥離片の付着によりショートや断線などの不良が生じかねないが、このような不具合発生も防止することもできる。
次に、集合基板10の製造工程について説明する。
(1)まず、集合基板10の基板本体12のセラミック層の各層を形成するため、セラミック材料粉末を含み、シート状に成形された未焼結のセラミックグリーンシートを準備する。
第1及び第2の磁性層14a,14bになるセラミックグリーンシートには、例えば、酸化鉄、酸化亜鉛、酸化ニッケル及び酸化銅を主成分とする磁性フェライトを添加する。第1及び第2の非磁性フェライト層16a,16bや中間非磁性フェライト層16cになるセラミックグリーンシートには、例えば、酸化鉄、酸化亜鉛及び酸化銅を主成分とする非磁性フェライトを添加する。
セラミックグリーンシートには、適宜位置にレーザー加工やパンチング加工等により貫通孔を加工し、この貫通孔に導体ペーストを印刷等により埋め込むことによって、焼成後にビアホール導体となる層間接続導体を形成する。また、セラミックグリーンシートの一方主面に、導体ペーストをスクリーン印刷法やグラビア印刷法等により印刷するか、あるいは所定パターン形状の金属箔を転写する等によって、コイル20、配線導体21、収縮抑制層30,32になる面内接続導体を形成する。
セラミックグリーンシートは、集合基板10よりも大きいものを準備し、積層後に一括して所定サイズに切断する。
図4は、ブレイク用溝11p,11q,11x,11yから離れた層になるセラミックグリーンシート15の平面図である。図4に示すように、セラミックグリーンシート15の一方主面15aには、個基板領域11sの外側に、枠状に連続する収縮抑制層30を形成する。収縮抑制層30は、周辺領域11tよりも外側の耳部15zにはみ出るように形成する。
図5は、ブレイク用溝11x,11yの近傍の収縮抑制層32が形成されたセラミックグリーンシート13の平面図である。図5に示すように、セラミックグリーンシート13の一方主面13aには、個基板領域11sの外側に、個基板領域11sの周囲を取り囲むように枠状の収縮抑制層32を形成するが、収縮抑制層32にはスリット34を形成する。このスリット34の中心付近には、図3に示すように、ブレイク用溝11x,11yが形成される。すなわち、収縮抑制層32がブレイク用溝11x,11yに露出しないように、ブレイク用溝11x,11yの近傍領域にスリット34を形成する。
図示を省略するが、ブレイク用溝11p,11qの近傍の収縮抑制層32が形成されたセラミックグリーンシート13の平面図も図5と同様である。異なる点は、収縮抑制層32がブレイク用溝11p,11qに露出しないように、ブレイク用溝11p,11qの近傍領域にスリット35を形成することである。スリット35の幅はブレイク用溝11p,11qの幅より大きくする。
(2)次いで、基板本体12の各層を形成する未焼結のセラミックグリーンシートを、所定の順序で積層した後、積層方向に比較的小さい圧力を加え、仮圧着体を形成する。
(3)次いで、仮圧着体の周囲を切断してセラミックグリーンシートの耳部を除去し、集合基板10になる部分11s,11tのみを含む積層体を形成する。このとき、積層体の端面に収縮抑制層30,32が露出するようになる。
すなわち、図4に示したセラミックグリーンシート15は、集合基板10になる部分11s,11tと耳部15zとの境界線15x,15yに沿って切断され、収縮抑制層30は境界線15x,15yに沿って切断される。これにより、図2及び図3に示すように、収縮抑制層30の外周縁30x,30yが、集合基板10の端面12p,12qに連続して露出する。このように収縮抑制層30の外周縁30x,30yが集合基板10の端面12p,12qに全周に渡って連続して露出すると、焼成時の収縮による歪みを均一に抑制することができる。
図5に示したセラミックグリーンシート13は、集合基板10になる部分11s,11tと耳部13zとの境界線13x,13yに沿って切断され、収縮抑制層32は境界線13x,13yに沿って切断される。これにより、図2及び図3に示すように、収縮抑制層32の外周縁32x,32yが、集合基板10の端面12p,12qに間欠的に露出する。収縮抑制層32は、焼成時の収縮による歪みを略均一に抑制することができる。
(4)次いで、積層体を焼成する。焼成により、基板本体12の各層を形成するセラミックグリーンシートに含まれるセラミック材料粉末を焼結させる。
(5)次いで、焼成済みの積層体、すなわち基板本体12を取り出し、必要に応じて、基板本体12の主面12a,12bに形成されたランド電極26a,26bと端子電極28a,28bにめっきを行う。
このとき、集合基板10の基板本体12の端面12p,12qに、めっきを形成してもよい。集合基板10の基板本体12の端面12p,12qには、磁性層14a,14bと収縮抑制層30,32とが露出しているため、めっきが強固に付着する。
(6)以上の工程に完成した集合基板10は、ランド電極26a,26bに表面実装部品4やICチップ2などの部品を実装し、モジュール化する。そして、ブレイク用溝11p,11q,11x,11yに沿って切断し、個基板に分割することで、集合基板10からモジュール部品を作製することができる。
<比較例1> 図6は、比較例1の集合基板の基板本体12xの平面図である。図6は、基板本体12xの主面に形成されたブレイク用溝11x,11yのみを図示し、ランド電極や端子電極の図示を省略している。
比較例1の集合基板12xは、基板本体12xの周辺領域に形成された収縮抑制層が、実施例1とは異なり、基板本体12xの端面12p,12qに露出していない。すなわち、基板本体12xになる未焼成の積層体において、セラミックグリーンシートの外周縁と収縮抑制層との間には間隔が設けられている。そのため、積層体の端面付近において焼成時の収縮が収縮抑制層によって抑制されないため、図6に示すように、ブレイク用溝11x,11yの幅が、基板本体12xの端面12p,12q付近で局所的に広がり、基板割れの原因となる。
これに対して、実施例1では、基板本体12の端面12p,12qに露出するように収縮抑制層30,32が形成されおり、基板本体12の端面12p,12q付近は、それよりも内側の部分と同様に、焼成時の収縮が収縮抑制層30,32によって抑制される。そのため、図1に示すように、ブレイク用溝11x,11yは、基板本体12の端面12p,12q付近で局所的に広がることなく形成されるので、基板割れが生じない。
<作製例> 焼成後のサイズが約112×112mm、焼成後の厚みが450〜500μm、基板厚の40〜50%の深さのブレイク用溝が形成された実施例1の構成の集合基板の基板本体の端面をめっきで補強した場合、焼成/めっき工程以降の部品実装工程や工程間の搬送中に、基板本体の周辺領域の構成が原因であるひびや基板割れが一切発生しなかった。これに対し、収縮抑制層が基板本体部の端面から離れている比較例1の構成の集合基板の場合は、焼成時にブレイク用溝を起点とする基板割れや、基板割れには至らないひびが、数〜10%程度発生した。
<まとめ> 以上のように、集合基板10の基板本体12の周辺領域11tの内部に収縮抑制層30,32を形成し、収縮抑制層30,32が集合基板10の基板本体12の端面12p,12qに露出するように構成することにより、集合基板10にひびが発生したり、集合基板10の割れが発生したりすることを防ぐことができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
例えば、基板本体の各層は、磁性フェライトや非磁性フェライトを含まないセラミック層であってもよい。
10 集合基板
11 個基板になる部分
11s 個基板領域
11t 周辺領域
11p,11q,11x,11y ブレイク用溝
12 基板本体
12a,12b 主面
12p,12q 端面
14a,14b 磁性層
16a,16b,16c 非磁性フェライト層
20 コイル
21 配線導体
24a,24b ビアホール導体
26a,26b ランド電極
28a,28b 端子電極
30,32 収縮抑制層
34,35 スリット

Claims (3)

  1. 個基板になる部分を含む個基板領域と該個基板領域の周囲を囲む周辺領域とを有し、互いに積層され圧着された複数層の未焼結のセラミック層と、
    互いに隣接する前記セラミック層の間に配置され、前記セラミック層の外周縁に接するように前記セラミック層の前記周辺領域に形成された収縮抑制層と、
    を備え、
    前記収縮抑制層に隣接する前記セラミック層は磁性体セラミック材料を含み、
    前記セラミック層の積層方向両側において外部に露出する主面の少なくとも一方に、個基板になる部分の境界線及びその延長線に沿って、個基板に分割するためのブレイク用溝が形成された、
    未焼成の積層体を準備する第1の工程と、
    未焼成の前記積層体を焼成し、焼成が完了した前記積層体により集合基板を形成する第2の工程と、
    焼結が完了した前記積層体にめっきを行い、前記集合基板の前記端面にメッキ層を形成する第3の工程を備えたことを特徴とする、集合基板の製造方法。
  2. 前記集合基板を前記ブレイク用溝に沿って分割する前に、前記集合基板の個基板になる部分に部品を実装する第4の工程をさらに備えたことを特徴とする、請求項1に記載の集合基板の製造方法。
  3. 個基板になる部分を含む個基板領域と該個基板領域の周囲を囲む周辺領域とを有し、互いに積層され圧着された複数層のセラミック層と、
    互いに隣接する前記セラミック層の間に配置され、前記セラミック層の前記周辺領域に形成された収縮抑制層と、
    を備え、
    積層され圧着された前記セラミック層の、前記セラミック層の積層方向両側において外部に露出する主面の少なくとも一方に、個基板になる部分の境界線及びその延長線に沿って、個基板に分割するためのブレイク用溝が形成され、
    積層され圧着された前記セラミック層の前記主面間に延在しかつ外部に露出する端面に、前記収縮抑制層が露出し
    めっきが、前記端面に露出した前記収縮抑制層に付着していることを特徴とする、集合基板。
JP2011549379A 2010-06-04 2011-02-15 集合基板の製造方法 Active JP5278782B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011549379A JP5278782B2 (ja) 2010-06-04 2011-02-15 集合基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010129473 2010-06-04
JP2010129473 2010-06-04
PCT/JP2011/053140 WO2011152085A1 (ja) 2010-06-04 2011-02-15 集合基板の製造方法
JP2011549379A JP5278782B2 (ja) 2010-06-04 2011-02-15 集合基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2011152085A1 JPWO2011152085A1 (ja) 2013-07-25
JP5278782B2 true JP5278782B2 (ja) 2013-09-04

Family

ID=45066474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011549379A Active JP5278782B2 (ja) 2010-06-04 2011-02-15 集合基板の製造方法

Country Status (2)

Country Link
JP (1) JP5278782B2 (ja)
WO (1) WO2011152085A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227306A (ja) * 2011-04-19 2012-11-15 Ngk Insulators Ltd セラミック基板の製造方法
JP6114102B2 (ja) * 2013-04-26 2017-04-12 京セラ株式会社 多数個取り配線基板
KR102281459B1 (ko) * 2014-11-05 2021-07-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308526A (ja) * 2000-04-18 2001-11-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法および多層集合基板
JP2004071852A (ja) * 2002-08-07 2004-03-04 Hitachi Metals Ltd 積層基板
JP2006066652A (ja) * 2004-08-26 2006-03-09 Kyocera Corp 多数個取り配線基板
JP2008186967A (ja) * 2007-01-30 2008-08-14 Ngk Spark Plug Co Ltd 多数個取り基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181443A (ja) * 1995-12-25 1997-07-11 Murata Mfg Co Ltd 電子部品の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308526A (ja) * 2000-04-18 2001-11-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法および多層集合基板
JP2004071852A (ja) * 2002-08-07 2004-03-04 Hitachi Metals Ltd 積層基板
JP2006066652A (ja) * 2004-08-26 2006-03-09 Kyocera Corp 多数個取り配線基板
JP2008186967A (ja) * 2007-01-30 2008-08-14 Ngk Spark Plug Co Ltd 多数個取り基板

Also Published As

Publication number Publication date
WO2011152085A1 (ja) 2011-12-08
JPWO2011152085A1 (ja) 2013-07-25

Similar Documents

Publication Publication Date Title
JP5921074B2 (ja) 積層基板の製造方法
TWI623000B (zh) Laminated coil parts
KR101541505B1 (ko) 적층 세라믹 전자부품
JP5621573B2 (ja) コイル内蔵基板
JP2012094820A (ja) 積層セラミック電子部品
JP2006278556A (ja) 積層セラミック電子部品
WO2018159481A1 (ja) 積層型電子部品および積層型電子部品の製造方法
JP2012227198A (ja) 積層セラミックコンデンサ
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
JP5278782B2 (ja) 集合基板の製造方法
WO2011148678A1 (ja) Lc共焼結基板及びその製造方法
CN104981113B (zh) 电路板金手指的加工方法和金手指电路板
JP2005294486A (ja) 積層型電子部品
JP2001251024A (ja) 多層集合基板および多層セラミック部品の製造方法
JP6195085B2 (ja) 積層電子部品
WO2018159482A1 (ja) 積層型電子部品および積層型電子部品の製造方法
JP5935506B2 (ja) 積層基板およびその製造方法
JP4272183B2 (ja) 積層型電子部品
JP2007035715A (ja) 積層電子部品の製造方法
JP2009099699A (ja) 電子部品の製造方法
JP2012089818A (ja) 積層型セラミック電子部品の製造方法
CN110121923A (zh) 配线基板的单片化方法以及封装用基板
JPWO2016084783A1 (ja) 電子部品の製造方法、電子部品および電子装置
JP6119843B2 (ja) 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体
JP2012109355A (ja) 多層フェライト基板及び電子部品の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130508

R150 Certificate of patent or registration of utility model

Ref document number: 5278782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150