JP5272620B2

JP5272620B2 - Display device

Info

Publication number: JP5272620B2
Application number: JP2008251553A
Authority: JP
Inventors: 貴志木津
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2008-09-29
Filing date: 2008-09-29
Publication date: 2013-08-28
Anticipated expiration: 2028-09-29
Also published as: JP2010085469A

Description

本発明は、光書き込み画像を記憶する表示装置に関する。 The present invention relates to a display device that stores an optically written image.

特許文献１及び特許文献２には、光書き込み型の電子ペーパが開示されている。
これらの文献に開示された電子ペーパは、光照射部からの書き込み光を書込面に受光し、書き込み光による画像を記憶し、記憶した画像を表示面に表示する。
光照射部としては、高密度面発光性及び高速応答性という特徴から、有機ＥＬ（ Electro-Luminescence）素子が有効である。 Patent Document 1 and Patent Document 2 disclose optical writing type electronic paper.
The electronic paper disclosed in these documents receives writing light from the light irradiation unit on the writing surface, stores an image by the writing light, and displays the stored image on the display surface.
As the light irradiation part, an organic EL (Electro-Luminescence) element is effective from the features of high-density surface light emission and high-speed response.

特開２０００−１１１９４２号公報JP 2000-111942 A 特開２００６−２５９３３２号公報JP 2006-259332 A

特許文献１と特許文献２に開示された構成では、電子ペーパと光照射部との間に間隙が存在する。このため、電子ペーパに入力される画像がぼけてしまい、電子ペーパの表示画像もぼけてしまうという問題がある。 In the configurations disclosed in Patent Document 1 and Patent Document 2, there is a gap between the electronic paper and the light irradiation unit. For this reason, there is a problem that an image input to the electronic paper is blurred and a display image of the electronic paper is blurred.

具体的に説明すると、図１５（ａ）に示すように、光照射部を構成する有機ＥＬ素子２３の発光層３８と光導電層５２との距離１１０ａが離れている場合には、隣接する有機ＥＬ素子２３が光導電層５２へ発光するＥＬ光の受光エネルギー１１２が重なるため、解像度が低くなる。 More specifically, as shown in FIG. 15A, when the distance 110a between the light emitting layer 38 and the photoconductive layer 52 of the organic EL element 23 constituting the light irradiation unit is separated, the adjacent organic Since the light receiving energy 112 of the EL light emitted from the EL element 23 to the photoconductive layer 52 overlaps, the resolution is lowered.

本発明は、上述のような問題を解決するためになされたもので、高解像度の画像を書き込み表示することが可能な表示装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to provide a display device capable of writing and displaying a high-resolution image.

上記目的を達成するため、本発明の第１の観点に係る表示装置は、
第１電極層と、前記第１電極層上に形成された有機エレクトロルミネッセンス層と、前記有機エレクトロルミネッセンス層上に形成され、前記第１電極層と対向して形成された第２電極層と、を備えた有機ＥＬ素子を有する有機ＥＬ画素が基板上に複数設けられた発光ユニットと、
ザグリ部が一方の面に形成され、前記基板と前記ザグリ部との間に形成された空間に前記複数の有機ＥＬ画素が配置されるよう、シール材を介して前記基板と貼り合わされた透明封止基板と、
前記透明封止基板の他方の面に設けられた第３電極層と、前記第３電極層の上に形成され、前記発光ユニットから照射された光を受光すると電気的な抵抗値が低下する光導電層と、前記光導電層上に配置され、印加電圧の強さに応じて配向状態が変化し所定の色の光を透過及び／又は反射し、電圧の印加が終わった後も変化後の配向状態を保持する液晶層と、前記液晶層の上に配置され、前記第３電極層と対向して形成された第４電極層と、を備えた液晶素子を有する液晶画素が複数設けられた記憶性表示ユニットと、から構成され、
前記光導電層は、前記発光ユニットの前記複数の有機ＥＬ画素の発光色の補色となる色であることを特徴とする。 In order to achieve the above object, a display device according to the first aspect of the present invention provides:
A first electrode layer, an organic electroluminescence layer formed on the first electrode layer, a second electrode layer formed on the organic electroluminescence layer and opposed to the first electrode layer, A light emitting unit in which a plurality of organic EL pixels each having an organic EL element provided on a substrate are provided ;
A transparent seal bonded to the substrate via a sealing material so that a counterbore is formed on one surface and the plurality of organic EL pixels are arranged in a space formed between the substrate and the counterbore. A stop substrate;
A third electrode layer provided on the other surface of the transparent sealing substrate, and a light that is formed on the third electrode layer and has an electrical resistance value that decreases when receiving light emitted from the light emitting unit. The conductive layer is disposed on the photoconductive layer, and the orientation state changes according to the strength of the applied voltage to transmit and / or reflect light of a predetermined color. There are provided a plurality of liquid crystal pixels each having a liquid crystal element including a liquid crystal layer that maintains an alignment state and a fourth electrode layer that is disposed on the liquid crystal layer and is opposed to the third electrode layer. and memory-type display unit is constituted by,
The photoconductive layer, you wherein a color to be a complementary emission colors of the plurality of organic EL pixels of the light emission unit.

好ましくは、前記透明封止基板は、
前記ザグリ部の凹部の厚さが５０μｍから１００μｍである、ことを特徴とする。 Preferably, the transparent sealing substrate is
A thickness of the concave portion of the counterbore portion is 50 μm to 100 μm.

前記発光ユニットの画素は、前記有機ＥＬ画素の色に応じて異なる強度を基準として自発光する、ことを特徴とする。 Pixel of the light emitting unit, said to self-emit different intensities depending on the color of the organic EL pixel basis, it is characterized.

前記記憶性表示ユニットは、前記発光ユニットから照射された光を受光して、受光した表示画像を記憶する際に、前記有機ＥＬ画素の色に応じて異なる電圧を印加する、ことを特徴とする。 The memory display unit receives light emitted from the light emitting unit and applies a different voltage according to the color of the organic EL pixel when storing the received display image. .

本発明によれば、発光ユニットと記憶性表示ユニットとの距離を短く、ほぼ均一にすることができ、高表示階調を得ることが可能となる。 According to the present invention, the distance between the light emitting unit and the memory display unit can be made short and substantially uniform, and high display gradation can be obtained.

以下、本発明の実施の形態に係る表示装置及び表示装置の製造方法について図面を参照しながら説明する。 Hereinafter, a display device and a method for manufacturing the display device according to an embodiment of the present invention will be described with reference to the drawings.

（実施形態１）
本実施形態の表示装置１００（電子ペーパ）は、図１（ａ）に示すように、メモリー性を有するコレスティック液晶等を有する液晶表示ユニット（記憶性表示ユニット）１０と、書き込み光を発光する有機ＥＬユニット（発光ユニット）２０とが、有機ＥＬユニット２０を封止する面をエッチングした透明封止基板４５を介して密着された構造を有し、液晶表示ユニット１０と有機ＥＬユニット２０との間の距離が透明封止基板４５の厚さのみであるという特徴を有する。また、表示装置１００の１画素は、図１（ｂ）に示すように有機ＥＬユニット２０の画素３０（以下、画素３０という）の上にコレスティック液晶層５７等を有する液晶表示ユニット１０の画素５０（以下、画素５０という）を密着した構造を有している。 (Embodiment 1)
As shown in FIG. 1A, a display device 100 (electronic paper) according to the present embodiment emits writing light and a liquid crystal display unit (memory display unit) 10 having a cholestic liquid crystal having a memory property. The organic EL unit (light emitting unit) 20 has a structure in which the surface for sealing the organic EL unit 20 is in contact with each other via a transparent sealing substrate 45, and the liquid crystal display unit 10 and the organic EL unit 20 are The distance between them is only the thickness of the transparent sealing substrate 45. Further, one pixel of the display device 100 is a pixel of the liquid crystal display unit 10 having a cholestic liquid crystal layer 57 and the like on the pixel 30 of the organic EL unit 20 (hereinafter referred to as the pixel 30) as shown in FIG. 50 (hereinafter referred to as a pixel 50).

以下、液晶表示ユニット１０と有機ＥＬユニット２０とを順に説明する。
まず、有機ＥＬユニット２０は、図２に示すように、行列状に配列された画素３０と、行毎に配置され、対応する行の複数の画素３０に駆動電圧を印加するアノードラインＬａと、列毎に配置され、対応する列の複数の画素３０に接地電圧Ｖｓｓを印加するカソードラインＬｃと、列毎に配置され、対応する列の画素３０にデータ電圧（階調信号）Ｖｐｉｘを印加するデータラインＬｄと、行毎に配置され、対応する行の画素３０を選択状態に設定するための走査ラインＬｓと、を備える。 Hereinafter, the liquid crystal display unit 10 and the organic EL unit 20 will be described in order.
First, as shown in FIG. 2, the organic EL unit 20 includes pixels 30 arranged in a matrix, an anode line La that is arranged for each row and applies a driving voltage to a plurality of pixels 30 in a corresponding row, A cathode line Lc that is arranged for each column and applies the ground voltage Vss to a plurality of pixels 30 in the corresponding column, and a data voltage (gradation signal) Vpix that is arranged for each column and corresponds to the pixels 30 in the corresponding column. A data line Ld and a scanning line Ls arranged for each row and for setting the pixels 30 in the corresponding row to a selected state are provided.

各画素３０は、図３に示すように、ダイオードで表される有機ＥＬ素子２３と、有機ＥＬ素子２３をアクティブ動作する画素駆動回路２とを備える。画素駆動回路２は、トランジスタ（選択トランジスタ）Ｔｒ２１と、トランジスタ（発光駆動トランジスタ）Ｔｒ２２と、キャパシタＣｓと、を備える。トランジスタＴｒ２１及びトランジスタＴｒ２２は、例えば、ｎチャネル型のアモルファスシリコン薄膜トランジスタから構成される。これに限らず、少なくとも一方がｐチャネル型でもよく、ポリシリコン薄膜トランジスタであってもよい。 As shown in FIG. 3, each pixel 30 includes an organic EL element 23 represented by a diode and a pixel drive circuit 2 that actively operates the organic EL element 23. The pixel drive circuit 2 includes a transistor (selection transistor) Tr21, a transistor (light emission drive transistor) Tr22, and a capacitor Cs. The transistor Tr21 and the transistor Tr22 are composed of, for example, an n-channel amorphous silicon thin film transistor. Not limited to this, at least one of them may be a p-channel type or a polysilicon thin film transistor.

走査ラインＬｓは、有機ＥＬユニット２０の周縁部に配置された走査ドライバ（図示せず）に接続されており、所定タイミングで有機ＥＬユニット２０の行方向に配列された複数の表示画素を選択状態に設定するための選択電圧信号（走査信号）Ｓｓｅｌが印加される。また、データラインＬｄは、有機ＥＬユニット２０の周縁部に配置されたデータドライバ（図示せず）に接続され、上記表示画素の選択状態に同期するタイミングで表示データに応じたデータ電圧（階調信号）Ｖｐｉｘが印加される。走査ドライバ及びデータドライバは別個のＩＣチップであってもよく、同一のＩＣチップでもよい。 The scanning line Ls is connected to a scanning driver (not shown) arranged at the peripheral edge of the organic EL unit 20, and selects a plurality of display pixels arranged in the row direction of the organic EL unit 20 at a predetermined timing. A selection voltage signal (scanning signal) Ssel for setting to is applied. The data line Ld is connected to a data driver (not shown) arranged at the peripheral edge of the organic EL unit 20, and a data voltage (gray scale) corresponding to the display data is synchronized with the selection state of the display pixel. Signal) Vpix is applied. The scan driver and the data driver may be separate IC chips or the same IC chip.

各行に配列された複数のトランジスタＴｒ２２を、当該トランジスタＴｒ２２に接続された有機ＥＬ素子２３のアノード電極に表示データに応じた発光駆動電流を流す状態に設定するように、複数のアノードラインＬａは、いずれも所定の高電位電源に直接又は間接的に接続されている。つまり、アノードラインＬａには、有機ＥＬ素子２３のカソード電極に印加される基準電圧Ｖｓｓより十分電位の高い所定の高電位が印加される。また、複数のカソードラインＬｃ、例えば、所定の低電位電源に直接又は間接的に接続され、絶縁性基板上に２次元配列された全ての表示画素に、単一の電極層により形成されたカソード電極を介して、所定の低電圧（基準電圧Ｖｓｓ、例えば接地電位ＧＮＤ）を共通に印加する。 In order to set the plurality of transistors Tr22 arranged in each row to a state in which a light emission driving current according to display data flows through the anode electrode of the organic EL element 23 connected to the transistor Tr22, the plurality of anode lines La Both are directly or indirectly connected to a predetermined high potential power source. That is, a predetermined high potential that is sufficiently higher than the reference voltage Vss applied to the cathode electrode of the organic EL element 23 is applied to the anode line La. Also, a plurality of cathode lines Lc, for example, cathodes formed by a single electrode layer on all display pixels that are directly or indirectly connected to a predetermined low potential power supply and are two-dimensionally arranged on an insulating substrate. A predetermined low voltage (reference voltage Vss, for example, ground potential GND) is commonly applied via the electrodes.

すなわち、各画素駆動回路２は、対応する画素３０において、直列に接続されたトランジスタＴｒ２２の電流路と有機ＥＬ素子２３の組の両端（トランジスタＴｒ２２のドレイン端子と有機ＥＬ素子２３のカソード端子）にそれぞれ、供給電圧Ｖｄｄと基準電圧Ｖｓｓを印加して有機ＥＬ素子２３に順バイアスを付与して有機ＥＬ素子２３が発光できる状態にし、更に階調信号Ｖｐｉｘに応じて流れる発光駆動電流の電流値を画素駆動回路２により制御している。 That is, each pixel drive circuit 2 is connected to both ends of a set of the current path of the transistor Tr22 and the organic EL element 23 connected in series (the drain terminal of the transistor Tr22 and the cathode terminal of the organic EL element 23) in the corresponding pixel 30. The supply voltage Vdd and the reference voltage Vss are respectively applied to apply a forward bias to the organic EL element 23 so that the organic EL element 23 can emit light, and the current value of the light emission drive current that flows according to the gradation signal Vpix is set. It is controlled by the pixel drive circuit 2.

本実施形態では、有機ＥＬユニット２０は、図４及び図５に示すように、有機ＥＬ層で発光した光を絶縁性基板を介して視野側（絶縁性基板の他面側）に出射するトップエミッション型の発光構造を有するパネルで構成される。 In the present embodiment, as shown in FIGS. 4 and 5, the organic EL unit 20 emits light emitted from the organic EL layer to the view side (the other surface side of the insulating substrate) through the insulating substrate. It consists of a panel having an emission type light emitting structure.

画素基板３１は、絶縁性と可撓性とを備える材料から形成され、例えばポリオレフィン、アクリル樹脂、ポリエステル樹脂又はポリイミド樹脂等のフィルムから構成される。
画素基板３１上には、ゲート電極２１ｇと、ゲート電極２２ｇ兼キャパシタＣｓの片側電極と、データラインＬｄとを形成する。
キャパシタＣｓの片側電極は、上層に画素電極３４を形成する長方形の区域に形成され、これと接続するゲート電極２２ｇは、画素電極３４を形成する長方形区域の右辺に沿った、右辺より短い長方形区域に形成される。ゲート電極２１ｇは、画素電極３４を形成する長方形区域の右上角から離れ、角付近を囲む区域に形成される。データラインＬｄは、画素電極３４を形成する長方形区域の左辺から離れ、画素電極３４の行方向に延びた区域に形成される。 The pixel substrate 31 is made of a material having insulation and flexibility, and is made of a film such as polyolefin, acrylic resin, polyester resin, or polyimide resin.
On the pixel substrate 31, the gate electrode 21g, the gate electrode 22g and one side electrode of the capacitor Cs, and the data line Ld are formed.
One side electrode of the capacitor Cs is formed in a rectangular area forming the pixel electrode 34 on the upper layer, and the gate electrode 22g connected thereto is a rectangular area shorter than the right side along the right side of the rectangular area forming the pixel electrode 34. Formed. The gate electrode 21g is formed in a region surrounding the vicinity of the corner away from the upper right corner of the rectangular region forming the pixel electrode 34. The data line Ld is formed in an area extending away from the left side of the rectangular area forming the pixel electrode 34 and extending in the row direction of the pixel electrode 34.

絶縁膜３２は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から構成されており、ゲート電極２２ｇと、キャパシタＣｓと、データラインＬｄとを覆うように画素基板３１の上全面に形成される。また、絶縁膜３２はゲート電極２２ｇが形成された区域においてトランジスタＴｒ２１及びＴｒ２２のゲート絶縁膜として機能する。 The insulating film 32 is made of an insulating material such as a silicon oxide film or a silicon nitride film, and is formed on the entire upper surface of the pixel substrate 31 so as to cover the gate electrode 22g, the capacitor Cs, and the data line Ld. The The insulating film 32 functions as a gate insulating film for the transistors Tr21 and Tr22 in the area where the gate electrode 22g is formed.

トランジスタＴｒ２１、Ｔｒ２２は、それぞれｎチャネル型の薄膜トランジスタ（ＴＦＴ；Thin Film Tranaiator）である。トランジスタＴｒ２１、Ｔｒ２２は、それぞれ画素基板３１上に形成される。図５（ａ）に示すように、トランジスタＴｒ２２は半導体層２７と、ソース電極２２ｓと、ドレイン電極２２ｄと、ｎ＋オーミックコンタクト層２４、２５と、ゲート電極２２ｇと、保護膜２６と、を備える。トランジスタＴｒ２２のソース電極２２ｓは画素電極３４に接続される。なお、トランジスタＴｒ２１は、トランジスタＴｒ２２と同様の構成を備える。 The transistors Tr21 and Tr22 are n-channel thin film transistors (TFTs), respectively. The transistors Tr21 and Tr22 are formed on the pixel substrate 31, respectively. As shown in FIG. 5A, the transistor Tr22 includes a semiconductor layer 27, a source electrode 22s, a drain electrode 22d, n + ohmic contact layers 24 and 25, a gate electrode 22g, and a protective film 26. The source electrode 22s of the transistor Tr22 is connected to the pixel electrode 34. Note that the transistor Tr21 has a configuration similar to that of the transistor Tr22.

トランジスタＴｒ２２において、ゲート電極２２ｇは、例えば、アルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）またはクロム（Ｃｒ）から形成される。また、ソース電極２２ｓ、ドレイン電極２２ｄはそれぞれ例えばアルミニウム−チタン（ＡｌＴｉ）／Ｃｒの２層構造、ＡｌＮｄＴｉ／Ｃｒの２層構造またはＣｒから形成されている。また、それぞれのソース電極２２ｓ及びドレイン電極２２ｄと半導体層２７との間には低抵抗性接触のため、ｎ＋オーミックコンタクト層２４、２５が形成される。なお、アノードラインＬａと走査ラインＬｓとは、ソース電極２２ｓ及びドレイン電極２２ｄと同一に形成される。 In the transistor Tr22, the gate electrode 22g is made of, for example, aluminum-neodymium-titanium (AlNdTi) or chromium (Cr). The source electrode 22s and the drain electrode 22d are each formed of, for example, an aluminum-titanium (AlTi) / Cr two-layer structure, an AlNdTi / Cr two-layer structure, or Cr. Further, n + ohmic contact layers 24 and 25 are formed between the source electrode 22s and the drain electrode 22d and the semiconductor layer 27 for low resistance contact. The anode line La and the scanning line Ls are formed in the same manner as the source electrode 22s and the drain electrode 22d.

画素電極（アノード電極）３４は、絶縁膜３２上に長方形状に形成され、下層としてＡｌ等の光反射性金属層と、上層としてＩＴＯ（Indium Tin Oxide）等の透明導電層とが、積層構造となっており、上面から入射された光を反射する。画素電極３４は、後述する画素領域に塗布される有機化合物含有液に対して親液性を有するように、プラズマ表面処理が施されている。また、各画素電極３４は隣接する他の画素の画素電極３４とは、層間絶縁膜３５ａと隔壁３５ｂとメタルバンク３９によって絶縁されている。 The pixel electrode (anode electrode) 34 is formed in a rectangular shape on the insulating film 32, and includes a laminated structure of a light reflective metal layer such as Al as a lower layer and a transparent conductive layer such as ITO (Indium Tin Oxide) as an upper layer. It reflects the light incident from the upper surface. The pixel electrode 34 is subjected to plasma surface treatment so as to be lyophilic with respect to an organic compound-containing liquid applied to a pixel region described later. In addition, each pixel electrode 34 is insulated from the pixel electrodes 34 of other adjacent pixels by an interlayer insulating film 35 a, a partition wall 35 b, and a metal bank 39.

層間絶縁膜３５ａは、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から構成され、トランジスタＴｒ２１、Ｔｒ２２及び絶縁膜３２を覆うように形成される。また、層間絶縁膜３５ａは、発光領域に対応する領域に開口３５ｃが形成されているので、画素電極３４の周縁を囲むようにマトリクス状に形成され、画素電極３４と隣接する画素電極３４との間を絶縁する。さらに、層間絶縁膜３５ａは、発光層３８が発する光がトランジスタＴｒ２１、Ｔｒ２２に入り込み、誤動作することを防止する。 The interlayer insulating film 35a is made of an insulating material such as a silicon oxide film or a silicon nitride film, and is formed so as to cover the transistors Tr21 and Tr22 and the insulating film 32. The interlayer insulating film 35a is formed in a matrix so as to surround the periphery of the pixel electrode 34 because the opening 35c is formed in a region corresponding to the light emitting region, and between the pixel electrode 34 and the adjacent pixel electrode 34. Insulate between. Furthermore, the interlayer insulating film 35a prevents light emitted from the light emitting layer 38 from entering the transistors Tr21 and Tr22 and malfunctioning.

隔壁３５ｂは、層間絶縁膜３５ａ上で列方向に沿って複数配列されている。隔壁３５ｂは、アクリル系、ポリイミド系の樹脂等から形成されており、層間絶縁膜３５ａより幅狭である。また、隔壁３５ｂ上に列方向に沿って複数のメタルバンク３９（カソードラインＬｃ）が形成されている。後述するように隔壁３５ｂはカソードラインＬｃをマスクとしてドライエッチングによって形成される。このため、隔壁３５ｂはカソードラインＬｃと面一に形成される。また、隔壁３５ｂの表面は、酸素プラズマ、紫外線オゾン等によるエッチングによって形成され、この際隔壁３５ｂの表面は親水化される。 A plurality of the partition walls 35b are arranged along the column direction on the interlayer insulating film 35a. The partition wall 35b is made of acrylic or polyimide resin, and is narrower than the interlayer insulating film 35a. A plurality of metal banks 39 (cathode lines Lc) are formed on the partition walls 35b along the column direction. As will be described later, the partition wall 35b is formed by dry etching using the cathode line Lc as a mask. Therefore, the partition wall 35b is formed flush with the cathode line Lc. The surface of the partition wall 35b is formed by etching with oxygen plasma, ultraviolet ozone, or the like. At this time, the surface of the partition wall 35b is hydrophilized.

正孔注入層３６は、画素電極３４上に形成され、発光層３８に正孔（ホール）を供給する。正孔注入層３６は正孔注入、輸送が可能な有機高分子系の材料から構成される。また、本実施形態では有機高分子系のホール注入・輸送材料を含む有機化合物含有液として、導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）とを水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液を用いている。 The hole injection layer 36 is formed on the pixel electrode 34 and supplies holes to the light emitting layer 38. The hole injection layer 36 is made of an organic polymer material that can inject and transport holes. In the present embodiment, as an organic compound-containing liquid containing an organic polymer-based hole injection / transport material, a conductive polymer such as polyethylenedioxythiophene (PEDOT) and a dopant polystyrene sulfonic acid (PSS) are used as an aqueous solvent. A PEDOT / PSS aqueous solution, which is a dispersion liquid dispersed in, is used.

インターレイヤ３７は、正孔注入層３６上に形成される。インターレイヤ３７は、正孔注入層３６の正孔注入性を抑制して発光層３８内において電子と正孔とを再結合させやすくする機能を有し、発光層３８の発光効率を高めるために設けられている。 The interlayer 37 is formed on the hole injection layer 36. The interlayer 37 has a function of suppressing the hole injection property of the hole injection layer 36 to facilitate recombination of electrons and holes in the light emitting layer 38, in order to increase the light emission efficiency of the light emitting layer 38. Is provided.

発光層３８は、インターレイヤ３７上に形成されている。発光層３８は、画素電極３４と対向電極４０との間に所定の電圧を印加することにより光を発生する機能を有する。発光層３８は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）をノズルコート法やインクジェット法等により塗布し、溶媒を揮発させることによって形成する。 The light emitting layer 38 is formed on the interlayer 37. The light emitting layer 38 has a function of generating light by applying a predetermined voltage between the pixel electrode 34 and the counter electrode 40. The light emitting layer 38 is a known polymer light emitting material capable of emitting fluorescence or phosphorescence, for example, red (R) or green (G) containing a conjugated double bond polymer such as polyparaphenylene vinylene or polyfluorene. And a blue (B) light emitting material. In addition, these luminescent materials are appropriately coated with a solution (dispersion) dissolved (or dispersed) in an aqueous solvent or an organic solvent such as tetralin, tetramethylbenzene, mesitylene, and xylene by a nozzle coating method, an inkjet method, or the like. It is formed by volatilizing.

対向電極４０は、導電材料、例えばＭｇ、Ｌｉ、Ｂａ、Ｃａ等から形成される。本実施形態では、対向電極４０はメタルバンク３９とＧＮＤとに接続されている。なお、本実施形態は対向電極４０側、つまり図５（ａ）における上側から光を取り出す構成であるため、対向電極４０は所定程度の透光性を備える材料、及び／又は厚みに形成される。 The counter electrode 40 is made of a conductive material such as Mg, Li, Ba, Ca, or the like. In the present embodiment, the counter electrode 40 is connected to the metal bank 39 and GND. In addition, since this embodiment is the structure which takes out light from the counter electrode 40 side, ie, the upper side in Fig.5 (a), the counter electrode 40 is formed in the material and / or thickness which have a certain level of translucency. .

メタルバンク３９は、表面に酸化膜が形成されにくい金、銀、銅、又はそれらを主成分とする合金から構成され、隔壁３５ｂ上に形成される。また、メタルバンク３９は正孔注入層３６、発光層３８等を形成する際に、画素内膜厚を均一に形成するため、隣接する画素間で混色が生じないようにするための隔壁（バンク）として機能するとともに、図３に示すカソードラインＬｃ（３９、４０）としても機能する。このようにカソードラインＬｃを膜厚に形成し低抵抗にすることにより、配線信号の遅延を防止することができる。さらに、メタルバンク３９は、発光層３８が発する光を反射して発光層３８の上部方向に光を集中させ明るくし、メタルバンク３９の上部方向を暗くするので、画素間の明暗をはっきりさせることができる。 The metal bank 39 is made of gold, silver, copper, or an alloy containing them as a main component, and an oxide film is hardly formed on the surface, and is formed on the partition wall 35b. In addition, the metal bank 39 has a uniform inner film thickness when forming the hole injection layer 36, the light emitting layer 38, etc., so that a partition wall (bank) is provided to prevent color mixture between adjacent pixels. ) As well as the cathode line Lc (39, 40) shown in FIG. Thus, by forming the cathode line Lc in a film thickness and reducing the resistance, the delay of the wiring signal can be prevented. Furthermore, since the metal bank 39 reflects the light emitted from the light emitting layer 38 to concentrate the light in the upper direction of the light emitting layer 38 and brighten it, and darkens the upper direction of the metal bank 39, the brightness between pixels is clarified. Can do.

透明封止基板４５は、図１（ａ）及び図５（ｂ）に示すように、有機ＥＬユニット２０の全ての画素３０を覆い、シール材４２と共に、画素３０を封止して、水・酸素等の流入を防止する。透明封止基板４５は、絶縁性と可撓性とを備える材料から形成され、例えばポリオレフィン、アクリル樹脂、ポリエステル樹脂又はポリイミド樹脂等のフィルムである。
ザグリ部４５ａは、表面には液晶表示素子５０が形成された透明封止基板４５の裏面を所定の厚さにエッチングして形成される。
発光層３８と光導電層５２の距離は、図５（ｂ）に示すように、透明封止基板４５の透湿性能及び耐久性を考慮して５０μｍ以上の厚さで、且つ光の透過性を考慮すると２００μｍ以下に形成されることが好ましい。より好ましくは、発光層３８と光導電層５２の距離は、１００μｍ程度である。
透明封止基板４５のザグリ部４５ａの凹部の厚さは、透湿性能と、耐久性と、発光層３８と光導電層５２の距離とを考慮すると、５０μｍから１００μｍ程度が望ましい。また、ザグリ部４５ａは、エッチング処理で腐食することにより、ほぼ平坦にすることができる。平坦化することにより、上部に密着する光導電層５２と発光層３８との距離をほぼ均一することができ、書き込み時の表示ムラを防止しやすくなる。 As shown in FIGS. 1A and 5B, the transparent sealing substrate 45 covers all the pixels 30 of the organic EL unit 20, seals the pixels 30 together with the sealing material 42, and water / Prevent inflow of oxygen. The transparent sealing substrate 45 is formed of a material having insulation and flexibility, and is a film of, for example, a polyolefin, an acrylic resin, a polyester resin, or a polyimide resin.
The counterbore part 45a is formed by etching the back surface of the transparent sealing substrate 45 on which the liquid crystal display element 50 is formed to a predetermined thickness.
As shown in FIG. 5B, the distance between the light emitting layer 38 and the photoconductive layer 52 is a thickness of 50 μm or more in consideration of the moisture permeability and durability of the transparent sealing substrate 45, and the light transmission property. In view of the above, it is preferable that the thickness be 200 μm or less. More preferably, the distance between the light emitting layer 38 and the photoconductive layer 52 is about 100 μm.
The thickness of the concave portion of the counterbore 45a of the transparent sealing substrate 45 is preferably about 50 μm to 100 μm in consideration of moisture permeability, durability, and the distance between the light emitting layer 38 and the photoconductive layer 52. Moreover, the counterbore part 45a can be made substantially flat by corroding by an etching process. By flattening, the distance between the photoconductive layer 52 and the light emitting layer 38 that are in close contact with each other can be made substantially uniform, and display unevenness during writing can be easily prevented.

封止剤４１は、例えば、乾燥化した窒素等の不活性ガスや、シリコーンオイル等であり、対向電極４０が酸化したり、発光層３８の特性が劣化することを防止する。なお、封止剤４１として不活性ガスを用いる場合には、侵入する水分と接着剤から発生するガスを吸収するために乾燥剤（図示せず）を併用し、封止空間内に備えてもよい。 The sealant 41 is, for example, dried inert gas such as nitrogen, silicone oil, or the like, and prevents the counter electrode 40 from being oxidized or the characteristics of the light emitting layer 38 from being deteriorated. When an inert gas is used as the sealant 41, a desiccant (not shown) may be used in combination to absorb the intruding moisture and the gas generated from the adhesive, and the sealant 41 may be provided in the sealed space. Good.

シール材４２は、例えば紫外線硬化樹脂等の光架橋性ポリマーであり、透明封止基板４５と画素基板３１（表示駆動回路４４に接続する画素基板３１上の配線４３を含む）とを接着して、画素３０が水・酸素等に接触しないようにする。 The sealing material 42 is a photocrosslinkable polymer such as an ultraviolet curable resin, for example, and adheres the transparent sealing substrate 45 and the pixel substrate 31 (including the wiring 43 on the pixel substrate 31 connected to the display drive circuit 44). The pixel 30 is prevented from coming into contact with water, oxygen, or the like.

次に、有機ＥＬユニット２０の透明封止基板４５上に形成される液晶表示ユニット１０について述べる。
液晶表示ユニット１０は、図６に示すように、ブラックマスク６２によって行列状に区分けされた複数の画素５０を２次元配列したパネルである。液晶表示ユニット１０には、光書き込み時にパルス電圧を印加する書き込み回路（図示せず）が接続されている。 Next, the liquid crystal display unit 10 formed on the transparent sealing substrate 45 of the organic EL unit 20 will be described.
As shown in FIG. 6, the liquid crystal display unit 10 is a panel in which a plurality of pixels 50 divided in a matrix by a black mask 62 are two-dimensionally arranged. The liquid crystal display unit 10 is connected to a writing circuit (not shown) that applies a pulse voltage during optical writing.

本実施形態の液晶表示ユニット１０で用いるコレスティック液晶は、配向状態により任意の波長光を反射する性質があり、この配向状態は制御することができる。
図７に示す、下部透明電極５１と上部透明電極５９との間にパルス状のバイアス電圧を印加しながら、パターン光を数１００ｍｓ程度、光導電層５２に照射すると、光が当たった場所のインピーダンスが低下し、光導電層５２の上部にある液晶に強い電界が加わる。強い電界により液晶の配向状態が外光を反射する状態になり、電圧の印加を止めた後も、液晶は外光を反射する配向状態を保持する。光が当たらない場所は、光導電層５２のインピーダンスが高いままなので、液晶層側に弱い電界しか加わらない。弱い電界によって液晶の状態は光を透過する配向状態になり、電圧の印加を止めた後も、液晶は外光を透過する配向状態を保持する。この反射と透過との配向状態の差により、画像を形成する。画像は何度でも書き換えが可能であり、無電源で半永久的に保持することもできる。 The cholestic liquid crystal used in the liquid crystal display unit 10 of the present embodiment has a property of reflecting light of an arbitrary wavelength depending on the alignment state, and this alignment state can be controlled.
When applying a pattern light to the photoconductive layer 52 for about several hundreds of milliseconds while applying a pulsed bias voltage between the lower transparent electrode 51 and the upper transparent electrode 59 shown in FIG. Decreases, and a strong electric field is applied to the liquid crystal above the photoconductive layer 52. The liquid crystal alignment state reflects external light due to a strong electric field, and the liquid crystal maintains the alignment state reflecting external light even after the application of voltage is stopped. Since the impedance of the photoconductive layer 52 remains high where light does not strike, only a weak electric field is applied to the liquid crystal layer side. The liquid crystal is in an alignment state that transmits light by a weak electric field, and the liquid crystal maintains an alignment state that transmits external light even after the application of voltage is stopped. An image is formed by the difference in orientation between reflection and transmission. Images can be rewritten any number of times and can be held semi-permanently without a power source.

画素５０は、メモリ性を有するコレスティック液晶層５７の配向状態を変化させるための機能を備える。画素５０は、一対の下部透明電極５１、上部透明電極５９と、一対の配向膜５４、５８と、コレスティック液晶層５７と、光を受けるとインピーダンスが低下する光導電層５２と、光吸収層５３と、透明封止基板４５と、透明画素基板６０と、ブラックマスク６２とを備える。 The pixel 50 has a function for changing the alignment state of the cholastic liquid crystal layer 57 having a memory property. The pixel 50 includes a pair of lower transparent electrode 51, upper transparent electrode 59, a pair of alignment films 54 and 58, a cholesteric liquid crystal layer 57, a photoconductive layer 52 whose impedance decreases when receiving light, and a light absorption layer 53, a transparent sealing substrate 45, a transparent pixel substrate 60, and a black mask 62.

透明封止基板４５については、前述したので、他の構成要素について説明する。
下部透明電極５２は、透明封止基板４５の上に全域ＩＴＯ等の透明電極層として形成される。また、上部透明電極５９は、上部の透明画素基板６０上にＩＴＯ等で形成される。 Since the transparent sealing substrate 45 has been described above, other components will be described.
The lower transparent electrode 52 is formed on the transparent sealing substrate 45 as a transparent electrode layer such as a whole area ITO. The upper transparent electrode 59 is formed of ITO or the like on the upper transparent pixel substrate 60.

光導電層５２は、光の照射（有機ＥＬ素子２３からの書き込み光）によって、インピーダンスが変化する有機感光体（ＯＰＣ、Organic Photoconductor）等で形成される。光導電層５２の電荷発生素材は、有機ＥＬ素子２３が発光する光を効率よく吸収するために、吸収する光の色と補色の色が好適である。例えば、発光色が青、緑、赤である場合には、電荷発生素材の色は、発光色の補色である黄色、赤紫色、青緑色になる。また、発光色が赤の場合には、長波長領域に極大感度を持つ亜鉛フタロシアニン（ＺｎＰｃ）等、緑の場合は、中長波領域に極大感度を持つローダミン６Ｇ（Ｒ６Ｇ）等、青の場合には、短長波領域に極大感度を持つクマリン６（Ｃ６）等が好適である。なお、電荷発生素材は、吸収する発光色以外の色を透過する性質を有するものがあり、上記の素材は、その性質を有する。 The photoconductive layer 52 is formed of an organic photoreceptor (OPC, Organic Photoconductor) or the like whose impedance is changed by light irradiation (write light from the organic EL element 23). The charge generating material of the photoconductive layer 52 is preferably a color of light to be absorbed and a complementary color in order to efficiently absorb the light emitted by the organic EL element 23. For example, when the emission colors are blue, green, and red, the color of the charge generation material is yellow, red purple, and blue-green, which are complementary colors of the emission color. When the emission color is red, zinc phthalocyanine (ZnPc) or the like having a maximum sensitivity in the long wavelength region, and when green, rhodamine 6G (R6G) or the like having a maximum sensitivity in the medium or long wave region is used. Is preferably Coumarin 6 (C6) having a maximum sensitivity in the short and long wave region. Note that some charge generation materials have a property of transmitting colors other than the light emission color to be absorbed, and the above materials have the property.

光吸収層５３は、可視領域の波長の光を全て吸収する層が好ましく、絶縁性樹脂に挟まれたカーボンブラック粒子等の顔料を用いることができる。コレスティック液晶層５７で反射されない光を吸収することにより、表示／非表示を表すことができる。なお、コレスティック液晶以外の液晶で、透過／非透過を制御できる液晶を用いる場合には、光吸収層５３の代わりに、外光を反射する反射層を設ける。 The light absorbing layer 53 is preferably a layer that absorbs all light in the visible wavelength range, and a pigment such as carbon black particles sandwiched between insulating resins can be used. Display / non-display can be represented by absorbing light that is not reflected by the cholestic liquid crystal layer 57. When a liquid crystal other than the cholestic liquid crystal that can control transmission / non-transmission is used, a reflection layer that reflects external light is provided instead of the light absorption layer 53.

配向膜５４、５８は、液晶分子群を一定方向に配列させるための細かい溝がある薄い膜であり、ポリイミド等を塗布した膜にラビリング処理やイオンビーム処理等をして形成される。配向膜５４と、配向膜５８とでは、溝の方向が異なっており、液晶分子の配列を９０度若しくは２７０度捻る。 The alignment films 54 and 58 are thin films having fine grooves for arranging liquid crystal molecule groups in a certain direction, and are formed by subjecting a film coated with polyimide or the like to a rubbing process or an ion beam process. The alignment film 54 and the alignment film 58 have different groove directions and twist the alignment of the liquid crystal molecules by 90 degrees or 270 degrees.

ブラックマスク６２は、隣接する非画素部からの光漏れによる表示コントラスト低下を防ぐための格子状薄膜である。例えば、表面に黒色インクをオフセット印刷し加熱処理を施して形成される。 The black mask 62 is a lattice-like thin film for preventing a display contrast from being lowered due to light leakage from an adjacent non-pixel portion. For example, it is formed by offset printing black ink on the surface and heat treatment.

スペーサ（図示せず）は、液晶を挟む上下の基板の所定の厚さの隙間を確保し、配向膜５４、５８上に散布される。なお、スペーサが塊になり表示ムラ等により画質低下が生じるおそれがある場合には、スペーサを散布する代わりに上下の両基板のいずれかに数μｍの柱を立ててスペーサの代用にしてもよい。また、ブラックマスク６２を形成する際に、黒色インクにスペーサを混ぜてもよい。 Spacers (not shown) secure a gap having a predetermined thickness between the upper and lower substrates sandwiching the liquid crystal, and are spread on the alignment films 54 and 58. If there is a possibility that the image quality may be deteriorated due to uneven display due to the spacers becoming a lump, a spacer of several μm may be set up on either of the upper and lower substrates instead of spraying the spacers. . Further, when forming the black mask 62, a spacer may be mixed with the black ink.

図１に示す、シール材５６は、例えば熱や紫外線で硬化する樹脂等で形成され、上下の両基板を接着し、液晶分子が流出することを防止し、水分や空気が侵入することを防止する。 The sealing material 56 shown in FIG. 1 is formed of, for example, a resin that is cured by heat or ultraviolet rays, and adheres both upper and lower substrates to prevent liquid crystal molecules from flowing out and prevent moisture and air from entering. To do.

透明画素基板６０は、絶縁性と可撓性とを備える材料から形成され、例えばポリオレフィン、アクリル樹脂、ポリエステル樹脂又はポリイミド樹脂等のフィルムである。 The transparent pixel substrate 60 is formed of a material having insulation and flexibility, and is a film of, for example, polyolefin, acrylic resin, polyester resin, or polyimide resin.

次に、本発明の実施形態に係る表示装置１００の製造方法について、有機ＥＬユニット２０と液晶表示ユニット１０とに分けて、図８乃至図１３を用いて説明する。 Next, a method for manufacturing the display device 100 according to the embodiment of the present invention will be described using the organic EL unit 20 and the liquid crystal display unit 10 with reference to FIGS.

液晶表示ユニット１０と有機ＥＬユニット２０とを別々に製造した後に、液晶表示ユニット１０の透明封止基板４５の有機ＥＬユニット２０を封止する面をエッチングしてザグリ部４５ａを形成する。透明封止基板４５のザグリ部４５ａと、封止剤４１と、シール材４２とで、有機ＥＬユニット２０を封止する。以下各工程を詳細に説明する。 After manufacturing the liquid crystal display unit 10 and the organic EL unit 20 separately, the surface of the transparent sealing substrate 45 of the liquid crystal display unit 10 that seals the organic EL unit 20 is etched to form a counterbore 45a. The organic EL unit 20 is sealed with the counterbore part 45 a of the transparent sealing substrate 45, the sealing agent 41, and the sealing material 42. Each step will be described in detail below.

液晶表示ユニット１０の下層部を、図８（ａ）に示すように、透明封止基板４５の上に形成する。透明封止基板４５は、絶縁性と可撓性とを備える材料から形成され、例えばポリオレフィン、アクリル樹脂、ポリエステル樹脂又はポリイミド樹脂等のフィルムから構成される。
透明封止基板４５の表面に、全域ＩＴＯ等からなる液晶表示ユニット１０の下部透明電極５１をＣＶＤ法等で形成する。 The lower layer part of the liquid crystal display unit 10 is formed on the transparent sealing substrate 45 as shown in FIG. The transparent sealing substrate 45 is made of a material having insulation and flexibility, and is made of, for example, a film such as polyolefin, acrylic resin, polyester resin, or polyimide resin.
A lower transparent electrode 51 of the liquid crystal display unit 10 made of ITO or the like is formed on the surface of the transparent sealing substrate 45 by CVD or the like.

次に、光導電層５２を蒸着法（スパッタ法、ＣＶＤ法等を含む）又は、ウェット法（スピンコート法、インクジェットプリント法、印刷法等を含む）によって形成する。光導電層は、光の照射（有機ＥＬからの書き込み光）によって、インピーダンスが変化する有機感光体（ＯＰＣ、Organic Photoconductor）等で形成する。 Next, the photoconductive layer 52 is formed by a vapor deposition method (including a sputtering method, a CVD method, or the like) or a wet method (including a spin coating method, an inkjet printing method, a printing method, or the like). The photoconductive layer is formed of an organic photoreceptor (OPC, Organic Photoconductor) or the like whose impedance is changed by light irradiation (write light from the organic EL).

光導電層５２の上部に、外光を吸収する光吸収層５３を形成する。ポリアセタール、ポリアミド、アクリル樹脂、ポリカーボーネート等のバインダーポリマーによってカーボンブラック粒子等の顔料を光導電層５２の上に接着する。その際にバーコート法、スリットコート法、スピンコート法、ブレードコート法等の塗布方法を用いる。 A light absorption layer 53 that absorbs external light is formed on the photoconductive layer 52. A pigment such as carbon black particles is bonded onto the photoconductive layer 52 with a binder polymer such as polyacetal, polyamide, acrylic resin, or polycarbonate. At that time, a coating method such as a bar coating method, a slit coating method, a spin coating method, or a blade coating method is used.

光吸収層５３の上部に、液晶分子群を一定方向に配列させるための細かい溝がある薄膜で構成される配向膜５４を形成する。 An alignment film 54 formed of a thin film having fine grooves for aligning liquid crystal molecule groups in a certain direction is formed on the light absorption layer 53.

配向膜５４の上部面に、図６に示すように、格子状に黒色インクをオフセット印刷し、加熱処理をして、ブラックマスク６２を形成する。ブラックマスク６２を形成した配向膜５４の上に、基板の間隔を均一に維持するための材料であるスペーサを配向膜５４の全面に散布する。なお、ブラックマスク６２を形成する黒色インクにスペーサを混ぜてもよい。さらに、液晶表示ユニット１０の周囲に液晶の流出防止及び外部からの水等の侵入を防止する土手をシール材５６で形成する。 As shown in FIG. 6, black ink is offset-printed in a grid pattern on the upper surface of the alignment film 54, and heat treatment is performed to form a black mask 62. On the alignment film 54 on which the black mask 62 is formed, a spacer, which is a material for maintaining a uniform spacing between the substrates, is spread over the entire surface of the alignment film 54. Note that spacers may be mixed in the black ink forming the black mask 62. Further, a bank that prevents the liquid crystal from flowing out and prevents water or the like from entering from the outside is formed with a sealing material 56 around the liquid crystal display unit 10.

液晶表示ユニット１０の下層部とは別に、図８（ｂ）に示すように、液晶表示ユニット１０の上層部として、透明画素基板６０の液晶面に、上部透明電極５９を形成し、その上に配向膜５８を形成する。配向膜５８の溝の向きは、配向膜５４の溝の向きと異なるように形成される。 Separately from the lower layer portion of the liquid crystal display unit 10, as shown in FIG. 8B, an upper transparent electrode 59 is formed on the liquid crystal surface of the transparent pixel substrate 60 as the upper layer portion of the liquid crystal display unit 10, and the upper transparent electrode 59 is formed thereon. An alignment film 58 is formed. The orientation of the alignment film 58 is different from the orientation of the orientation film 54.

図８（ｃ）に示すように、透明画素基板６０に配向膜５８まで形成した液晶表示ユニット１０の上層部と、液晶表示ユニット１０の下層部を形成した画素基板３１とをシール材５６で貼り合わせて集成体を作る。 As shown in FIG. 8C, the upper layer portion of the liquid crystal display unit 10 formed up to the alignment film 58 on the transparent pixel substrate 60 and the pixel substrate 31 formed with the lower layer portion of the liquid crystal display unit 10 are pasted with a sealing material 56. Combine them to make an assembly.

集成体にコレスティック液晶を注入して、コレスティック液晶層５７を形成する。例えば、真空を利用して液晶を吸引方法等がある。液晶注入後の集成体に紫外線を照射したり、熱を加えてシール材５６を硬化させて、液晶表示ユニット１０を形成する。なお、液晶表示ユニット１０の上層部若しくは下層部のいずれか一方の層にスペーサ及びシール材５６で土手を築き、土手を築いた層上にコレスティック液晶を注いでから他方の層を貼り合わせてもよい。 Cholestic liquid crystal layer 57 is formed by injecting cholestic liquid crystal into the assembly. For example, there is a method of sucking liquid crystal using vacuum. The liquid crystal display unit 10 is formed by irradiating the assembly after liquid crystal injection with ultraviolet rays or applying heat to cure the sealing material 56. In addition, a bank is built with a spacer and a sealing material 56 on either the upper layer or the lower layer of the liquid crystal display unit 10, and the other layer is bonded after pouring a cholestic liquid crystal on the layer on which the bank is built. Also good.

次に、有機ＥＬユニット２０を、画素基板３１の上に形成する工程について説明する。
図９（ａ）に示すように、画素基板３１として、絶縁性と可撓性とを備える材料から形成される。例えば、ポリオレフィン、アクリル樹脂、ポリエステル樹脂又はポリイミド樹脂等のフィルムを画素基板３１として用意する。 Next, a process of forming the organic EL unit 20 on the pixel substrate 31 will be described.
As shown in FIG. 9A, the pixel substrate 31 is formed from a material having insulation and flexibility. For example, a film such as polyolefin, acrylic resin, polyester resin, or polyimide resin is prepared as the pixel substrate 31.

画素基板３１上に、スパッタ法、真空蒸着法等により金属膜を形成し、これをゲート電極２１ｇと、ゲート電極２２ｇ兼キャパシタＣｓの片側電極と、データラインＬｄとの形状にパターニングする。
その形状は、図４に示すように、キャパシタＣｓの片側電極は、上層に画素電極３４を形成する長方形の区域に形成され、これと接続するゲート電極２２ｇは、画素電極３４を形成する長方形区域の右辺に沿った、右辺より短い長方形区域に形成される。ゲート電極２１ｇは、画素電極３４を形成する長方形区域の右上角から離れ、角付近を囲む区域に形成される。データラインＬｄは、画素電極３４を形成する長方形区域の左辺から離れ、画素電極３４の行方向に延びた区域に形成される。 A metal film is formed on the pixel substrate 31 by sputtering, vacuum deposition, or the like, and patterned into the shape of the gate electrode 21g, the gate electrode 22g and one side electrode of the capacitor Cs, and the data line Ld.
As shown in FIG. 4, the one-side electrode of the capacitor Cs is formed in a rectangular area where the pixel electrode 34 is formed in the upper layer, and the gate electrode 22g connected thereto is a rectangular area where the pixel electrode 34 is formed. It is formed in a rectangular area that is shorter than the right side along the right side. The gate electrode 21g is formed in a region surrounding the vicinity of the corner away from the upper right corner of the rectangular region forming the pixel electrode 34. The data line Ld is formed in an area extending away from the left side of the rectangular area forming the pixel electrode 34 and extending in the row direction of the pixel electrode 34.

図９（ａ）に戻り、ＣＶＤ（Chemical Vapor Deposition）法等によりゲート電極２１ｇ、２２ｇ、データラインＬｄ、キャパシタＣｓの片側電極の上全面に絶縁膜３２を形成する。絶縁膜３２上で、ゲート電極２１ｇ、２２ｇを形成した区域の上層でゲート電極２１ｇ、２２ｇよりも広く細長い長方形区域にアモルファスシリコン等からなる半導体層２７を形成する。続いて、半導体層２７の上面に、半導体層２７区域よりも狭く細長い長方形区域に酸化シリコン等からなる保護膜２６を形成する。 Returning to FIG. 9A, the insulating film 32 is formed on the entire surface of the gate electrodes 21g and 22g, the data line Ld, and the one side electrode of the capacitor Cs by the CVD (Chemical Vapor Deposition) method or the like. On the insulating film 32, a semiconductor layer 27 made of amorphous silicon or the like is formed in a rectangular area wider than the gate electrodes 21g and 22g and above the area where the gate electrodes 21g and 22g are formed. Subsequently, a protective film 26 made of silicon oxide or the like is formed on the upper surface of the semiconductor layer 27 in a rectangular area that is narrower and narrower than the area of the semiconductor layer 27.

半導体層２７上に保護膜２６の両側から一部が保護膜２６の上を覆う区域まで、保護膜２６が開口するように、アモルファスシリコンにｎ型不純物が含まれたｎ＋オーミックコンタクト層２４、２５を形成する。 The n + ohmic contact layers 24 and 25 in which n-type impurities are contained in the amorphous silicon so that the protective film 26 opens from the both sides of the protective film 26 on the semiconductor layer 27 to a region partially covering the protective film 26. Form.

トランジスタＴｒ２１、Ｔｒ２２を形成する部分をｎ＋オーミックコンタクト層２４、２５と保護膜２６との上をマスクした後、スパッタ法、蒸着法等により、絶縁膜３２上に画素電極３４を形成する。画素電極３４は、図４に示すように、キャパシタＣｓの片側電極を形成した上層の区域に形成する。 After masking the portions where the transistors Tr21 and Tr22 are to be formed on the n + ohmic contact layers 24 and 25 and the protective film 26, the pixel electrode 34 is formed on the insulating film 32 by sputtering or vapor deposition. As shown in FIG. 4, the pixel electrode 34 is formed in an upper layer area where the one-side electrode of the capacitor Cs is formed.

ｎ＋オーミックコンタクト層２４、２５と保護膜２６とを覆うマスクを取り除き、スパッタ法、真空蒸着法等により、ソース電極２１ｓ、２２ｓと、ドレイン電極２１ｄ、２２ｄと、アノードラインＬａと走査ラインＬｓとを形成する。
アノードラインＬａは、画素電極３４長方形区域の下辺を離れ、横方向に延びる直線状の区域に形成される。
走査ラインＬｓは、画素電極３４長方形区域の上辺を離れ、横方向に延びる直線状の区域に形成される。
ドレイン電極２２ｄは、右側は半導体層２７よりも右側に広く、左側はｎ＋オーミックコンタクト層２５を覆う範囲までで、上下に延びる長方形の区域と、画素電極３４の右辺を離れて横方向に延びるアノードラインＬａと接続するまでの区域に形成される。
ソース電極２２ｓは、左側は画素電極３４の右辺を覆い、右側はｎ＋オーミックコンタクト層２４を覆う範囲までで、画素電極３４の長辺より短く、上下に延びる長方形の区域に形成される。
ソース電極２１ｓは、半導体層２７の上側を覆い、ゲート電極２１ｇの上層に形成されるｎ＋オーミックコンタクト層（図示せず）を覆う区域に形成される。
ドレイン電極２１ｄは、ゲート電極２１ｇの保護膜を挟んで、ソース電極２１ｓと対向し、且つ画素電極３４を形成の上辺を離れ、左右に延びる区域に形成される。 The mask covering the n + ohmic contact layers 24, 25 and the protective film 26 is removed, and the source electrodes 21s, 22s, the drain electrodes 21d, 22d, the anode line La, and the scanning line Ls are formed by sputtering, vacuum deposition, or the like. Form.
The anode line La is formed in a linear area that leaves the lower side of the rectangular area of the pixel electrode 34 and extends in the horizontal direction.
The scanning line Ls is formed in a linear area that leaves the upper side of the rectangular area of the pixel electrode 34 and extends in the horizontal direction.
The drain electrode 22d is wider on the right side than the semiconductor layer 27 on the right side, and on the left side up to a range covering the n + ohmic contact layer 25, and a rectangular area extending vertically and an anode extending laterally away from the right side of the pixel electrode 34 It is formed in the area up to connecting with the line La.
The source electrode 22 s is formed in a rectangular area that extends from the left side to the right side of the pixel electrode 34 and the right side to the range that covers the n + ohmic contact layer 24 and is shorter than the long side of the pixel electrode 34 and extends vertically.
The source electrode 21s is formed in an area covering the upper side of the semiconductor layer 27 and covering an n + ohmic contact layer (not shown) formed on the gate electrode 21g.
The drain electrode 21d is formed in an area extending to the left and right, facing the source electrode 21s with the protective film of the gate electrode 21g interposed therebetween, leaving the upper side of the pixel electrode 34.

図９（ａ）に戻り、トランジスタＴｒ２１、Ｔｒ２２等を覆うように層間絶縁膜３５ａをＣＶＤ法等により形成する。次にフォトリソグラフィ、エッチング等によって層間絶縁膜３５ａに開口３５ｃを形成する。この開口３５ｃを介して画素電極３４が露出し、この開口３５ｃを介して露出する領域が発光領域となる。 Returning to FIG. 9A, an interlayer insulating film 35a is formed by CVD or the like so as to cover the transistors Tr21, Tr22 and the like. Next, an opening 35c is formed in the interlayer insulating film 35a by photolithography, etching, or the like. The pixel electrode 34 is exposed through the opening 35c, and a region exposed through the opening 35c is a light emitting region.

次に、図９（ｂ）に示すように、アクリル系、ポリイミド系等の樹脂層８１を画素電極３４及び層間絶縁膜３５ａを覆うように形成する。樹脂層８１は、塗布型の熱硬化性材料を用い、スピンコートやダイコート等の方法で成膜した後、熱硬化を行う。塗布する材料は非感光性の材料で良く、また誘電率の低い材料を選択することが望ましく、フッ素系樹脂が好適である。また、硬化した樹脂層８１の厚みは、層間絶縁膜３５ａの十倍以上の厚さであることが好ましく、０．５μｍ〜３μｍ程度でよい。 Next, as shown in FIG. 9B, an acrylic or polyimide resin layer 81 is formed so as to cover the pixel electrode 34 and the interlayer insulating film 35a. The resin layer 81 is formed using a coating type thermosetting material by a method such as spin coating or die coating, and then thermosetting is performed. The material to be applied may be a non-photosensitive material, and it is desirable to select a material having a low dielectric constant, and a fluorine-based resin is suitable. The thickness of the cured resin layer 81 is preferably ten times or more that of the interlayer insulating film 35a, and may be about 0.5 μm to 3 μm.

図１０（ａ）に示すように、樹脂層８１の上に金属層８２をスパッタや真空蒸着等の方法で全面に成膜する。金属層８２は、金、銀、銅、又はそれらを主成分とする合金を用いて形成するのが好適である。金属層８２の厚みは０．２〜０．３μｍ以上あればよい。なお、金属層８２の成膜前に酸素プラズマ、あるいはアルゴンプラズマ等の表面処理を行い、金属層８２と樹脂層８１との密着性を向上させても良い。 As shown in FIG. 10A, a metal layer 82 is formed on the entire surface of the resin layer 81 by sputtering or vacuum deposition. The metal layer 82 is preferably formed using gold, silver, copper, or an alloy containing them as a main component. The thickness of the metal layer 82 should just be 0.2-0.3 micrometer or more. Note that surface treatment such as oxygen plasma or argon plasma may be performed before the metal layer 82 is formed to improve the adhesion between the metal layer 82 and the resin layer 81.

図１０（ｂ）に示すように、金属層８２を所望の隔壁形状にパターニングしてメタルバンク３９を形成する。具体的には金属層８２上に、フォトレジストによるマスクを形成した後、ウエットエッチングをする。金属層８２として、銅や銅合金を用いる場合には、第二塩化鉄系等のエッチング液を用い、金の場合にはヨウ素系のエッチング液を用いて、金属層８２のエッチングを行いメタルバンク３９を形成する。 As shown in FIG. 10B, a metal bank 39 is formed by patterning the metal layer 82 into a desired partition shape. Specifically, a photoresist mask is formed on the metal layer 82, and then wet etching is performed. When copper or a copper alloy is used as the metal layer 82, an etching solution such as ferric chloride is used, and in the case of gold, the metal layer 82 is etched using an iodine etching solution. 39 is formed.

次に、図１１（ａ）のように、メタルバンク３９をマスクとして、下層の樹脂層８１を酸素プラズマによりドライエッチングし、隔壁３５ｂを形成する。ドライエッチングによって形成することにより、隔壁３５ｂとメタルバンク３９とを同形状にパターニングすることが可能となる。また、この工程で、同時に開口３５ｃ上に開口３９ｂが形成される。 Next, as shown in FIG. 11A, the lower resin layer 81 is dry-etched with oxygen plasma using the metal bank 39 as a mask to form the partition walls 35b. By forming by dry etching, the partition wall 35b and the metal bank 39 can be patterned in the same shape. In this step, an opening 39b is simultaneously formed on the opening 35c.

樹脂層８１（隔壁３５ｂ）のドライエッチングが完了した時点で、画素基板３１表面を超純水超音波洗浄等の受入線上を行う。乾燥後、酸素プラズマ処理若しくは紫外線オゾン処理等により画素基板３１表面全体の親水化を行う。 When dry etching of the resin layer 81 (partition wall 35b) is completed, the surface of the pixel substrate 31 is subjected to an acceptance line such as ultrapure water ultrasonic cleaning. After drying, the entire surface of the pixel substrate 31 is hydrophilized by oxygen plasma treatment or ultraviolet ozone treatment.

次に、フッ素系トリアジンジチオール誘導体の溶液等を用いて、金属層８２の撥液化処理を行う。まず、画素基板３１を酸系の水溶液に浸漬することによりメタルバンク３９表面をソフトエッチングし、表面に付着している酸化物等の不純物を除去する。次に、画素基板３１を水洗及び乾燥する。 Next, a lyophobic treatment of the metal layer 82 is performed using a solution of a fluorine-based triazine dithiol derivative or the like. First, the surface of the metal bank 39 is soft-etched by immersing the pixel substrate 31 in an acid-based aqueous solution to remove impurities such as oxides attached to the surface. Next, the pixel substrate 31 is washed with water and dried.

続いて、画素基板３１をフッ素系トリアジンジチオール誘導体水溶液に浸す。画素基板３１を取り出し、アルコールで濯ぐことにより、余分なフッ素系トリアジンジチオール誘導体を洗い流す。更に画素基板３１を更に水で２次洗浄した後、窒素ブローで乾燥させる。 Subsequently, the pixel substrate 31 is immersed in a fluorine-based triazine dithiol derivative aqueous solution. By removing the pixel substrate 31 and rinsing with alcohol, excess fluorine-based triazine dithiol derivative is washed away. Further, the pixel substrate 31 is further washed with water and then dried by blowing nitrogen.

なお、フッ素系トリアジンジチオールのチオール基のＨが外れ、チオール基はメタルバンク３９の表面の金属と結合する。従って、フッ素系トリアジンジチオールは、表面が金属であるメタルバンク３９のみに選択的に結合され、金属酸化物である画素電極３４、非金属である層間絶縁膜３５ａ及び隔壁３５ｂとは撥液性を十分に発現するほど結合しないため、メタルバンク３９のみが選択的にフッ素系トリアジンジチオールによって撥液化される。 Note that H of the thiol group of the fluorine-based triazinedithiol is released, and the thiol group is bonded to the metal on the surface of the metal bank 39. Accordingly, the fluorine-based triazinedithiol is selectively bonded only to the metal bank 39 whose surface is a metal, and the liquid crystal repellency is prevented from the pixel electrode 34 which is a metal oxide, the interlayer insulating film 35a and the partition 35b which are nonmetal. Only the metal bank 39 is selectively lyophobic by the fluorinated triazinedithiol because it does not bind to the extent that it is sufficiently expressed.

メタルバンク３９の撥液処理後、図１１（ｂ）に示すように、正孔注入材料（導電性高分子であるＰＥＤＯＴ（poyl ethylenedioxy thiophene）及びドーパントとなるＰＳＳ（poly styrene sulfonic acid））を含有した含有液（以下、ＰＥＤＯＴ含有液）を、インクジェット等の印刷方法で画素基板３１に塗布する。 After the liquid repellent treatment of the metal bank 39, as shown in FIG. 11 (b), contains a hole injection material (conductive polymer PEDOT (poyl ethylenedithiophene) and PSS (polystyrene sulfonic acid) as a dopant)) The liquid containing (hereinafter, PEDOT-containing liquid) is applied to the pixel substrate 31 by a printing method such as inkjet.

次に、ＰＥＤＯＴの塗布後、１８０℃程度の温度にて画素基板３１を乾燥させる。メタルバンク３９の撥液性と隔壁３５ｂの親液性とにより、ＰＥＤＯＴ含有液が側面に引っ張られる形で乾燥するので、正孔注入層３６は、均一に形成される。 Next, after application of PEDOT, the pixel substrate 31 is dried at a temperature of about 180 ° C. Since the PEDOT-containing liquid is dried while being pulled to the side surface due to the liquid repellency of the metal bank 39 and the lyophilicity of the partition walls 35b, the hole injection layer 36 is formed uniformly.

次に、赤、緑、青色等の発光材料（ポリフルオレン系）をテトラリン、テトラメチルベンゼン、メシチレン等の有機溶剤に溶かしたＥＬ含有液を、インクジェット等の印刷方法により、正孔注入層３６上にそれぞれ成膜する。発光材料を成膜後、窒素雰囲気中でのホットプレートによる加熱、あるいは真空中でのシーズヒータによる乾燥を行い、残留溶媒の除去を行い、発光層３８が形成する。なお、隣接する画素間で異なる色の発光材料が使用されても、メタルバンク３９が撥液性であるため、混色が防止できる。 Next, an EL-containing liquid obtained by dissolving a light emitting material (polyfluorene-based) such as red, green, and blue in an organic solvent such as tetralin, tetramethylbenzene, and mesitylene is formed on the hole injection layer 36 by a printing method such as inkjet. Each is formed into a film. After the light emitting material is deposited, heating with a hot plate in a nitrogen atmosphere or drying with a sheathed heater in vacuum is performed to remove the residual solvent, and the light emitting layer 38 is formed. Even if a light emitting material having a different color between adjacent pixels is used, color mixing can be prevented because the metal bank 39 is liquid repellent.

発光層３８まで形成した画素基板３１に、真空蒸着やスパッタリングで１ｎｍ程度のＣａ、Ｂａ等の低仕事関数の透明な電子注入金属層及び電子注入金属層を覆い、シート抵抗を低くする高仕事関数の透明なＩＴＯ等の透明な対向電極４０を形成する。 The pixel substrate 31 formed up to the light emitting layer 38 is covered with a transparent electron injection metal layer having a low work function such as Ca and Ba of about 1 nm by vacuum evaporation or sputtering, and a high work function for reducing the sheet resistance. A transparent counter electrode 40 such as transparent ITO is formed.

次に、図１２（ａ）（ｂ）に示すように、有機ＥＬユニット２０を封止するための液晶表示ユニット１０を形成した透明基板の裏面をケミカルエッチング等の方法でほぼ同一の条件で削り、ザグリ部４５ａを形成する。例えば、透明封止基板４５の裏面にスプレー式にフッ化水素等の薬品を吹き付けるスプレー式（ウエットエッチング）の処理により、裏面を削る方法がある。例えばまた、二フッ化キセノン（XeF2）等の反応ガス中に透明封止基板４５の裏面を曝す方法（反応性ガスエッチング）や、六フッ化硫黄（SF6）、四フッ化炭素（CF4）、トリフルオロメタン（CHF3）等のガスをプラズマによりイオン化・ラジカル化して透明封止基板４５の裏面をエッチングする（反応性イオンエッチング）方法等（ドライエッチング）の処理により、裏面を削る方法がある。エッチングにより、透明封止基板４５のザグリ部４５ａの凹部の厚さを、５０μｍから１００μｍ程度に削ることが望ましい。なお、エッチングの際に、透明封止基板４５の表面に形成させた液晶表示ユニット１０を損傷しないように保護する。 Next, as shown in FIGS. 12A and 12B, the back surface of the transparent substrate on which the liquid crystal display unit 10 for sealing the organic EL unit 20 is formed is shaved under substantially the same conditions by a method such as chemical etching. The counterbore 45a is formed. For example, there is a method of scraping the back surface by spraying (wet etching) treatment in which a chemical such as hydrogen fluoride is sprayed on the back surface of the transparent sealing substrate 45. For example, a method of exposing the back surface of the transparent sealing substrate 45 in a reactive gas such as xenon difluoride (XeF2) (reactive gas etching), sulfur hexafluoride (SF6), carbon tetrafluoride (CF4), There is a method in which a gas such as trifluoromethane (CHF 3) is ionized / radicalized by plasma to etch the back surface of the transparent sealing substrate 45 (reactive ion etching) or the like (dry etching) or the like (a dry etching). It is desirable that the thickness of the concave portion of the counterbore 45a of the transparent sealing substrate 45 is cut from about 50 μm to about 100 μm by etching. During the etching, the liquid crystal display unit 10 formed on the surface of the transparent sealing substrate 45 is protected so as not to be damaged.

図１３（ａ）に示すように、画素基板３１の上に、有機ＥＬユニット２０の全ての画素３０の周囲を囲むようにシール材４２を塗布する。図１３（ｂ）に示すように、画素３０を形成した画素基板３１の表面に液晶表示ユニット１０を形成した透明封止基板４５のザグリ部４５ａの面を貼り合わせる。貼り合わせは、封止剤４１となる乾燥化した窒素等の不活性ガス雰囲気中で行うか、真空装置内で行う。なお、真空装置内で貼り合わせを行った場合には、真空を利用してシリコーンオイル等の封止剤４１を吸引する方法で、注入してもよい。 As shown in FIG. 13A, a sealing material 42 is applied on the pixel substrate 31 so as to surround all the pixels 30 of the organic EL unit 20. As shown in FIG. 13B, the surface of the counterbore 45a of the transparent sealing substrate 45 on which the liquid crystal display unit 10 is formed is bonded to the surface of the pixel substrate 31 on which the pixels 30 are formed. The bonding is performed in an inert gas atmosphere such as dried nitrogen that becomes the sealant 41 or in a vacuum apparatus. In addition, when bonding is performed in a vacuum apparatus, you may inject | pour by the method of attracting | sucking sealing agents 41, such as silicone oil, using a vacuum.

封止剤４１を注入した後、シール材４２が紫外線硬化樹脂の場合には紫外線を照射し、熱硬化樹脂の場合には熱を加えて、シール材４２を硬化させる。硬化処理により、液晶表示ユニット１０と有機ＥＬユニット２０が一体になり、表示装置１００が完成する。 After injecting the sealing agent 41, the sealing material 42 is cured by irradiating with ultraviolet rays when the sealing material 42 is an ultraviolet curable resin, and with heat when the sealing material 42 is a thermosetting resin. By the curing process, the liquid crystal display unit 10 and the organic EL unit 20 are integrated, and the display device 100 is completed.

表示装置１００では、液晶表示ユニット１０の透明基板を裏側からほぼ同一の条件で削り、透明封止基板４５を形成するので、封止部分（ザグリ部４５ａの凹部）の厚さが薄く且つ、ほぼ均一な封止基板を得ることができる。厚さが薄く、且つほぼ均一な透明封止基板４５を用いることにより、発光層３８と光導電層５２との距離を短く、且つほぼ均一できるので、各有機ＥＬ発光素子２３の発光が光導電層５２に当たる領域を狭く、且つほぼ均一にすることができ、高解像度の書き込みを実現できる。 In the display device 100, the transparent substrate of the liquid crystal display unit 10 is shaved from the back side under substantially the same conditions to form the transparent sealing substrate 45. Therefore, the thickness of the sealing portion (concave portion of the counterbore portion 45a) is thin and substantially the same. A uniform sealing substrate can be obtained. By using the transparent sealing substrate 45 having a thin thickness and a substantially uniform thickness, the distance between the light emitting layer 38 and the photoconductive layer 52 can be shortened and substantially uniform, so that the light emission of each organic EL light emitting element 23 is photoconductive. The area corresponding to the layer 52 can be made narrow and almost uniform, and high-resolution writing can be realized.

なお、上記説明では、発光層３８の下部の画素電極３４をアノード電極、上部の対向電極４０をカソード電極としているが、上部の対向電極４０をアノード電極で、下部の画素電極３４をカソード電極でもよい。なお、電極を逆に形成する場合には、正孔注入層３６、インターレイヤ３７、発光層３８の形成順を逆にする。 In the above description, the lower pixel electrode 34 of the light emitting layer 38 is an anode electrode, and the upper counter electrode 40 is a cathode electrode. However, the upper counter electrode 40 is an anode electrode and the lower pixel electrode 34 is a cathode electrode. Good. In addition, when forming an electrode reversely, the formation order of the positive hole injection layer 36, the interlayer 37, and the light emitting layer 38 is reversed.

下部の画素電極３４をアノード電極とする場合には、正孔の注入を効率よく行うため、仕事関数が大きい素材を用いる。ＩＴＯ、ＩＺＯ等の導電性金属酸化物を用いて形成することができる。その場合、下に反射率が高いメタル電極（アルミニウム（Ａｌ）、銀（Ａｇ）、モリブテン（Ｍｏ）、タングステン（Ｗ））等を形成しておくことが望ましい。 When the lower pixel electrode 34 is an anode electrode, a material having a high work function is used in order to inject holes efficiently. It can be formed using a conductive metal oxide such as ITO or IZO. In that case, it is desirable to form a metal electrode (aluminum (Al), silver (Ag), molybdenum (Mo), tungsten (W)) or the like having a high reflectance below.

下部の画素電極３４をカソード電極とする場合には、仕事関数が小さい材料であるリチウム（Ｌｉ）、ナトリウム（Ｎａ）カリウム（Ｋ）等のアルカリ金属、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）等のアルカリ土類金属、マグネシウム（Ｍｇ）又はこれらのフッ化物等からなる電子注入性の金属、その他の金属との化合物等を用いてもよい。 When the lower pixel electrode 34 is a cathode electrode, alkali metal such as lithium (Li), sodium (Na) potassium (K), etc., which is a material having a small work function, calcium (Ca), strontium (Sr), barium An alkaline earth metal such as (Ba), an electron injecting metal made of magnesium (Mg) or a fluoride thereof, a compound with another metal, or the like may be used.

上部の対向電極４０をカソード電極とする場合には、電子を効率よく注入するために仕事関数が小さく、発光層３８が発光する波長域において透明な電極を形成する必要である。有機ＥＬと接する部分に、リチウム（Ｌｉ）、ナトリウム（Ｎａ）カリウム（Ｋ）等のアルカリ金属、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）等のアルカリ土類金属、マグネシウム（Ｍｇ）又はこれらのフッ化物等からなる電子注入性の金属、その他の金属との化合物等をＥＬ光が透過する厚さで形成する。その上にＩＴＯ、ＩＺＯ等の透明電極を形成する。 In the case where the upper counter electrode 40 is a cathode electrode, it is necessary to form a transparent electrode in a wavelength region where the work function is small and the light emitting layer 38 emits light in order to inject electrons efficiently. In contact with the organic EL, alkali metal such as lithium (Li), sodium (Na) and potassium (K), alkaline earth metal such as calcium (Ca), strontium (Sr) and barium (Ba), magnesium (Mg) Alternatively, an electron injecting metal such as a fluoride, a compound with another metal, or the like is formed to a thickness that allows EL light to pass through. A transparent electrode such as ITO or IZO is formed thereon.

上部の対向電極４０をアノード電極とする場合には、正孔注入効率を高めるために仕事関数の大きく、発光層３８が発光する波長域において透明な電極を形成する必要である。ＩＴＯ、ＩＺＯ等の透明電極を形成する。 In the case where the upper counter electrode 40 is an anode electrode, it is necessary to form a transparent electrode having a large work function and a wavelength range in which the light emitting layer 38 emits light in order to increase hole injection efficiency. A transparent electrode such as ITO or IZO is formed.

（実施形態２）
実施形態１では、モノカラーの表示装置１００について説明したが、本願発明はカラー表示装置（カラー電子ペーパー）についても適用可能である。この場合、カラー表示の表示装置１００は、例えば、図１４に示すように、第３の実施形態では３つの画素３０と３つの画素５０とを１組として構成される。 (Embodiment 2)
In the first embodiment, the monochromatic display device 100 has been described. However, the present invention can also be applied to a color display device (color electronic paper). In this case, for example, as shown in FIG. 14, the display device 100 for color display is configured with three pixels 30 and three pixels 50 as one set in the third embodiment.

図１４（ａ）に示すように、表示装置１００の構成は、モノカラーの場合と同様であるが、３つの画素を１組として三原色であるＲ（Red）、Ｇ(Green）、Ｂ（Blue）の各色を反射するようにする。光書き込み時に、各色ごとに発光層３８の基準発光量を変えることにより、各画素５０に掛かる電圧を変えて、液晶の配向状態を色別に制御する。発光層３８は、各色ごとの基準発光量を元に階調に応じて発光量を増減させて、画素３０が各色を反射する配向状態にする。 As shown in FIG. 14A, the configuration of the display device 100 is the same as that in the case of monochromatic, but R (Red), G (Green), and B (Blue) which are three primary colors with three pixels as one set. ) To reflect each color. At the time of optical writing, by changing the reference light emission amount of the light emitting layer 38 for each color, the voltage applied to each pixel 50 is changed to control the alignment state of the liquid crystal for each color. The light emitting layer 38 increases or decreases the light emission amount according to the gradation based on the reference light emission amount for each color, so that the pixel 30 reflects the respective colors.

図１４（ｂ）に示すように、例えば、画素５０を列ごとに同じ色を揃えることで、発光層３８の基準発光量を制御しやすくしてもよい。 As shown in FIG. 14B, for example, the reference light emission amount of the light emitting layer 38 may be easily controlled by aligning the pixels 50 in the same color for each column.

例えばまた、図１４（ｃ）に示すように、発光層３８の発光量の制御する代わりに、画素５０上部透明電極５９、又は下部透明電極５１を画素５０の列又行ごとに区切って形成する。各色の画素５０の列又は列ごとに各色に応じて異なるパルス電圧を印加して、液晶の配向状態を制御してもよい。 For example, as shown in FIG. 14C, instead of controlling the light emission amount of the light emitting layer 38, the upper transparent electrode 59 or the lower transparent electrode 51 of the pixel 50 is divided for each column or row of the pixels 50. . The alignment state of the liquid crystal may be controlled by applying different pulse voltages according to the respective colors to the columns or the columns of the pixels 50 of the respective colors.

表示装置１００は、画素３０の発光層３８の発光量の制御方法を変更したり、画素５０の上部透明電極５９、又は下部透明電極５１の構成及び印加電圧の制御方法の変更することで、高解像度のカラー表示が可能となる。 The display device 100 can change the control method of the light emission amount of the light emitting layer 38 of the pixel 30 or change the configuration of the upper transparent electrode 59 or the lower transparent electrode 51 of the pixel 50 and the control method of the applied voltage. Color display of resolution becomes possible.

なお、上述した実施形態では、画素駆動回路２が２個のトランジスタを有して構成されるものとしたが、一例を示したに過ぎず、３個以上のトランジスタを有して構成されるものであってもよく、１個のトランジスタを有して構成されるものであてもよい。 In the above-described embodiment, the pixel driving circuit 2 is configured to include two transistors. However, the pixel driving circuit 2 is merely an example, and is configured to include three or more transistors. It may be configured with one transistor.

その他、前記のハードウエア構成や工程は一例であり、任意に変更及び修正が可能である。 In addition, the hardware configuration and process described above are merely examples, and can be arbitrarily changed and modified.

本発明の実施形態１に係る表示装置の断面図である。It is sectional drawing of the display apparatus which concerns on Embodiment 1 of this invention. 表示装置の有機ＥＬユニット部の構成例を示す平面図である。It is a top view which shows the structural example of the organic EL unit part of a display apparatus. 有機ＥＬユニット部の画素の等価回路図である。It is an equivalent circuit diagram of the pixel of an organic EL unit part. 有機ＥＬユニット部の画素の配列を示す平面図である。It is a top view which shows the arrangement | sequence of the pixel of an organic EL unit part. 図４に示すＩＶ−ＩＶ線断面図及び、有機ＥＬユニット端部の断面図である。It is the IV-IV sectional view taken on the line shown in FIG. 4, and sectional drawing of an organic EL unit edge part. 表示装置の液晶パネル部の構成例を示す平面図である。It is a top view which shows the structural example of the liquid crystal panel part of a display apparatus. 液晶表示ユニット部の表示方法を示す概略図である。It is the schematic which shows the display method of a liquid crystal display unit part. 表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of a display apparatus. 表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of a display apparatus. 表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of a display apparatus. 表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of a display apparatus. 表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of a display apparatus. 表示装置の製造方法を示す図である。It is a figure which shows the manufacturing method of a display apparatus. 実施形態２に係るカラー表示装置の構成例を示す図である。It is a figure which shows the structural example of the color display apparatus which concerns on Embodiment 2. FIG. 有機ＥＬ層と光導電層の距離の関係を示す図である。It is a figure which shows the relationship between the distance of an organic electroluminescent layer and a photoconductive layer.

符号の説明Explanation of symbols

２・・・画素駆動回路、１０・・・液晶表示ユニット（記憶性表示ユニット）、２０・・・有機ＥＬユニット（発光ユニット）、２１ｇ、２２ｇ・・・ゲート電極、２１ｇ、２２ｓ・・・ソース電極、２１ｄ、２２ｄ・・・ドレイン電極、２３・・・有機ＥＬ素子、２４、２５・・・ｎ＋オーミックコンタクト層、２６・・・保護膜、２７・・・半導体層、３０・・・有機ＥＬユニットの画素、３１・・・画素基板、３２・・・絶縁膜、３４・・・画素電極（アノード電極）、３５ａ・・・層間絶縁膜、３５ｂ・・・隔壁、３５ｃ・・・開口、３６・・・正孔注入層、３７・・・インターレイヤ、３８・・・発光層、３９・・・メタルバンク、３９ｂ・・・開口、４０・・・対向電極（カソード電極）、４１・・・封止剤、４２、５６・・・シール材、４３・・・配線、４４・・・表示駆動回路、４５・・・透明封止基板、４５ａ・・・ザグリ部、５０・・・液晶表示ユニットの画素、５１・・・下部透明電極、５２・・・光導電層、５２ａ・・・光到達領域、５３・・・光吸収層、５４、５８・・・配向膜、５４ａ・・・表示部分、５７・・・コレスティック液晶層、５９・・・上部透明電極、６０・・・透明画素基板、６２・・・ブラックマスク、８１・・・樹脂層、８２・・・金属層、１００・・・表示装置、Ｔｒ２１、Ｔｒ２２・・・トランジスタ、Ｃｓ・・・キャパシタ、Ｌａ・・・アノードライン、Ｌｃ・・・カソードライン、Ｌｄ・・・データライン、Ｌｓ・・・走査ライン、Ｓｓｅｌ・・・選択電圧信号（走査信号）、Ｖｐｉｘ・・・データ電圧（階調信号） 2 ... Pixel drive circuit, 10 ... Liquid crystal display unit (memory display unit), 20 ... Organic EL unit (light emitting unit), 21g, 22g ... Gate electrode, 21g, 22s ... Source Electrode, 21d, 22d ... Drain electrode, 23 ... Organic EL element, 24, 25 ... n + Ohmic contact layer, 26 ... Protective film, 27 ... Semiconductor layer, 30 ... Organic EL Unit pixel 31 ... pixel substrate 32 ... insulating film 34 ... pixel electrode (anode electrode) 35a ... interlayer insulating film 35b ... partition wall 35c ... opening 36 ... Hole injection layer, 37 ... interlayer, 38 ... light emitting layer, 39 ... metal bank, 39b ... opening, 40 ... counter electrode (cathode electrode), 41 ... Sealant, 42, 56 ... 43 ... Wiring, 44 ... Display drive circuit, 45 ... Transparent sealing substrate, 45a ... Counterbore part, 50 ... Pixel of liquid crystal display unit, 51 ... Bottom transparent Electrode, 52... Photoconductive layer, 52 a .. Light arrival region, 53... Light absorption layer, 54, 58... Alignment film, 54 a. 59 ... Upper transparent electrode, 60 ... Transparent pixel substrate, 62 ... Black mask, 81 ... Resin layer, 82 ... Metal layer, 100 ... Display device, Tr21, Tr22 ... Transistor, Cs ... capacitor, La ... anode line, Lc ... cathode line, Ld ... data line, Ls ... scan line, Ssel ... select voltage signal (scan signal), Vpix ... Data voltage (gradation signal)

Claims

第１電極層と、前記第１電極層上に形成された有機エレクトロルミネッセンス層と、前記有機エレクトロルミネッセンス層上に形成され、前記第１電極層と対向して形成された第２電極層と、を備えた有機ＥＬ素子を有する有機ＥＬ画素が基板上に複数設けられた発光ユニットと、
ザグリ部が一方の面に形成され、前記基板と前記ザグリ部との間に形成された空間に前記複数の有機ＥＬ画素が配置されるよう、シール材を介して前記基板と貼り合わされた透明封止基板と、
前記透明封止基板の他方の面に設けられた第３電極層と、前記第３電極層の上に形成され、前記発光ユニットから照射された光を受光すると電気的な抵抗値が低下する光導電層と、前記光導電層上に配置され、印加電圧の強さに応じて配向状態が変化し所定の色の光を透過及び／又は反射し、電圧の印加が終わった後も変化後の配向状態を保持する液晶層と、前記液晶層の上に配置され、前記第３電極層と対向して形成された第４電極層と、を備えた液晶素子を有する液晶画素が複数設けられた記憶性表示ユニットと、から構成され、
前記光導電層は、前記発光ユニットの前記複数の有機ＥＬ画素の発光色の補色となる色であることを特徴とする表示装置。 A first electrode layer, an organic electroluminescence layer formed on the first electrode layer, a second electrode layer formed on the organic electroluminescence layer and opposed to the first electrode layer, A light emitting unit in which a plurality of organic EL pixels each having an organic EL element provided on a substrate are provided ;
A transparent seal bonded to the substrate via a sealing material so that a counterbore is formed on one surface and the plurality of organic EL pixels are arranged in a space formed between the substrate and the counterbore. A stop substrate;
A third electrode layer provided on the other surface of the transparent sealing substrate, and a light that is formed on the third electrode layer and has an electrical resistance value that decreases when receiving light emitted from the light emitting unit. The conductive layer is disposed on the photoconductive layer, and the orientation state changes according to the strength of the applied voltage to transmit and / or reflect light of a predetermined color. There are provided a plurality of liquid crystal pixels each having a liquid crystal element including a liquid crystal layer that maintains an alignment state and a fourth electrode layer that is disposed on the liquid crystal layer and is opposed to the third electrode layer. and memory-type display unit is constituted by,
The display device according to claim 1, wherein the photoconductive layer has a color that is a complementary color of a light emission color of the plurality of organic EL pixels of the light emitting unit.

前記透明封止基板は、
前記ザグリ部の凹部の厚さが５０μｍから１００μｍである、ことを特徴とする請求項１に記載の表示装置。 The transparent sealing substrate is
The display device according to claim 1 , wherein a thickness of the concave portion of the counterbore portion is 50 μm to 100 μm.

前記発光ユニットの画素は、前記有機ＥＬ画素の色に応じて異なる強度を基準として自発光する、ことを特徴とする請求項１又は２に記載の表示装置。 The pixel of the light emission unit is self-luminous, based on the different intensities according to the color of the organic EL pixel, it display device according to claim 1 or 2, characterized in.

前記記憶性表示ユニットは、前記発光ユニットから照射された光を受光して、受光した表示画像を記憶する際に、前記有機ＥＬ画素の色に応じて異なる電圧を印加する、ことを特徴とする請求項１又は２に記載の表示装置。 The memory display unit receives light emitted from the light emitting unit and applies a different voltage according to the color of the organic EL pixel when storing the received display image. the display device according to claim 1 or 2.