JP5270330B2 - マルチコアマイコンシステムのシミュレーション方法及びシミュレーション装置 - Google Patents
マルチコアマイコンシステムのシミュレーション方法及びシミュレーション装置 Download PDFInfo
- Publication number
- JP5270330B2 JP5270330B2 JP2008332187A JP2008332187A JP5270330B2 JP 5270330 B2 JP5270330 B2 JP 5270330B2 JP 2008332187 A JP2008332187 A JP 2008332187A JP 2008332187 A JP2008332187 A JP 2008332187A JP 5270330 B2 JP5270330 B2 JP 5270330B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- model
- controller
- microcomputer system
- controller model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/10—Processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
14:装置モデル
18:コア
30:ユーザインターフェイス
36:出力装置
38:入力装置
Claims (19)
- マルチコアマイコンを有するコントローラモデルにおいて、少なくとも一つのパラメータを有する前記コントローラモデルの各コアをシミュレートするステップと、
少なくとも一つのパラメータを有し前記コントローラモデルに制御される装置モデルをシミュレートするステップと、
前記コントローラモデルの各コアおよび装置モデルのパラメータにアクセスするユーザインターフェイスをシミュレートするステップと、
トリガーイベントに応じて前記ユーザインターフェイスを介してコントローラモデルの各コアおよび装置モデルの実行を保留するステップと、
前記コントローラモデルの2つ以上の各コアのパラメータのそれぞれの状態を、前記コントローラモデル及び装置モデルのパラメータを変更することなく、前記ユーザインターフェイスを介して前記保留ステップの間に決定するステップと、
各コアのアイドル負荷率を計算して比較し、最も高いアイドル負荷率を持つコアに指示された新しいタスクを与えるステップを有する
ことを特徴とするマルチコアマイコンシステムのシミュレーション方法。 - 請求項1に記載のマルチコアマイコンシステムのシミュレーション方法において、前記トリガーイベントは前記装置モデルの選択されたパラメータ条件からなることを特徴とするマルチコアマイコンシステムのシミュレーション方法。
- 請求項1に記載のマルチコアマイコンシステムのシミュレーション方法において、前記トリガーイベントは前記コントローラモデルの選択されたコアの選択された出力パラメータ条件からなることを特徴とするマルチコアマイコンシステムのシミュレーション方法。
- 請求項1に記載のマルチコアマイコンシステムのシミュレーション方法において、前記トリガーイベントは前記コントローラモデルの選択された内部パラメータ条件からなることを特徴とするマルチコアマイコンシステムのシミュレーション方法。
- 請求項1に記載のマルチコアマイコンシステムのシミュレーション方法において、前記トリガーイベントは前記ユーザインターフェイスにセットされた条件からなることを特徴とするマルチコアマイコンシステムのシミュレーション方法。
- 請求項1に記載のマルチコアマイコンシステムのシミュレーション方法において、さらに前記ユーザインターフェイスを介してコントローラモデルおよび装置モデルの各コアの実行速度を制御するステップを有することを特徴とするマルチコアマイコンシステムのシミュレーション方法。
- 請求項1に記載のマルチコアマイコンシステムのシミュレーション方法において、さらに前記コントローラモデルの各コアのパラメータ又は装置のモデルパラメータの少なくとも一つを表示するステップを有することを特徴とするマルチコアマイコンシステムのシミュレーション方法。
- 請求項1に記載のマルチコアマイコンシステムのシミュレーション方法において、さらに値を計算し、計算された値を表示装置に表示するステップを有することを特徴とするマルチコアマイコンシステムのシミュレーション方法。
- 請求項8に記載のマルチコアマイコンシステムのシミュレーション方法において、計算された前記の値は少なくとも一つの前記コアの負荷を含むことを特徴とするマルチコアマイコンシステムのシミュレーション方法。
- 請求項8に記載のマルチコアマイコンシステムのシミュレーション方法において、計算された前記の値は前記コアのソフトウェアコンポーネントの負荷を含むことを特徴とするマルチコアマイコンシステムのシミュレーション方法。
- 請求項8に記載のマルチコアマイコンシステムのシミュレーション方法において、ソフトウェアコンポーネントは、アイドル動作に関するアイドルコンポーネントを含み、前記アイドルコンポーネントの負荷は新しい仕事を指定した場合に比較されることを特徴とするマルチコアマイコンシステムのシミュレーション方法。
- マルチコアマイコンを有するコントローラモデルにおいて、少なくとも一つのパラメータを有する前記コントローラモデルの各コアをシミュレートする手段と、少なくとも一つのパラメータを有し前記コントローラモデルに制御される装置モデルをシミュレートする手段と、前記コントローラモデル及び前記装置モデルのパラメータにアクセスするユーザインターフェイスをシミュレートする手段と、トリガーイベントに応じて前記ユーザインターフェイスを介してコントローラモデルの各コアおよび装置モデルの実行を保留する手段と、前記コントローラモデルの2つ以上の各コアのパラメータのそれぞれの状態を、前記コントローラモデル及び装置モデルのパラメータを変更することなく前記ユーザインターフェイスを介して前記保留ステップの間に決定する手段と、各コアのアイドル負荷率を計算して比較し、最も高いアイドル負荷率を持つコアに指示された新しいタスクを与える手段を有することを有することを特徴とするマルチコアマイコンシステムのシミュレーション装置。
- 請求項12に記載のマルチコアマイコンシステムのシミュレーション装置において、前記トリガーイベントは前記装置モデルの選択されたパラメータ条件からなることを特徴とするマルチコアマイコンシステムのシミュレーション装置。
- 請求項12に記載のマルチコアマイコンシステムのシミュレーション装置において、前記トリガーイベントは前記コントローラモデルの選択された出力パラメータ条件からなることを特徴とするマルチコアマイコンシステムのシミュレーション装置。
- 請求項12に記載のマルチコアマイコンシステムのシミュレーション装置において、前記トリガーイベントは前記コントローラモデルの選択された内部パラメータ条件からなることを特徴とするマルチコアマイコンシステムのシミュレーション装置。
- 請求項12に記載のマルチコアマイコンシステムのシミュレーション装置において、さらに前記ユーザインターフェイスにおける前記トリガーイベントをセットする手段を有することを特徴とするマルチコアマイコンシステムのシミュレーション装置。
- 請求項12に記載のマルチコアマイコンシステムのシミュレーション装置において、さらに前記コントローラモデルの各コアのパラメータ又は装置モデルのパラメータの少なくとも一つを表示する手段を有することを特徴とするマルチコアマイコンシステムのシミュレーション装置。
- 請求項12に記載のマルチコアマイコンシステムのシミュレーション装置において、さらに値を計算する手段と、計算された値を表示装置に表示する手段を有することを特徴とするマルチコアマイコンシステムのシミュレーション装置。
- 請求項18に記載のマルチコアマイコンシステムのシミュレーション装置において、計算された前記の値は少なくとも一つの前記コアの負荷を含むことを特徴とするマルチコアマイコンシステムのシミュレーション装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/164,178 US7987075B2 (en) | 2008-06-30 | 2008-06-30 | Apparatus and method to develop multi-core microcomputer-based systems |
US12/164,178 | 2008-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010015534A JP2010015534A (ja) | 2010-01-21 |
JP5270330B2 true JP5270330B2 (ja) | 2013-08-21 |
Family
ID=41449154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008332187A Expired - Fee Related JP5270330B2 (ja) | 2008-06-30 | 2008-12-26 | マルチコアマイコンシステムのシミュレーション方法及びシミュレーション装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7987075B2 (ja) |
JP (1) | JP5270330B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101620548B (zh) * | 2008-07-04 | 2013-03-27 | 菲尼克斯电气公司 | 用于计算机模拟设备或者机器的方法和计算机*** |
WO2012146406A1 (en) * | 2011-04-23 | 2012-11-01 | Deubzer Michael | Method for the design evaluation of a system |
KR101504137B1 (ko) | 2011-06-16 | 2015-03-24 | 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 | 멀티 코어 환경에서의 프로세스 관리 |
WO2013008325A1 (ja) * | 2011-07-13 | 2013-01-17 | 富士通株式会社 | マルチコアプロセッサシステム、および制御方法 |
US9965279B2 (en) * | 2013-11-29 | 2018-05-08 | The Regents Of The University Of Michigan | Recording performance metrics to predict future execution of large instruction sequences on either high or low performance execution circuitry |
US9870226B2 (en) | 2014-07-03 | 2018-01-16 | The Regents Of The University Of Michigan | Control of switching between executed mechanisms |
CN105988872B (zh) * | 2015-02-03 | 2020-02-18 | 阿里巴巴集团控股有限公司 | 一种cpu资源分配的方法、装置及电子设备 |
US10038744B1 (en) * | 2015-06-29 | 2018-07-31 | EMC IP Holding Company LLC | Intelligent core assignment |
US11314907B2 (en) | 2016-08-26 | 2022-04-26 | Hitachi, Ltd. | Simulation including multiple simulators |
US10613980B2 (en) * | 2017-12-19 | 2020-04-07 | International Business Machines Corporation | Coherence protocol providing speculative coherence response to directory probe |
CN110554912B (zh) * | 2018-05-31 | 2022-05-20 | 杭州海康威视数字技术股份有限公司 | 调度设备执行任务的方法和装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05313946A (ja) * | 1992-05-06 | 1993-11-26 | Nippon Telegr & Teleph Corp <Ntt> | マルチプロセッサシステムのデバグ支援装置 |
US6081885A (en) | 1996-12-20 | 2000-06-27 | Texas Instruments Incorporated | Method and apparatus for halting a processor and providing state visibility on a pipeline phase basis |
US6065106A (en) | 1996-12-20 | 2000-05-16 | Texas Instruments Incorporated | Resuming normal execution by restoring without refetching instructions in multi-word instruction register interrupted by debug instructions loading and processing |
US6016555A (en) | 1997-11-19 | 2000-01-18 | Texas Instruments Incorporated | Non-intrusive software breakpoints in a processor instruction execution pipeline |
US6643803B1 (en) | 1999-02-19 | 2003-11-04 | Texas Instruments Incorporated | Emulation suspend mode with instruction jamming |
US6553513B1 (en) | 1999-02-19 | 2003-04-22 | Texas Instruments Incorporated | Emulation suspend mode with differing response to differing classes of interrupts |
JP2003281112A (ja) * | 2002-03-25 | 2003-10-03 | Fujitsu Ltd | マルチプロセッサシステム |
JP4717492B2 (ja) * | 2005-04-12 | 2011-07-06 | 富士通株式会社 | マルチコアモデルシミュレータ |
US7778806B2 (en) * | 2006-03-29 | 2010-08-17 | Hitachi, Ltd | Method and apparatus for simulating microcomputer-based systems |
US20090106001A1 (en) * | 2007-10-17 | 2009-04-23 | Atomic Energy Council - Institute Of Nuclear Energy Research | Digital I&C software failure simulation test facility |
-
2008
- 2008-06-30 US US12/164,178 patent/US7987075B2/en not_active Expired - Fee Related
- 2008-12-26 JP JP2008332187A patent/JP5270330B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090327944A1 (en) | 2009-12-31 |
US7987075B2 (en) | 2011-07-26 |
JP2010015534A (ja) | 2010-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5270330B2 (ja) | マルチコアマイコンシステムのシミュレーション方法及びシミュレーション装置 | |
US8903703B2 (en) | Dynamically adjusting speed versus accuracy of computer platform simulation | |
US8793115B2 (en) | Interface converter for unified view of multiple computer system simulations | |
JP2004086910A (ja) | コンピュータ・プログラムをデバックするための方法、システムおよびソフトウェア・プロダクト | |
JP2003131902A (ja) | ソフトウェアデバッガ、システムレベルデバッガ、デバッグ方法、及びデバッグプログラム | |
US8108840B2 (en) | Method for enhancing debugger performance of hardware assisted breakpoints | |
US20080082802A1 (en) | Microcomputer debugging system | |
US7016826B2 (en) | Apparatus and method of developing software for a multi-processor chip | |
JP5542643B2 (ja) | シミュレーション装置及びシミュレーションプログラム | |
CN109800166B (zh) | 一种嵌入式实时操作***的调试方法及装置 | |
AU2017438670B2 (en) | Simulation device, simulation method, and simulation program | |
US8914274B1 (en) | Method and system for instruction set simulation with concurrent attachment of multiple debuggers | |
JP2010244376A (ja) | ソフトウェア開発装置、及び、ソフトウェア開発装置を用いたデバッグ方法 | |
KR100952762B1 (ko) | 디지털 시그널 프로세서의 실시간 디버깅 방법 | |
WO2006091785A1 (en) | Interface converter for unified view of multiple computer system simulations | |
US9830174B2 (en) | Dynamic host code generation from architecture description for fast simulation | |
KR20240009786A (ko) | 차량용 소프트웨어 플랫폼의 시뮬레이션을 위한 os 가상화 장치 및 방법 | |
TWI566179B (zh) | 用於基本輸入輸出系統之除錯訊息輸出方法及電腦程序產品 | |
JP2002366378A (ja) | プログラムのデバッグ装置及びデバッグ方法、並びに記憶媒体 | |
JPH05250221A (ja) | シミュレータ実行方式 | |
Hölscher | Nested Preemption Fixed-Priority Scheduler for EV3OSEK | |
KR20240009773A (ko) | 차량용 소프트웨어 플랫폼의 시뮬레이션을 위한 포트 가상화 장치 및 방법 | |
KR20240009779A (ko) | 차량용 소프트웨어 플랫폼의 시뮬레이션을 위한 디바이스 드라이버 가상화 장치 및 방법 | |
KR100658485B1 (ko) | 마이크로프로세서 개발시스템 | |
JPH11296408A (ja) | 組み込み機器用ソフトウエア論理シミュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120827 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130321 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5270330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |