JP5263498B2 - 信号処理プロセッサ及び半導体装置 - Google Patents
信号処理プロセッサ及び半導体装置 Download PDFInfo
- Publication number
- JP5263498B2 JP5263498B2 JP2008178852A JP2008178852A JP5263498B2 JP 5263498 B2 JP5263498 B2 JP 5263498B2 JP 2008178852 A JP2008178852 A JP 2008178852A JP 2008178852 A JP2008178852 A JP 2008178852A JP 5263498 B2 JP5263498 B2 JP 5263498B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- attribute information
- signal processor
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000006073 displacement reaction Methods 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims description 27
- 238000010586 diagram Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Executing Machine-Instructions (AREA)
Description
アドレスデータを記憶するアドレス・レジスタと、
データ演算命令をデコードするデコード部と、
前記デコード部でデコードされた前記データ演算命令と、前記アドレス・レジスタに記憶されるアドレスデータに基づいてメモリにアクセスするメモリアクセス部と、
デコード部でデコードされた前記データ演算命令に基づいて所与の演算処理を行う演算処理部を含む信号処理プロセッサにおいて、
前記アドレスデータに対応する前記メモリに記憶されるデータの属性情報を、前記アドレス・レジスタに関連付けて記憶する属性情報保持部と、
前記メモリアクセス部が、所与のデータ演算命令に基づいて前記アドレス・レジスタから前記アドレスデータを読み出す際に、所与のアドレス変位値を前記アドレスデータに加算するアドレス更新処理を行うアドレス更新処理部を含み、
前記アドレス更新処理部は、前記所与のアドレス変位値を前記属性情報に基づいて制御することを特徴とする。
前記アドレス・レジスタを複数含み、
前記デコード部は、前記データ演算命令に基づいて前記アドレス・レジスタの1つを選択し、
前記メモリアクセス部は、選択された前記アドレス・レジスタに記憶されるアドレスデータに基づいて前記メモリにアクセスし、
前記アドレス更新処理部は、選択された前記アドレス・レジスタに対して、選択された前記アドレス・レジスタに関連付けられた前記属性情報に基づいて、前記所与のアドレス変位値を加算するアドレス更新処理を行ってもよい。
前記属性情報保持部は、関連付けられた前記アドレス・レジスタの一部に設けられていてもよい。
前記アドレス更新処理部は、前記デコード部でデコードされた前記所与のデータ演算命令と前記属性情報に基づいて、前記アドレス更新処理を行ってもよい。
前記アドレス更新処理部は、前記デコード部でデコードされた前記所与のデータ演算命令と前記属性情報に基づいて、前記所与のアドレス変位値を制御してもよい。
前記アドレス更新処理部は、前記デコード部でデコードされた前記所与のデータ演算命令と前記属性情報に基づいて、前記メモリアクセス部が、前記所与のデータ演算命令に基づいて前記メモリにアクセスするごとに、前記アドレス更新処理を行ってもよい。
前記アドレス更新処理部は、前記メモリアクセス部が、前記所与のデータ演算命令に基づいて前記メモリにアクセスするアドレスを生成した後に、前記所与のアドレス変位値を前記アドレスデータに加算するアドレス更新処理を行ってもよい。
前記アドレス更新処理部は、前記メモリアクセス部が、前記所与のデータ演算命令に基づいて前記メモリにアクセスするアドレスを生成する前に、前記所与のアドレス変位値を前記アドレスデータに加算するアドレス更新処理を行ってもよい。
前記デコード部は、所与の命令に基づき前記属性情報を設定する属性情報設定処理を行ってもよい。
前記属性情報は、前記メモリから読み出されるデータ又は前記メモリに書き出されるデータのデータサイズを識別する情報を含んでもよい。
前記データ演算命令は、メモリオペランドを含んでもよい。
これらのいずれかの信号処理プロセッサを含むことを特徴とする。
Claims (12)
- アドレスデータを記憶するアドレス・レジスタと、
データ演算命令をデコードするデコード部と、
前記デコード部でデコードされた前記データ演算命令と、前記アドレス・レジスタに記憶されるアドレスデータに基づいてメモリにアクセスするメモリアクセス部と、
デコード部でデコードされた前記データ演算命令に基づいて所与の演算処理を行う演算処理部を含む信号処理プロセッサにおいて、
前記アドレスデータに対応する前記メモリに記憶されるデータの属性情報を、前記アドレス・レジスタに関連付けて記憶する属性情報保持部と、
前記メモリアクセス部が、所与のデータ演算命令に基づいて前記アドレス・レジスタから前記アドレスデータを読み出す際に、所与のアドレス変位値を前記アドレスデータに加算するアドレス更新処理を行うアドレス更新処理部を含み、
前記アドレス更新処理部は、前記所与のアドレス変位値を前記属性情報に基づいて制御することを特徴とする信号処理プロセッサ。 - 請求項1に記載の信号処理プロセッサにおいて、
前記アドレス・レジスタを複数含み、
前記デコード部は、前記データ演算命令に基づいて前記アドレス・レジスタの1つを選択し、
前記メモリアクセス部は、選択された前記アドレス・レジスタに記憶されるアドレスデータに基づいて前記メモリにアクセスし、
前記アドレス更新処理部は、選択された前記アドレス・レジスタに対して、選択された前記アドレス・レジスタに関連付けられた前記属性情報に基づいて、前記所与のアドレス変位値を加算するアドレス更新処理を行うことを特徴とする信号処理プロセッサ。 - 請求項1及び2のいずれかに記載の信号処理プロセッサにおいて、
前記属性情報保持部は、関連付けられた前記アドレス・レジスタの一部に設けられていることを特徴とする特徴とする信号処理プロセッサ。 - 請求項1乃至3のいずれかに記載の信号処理プロセッサにおいて、
前記アドレス更新処理部は、前記デコード部でデコードされた前記所与のデータ演算命令と前記属性情報に基づいて、前記アドレス更新処理を行うことを特徴とする信号処理プロセッサ。 - 請求項1乃至4のいずれかに記載の信号処理プロセッサにおいて、
前記アドレス更新処理部は、前記デコード部でデコードされた前記所与のデータ演算命令と前記属性情報に基づいて、前記所与のアドレス変位値を制御することを特徴とする信号処理プロセッサ。 - 請求項1乃至5のいずれかに記載の信号処理プロセッサにおいて、
前記アドレス更新処理部は、前記デコード部でデコードされた前記所与のデータ演算命令と前記属性情報に基づいて、前記メモリアクセス部が、前記所与のデータ演算命令に基づいて前記メモリにアクセスするごとに、前記アドレス更新処理を行うことを特徴とする信号処理プロセッサ。 - 請求項1乃至6のいずれかに記載の信号処理プロセッサにおいて、
前記アドレス更新処理部は、前記メモリアクセス部が、前記所与のデータ演算命令に基づいて前記メモリにアクセスするアドレスを生成した後に、前記所与のアドレス変位値を前記アドレスデータに加算するアドレス更新処理を行うことを特徴とする信号処理プロセッサ。 - 請求項1乃至6のいずれかに記載の信号処理プロセッサにおいて、
前記アドレス更新処理部は、前記メモリアクセス部が、前記所与のデータ演算命令に基づいて前記メモリにアクセスするアドレスを生成する前に、前記所与のアドレス変位値を前記アドレスデータに加算するアドレス更新処理を行うことを特徴とする信号処理プロセッサ。 - 請求項1乃至8のいずれかに記載の信号処理プロセッサにおいて、
前記デコード部は、所与の命令に基づき前記属性情報を設定する属性情報設定処理を行うことを特徴とする信号処理プロセッサ。 - 請求項1乃至9のいずれかに記載の信号処理プロセッサにおいて、
前記属性情報は、前記メモリから読み出されるデータ又は前記メモリに書き出されるデータのデータサイズを識別する情報を含むことを特徴とする信号処理プロセッサ。 - 請求項1乃至10のいずれかに記載の信号処理プロセッサにおいて、
前記データ演算命令は、メモリオペランドを含むことを特徴とする信号処理プロセッサ。 - 請求項1乃至11のいずれかに記載の信号処理プロセッサを含む半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178852A JP5263498B2 (ja) | 2008-07-09 | 2008-07-09 | 信号処理プロセッサ及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178852A JP5263498B2 (ja) | 2008-07-09 | 2008-07-09 | 信号処理プロセッサ及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010020450A JP2010020450A (ja) | 2010-01-28 |
JP5263498B2 true JP5263498B2 (ja) | 2013-08-14 |
Family
ID=41705290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008178852A Expired - Fee Related JP5263498B2 (ja) | 2008-07-09 | 2008-07-09 | 信号処理プロセッサ及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5263498B2 (ja) |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5834037B2 (ja) * | 1976-05-08 | 1983-07-23 | 株式会社東芝 | アドレス計算装置 |
JPS5769460A (en) * | 1980-10-15 | 1982-04-28 | Fujitsu Ltd | Data saving control system |
JPS5856037A (ja) * | 1981-09-29 | 1983-04-02 | Fujitsu Ltd | マイクロプログラム制御の中央処理装置 |
JPS5922142A (ja) * | 1982-07-27 | 1984-02-04 | Nec Corp | デ−タ処理装置 |
JPS62150435A (ja) * | 1985-12-25 | 1987-07-04 | Oki Electric Ind Co Ltd | デ−タ処理方式 |
JP2748957B2 (ja) * | 1987-09-30 | 1998-05-13 | 健 坂村 | データ処理装置 |
JPH01169537A (ja) * | 1987-12-24 | 1989-07-04 | Fujitsu Ltd | マイクロプロセッサ |
JPH02204833A (ja) * | 1989-02-03 | 1990-08-14 | Hitachi Ltd | 計算機システム |
JP2682469B2 (ja) * | 1994-09-20 | 1997-11-26 | 日本電気株式会社 | 命令コード符号化方式 |
JP4004915B2 (ja) * | 2002-06-28 | 2007-11-07 | 株式会社ルネサステクノロジ | データ処理装置 |
US7159122B2 (en) * | 2003-05-12 | 2007-01-02 | International Business Machines Corporation | Message digest instructions |
CN101044450A (zh) * | 2004-10-19 | 2007-09-26 | 松下电器产业株式会社 | 处理器 |
-
2008
- 2008-07-09 JP JP2008178852A patent/JP5263498B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010020450A (ja) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8412761B2 (en) | Single precision floating-point data storing method and processor | |
JP2816248B2 (ja) | データプロセッサ | |
KR20110055629A (ko) | 단일 명령 다중 데이터(simd)데이터 처리기에서 확장된 어드레싱 모드들의 제공 | |
GB2529777A (en) | Processor with granular add immediates capability and methods | |
JP4202244B2 (ja) | Vliw型dsp,及びその動作方法 | |
JPH06332695A (ja) | データ処理装置及びその制御回路 | |
JP4228241B2 (ja) | 演算処理装置 | |
CN111782270A (zh) | 一种数据处理方法及装置、存储介质 | |
JPH1049369A (ja) | データ処理装置 | |
CN107851015B (zh) | 向量操作数位大小控制 | |
KR102458467B1 (ko) | 벡터 생성 명령 | |
CN107851022B (zh) | 向量长度查询指令 | |
JP2007122626A (ja) | マイクロプロセッサ | |
JP2002229778A (ja) | 高速ディスプレースメント付きpc相対分岐方式 | |
JP5327432B2 (ja) | 信号処理プロセッサ及び半導体装置 | |
JP5263498B2 (ja) | 信号処理プロセッサ及び半導体装置 | |
JP5263497B2 (ja) | 信号処理プロセッサ及び半導体装置 | |
JP5311008B2 (ja) | 信号処理プロセッサ及び半導体装置 | |
JP3570287B2 (ja) | マイクロコンピュータ | |
KR101635856B1 (ko) | 데이터 요소에 있는 비트들의 제로화를 위한 시스템, 장치, 및 방법 | |
JPH1173301A (ja) | 情報処理装置 | |
JP2001092633A (ja) | 複数の結果を出力する命令を有する演算装置 | |
JP3523407B2 (ja) | 情報処理装置 | |
JP2005149297A (ja) | プロセッサおよびそのアセンブラ | |
JPH05250156A (ja) | Riscプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5263498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |