JP5261304B2 - Semiconductor light detection element and method for manufacturing semiconductor light detection element - Google Patents
Semiconductor light detection element and method for manufacturing semiconductor light detection element Download PDFInfo
- Publication number
- JP5261304B2 JP5261304B2 JP2009164923A JP2009164923A JP5261304B2 JP 5261304 B2 JP5261304 B2 JP 5261304B2 JP 2009164923 A JP2009164923 A JP 2009164923A JP 2009164923 A JP2009164923 A JP 2009164923A JP 5261304 B2 JP5261304 B2 JP 5261304B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- main surface
- silicon substrate
- type semiconductor
- irregularities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
本発明は、半導体光検出素子及び半導体光検出素子の製造方法に関する。 The present invention relates to a semiconductor photodetector element and a method for manufacturing the semiconductor photodetector element.
近赤外の波長帯域に高い分光感度特性を有する半導体光検出素子として、化合物半導体を用いたフォトダイオードが知られている（例えば、特許文献１参照）。特許文献１に記載されたフォトダイオードでは、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＳｂ、及びＩｎＧａＡｓＮＰのいずれかからなる第１受光層と、第１受光層の吸収端より長波長の吸収端を有し、量子井戸構造からなる第２受光層と、を備えている。また、特許文献１には、上記一つのフォトダイオードを基本単位（画素）として、複数の画素がアレイ状に配列されたフォトダイオードアレイも開示されている。 A photodiode using a compound semiconductor is known as a semiconductor photodetecting element having high spectral sensitivity characteristics in the near-infrared wavelength band (see, for example, Patent Document 1). The photodiode described in Patent Document 1 has a first light-receiving layer made of any one of InGaAsN, InGaAsNSb, and InGaAsNP, and an absorption edge having a longer wavelength than the absorption edge of the first light-receiving layer, and has a quantum well structure. A second light receiving layer. Patent Document 1 also discloses a photodiode array in which a plurality of pixels are arranged in an array using the one photodiode as a basic unit (pixel).
しかしながら、複数の画素がアレイ状に配列されたフォトダイオードアレイでは、画素間に入射した光は検出され難く、光検出感度は低くなる懼れがある。 However, in a photodiode array in which a plurality of pixels are arranged in an array, light incident between the pixels is difficult to detect and the light detection sensitivity may be lowered.
本発明は、光検出感度を向上することが可能な半導体光検出素子及び半導体光検出素子の製造方法を提供することを目的とする。 An object of this invention is to provide the manufacturing method of the semiconductor photodetection element which can improve photodetection sensitivity, and a semiconductor photodetection element.
本発明に係る半導体光検出素子は、第１導電型の半導体領域と第２導電型の半導体領域とで形成され且つアレイ状に配置された複数のｐｎ接合を有するシリコン基板を備え、シリコン基板には、該シリコン基板の一の主面側に第１導電型のアキュムレーション層が形成されていると共に、一の主面における少なくとも複数のｐｎ接合の間の領域に対向する第１の領域に不規則な凹凸が形成されており、シリコン基板の一の主面における第１の領域は、光学的に露出していることを特徴とする。 A semiconductor photodetecting element according to the present invention includes a silicon substrate having a plurality of pn junctions formed in a first conductive type semiconductor region and a second conductive type semiconductor region and arranged in an array. The first conductivity type accumulation layer is formed on one main surface side of the silicon substrate, and the first region facing the region between at least a plurality of pn junctions on one main surface is irregular. The first region on one main surface of the silicon substrate is optically exposed.
本発明に係る半導体光検出素子では、一の主面における少なくとも複数のｐｎ接合の間の領域に対向する第１の領域に不規則な凹凸が形成されている。このため、複数のｐｎ接合の間の領域に入射した光は、一の主面における少なくとも複数のｐｎ接合の間の領域に対向する第１の領域に形成されている不規則な凹凸にて、反射、散乱、又は拡散されて、シリコン基板で確実に吸収される。したがって、本発明では、複数のｐｎ接合の間の領域において検出感度が低下することはなく、光検出感度が向上する。 In the semiconductor photodetecting element according to the present invention, irregular irregularities are formed in a first region facing a region between at least a plurality of pn junctions on one main surface. For this reason, the light incident on the region between the plurality of pn junctions is irregular irregularities formed in the first region facing at least the region between the plurality of pn junctions on one main surface. Reflected, scattered, or diffused and reliably absorbed by the silicon substrate. Therefore, in the present invention, the detection sensitivity does not decrease in the region between the plurality of pn junctions, and the light detection sensitivity is improved.
本発明に係る半導体光検出素子では、シリコン基板の一の主面側に第１導電型のアキュムレーション層が形成されている。このため、一の主面側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、アキュムレーション層は、シリコン基板の一の主面付近で光により発生したキャリアが該一の主面でトラップされるのを抑制する。このため、光により発生したキャリアは、ｐｎ接合へ効率的に移動し、半導体光検出素子の光検出感度を更に向上することができる。 In the semiconductor photodetecting element according to the present invention, a first conductivity type accumulation layer is formed on one main surface side of the silicon substrate. For this reason, unnecessary carriers generated regardless of light on one main surface side are recombined, and dark current can be reduced. The accumulation layer suppresses carriers generated by light near one principal surface of the silicon substrate from being trapped by the one principal surface. For this reason, the carriers generated by light efficiently move to the pn junction, and the light detection sensitivity of the semiconductor light detection element can be further improved.
好ましくは、シリコン基板には、一の主面における複数のｐｎ接合に対向する第２の領域に不規則な凹凸が更に形成されており、第２の領域に形成された不規則な凹凸の高低差は、第１の領域に形成された不規則な凹凸の高低差よりも小さい。 Preferably, in the silicon substrate, irregular irregularities are further formed in a second region facing a plurality of pn junctions on one main surface, and the irregular irregularities formed in the second region are high and low. The difference is smaller than the height difference of the irregular irregularities formed in the first region.
特許文献１に記載された化合物半導体を用いた半導体光検出素子は、未だ高価であり、製造工程も複雑なものとなってしまう。このため、安価で且つ製造が容易なシリコンを用いた半導体光検出素子であって、近赤外の波長帯域に十分な分光感度を有しているものの実用化が求められている。シリコンを用いた半導体光検出素子（例えば、シリコンフォトダイオード等）は、一般に、分光感度特性の長波長側での限界は１１００ｎｍ程度ではあるものの、１０００ｎｍ以上の波長帯域における分光感度特性は十分なものではなかった。 The semiconductor photodetector using the compound semiconductor described in Patent Document 1 is still expensive and the manufacturing process becomes complicated. For this reason, there is a demand for practical use of a semiconductor photodetecting element using silicon that is inexpensive and easy to manufacture and has sufficient spectral sensitivity in the near-infrared wavelength band. In general, a semiconductor photodetecting element using silicon (for example, a silicon photodiode) has a sufficient spectral sensitivity characteristic in a wavelength band of 1000 nm or more, although the limit on the long wavelength side of the spectral sensitivity characteristic is about 1100 nm. It wasn't.
シリコン基板の一の主面における複数のｐｎ接合に対向する第２の領域に不規則な凹凸が形成されていると、半導体光検出素子に入射した光は当該第２の領域にて反射、散乱、又は拡散されて、シリコン基板内を長い距離進む。これにより、半導体光検出素子に入射した光は、その大部分が半導体光検出素子（シリコン基板）を透過することなく、シリコン基板で吸収されることとなる。したがって、半導体光検出素子に入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。 When irregular irregularities are formed in the second region facing a plurality of pn junctions on one main surface of the silicon substrate, the light incident on the semiconductor photodetector is reflected and scattered by the second region. Or diffused to travel a long distance through the silicon substrate. As a result, most of the light incident on the semiconductor photodetecting element is absorbed by the silicon substrate without passing through the semiconductor photodetecting element (silicon substrate). Accordingly, the traveling distance of the light incident on the semiconductor light detection element is increased and the distance at which the light is absorbed is also increased, so that the spectral sensitivity characteristics in the near-infrared wavelength band are improved.
第２の領域に形成された不規則な凹凸の高低差が、第１の領域に形成された不規則な凹凸の高低差よりも小さいので、第２の領域における光の反射、散乱、又は拡散の度合は、第１の領域における度合よりも低く抑えられることとなる。この結果、複数のｐｎ接合の間でのクロストークの発生を抑制することができる。 Since the height difference of irregular irregularities formed in the second region is smaller than the height difference of irregular irregularities formed in the first region, the reflection, scattering, or diffusion of light in the second region This degree is suppressed lower than the degree in the first region. As a result, occurrence of crosstalk between a plurality of pn junctions can be suppressed.
本発明に係る半導体光検出素子は、第１導電型の半導体からなり、互いに対向する第１主面及び第２主面を有すると共に第１主面側に第２導電型の複数の半導体領域がアレイ状に形成されたシリコン基板を備え、シリコン基板には、第２主面側にシリコン基板よりも高い不純物濃度を有する第１導電型のアキュムレーション層が形成されていると共に、第２主面における少なくとも第２導電型の複数の半導体領域の間の領域に対向する第１の領域に不規則な凹凸が形成されており、シリコン基板の第２主面における第１の領域は、光学的に露出していることを特徴とする。 The semiconductor photodetecting element according to the present invention is made of a first conductivity type semiconductor, has a first main surface and a second main surface facing each other, and has a plurality of second conductivity type semiconductor regions on the first main surface side. A silicon substrate formed in an array, and a first conductivity type accumulation layer having an impurity concentration higher than that of the silicon substrate is formed on the second main surface side of the silicon substrate; Irregular irregularities are formed in the first region facing at least the region between the plurality of semiconductor regions of the second conductivity type, and the first region on the second main surface of the silicon substrate is optically exposed. It is characterized by that.
本発明に係る半導体光検出素子では、第２主面における少なくとも第２導電型の複数の半導体領域の間の領域に対向する第１の領域に不規則な凹凸が形成されている。このため、第２導電型の複数の半導体領域の間の領域に入射した光は、第２主面における少なくとも第２導電型の複数の半導体領域の間の領域に対向する第１の領域に形成されている不規則な凹凸にて、反射、散乱、又は拡散されて、シリコン基板で確実に吸収される。したがって、本発明では、第２導電型の複数の半導体領域の間の領域において検出感度が低下することはなく、光検出感度が向上する。 In the semiconductor photodetecting element according to the present invention, irregular irregularities are formed in the first region facing at least the region between the plurality of semiconductor regions of the second conductivity type on the second main surface. For this reason, the light incident on the region between the plurality of semiconductor regions of the second conductivity type is formed in the first region opposite to the region between the plurality of semiconductor regions of the second conductivity type on the second main surface. The irregular irregularities are reflected, scattered, or diffused, and are reliably absorbed by the silicon substrate. Therefore, in the present invention, the detection sensitivity does not decrease in a region between the plurality of semiconductor regions of the second conductivity type, and the light detection sensitivity is improved.
本発明に係る半導体光検出素子では、シリコン基板の第２主面側に第１導電型のアキュムレーション層が形成されている。このため、第２主面側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、アキュムレーション層は、シリコン基板の第２主面付近で光により発生したキャリアが第２主面でトラップされるのを抑制する。このため、光により発生したキャリアは、第２導電型の半導体領域とシリコン基板とのｐｎ接合へ効率的に移動し、半導体光検出素子の光検出感度を更に向上することができる。 In the semiconductor photodetecting element according to the present invention, a first conductivity type accumulation layer is formed on the second main surface side of the silicon substrate. For this reason, unnecessary carriers generated regardless of light on the second main surface side are recombined, and dark current can be reduced. The accumulation layer suppresses carriers generated by light near the second main surface of the silicon substrate from being trapped by the second main surface. For this reason, the carriers generated by light efficiently move to the pn junction between the semiconductor region of the second conductivity type and the silicon substrate, and the light detection sensitivity of the semiconductor light detection element can be further improved.
好ましくは、シリコン基板には、第２主面における第２導電型の複数の半導体領域に対向する第２の領域に不規則な凹凸が更に形成されており、第２の領域に形成された不規則な凹凸の高低差は、第１の領域に形成された不規則な凹凸の高低差よりも小さい。この場合、上述したように、半導体光検出素子に入射した光は当該第２の領域にて反射、散乱、又は拡散されて、シリコン基板内を長い距離進む。したがって、半導体光検出素子に入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。また、第２の領域に形成された不規則な凹凸の高低差が第１の領域に形成された不規則な凹凸の高低差よりも小さいことにより、第２導電型の複数の半導体領域の間でのクロストークの発生を抑制することができる。 Preferably, in the silicon substrate, irregular irregularities are further formed in the second region facing the plurality of second conductivity type semiconductor regions on the second main surface, and irregularities formed in the second region are formed. The height difference of the irregular unevenness is smaller than the height difference of the irregular unevenness formed in the first region. In this case, as described above, the light incident on the semiconductor light detection element is reflected, scattered, or diffused in the second region and travels a long distance in the silicon substrate. Accordingly, the traveling distance of the light incident on the semiconductor light detection element is increased and the distance at which the light is absorbed is also increased, so that the spectral sensitivity characteristics in the near-infrared wavelength band are improved. Further, the difference in height of the irregular irregularities formed in the second region is smaller than the height difference of the irregular irregularities formed in the first region, so that the second conductivity type semiconductor regions The occurrence of crosstalk can be suppressed.
好ましくは、アキュムレーション層の厚みが、不規則な凹凸の高低差よりも大きい。この場合、上述したように、アキュムレーション層による作用効果を確保することができる。 Preferably, the thickness of the accumulation layer is larger than the height difference of irregular irregularities. In this case, as described above, the effect of the accumulation layer can be ensured.
本発明に係る半導体光検出素子の製造方法は、第１導電型の半導体領域と第２導電型の半導体領域とで形成され且つアレイ状に配置された複数のｐｎ接合を有するシリコン基板を準備する工程と、シリコン基板の一の主面側に、第１導電型のアキュムレーション層を形成する工程と、シリコン基板の一の主面における少なくとも複数のｐｎ接合の間の領域に対向する第１の領域に、パルスレーザ光を照射して、不規則な凹凸を形成する工程と、不規則な凹凸が形成されたシリコン基板を熱処理する工程と、を備えることを特徴とする。 The method for manufacturing a semiconductor photodetector element according to the present invention provides a silicon substrate having a plurality of pn junctions formed of a first conductivity type semiconductor region and a second conductivity type semiconductor region and arranged in an array. A step of forming an accumulation layer of a first conductivity type on one main surface side of the silicon substrate; and a first region facing a region between at least a plurality of pn junctions on the one main surface of the silicon substrate. And a step of irradiating a pulse laser beam to form irregular irregularities, and a step of heat-treating the silicon substrate on which irregular irregularities are formed.
本発明に係る半導体光検出素子の製造方法によれば、一の主面における少なくとも複数のｐｎ接合の間の領域に対向する第１の領域に不規則な凹凸が形成されている半導体光検出素子を得ることができる。この半導体光検出素子では、上述したように、複数のｐｎ接合の間の領域において検出感度が低下することはなく、光検出感度が向上する。また、シリコン基板の一の主面側に形成されるアキュムレーション層により、暗電流を低減できると共に、半導体光検出素子の光検出感度を更に向上することができる。 According to the method for manufacturing a semiconductor photodetector element according to the present invention, irregular irregularities are formed in a first region facing at least a region between a plurality of pn junctions on one main surface. Can be obtained. In this semiconductor light detection element, as described above, the detection sensitivity does not decrease in the region between the plurality of pn junctions, and the light detection sensitivity is improved. Further, the accumulation layer formed on the one main surface side of the silicon substrate can reduce the dark current and further improve the light detection sensitivity of the semiconductor light detection element.
ところで、パルスレーザ光の照射により、シリコン基板に結晶欠陥などのダメージを及ぼす懼れがあるが、本発明では、不規則な凹凸を形成する工程の後に、シリコン基板を熱処理しているので、シリコン基板の結晶性が回復し、暗電流の増加等の不具合を防ぐことができる。 By the way, there is a possibility that damage such as crystal defects may be caused to the silicon substrate by the irradiation of the pulse laser beam. However, in the present invention, the silicon substrate is heat-treated after the step of forming irregular irregularities. The crystallinity of the substrate is restored, and problems such as an increase in dark current can be prevented.
好ましくは、シリコン基板の一の主面における複数のｐｎ接合に対向する第２の領域に、パルスレーザ光を照射して、第１の領域に形成された不規則な凹凸の高低差よりも小さく且つ不規則な凹凸を形成する工程を更に備える。この場合、上記第１の領域だけでなく、第２の領域にも不規則な凹凸が形成されている半導体光検出素子を得ることができる。この半導体光検出素子では、上述したように、半導体光検出素子に入射した光は当該第２の領域にて反射、散乱、又は拡散されて、シリコン基板内を長い距離進む。したがって、半導体光検出素子に入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。また、第２の領域に形成された不規則な凹凸の高低差が第１の領域に形成された不規則な凹凸の高低差よりも小さく形成されるため、第２導電型の複数の半導体領域の間でのクロストークの発生を抑制することができる。 Preferably, the second region facing one of the plurality of pn junctions on one main surface of the silicon substrate is irradiated with pulsed laser light, so that the height difference of the irregular irregularities formed in the first region is smaller. The method further includes the step of forming irregular irregularities. In this case, it is possible to obtain a semiconductor photodetector element in which irregular irregularities are formed not only in the first region but also in the second region. In this semiconductor photodetection element, as described above, light incident on the semiconductor photodetection element is reflected, scattered, or diffused in the second region, and travels a long distance in the silicon substrate. Accordingly, the traveling distance of the light incident on the semiconductor light detection element is increased and the distance at which the light is absorbed is also increased, so that the spectral sensitivity characteristics in the near-infrared wavelength band are improved. In addition, since the irregularities of irregular irregularities formed in the second region are formed smaller than the irregularities of irregular irregularities formed in the first region, a plurality of semiconductor regions of the second conductivity type Occurrence of crosstalk can be suppressed.
本発明に係る半導体光検出素子の製造方法は、第１導電型の半導体からなり、互いに対向する第１主面及び第２主面を有すると共に第１主面側に第２導電型の複数の半導体領域がアレイ状に形成されたシリコン基板を準備する工程と、シリコン基板の第２主面側に、シリコン基板よりも高い不純物濃度を有する第１導電型のアキュムレーション層を形成する工程と、シリコン基板の第２主面における少なくとも第２導電型の複数の半導体領域の間の領域に対向する第１の領域に、パルスレーザ光を照射して、不規則な凹凸を形成する工程と、不規則な凹凸を形成する工程の後に、シリコン基板を熱処理する工程と、を備えることを特徴とする。 A method of manufacturing a semiconductor photodetecting element according to the present invention comprises a first conductive type semiconductor, has a first main surface and a second main surface facing each other, and has a plurality of second conductive types on the first main surface side. A step of preparing a silicon substrate having semiconductor regions formed in an array, a step of forming an accumulation layer of a first conductivity type having an impurity concentration higher than that of the silicon substrate on the second main surface side of the silicon substrate, and silicon A step of irradiating the first region facing at least a region between the plurality of semiconductor regions of the second conductivity type on the second main surface of the substrate with pulsed laser light to form irregular irregularities; And a step of heat-treating the silicon substrate after the step of forming the irregularities.
本発明に係る半導体光検出素子の製造方法によれば、第２主面における少なくとも第２導電型の複数の半導体領域の間の領域に対向する第１の領域に不規則な凹凸が形成されている半導体光検出素子を得ることができる。この半導体光検出素子では、上述したように、第２導電型の複数の半導体領域の間の領域において検出感度が低下することはなく、光検出感度が向上する。また、シリコン基板の第２主面側に形成されるアキュムレーション層により、暗電流を低減できると共に、半導体光検出素子の光検出感度を更に向上することができる。更に、本発明では、不規則な凹凸を形成する工程の後に、シリコン基板を熱処理しているので、シリコン基板の結晶性が回復し、暗電流の増加等の不具合を防ぐことができる。 According to the method for manufacturing a semiconductor photodetector element according to the present invention, irregular irregularities are formed in the first region opposite to the region between the plurality of semiconductor regions of the second conductivity type on the second main surface. A semiconductor photodetecting element can be obtained. In this semiconductor photodetecting element, as described above, the detection sensitivity does not decrease in the region between the plurality of semiconductor regions of the second conductivity type, and the photodetection sensitivity is improved. Further, the accumulation layer formed on the second main surface side of the silicon substrate can reduce the dark current and further improve the light detection sensitivity of the semiconductor light detection element. Furthermore, in the present invention, since the silicon substrate is heat-treated after the step of forming irregular irregularities, the crystallinity of the silicon substrate is recovered, and problems such as an increase in dark current can be prevented.
好ましくは、シリコン基板の第２主面における第２導電型の複数の半導体領域に対向する第２の領域に、パルスレーザ光を照射して、第１の領域に形成された不規則な凹凸の高低差よりも小さく且つ不規則な凹凸を形成する工程を更に備える。この場合、上記第１の領域だけでなく、第２の領域にも不規則な凹凸が形成されている半導体光検出素子を得ることができる。この半導体光検出素子では、上述したように、半導体光検出素子に入射した光は当該第２の領域にて反射、散乱、又は拡散されて、シリコン基板内を長い距離進む。したがって、半導体光検出素子に入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。また、第２の領域に形成された不規則な凹凸の高低差が第１の領域に形成された不規則な凹凸の高低差よりも小さく形成されるため、第２導電型の複数の半導体領域の間でのクロストークの発生を抑制することができる。 Preferably, the second region of the second main surface of the silicon substrate facing the plurality of semiconductor regions of the second conductivity type is irradiated with pulsed laser light, and irregular irregularities formed in the first region are formed. The method further includes the step of forming irregular irregularities smaller than the height difference. In this case, it is possible to obtain a semiconductor photodetector element in which irregular irregularities are formed not only in the first region but also in the second region. In this semiconductor photodetection element, as described above, light incident on the semiconductor photodetection element is reflected, scattered, or diffused in the second region, and travels a long distance in the silicon substrate. Accordingly, the traveling distance of the light incident on the semiconductor light detection element is increased and the distance at which the light is absorbed is also increased, so that the spectral sensitivity characteristics in the near-infrared wavelength band are improved. In addition, since the irregularities of irregular irregularities formed in the second region are formed smaller than the irregularities of irregular irregularities formed in the first region, a plurality of semiconductor regions of the second conductivity type Occurrence of crosstalk can be suppressed.
好ましくは、不規則な凹凸を形成する工程を、アキュムレーション層を形成する工程の後に行う。この場合、アキュムレーション層の高低差を略均一に形成することができる。また、不規則な凹凸を形成する工程で生じた結晶損傷の回復と再結晶化のための熱処理と、結晶内に導入された不純物の活性化と結晶性の回復のためにアキュムレーション層を形成する工程の後に行う熱処理と、を一度で行うことができる。 Preferably, the step of forming irregular irregularities is performed after the step of forming the accumulation layer. In this case, the height difference of the accumulation layer can be formed substantially uniformly. Also, heat treatment for recovery and recrystallization of crystal damage caused in the process of forming irregular irregularities, and formation of an accumulation layer for activation of impurities introduced into the crystal and recovery of crystallinity The heat treatment performed after the process can be performed at a time.
好ましくは、アキュムレーション層の厚みを、不規則な凹凸の高低差よりも大きくする。この場合、アキュムレーション層を形成する工程の後に、パルスレーザ光を照射して、不規則な上記凹凸を形成しても、アキュムレーション層が残ることとなり、上述したアキュムレーション層による作用効果を確保することができる。 Preferably, the thickness of the accumulation layer is set to be larger than the height difference of irregular irregularities. In this case, after the step of forming the accumulation layer, the accumulation layer remains even if the irregular irregularities are formed by irradiating the pulse laser beam, and the above-described effects of the accumulation layer can be secured. it can.
好ましくは、不規則な凹凸を形成する工程では、パルスレーザ光としてピコ秒〜フェムト秒パルスレーザ光を照射する。この場合、不規則な凹凸を適切で且つ容易に形成することができる。 Preferably, in the step of forming irregular irregularities, picosecond to femtosecond pulsed laser light is irradiated as pulsed laser light. In this case, irregular irregularities can be formed appropriately and easily.
本発明によれば、光検出感度を向上することが可能な半導体光検出素子及び半導体光検出素子の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor photodetection element which can improve photodetection sensitivity, and a semiconductor photodetection element can be provided.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.
（第１実施形態）
まず、図１〜図１０を参照して、第１実施形態に係るフォトダイオードアレイＰＤＡ１の製造方法について説明する。図１〜図１０は、第１実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。
(First embodiment)
First, a method for manufacturing the photodiode array PDA1 according to the first embodiment will be described with reference to FIGS. 1 to 10 are views for explaining a manufacturing method of the photodiode array according to the first embodiment.
まず、シリコン（Ｓｉ）結晶からなり、互いに対向する第１主面１ａ及び第２主面１ｂを有するｎ−型半導体基板１を準備する（図１参照）。ｎ−型半導体基板１の厚みは３００μｍ程度であり、比抵抗は１ｋΩ・ｃｍ程度である。本実施形態では、「高不純物濃度」とは例えば不純物濃度が１×１０１７ｃｍ−３程度以上のことであって、「＋」を導電型に付けて示し、「低不純物濃度」とは不純物濃度が１×１０１５ｃｍ−３程度以下であって「−」を導電型に付けて示すものとする。ｎ型不純物としてはアンチモン（Ｓｂ）や砒素（Ａｓ）などがあり、ｐ型不純物としては硼素（Ｂ）などがある。 First, an n − type semiconductor substrate 1 made of silicon (Si) crystal and having a first main surface 1a and a second main surface 1b facing each other is prepared (see FIG. 1). The n − type semiconductor substrate 1 has a thickness of about 300 μm and a specific resistance of about 1 kΩ · cm. In this embodiment, “high impurity concentration” means, for example, an impurity concentration of about 1 × 10 17 cm −3 or more, and “+” is attached to the conductivity type, and “low impurity concentration” is an impurity The concentration is about 1 × 10 15 cm −3 or less, and “−” is attached to the conductivity type. Examples of n-type impurities include antimony (Sb) and arsenic (As), and examples of p-type impurities include boron (B).
次に、ｎ−型半導体基板１の第１主面１ａ側に、複数のｐ＋型半導体領域３及び複数のｎ＋型半導体領域５をアレイ状に形成する（図２参照）。各ｐ＋型半導体領域３は、所定の領域が開口したマスクなどを用い、ｎ−型半導体基板１内において第１主面１ａ側からｐ型不純物を高濃度に拡散させることにより形成する。各ｎ＋型半導体領域５は、ｐ＋型半導体領域３が形成される領域の周辺領域が開口した別のマスクなどを用い、ｐ＋型半導体領域３を囲むように、ｎ−型半導体基板１内において第１主面１ａ側からｎ型不純物をｎ−型半導体基板１よりも高濃度に拡散させることにより形成する。ｐ＋型半導体領域３の厚みは、例えば０．５５μｍ程度であり、シート抵抗は、例えば４４Ω／ｓｑ．である。ｎ＋型半導体領域５の厚みは、例えば１．５μｍ程度であり、シート抵抗は、例えば１２Ω／ｓｑ．である。 Next, a plurality of p + type semiconductor regions 3 and a plurality of n + type semiconductor regions 5 are formed in an array on the first main surface 1a side of the n − type semiconductor substrate 1 (see FIG. 2). Each p + -type semiconductor region 3 is formed by diffusing p-type impurities in a high concentration from the first main surface 1a side in the n − -type semiconductor substrate 1 using a mask or the like in which a predetermined region is opened. Each n + type semiconductor region 5 uses another mask or the like in which the peripheral region of the region where the p + type semiconductor region 3 is formed, and the n − type semiconductor substrate 1 surrounds the p + type semiconductor region 3. The n-type impurity is formed by diffusing the n-type impurity at a higher concentration than the n − -type semiconductor substrate 1 from the first main surface 1 a side. The thickness of the p + type semiconductor region 3 is, for example, about 0.55 μm, and the sheet resistance is, for example, 44 Ω / sq. It is. The thickness of the n + type semiconductor region 5 is, for example, about 1.5 μm, and the sheet resistance is, for example, 12 Ω / sq. It is.
次に、ｎ−型半導体基板１の第１主面１ａ側に絶縁層７を形成する（図３参照）。絶縁層７は、ＳｉＯ２からなり、ｎ−型半導体基板１を熱酸化することによって形成される。絶縁層７の厚みは、例えば０．１μｍ程度である。そして、各ｐ＋型半導体領域３上の絶縁層７にコンタクトホールＨ１を形成し、各ｎ＋型半導体領域５上の絶縁層７にコンタクトホールＨ２を形成する。絶縁層７の代わりに、ＳｉＮからなるアンチリフレクティブ（ＡＲ）層を形成してもよい。 Next, the insulating layer 7 is formed on the first main surface 1a side of the n − type semiconductor substrate 1 (see FIG. 3). The insulating layer 7 is made of SiO 2 and is formed by thermally oxidizing the n − type semiconductor substrate 1. The thickness of the insulating layer 7 is, for example, about 0.1 μm. Then, a contact hole H 1 is formed in the insulating layer 7 on each p + type semiconductor region 3, and a contact hole H 2 is formed in the insulating layer 7 on each n + type semiconductor region 5. Instead of the insulating layer 7, an anti-reflective (AR) layer made of SiN may be formed.
次に、ｎ−型半導体基板１の第２主面１ｂ上及び絶縁層７上に、パッシベーション層９を形成する（図４参照）。パッシベーション層９は、ＳｉＮからなり、例えばプラズマＣＶＤ法により形成される。パッシベーション層９の厚みは、例えば０．１μｍである。そして、ｎ−型半導体基板１の厚みが所望の厚みとなるように、ｎ−型半導体基板１を第２主面１ｂ側から研摩する（図５参照）。これにより、ｎ−型半導体基板１の第２主面１ｂ上に形成されたパッシベーション層９は除去され、ｎ−型半導体基板１が露出することとなる。ここでは、研摩により露出した面も、第２主面１ｂとする。所望の厚みは、例えば２７０μｍ程度である。 Next, a passivation layer 9 is formed on the second main surface 1b and the insulating layer 7 of the n − type semiconductor substrate 1 (see FIG. 4). The passivation layer 9 is made of SiN and is formed by, for example, a plasma CVD method. The thickness of the passivation layer 9 is, for example, 0.1 μm. Then, the n − type semiconductor substrate 1 is polished from the second main surface 1b side so that the thickness of the n − type semiconductor substrate 1 becomes a desired thickness (see FIG. 5). Thereby, the passivation layer 9 formed on the second main surface 1b of the n − type semiconductor substrate 1 is removed, and the n − type semiconductor substrate 1 is exposed. Here, the surface exposed by polishing is also referred to as the second main surface 1b. The desired thickness is, for example, about 270 μm.
次に、ｎ−型半導体基板１の第２主面１ｂ側に、アキュムレーション層１０を形成する（図６参照）。ここでは、ｎ−型半導体基板１内において第２主面１ｂ側からｎ型不純物をｎ−型半導体基板１よりも高い不純物濃度となるようにイオン注入又は拡散させることにより、アキュムレーション層１０を形成する。アキュムレーション層１０の厚みは、例えば５μｍ程度である。そして、ｎ−型半導体基板１を、熱処理して、アキュムレーション層１０を活性化させる。熱処理は、例えば、Ｎ２ガスといった雰囲気下で、９００〜１０００℃程度の範囲で、０．５〜３時間程度にわたって行なう。このとき、ｎ−型半導体基板１の結晶性の回復も図られる。 Next, an accumulation layer 10 is formed on the second main surface 1b side of the n − type semiconductor substrate 1 (see FIG. 6). Here, n - a n-type impurity from the second principal surface 1b side in type semiconductor substrate 1 n - by ion implantation or diffusion such that the impurity concentration higher than -type semiconductor substrate 1, forming the accumulation layer 10 To do. The thickness of the accumulation layer 10 is, for example, about 5 μm. Then, the n − type semiconductor substrate 1 is heat-treated to activate the accumulation layer 10. The heat treatment is performed, for example, in the range of about 900 to 1000 ° C. for about 0.5 to 3 hours in an atmosphere such as N 2 gas. At this time, the crystallinity of the n − type semiconductor substrate 1 is also recovered.
次に、ｎ−型半導体基板１の第２主面１ｂにパルスレーザ光ＰＬを照射して、不規則な凹凸１１を形成する（図７参照）。ここでは、図８に示されるように、ｎ−型半導体基板１をチャンバＣ内に配置し、チャンバＣの外側に配置されたパルスレーザ発生装置ＰＬＤからパルスレーザ光ＰＬをｎ−型半導体基板１に照射する。チャンバＣはガス導入部ＧＩＮ及びガス排出部ＧＯＵＴを有しており、不活性ガス（例えば、窒素ガスやアルゴンガスなど）をガス導入部ＧＩＮから導入してガス排出部ＧＯＵＴから排出することにより、チャンバＣ内に不活性ガス流Ｇｆが形成されている。パルスレーザ光ＰＬを照射した際に生じる塵などが不活性ガス流ＧｆによりチャンバＣ外に排出され、ｎ−型半導体基板１への加工屑や塵などの付着を防いでいる。 Next, the irregular surface 11 is formed by irradiating the second main surface 1b of the n − type semiconductor substrate 1 with the pulse laser beam PL (see FIG. 7). Here, as shown in FIG. 8, the n − type semiconductor substrate 1 is disposed in the chamber C, and the pulse laser light PL is supplied from the pulse laser generator PLD disposed outside the chamber C to the n − type semiconductor substrate 1. Irradiate. Chamber C has a gas inlet G IN and the gas discharge section G OUT, inert gas (e.g., nitrogen gas or argon gas) is introduced through the gas inlet port G IN discharged from the gas discharge portion G OUT Thus, an inert gas flow Gf is formed in the chamber C. Such as dust generated upon irradiation with the pulsed laser beam PL is discharged out of the chamber C by a stream of inert gas G f, n - is prevented adhesion such as swarf and dust to type semiconductor substrate 1.
本実施形態では、パルスレーザ発生装置ＰＬＤとしてピコ秒〜フェムト秒パルスレーザ発生装置を用い、第２主面１ｂにおけるｐ＋型半導体領域３の間の領域に対向する第１の領域１ｂ１にピコ秒〜フェムト秒パルスレーザ光を照射している。第２主面１ｂの第１の領域１ｂ１はピコ秒〜フェムト秒パルスレーザ光に荒らされ、図９に示されるように、不規則な凹凸１１が第２主面１ｂの全面に形成される。 In the present embodiment, a picosecond to femtosecond pulse laser generator is used as the pulse laser generator PLD, and the first region 1b 1 facing the region between the p + type semiconductor regions 3 on the second main surface 1b is pico. Second to femtosecond pulse laser light is irradiated. The first region 1b 1 of the second main surface 1b is roughened by picosecond to femtosecond pulsed laser light, and irregular irregularities 11 are formed on the entire surface of the second main surface 1b as shown in FIG. .
不規則な凹凸１１は、第１主面１ａに直交する方向に対して交差する面を有している。凹凸１１の高低差（深さ）は、例えば１μｍ〜５μｍ程度であり、凹凸１１における凸部の間隔は１μｍ〜５μｍ程度である。ピコ秒〜フェムト秒パルスレーザ光のパルス時間幅は例えば５０ｆｓ〜２ｐｓ程度であり、強度は例えば４〜１６ＧＷ程度であり、パルスエネルギーは例えば２００〜８００μＪ／ｐｕｌｓｅ程度である。より一般的には、ピーク強度は、３×１０１１〜２．５×１０１３（Ｗ／ｃｍ２）、フルエンスは、０．１〜１．３（Ｊ／ｃｍ２）程度である。図９は、第２主面１ｂの第１の領域に形成された不規則な凹凸１１を観察したＳＥＭ画像である。 The irregular irregularities 11 have a surface that intersects the direction orthogonal to the first main surface 1a. The height difference (depth) of the unevenness 11 is, for example, about 1 μm to 5 μm, and the interval between the convex portions in the unevenness 11 is about 1 μm to 5 μm. The pulse time width of the picosecond to femtosecond pulse laser beam is, for example, about 50 fs to 2 ps, the intensity is, for example, about 4 to 16 GW, and the pulse energy is, for example, about 200 to 800 μJ / pulse. More generally, the peak intensity is about 3 × 10 11 to 2.5 × 10 13 (W / cm 2 ), and the fluence is about 0.1 to 1.3 (J / cm 2 ). FIG. 9 is an SEM image obtained by observing irregular irregularities 11 formed in the first region of the second main surface 1b.
次に、ｎ−型半導体基板１を熱処理（アニール）する。ここでは、ｎ−型半導体基板１を、Ｎ２ガスといった雰囲気下で、８００〜１０００℃程度の範囲で、０．５〜１時間程度にわたって加熱する。 Next, the n − type semiconductor substrate 1 is heat-treated (annealed). Here, the n − type semiconductor substrate 1 is heated in the range of about 800 to 1000 ° C. for about 0.5 to 1 hour in an atmosphere of N 2 gas.
次に、絶縁層７上に形成されたパッシベーション層９を除去した後、電極１３，１５を形成する（図１０参照）。電極１３は、コンタクトホールＨ１内に形成され、電極１５は、コンタクトホールＨ２内に形成される。電極１３，１５は、それぞれアルミニウム（Ａｌ）などからなり、厚みは例えば１μｍ程度である。これにより、フォトダイオードアレイＰＤＡ１が完成する。 Next, after removing the passivation layer 9 formed on the insulating layer 7, electrodes 13 and 15 are formed (see FIG. 10). The electrode 13 is formed in the contact hole H1, and the electrode 15 is formed in the contact hole H2. The electrodes 13 and 15 are each made of aluminum (Al) or the like and have a thickness of about 1 μm, for example. Thereby, the photodiode array PDA1 is completed.
フォトダイオードアレイＰＤＡ１は、図１０に示されるように、ｎ−型半導体基板１を備えている。ｎ−型半導体基板１の第１主面１ａ側には、複数のｐ＋型半導体領域３が形成されており、ｎ−型半導体基板１と各ｐ＋型半導体領域３との間にはｐｎ接合が形成されている。すなわち、ｎ−型半導体基板１は、第１導電型の半導体領域と第２導電型の半導体領域とで形成され且つアレイ状に配置された複数のｐｎ接合を有している。各ｎ＋型半導体領域５は、ガードリング又はチャンネルストッパとして機能する。 The photodiode array PDA1 includes an n − type semiconductor substrate 1 as shown in FIG. n - -type to the first main surface 1a side of the semiconductor substrate 1 is formed with a plurality of p + -type semiconductor regions 3, n - pn between type semiconductor substrate 1 and the p + -type semiconductor regions 3 A junction is formed. In other words, the n − type semiconductor substrate 1 has a plurality of pn junctions formed of a first conductivity type semiconductor region and a second conductivity type semiconductor region and arranged in an array. Each n + type semiconductor region 5 functions as a guard ring or a channel stopper.
電極１３は、コンタクトホールＨ１を通して、ｐ＋型半導体領域３に電気的に接触且つ接続されている。電極１５は、コンタクトホールＨ２を通して、ｎ＋型半導体領域５に電気的に接触且つ接続されている。 The electrode 13 is in electrical contact with and connected to the p + type semiconductor region 3 through the contact hole H1. The electrode 15 is in electrical contact with and connected to the n + type semiconductor region 5 through the contact hole H2.
ｎ−型半導体基板１の第２主面１ｂは、隣り合うｐ＋型半導体領域３（ｐｎ接合）の間の領域に対向する第１の領域１ｂ１と、隣り合うｐ＋型半導体領域３（ｐｎ接合）に対向する第２の領域１ｂ２と、を含んでいる。本実施形態では、第２主面１ｂの第１の領域１ｂ１に不規則な凹凸１１が形成されている。ｎ−型半導体基板１の第２主面１ｂ側には、アキュムレーション層１０が形成されており、第２主面１ｂ（第１の領域１ｂ１）は光学的に露出している。第２主面１ｂ（第１の領域１ｂ１）が光学的に露出しているとは、第２主面１ｂ（第１の領域１ｂ１）が空気などの雰囲気ガスと接しているのみならず、第２主面１ｂ（第１の領域１ｂ１）上に光学的に透明な膜が形成されている場合も含む。 The second main surface 1b of the n − type semiconductor substrate 1 includes a first region 1b 1 that faces a region between adjacent p + type semiconductor regions 3 (pn junctions), and an adjacent p + type semiconductor region 3 ( and a second region 1b 2 facing the pn junction. In the present embodiment, irregular irregularities 11 are formed in the first region 1b 1 of the second main surface 1b. An accumulation layer 10 is formed on the second main surface 1b side of the n − type semiconductor substrate 1, and the second main surface 1b (first region 1b 1 ) is optically exposed. The second main surface 1b (first region 1b 1 ) is optically exposed not only when the second main surface 1b (first region 1b 1 ) is in contact with an atmospheric gas such as air. In addition, a case where an optically transparent film is formed on the second main surface 1b (first region 1b 1 ) is also included.
フォトダイオードアレイＰＤＡ１では、第２主面１ｂの第１の領域１ｂ１に不規則な凹凸１１が形成されているために、図１１に示されるように、フォトダイオードアレイＰＤＡ１のｐ＋型半導体領域３の間の領域、いわゆる画素間に入射した光は凹凸１１にて反射、散乱、又は拡散されて、ｎ−型半導体基板１におけるｐ＋型半導体領域３（ｐｎ接合）に対応する領域に進む。 In the photodiode array PDA1, to the first region 1b irregular asperity 11 to 1 of the second main surface 1b is formed, as shown in FIG. 11, p + -type semiconductor region of the photodiode array PDA1 The light incident between the so-called pixels is reflected, scattered or diffused by the unevenness 11 and proceeds to a region corresponding to the p + type semiconductor region 3 (pn junction) in the n − type semiconductor substrate 1. .
通常、Ｓｉの屈折率ｎ＝３．５に対して、空気の屈折率ｎ＝１．０である。フォトダイオードでは、光入射面に垂直な方向から光が入射した場合、フォトダイオード（シリコン基板）内で吸収されなかった光は、光入射面の裏面にて反射する光成分とフォトダイオードを透過する光成分に分かれる。フォトダイオードを透過した光は、フォトダイオードの感度には寄与しない。光入射面の裏面にて反射した光成分は、フォトダイオード内で吸収されれば、光電流となり、吸収されなかった光成分は、光入射面において、光入射面の裏面に到達した光成分と同様に、反射又は透過する。 Usually, the refractive index n of air is 1.0 while the refractive index n of Si is 3.5. In a photodiode, when light is incident from a direction perpendicular to the light incident surface, light that is not absorbed in the photodiode (silicon substrate) passes through the light component reflected by the back surface of the light incident surface and the photodiode. Divided into light components. The light transmitted through the photodiode does not contribute to the sensitivity of the photodiode. If the light component reflected on the back surface of the light incident surface is absorbed in the photodiode, it becomes a photocurrent, and the light component not absorbed is the light component that has reached the back surface of the light incident surface on the light incident surface. Similarly, it is reflected or transmitted.
フォトダイオードアレイＰＤＡ１では、光入射面（第１主面１ａ）に垂直な方向から光Ｌが入射した場合、入射した光Ｌのうち、ｎ−型半導体基板１におけるｐ＋型半導体領域３（ｐｎ接合）に対応する領域に入射した光は、当該領域で吸収される。 In the photodiode array PDA1, when light L is incident from a direction perpendicular to the light incident surface (first main surface 1a), the p + type semiconductor region 3 (pn) in the n − type semiconductor substrate 1 out of the incident light L. The light incident on the region corresponding to the bonding is absorbed in the region.
入射した光Ｌのうち、画素の間に入射した光は、第１の領域１ｂ１に形成された不規則な凹凸１１に到達すると、凹凸１１からの出射方向に対して１６．６°以上の角度にて到達した光成分は、凹凸１１にて全反射される。凹凸１１は、不規則に形成されていることから、出射方向に対して様々な角度を有しており、全反射した光成分は様々な方向に拡散する。このため、全反射した光成分は、近くのｎ−型半導体基板１におけるｐ＋型半導体領域３（ｐｎ接合）に対応する領域に進む。このため、画素間に入射した光も、ｎ−型半導体基板１で確実に吸収される。したがって、フォトダイオードアレイＰＤＡ１では、ｐ＋型半導体領域３の間の領域において検出感度が低下することはなく、光検出感度が向上する。 Of the incident light L, the light incident between the pixels reaches the irregular irregularities 11 formed in the first region 1b 1 and is 16.6 ° or more with respect to the emission direction from the irregularities 11 The light component that reaches at an angle is totally reflected by the irregularities 11. Since the irregularities 11 are irregularly formed, they have various angles with respect to the emission direction, and the totally reflected light component diffuses in various directions. For this reason, the totally reflected light component proceeds to a region corresponding to the p + type semiconductor region 3 (pn junction) in the nearby n − type semiconductor substrate 1. For this reason, light incident between the pixels is also reliably absorbed by the n − type semiconductor substrate 1. Therefore, in the photodiode array PDA1, the detection sensitivity is not lowered in the region between the p + type semiconductor regions 3, and the light detection sensitivity is improved.
フォトダイオードアレイＰＤＡ１では、ｎ−型半導体基板１の第２主面１ｂ側にアキュムレーション層１０が形成されている。これにより、第２主面１ｂ側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、アキュムレーション層１０は、第２主面１ｂ付近で光により発生したキャリアが当該第２主面１ｂでトラップされるのを抑制する。このため、光により発生したキャリアは、ｐｎ接合へ効率的に移動し、フォトダイオードアレイＰＤＡ１の光検出感度を更に向上することができる。 In the photodiode array PDA1, an accumulation layer 10 is formed on the second main surface 1b side of the n − type semiconductor substrate 1. Thereby, unnecessary carriers generated regardless of light on the second main surface 1b side are recombined, and dark current can be reduced. In addition, the accumulation layer 10 suppresses carriers generated by light in the vicinity of the second main surface 1b from being trapped by the second main surface 1b. For this reason, carriers generated by light efficiently move to the pn junction, and the photodetection sensitivity of the photodiode array PDA1 can be further improved.
本実施形態では、不規則な凹凸１１を形成した後に、ｎ−型半導体基板１を熱処理している。これにより、不規則な凹凸１１を形成する工程で生じた結晶損傷の回復と再結晶化とが図られ、暗電流の増加等の不具合を防ぐことができる。 In the present embodiment, after the irregular irregularities 11 are formed, the n − type semiconductor substrate 1 is heat-treated. Thereby, recovery and recrystallization of crystal damage caused in the process of forming irregular irregularities 11 can be achieved, and problems such as increase in dark current can be prevented.
本実施形態では、アキュムレーション層１０を形成した後に、不規則な凹凸１１を形成している。これにより、アキュムレーション層１０の高低差を略均一に形成することができる。また、不規則な凹凸１１を形成する工程で生じた結晶損傷の回復と再結晶化のための熱処理と、イオン注入又は拡散により結晶内に導入された不純物の活性化と結晶性の回復のためにアキュムレーション層１０を形成する工程の後に行う熱処理と、を一度で行うことも可能である。 In the present embodiment, irregular irregularities 11 are formed after the accumulation layer 10 is formed. Thereby, the height difference of the accumulation layer 10 can be formed substantially uniformly. Also, heat treatment for recovery and recrystallization of crystal damage caused in the process of forming irregular irregularities 11, activation of impurities introduced into the crystal by ion implantation or diffusion, and recovery of crystallinity In addition, the heat treatment performed after the step of forming the accumulation layer 10 can be performed at once.
本実施形態では、アキュムレーション層１０の厚みを、不規則な凹凸１１の高低差よりも大きくしている。このため、アキュムレーション層１０を形成した後に、パルスレーザ光を照射して、不規則な凹凸１１を形成しても、アキュムレーション層１０が確実に残ることとなる。したがって、アキュムレーション層１０による作用効果を確保することができる。 In this embodiment, the thickness of the accumulation layer 10 is made larger than the height difference of the irregular irregularities 11. For this reason, even if the irregularities 11 are formed by irradiating the pulse laser beam after forming the accumulation layer 10, the accumulation layer 10 is reliably left. Therefore, it is possible to ensure the operational effect of the accumulation layer 10.
本実施形態では、ピコ秒〜フェムト秒パルスレーザ光を照射して、不規則な凹凸１１を形成している。これにより、不規則な凹凸１１を適切で且つ容易に形成することができる。 In the present embodiment, irregular irregularities 11 are formed by irradiation with picosecond to femtosecond pulsed laser light. Thereby, the irregular unevenness | corrugation 11 can be formed appropriately and easily.
本実施形態では、ｎ−型半導体基板１を熱処理した後に、電極１３，１５を形成している。これにより、電極１３，１５に比較的融点の低い金属を用いる場合でも、熱処理により電極１３，１５が溶融するようなことはなく、熱処理の影響を受けることなく電極１３，１５を適切に形成することができる。 In the present embodiment, the electrodes 13 and 15 are formed after the n − type semiconductor substrate 1 is heat-treated. Accordingly, even when a metal having a relatively low melting point is used for the electrodes 13 and 15, the electrodes 13 and 15 are not melted by the heat treatment, and the electrodes 13 and 15 are appropriately formed without being affected by the heat treatment. be able to.
本実施形態では、ｎ−型半導体基板１が第２主面１ｂ側より薄化されている。これにより、ｎ−型半導体基板１の第１主面１ａ及び第２主面１ｂ側をそれぞれ光入射面としたフォトダイオードアレイを得ることができる。すなわち、フォトダイオードアレイＰＤＡ１は、表面入射型フォトダイオードアレイだけでなく、裏面入射型フォトダイオードアレイとして用いることができる。 In the present embodiment, the n − type semiconductor substrate 1 is thinner than the second main surface 1b side. Thereby, a photodiode array in which the first main surface 1a and the second main surface 1b side of the n − type semiconductor substrate 1 are respectively light incident surfaces can be obtained. That is, the photodiode array PDA1 can be used not only as a front-illuminated photodiode array but also as a back-illuminated photodiode array.
（第２実施形態）
次に、図１２及び図１３を参照して、第２実施形態に係るフォトダイオードアレイＰＤＡ２の製造方法について説明する。図１２及び図１３は、第２実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。
(Second Embodiment)
A method for manufacturing the photodiode array PDA2 according to the second embodiment is now described with reference to FIGS. 12 and 13 are views for explaining a manufacturing method of the photodiode array according to the second embodiment.
第２実施形態の製造方法は、ｎ−型半導体基板１の第２主面１ｂ側にアキュムレーション層１０を形成し、ｎ−型半導体基板１を熱処理するまでは、第１実施形態の製造方法と同じであり、それまでの工程の説明を省略する。 Manufacturing method of the second embodiment, n - -type second principal surface 1b side of the semiconductor substrate 1 to form a accumulation layer 10, n - until heat treatment of the type semiconductor substrate 1, a manufacturing method of the first embodiment This is the same, and the description of the previous steps is omitted.
ｎ−型半導体基板１を熱処理した後、ｎ−型半導体基板１の第２主面１ｂにパルスレーザ光ＰＬを照射して、不規則な凹凸１１を形成する（図１２参照）。ここでは、第２主面１ｂの第１の領域１ｂ１だけでなく、第２の領域１ｂ２にもパルスレーザ光を照射して、第２の領域１ｂ２に不規則な凹凸２１を形成している。パルスレーザ光の照射は、上述したパルスレーザ発生装置ＰＬＤを用いることができる。本実施形態で準備するｎ−型半導体基板１の厚みは３００μｍ程度であり、このｎ−型半導体基板１をその厚みが２７０μｍ程度となるように第２主面１ｂ側から研摩している。 After the n − type semiconductor substrate 1 is heat-treated, the irregular surface 11 is formed by irradiating the second main surface 1b of the n − type semiconductor substrate 1 with the pulsed laser light PL (see FIG. 12). Here, not only the first region 1b 1 of the second main surface 1b but also the second region 1b 2 is irradiated with pulsed laser light to form irregular irregularities 21 in the second region 1b 2. ing. The pulse laser generator PLD described above can be used for irradiation with pulsed laser light. The n − type semiconductor substrate 1 prepared in this embodiment has a thickness of about 300 μm, and the n − type semiconductor substrate 1 is polished from the second main surface 1b side so that the thickness becomes about 270 μm.
不規則な凹凸２１も、不規則な凹凸１１と同様に、第１主面１ａに直交する方向に対して交差する面を有している。凹凸２１の高低差（深さ）は、例えば０．５μｍ程度であり、凹凸１１の高低差（深さ）よりも小さい。凹凸２１における凸部の間隔は０．５μｍ程度である。不規則な凹凸２１を形成するためのピコ秒〜フェムト秒パルスレーザ光のパルス時間幅は例えば５０ｆｓ〜２ｐｓ程度であり、強度は例えば４〜１６ＧＷ程度であり、パルスエネルギーは例えば２００〜８００μＪ／ｐｕｌｓｅ程度である。より一般的には、ピーク強度は、３×１０１１〜２．５×１０１３（Ｗ／ｃｍ２）、フルエンスは、０．１〜１．３（Ｊ／ｃｍ２）程度である。 Similar to the irregular irregularities 11, the irregular irregularities 21 also have a surface that intersects the direction perpendicular to the first main surface 1a. The height difference (depth) of the unevenness 21 is, for example, about 0.5 μm, and is smaller than the height difference (depth) of the unevenness 11. The interval between the protrusions in the unevenness 21 is about 0.5 μm. The pulse time width of the picosecond to femtosecond pulse laser light for forming the irregular irregularities 21 is, for example, about 50 fs to 2 ps, the intensity is, for example, about 4 to 16 GW, and the pulse energy is, for example, 200 to 800 μJ / pulse. Degree. More generally, the peak intensity is about 3 × 10 11 to 2.5 × 10 13 (W / cm 2 ), and the fluence is about 0.1 to 1.3 (J / cm 2 ).
次に、ｎ−型半導体基板１を熱処理（アニール）する。ここでは、ｎ−型半導体基板１を、Ｎ２ガスといった雰囲気下で、８００〜１０００℃程度の範囲で、０．５〜１時間程度にわたって加熱する。 Next, the n − type semiconductor substrate 1 is heat-treated (annealed). Here, the n − type semiconductor substrate 1 is heated in the range of about 800 to 1000 ° C. for about 0.5 to 1 hour in an atmosphere of N 2 gas.
次に、第１実施形態と同様に、ｎ−型半導体基板１を熱処理する。そして、絶縁層７上に形成されたパッシベーション層９を除去した後、電極１３，１５を形成する（図１３参照）。これにより、フォトダイオードアレイＰＤＡ２が完成する。 Next, as in the first embodiment, the n − type semiconductor substrate 1 is heat-treated. Then, after removing the passivation layer 9 formed on the insulating layer 7, electrodes 13 and 15 are formed (see FIG. 13). Thereby, the photodiode array PDA2 is completed.
フォトダイオードアレイＰＤＡ２は、図１３に示されるように、フォトダイオードアレイＰＤＡ１と同様に、第１導電型の半導体領域（ｎ−型半導体基板１）と第２導電型の半導体領域（ｐ＋型半導体領域３）とで形成され且つアレイ状に配置された複数のｐｎ接合を有するｎ−型半導体基板１を備えている。 As shown in FIG. 13, the photodiode array PDA2 includes a first conductivity type semiconductor region (n − type semiconductor substrate 1) and a second conductivity type semiconductor region (p + type semiconductor) as in the photodiode array PDA1. And an n − type semiconductor substrate 1 having a plurality of pn junctions arranged in an array and formed in a region 3).
ｎ−型半導体基板１の第２主面１ｂは、隣り合うｐ＋型半導体領域３（ｐｎ接合）の間の領域に対向する第１の領域１ｂ１と、隣り合うｐ＋型半導体領域３（ｐｎ接合）に対向する第２の領域１ｂ２と、を含んでいる。本実施形態では、ｎ−型半導体基板１の第２主面１ｂには、第１の領域１ｂ１に不規則な凹凸１１が形成され、第２の領域１ｂ２に不規則な凹凸２１が形成されている。ｎ−型半導体基板１の第２主面１ｂ側には、アキュムレーション層１０が形成されており、第２主面１ｂの第２の領域１ｂ２も、第２主面１ｂの第１の領域１ｂ１と同様に、光学的に露出している。 The second main surface 1b of the n − type semiconductor substrate 1 includes a first region 1b 1 that faces a region between adjacent p + type semiconductor regions 3 (pn junctions), and an adjacent p + type semiconductor region 3 ( and a second region 1b 2 facing the pn junction. In the present embodiment, irregular irregularities 11 are formed in the first region 1b 1 and irregular irregularities 21 are formed in the second region 1b 2 on the second main surface 1b of the n − type semiconductor substrate 1. Has been. An accumulation layer 10 is formed on the second main surface 1b side of the n − type semiconductor substrate 1, and the second region 1b 2 of the second main surface 1b is also the first region 1b of the second main surface 1b. Like 1 , it is optically exposed.
フォトダイオードアレイＰＤＡ２では、光入射面（第１主面１ａ）に垂直な方向から光Ｌが入射した場合、入射した光Ｌのうち、ｎ−型半導体基板１におけるｐ＋型半導体領域３（ｐｎ接合）に対応する領域に入射した光は、第２主面１ｂの第２の領域１ｂ２に形成された不規則な凹凸２１に到達すると、凹凸２１からの出射方向に対して１６．６°以上の角度にて到達した光成分は、凹凸２１にて全反射される（図１４参照）。凹凸２１は、不規則に形成されていることから、出射方向に対して様々な角度を有しており、全反射した光成分は様々な方向に拡散する。このため、全反射した光成分は、ｎ−型半導体基板１内部で吸収される光成分もあれば、第１主面１ａや側面に到達する光成分もある。 In the photodiode array PDA2, when light L is incident from a direction perpendicular to the light incident surface (first main surface 1a), the p + type semiconductor region 3 (pn) in the n − type semiconductor substrate 1 out of the incident light L. the light incident on the region corresponding to the junction), upon reaching the second region 1b 2 irregular asperity 21 formed on the second main surface 1b, 16.6 ° with respect to the emission direction of the concavo-convex 21 The light component that has reached the above angle is totally reflected by the unevenness 21 (see FIG. 14). Since the irregularities 21 are irregularly formed, they have various angles with respect to the emission direction, and the totally reflected light component diffuses in various directions. For this reason, the totally reflected light component includes a light component that is absorbed inside the n − type semiconductor substrate 1 and a light component that reaches the first main surface 1 a and the side surface.
第１主面１ａや側面に到達する光成分は、凹凸２１での拡散により様々な方向に進むため、第１主面１ａや側面に到達した光成分が第１主面１ａや側面にて全反射する可能性は極めて高い。第１主面１ａや側面にて全反射した光成分は、異なる面での全反射を繰り返し、その走行距離が更に長くなる。このように、ｐ＋型半導体領域３（ｐｎ接合）に対応する領域に入射した光Ｌは、ｎ−型半導体基板１の内部を長い距離進むうちに、ｎ−型半導体基板１で吸収され、光電流として検出されることとなる。 Since the light component that reaches the first main surface 1a and the side surface proceeds in various directions due to the diffusion of the irregularities 21, the light component that reaches the first main surface 1a and the side surface is entirely on the first main surface 1a and the side surface. The possibility of reflection is very high. The light component totally reflected on the first main surface 1a and the side surface repeats total reflection on different surfaces, and the travel distance is further increased. Thus, the light L that has entered a region corresponding to the p + -type semiconductor regions 3 (pn junction) is, n - the internal type semiconductor substrate 1 while proceeding long distances, n - is absorbed in type semiconductor substrate 1, It will be detected as a photocurrent.
このように、フォトダイオードアレイＰＤＡ２に入射した光Ｌは、その大部分がフォトダイオードアレイＰＤＡ２を透過することなく、走行距離が長くされて、ｎ−型半導体基板１で吸収されることとなる。したがって、フォトダイオードアレイＰＤＡ２では、近赤外の波長帯域での分光感度特性が向上する。 As described above, most of the light L incident on the photodiode array PDA2 does not pass through the photodiode array PDA2, the travel distance is increased, and the light is absorbed by the n − type semiconductor substrate 1. Therefore, in the photodiode array PDA2, the spectral sensitivity characteristic in the near-infrared wavelength band is improved.
第２主面１ｂの第２の領域１ｂ２に規則的な凹凸を形成した場合、第１主面１ａや側面に到達する光成分は、凹凸にて拡散されているものの、一様な方向に進むため、第１主面１ａや側面に到達した光成分が第１主面１ａや側面にて全反射する可能性は低くなる。このため、第１主面１ａや側面、更には第２主面１ｂにて透過する光成分が増加し、フォトダイオードアレイに入射した光の走行距離は短くなってしまう。このため、近赤外の波長帯域での分光感度特性を向上することは困難となる。 When regular irregularities are formed in the second region 1b 2 of the second main surface 1b, the light components that reach the first main surface 1a and the side surfaces are diffused by the irregularities, but in a uniform direction. Therefore, the possibility that the light component that has reached the first main surface 1a or the side surface is totally reflected by the first main surface 1a or the side surface is low. For this reason, the light component which permeate | transmits in the 1st main surface 1a, a side surface, and also the 2nd main surface 1b increases, and the traveling distance of the light which injected into the photodiode array will become short. For this reason, it is difficult to improve the spectral sensitivity characteristics in the near-infrared wavelength band.
フォトダイオードアレイＰＤＡ２に入射した光Ｌのうち、画素（ｐ＋型半導体領域３）の間に入射した光は、第１の領域１ｂ１に形成された不規則な凹凸１１に到達すると、上述したように、凹凸１１にて全反射され、近くのｎ−型半導体基板１におけるｐ＋型半導体領域３（ｐｎ接合）に対応する領域に進む（図１４参照）。このため、画素間に入射した光も、ｎ−型半導体基板１で確実に吸収される。したがって、フォトダイオードアレイＰＤＡ１では、ｐ＋型半導体領域３の間の領域において検出感度が低下することはなく、光検出感度が向上する。 Of the light L incident on the photodiode array PDA 2, the light incident between the pixel (p + -type semiconductor region 3) and reaches the irregular asperity 11 formed in the first region 1b 1, described above As described above, the light is totally reflected by the unevenness 11 and proceeds to a region corresponding to the p + type semiconductor region 3 (pn junction) in the nearby n − type semiconductor substrate 1 (see FIG. 14). For this reason, light incident between the pixels is also reliably absorbed by the n − type semiconductor substrate 1. Therefore, in the photodiode array PDA1, the detection sensitivity is not lowered in the region between the p + type semiconductor regions 3, and the light detection sensitivity is improved.
フォトダイオードアレイＰＤＡ２でも、ｎ−型半導体基板１の第２主面１ｂ側にアキュムレーション層１０が形成されており、第２主面１ｂ側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、アキュムレーション層１０により、第２主面１ｂ付近で光により発生したキャリアが当該第２主面１ｂでトラップされるのが抑制される。このため、光により発生したキャリアが効率的にｐｎ接合へ移動し、フォトダイオードアレイＰＤＡ２の光検出感度を更に向上することができる。 Also in the photodiode array PDA2, the accumulation layer 10 is formed on the second main surface 1b side of the n − type semiconductor substrate 1, and unnecessary carriers generated regardless of light are recombined on the second main surface 1b side, Dark current can be reduced. Further, the accumulation layer 10 suppresses carriers generated by light near the second main surface 1b from being trapped by the second main surface 1b. For this reason, carriers generated by light efficiently move to the pn junction, and the photodetection sensitivity of the photodiode array PDA2 can be further improved.
本実施形態では、第２の領域１ｂ２に形成された不規則な凹凸２１の高低差が第１の領域１ｂ１に形成された不規則な凹凸１１の高低差よりも小さい。このため、第２の領域１ｂ２における光の反射、散乱、又は拡散の度合は、第１の領域１ｂ１における度合よりも低く抑えられ、第２の領域１ｂ２における光の反射、散乱、又は拡散した光が隣接するｐ＋型半導体領域３（ｐｎ接合）に対応する領域に進むのが抑制される。ｐ＋型半導体領域３（ｐｎ接合）の間、すなわち画素間でのクロストークの発生を抑制することができる。 In this embodiment, smaller than the height difference between the second region 1b height difference of the irregular asperity 21 formed in 2 the first region 1b irregular asperity 11 formed in one. For this reason, the degree of reflection, scattering, or diffusion of light in the second region 1b 2 is suppressed to be lower than the degree of reflection in the first region 1b 1 , and reflection, scattering, or light of the second region 1b 2 is performed. It is suppressed that the diffused light advances to a region corresponding to the adjacent p + type semiconductor region 3 (pn junction). It is possible to suppress the occurrence of crosstalk between the p + type semiconductor regions 3 (pn junction), that is, between pixels.
ここで、不規則な凹凸の高低差に応じて、近赤外の波長帯域での分光感度特性に差異が生じることを確認するための実験を行なった。 Here, an experiment was conducted to confirm that a difference occurs in spectral sensitivity characteristics in the near-infrared wavelength band according to the irregular height difference of the irregularities.
本実験では、不規則な凹凸１１，２１の高低差の点を除いて第２実施形態と同様の構成を備えたフォトダイオードアレイ（実施例１〜３と称する）と、ｎ−型半導体基板の第２主面に不規則な凹凸を形成していないフォトダイオードアレイ（比較例１と称する）と、を作製し、それぞれの分光感度特性を調べた。実施例１〜３と比較例１とは、パルスレーザ光の照射による不規則な凹凸の形成の点を除いて、同じ構成とされている。 In this experiment, a photodiode array (referred to as Examples 1 to 3) having a configuration similar to that of the second embodiment except for irregular heights of irregular irregularities 11 and 21, and an n − type semiconductor substrate A photodiode array (referred to as Comparative Example 1) in which irregular irregularities were not formed on the second main surface was produced, and the spectral sensitivity characteristics of each were examined. Examples 1 to 3 and Comparative Example 1 have the same configuration except that irregular irregularities are formed by irradiation with pulsed laser light.
実施例１〜３は、第１の領域１ｂ１に形成された不規則な凹凸１１の高低差と、第２の領域１ｂ２に形成された不規則な凹凸２１の高低差と、が同じに設定されている。すなわち、実施例１〜３では、ｎ−型半導体基板の第２主面全体にわたって略同じ高低差とされた不規則な凹凸が形成されている。実施例１では不規則な凹凸の高低差が５μｍ程度に設定され（図１５（ａ）参照）、実施例２では不規則な凹凸の高低差が１μｍ程度に設定され（図１５（ｂ）参照）、実施例３では不規則な凹凸の高低差が１μｍ未満に設定されている（図１５（ｃ）参照）。図１５は、第２主面に形成された不規則な凹凸を観察したＳＥＭ画像である。 In Examples 1 to 3, the height difference of the irregular irregularities 11 formed in the first region 1b 1 and the height difference of the irregular irregularities 21 formed in the second region 1b 2 are the same. Is set. That is, in Examples 1 to 3, irregular irregularities having substantially the same height difference are formed over the entire second main surface of the n − type semiconductor substrate. In Example 1, the height difference of irregular irregularities is set to about 5 μm (see FIG. 15A), and in Example 2, the height difference of irregular irregularities is set to about 1 μm (see FIG. 15B). In Example 3, the irregular height difference of the irregularities is set to be less than 1 μm (see FIG. 15C). FIG. 15 is an SEM image in which irregular irregularities formed on the second main surface are observed.
実施例１〜３及び比較例１において、ｎ−型半導体基板のサイズは３ｍｍ×１．５ｍｍに設定し、各ｐ＋型半導体領域、すなわち各画素のサイズは０．２ｍｍ×０．２ｍｍに設定した。画素数は８に設定し、画素ピッチは３００μｍとに設定した。 In Examples 1 to 3 and Comparative Example 1, the size of the n − type semiconductor substrate was set to 3 mm × 1.5 mm, and the size of each p + type semiconductor region, that is, each pixel was set to 0.2 mm × 0.2 mm. . The number of pixels was set to 8, and the pixel pitch was set to 300 μm.
結果を図１６に示す。図１６において、実施例１〜３の分光感度特性はＴ１〜Ｔ３で示され、比較例１の分光感度特性は特性Ｔ４で示されている。また、図１６において、縦軸は分光感度（ｍＡ／Ｗ）を示し、横軸は光の波長（ｎｍ）を示している。一点鎖線にて示されている特性は、量子効率（ＱＥ）が１００％となる分光感度特性を示し、破線にて示されている特性は、量子効率が５０％となる分光感度特性を示している。 The results are shown in FIG. In FIG. 16, the spectral sensitivity characteristics of Examples 1 to 3 are indicated by T1 to T3, and the spectral sensitivity characteristics of Comparative Example 1 are indicated by a characteristic T4. In FIG. 16, the vertical axis represents spectral sensitivity (mA / W), and the horizontal axis represents light wavelength (nm). The characteristic indicated by the alternate long and short dash line indicates the spectral sensitivity characteristic where the quantum efficiency (QE) is 100%, and the characteristic indicated by the broken line indicates the spectral sensitivity characteristic where the quantum efficiency is 50%. Yes.
図１６から分かるように、例えば１０６０ｎｍにおいて、比較例１では分光感度が０．２Ａ／Ｗ（ＱＥ＝２４％）である。これに対して、実施例１〜３では、それぞれ分光感度が０．６３Ａ／Ｗ（ＱＥ＝７４％）、０．６１Ａ／Ｗ（ＱＥ＝７２％）、０．５８Ａ／Ｗ（ＱＥ＝６８％）となっており、近赤外の波長帯域での分光感度が大幅に向上している。 As can be seen from FIG. 16, for example, at 1060 nm, in Comparative Example 1, the spectral sensitivity is 0.2 A / W (QE = 24%). In contrast, in Examples 1 to 3, the spectral sensitivities are 0.63 A / W (QE = 74%), 0.61 A / W (QE = 72%), and 0.58 A / W (QE = 68%), respectively. The spectral sensitivity in the near-infrared wavelength band is greatly improved.
そして、実施例１〜３では、不規則な凹凸の高低差が小さくなると、分光感度が低下している。これは、不規則な凹凸の高低差が小さくなることにより、不規則な凹凸が形成された面での光の反射、散乱、又は拡散の度合が低くなり、分光感度が低下したものと考えられる。したがって、第２の領域１ｂ２に形成された不規則な凹凸２１の高低差が第１の領域１ｂ１に形成された不規則な凹凸１１の高低差よりも小さい場合、第２の領域１ｂ２における光の反射、散乱、又は拡散の度合が低くなり、画素間でのクロストークの発生を抑制することができると言える。 And in Examples 1-3, when the level difference of irregular unevenness becomes small, spectral sensitivity will fall. This is thought to be due to the fact that the level of irregular irregularities becomes smaller, so that the degree of reflection, scattering, or diffusion of light on the surface where irregular irregularities are formed decreases, and the spectral sensitivity decreases. . Therefore, if the height difference of the irregular asperity 21 formed in the second region 1b 2 is smaller than the height difference of the irregular asperity 11 formed in the first region 1b 1, second region 1b 2 It can be said that the degree of reflection, scattering, or diffusion of light is reduced, and the occurrence of crosstalk between pixels can be suppressed.
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.
第１及び第２実施形態では、ｎ−型半導体基板１全体を薄化しているが、これに限られることなく、図１７及び図１８に示されるように、ｎ−型半導体基板１における複数のｐ＋型半導体領域３が形成された部分を当該部分の周辺部分を残して第２主面１ｂ側から薄化してもよい。部分的な薄化は、例えば水酸化カリウム溶液やＴＭＡＨ（水酸化テトラメチルアンモニウム溶液）などを用いたアルカリエッチングによる異方性エッチングにより行なわれる。 In the first and second embodiments, n - although it thinned the entire type semiconductor substrate 1, without being limited to this, as shown in FIGS. 17 and 18, n - a plurality of type semiconductor substrate 1 The portion where the p + type semiconductor region 3 is formed may be thinned from the second main surface 1b side leaving the peripheral portion of the portion. The partial thinning is performed by anisotropic etching by alkali etching using, for example, potassium hydroxide solution or TMAH (tetramethylammonium hydroxide solution).
図１７に示されたフォトダイオードアレイＰＤＡ１１及び図１８に示されたフォトダイオードアレイＰＤＡ２１は、ｎ−型半導体基板１の周辺部分にも、不規則な凹凸１１が形成されている。これにより、ｎ−型半導体基板１の周辺部分の入射した光は、凹凸１１にて全反射され、近くのｎ−型半導体基板１におけるｐ＋型半導体領域３（ｐｎ接合）に対応する領域に進む。このため、ｎ−型半導体基板１の周辺部分に入射した光も、ｎ−型半導体基板１におけるｐ＋型半導体領域３（ｐｎ接合）に対応する領域で確実に吸収される。したがって、フォトダイオードアレイＰＤＡ１１，ＰＤＡ２１では、ｎ−型半導体基板１の周辺部分において検出感度が低下することはなく、光検出感度が向上する。 Photodiode array PDA 2 1 shown in the photodiode array PDA 1 1 and 18 shown in FIG. 17, n - even the peripheral portion of the type semiconductor substrate 1 is irregular asperity 11 is formed. As a result, the incident light in the peripheral portion of the n − type semiconductor substrate 1 is totally reflected by the unevenness 11, and enters a region corresponding to the p + type semiconductor region 3 (pn junction) in the nearby n − type semiconductor substrate 1. move on. Thus, n - type light incident on the peripheral portion of the semiconductor substrate 1 also, n - is reliably absorbed in the region corresponding to the p + -type semiconductor regions 3 (pn junction) in type semiconductor substrate 1. Therefore, in the photodiode arrays PDA1 1 and PDA2 1 , the detection sensitivity does not decrease in the peripheral portion of the n − type semiconductor substrate 1 and the light detection sensitivity is improved.
本実施形態では、電極１５をｎ−型半導体基板１の第１主面１ａ側に形成されたｎ＋型半導体領域５に電気的に接触且つ接続しているが、これに限られない。例えば、電極１５をｎ−型半導体基板１の第２主面１ｂ側に形成されたアキュムレーション層１０に電気的に接触且つ接続してもよい。この場合、第２実施形態においては、ｎ−型半導体基板１の第２主面１ｂにおけるｐ＋型半導体領域３に対向する領域外に、電極１５を形成することが好ましい。ｎ−型半導体基板１の第２主面１ｂにおけるｐ＋型半導体領域３に対向する領域に電極１５を形成すると、不規則な凹凸２１が電極１５により塞がれ、近赤外の波長帯域における分光感度が低下するという事象が生じるためである。 In the present embodiment, the electrode 15 is electrically in contact with and connected to the n + type semiconductor region 5 formed on the first main surface 1a side of the n − type semiconductor substrate 1, but is not limited thereto. For example, the electrode 15 may be electrically contacted and connected to the accumulation layer 10 formed on the second main surface 1b side of the n − type semiconductor substrate 1. In this case, in the second embodiment, it is preferable to form the electrode 15 outside the region facing the p + type semiconductor region 3 on the second main surface 1b of the n − type semiconductor substrate 1. When the electrode 15 is formed in a region facing the p + type semiconductor region 3 on the second main surface 1b of the n − type semiconductor substrate 1, irregular irregularities 21 are blocked by the electrode 15, and in the near-infrared wavelength band. This is because an event that the spectral sensitivity is reduced occurs.
本実施形態に係るフォトダイオードアレイＰＤＡ１，ＰＤＡ２，ＰＤＡ１１，ＰＤＡ２１におけるｐ型及びｎ型の各導電型を上述したものとは逆になるよう入れ替えてもよい。 The p-type and n-type conductivity types in the photodiode arrays PDA1, PDA2, PDA1 1 and PDA2 1 according to this embodiment may be interchanged so as to be opposite to those described above.
本実施形態では、アキュムレーション層１０を形成した後に不規則な凹凸１１，２１を形成しているが、これに限られることなく、不規則な凹凸１１，２１を形成した後に、アキュムレーション層１０を形成してもよい。 In this embodiment, the irregular irregularities 11 and 21 are formed after the accumulation layer 10 is formed. However, the present invention is not limited to this, and the accumulation layer 10 is formed after the irregular irregularities 11 and 21 are formed. May be.
本発明は、上記実施形態として例示したフォトダイオードに限られることなく、フォトダイオードアレイ、アバランシェフォトダイオード、アバランシェフォトダイオードアレイなどの、アレイ状に配置された複数のｐｎ接合を有するシリコン基板を備えた半導体光検出素子に適用することができる。 The present invention is not limited to the photodiode exemplified as the above embodiment, and includes a silicon substrate having a plurality of pn junctions arranged in an array such as a photodiode array, an avalanche photodiode, an avalanche photodiode array, or the like. It can be applied to a semiconductor photodetector element.
本発明は、フォトダイオードなどの半導体光検出素子に利用できる。 The present invention can be used for semiconductor photodetection elements such as photodiodes.
１…ｎ−型半導体基板、１ａ…第１主面、１ｂ…第２主面、１ｂ１…第１の領域、１ｂ２…第２の領域、３…ｐ＋型半導体領域、５…ｎ＋型半導体領域、１０…アキュムレーション層、１１，２１…不規則な凹凸、１３，１５…電極、ＰＤＡ１，ＰＤＡ１１，ＰＤＡ２，ＰＤＡ２１…フォトダイオードアレイ、ＰＬ…パルスレーザ光。 1 ... n - -type semiconductor substrate, 1a ... first main surface, 1b ... second major surface, 1b 1 ... first region, 1b 2 ... second region, 3 ... p + -type semiconductor region, 5 ... n + Type semiconductor region, 10 ... accumulation layer, 11,21 ... irregular irregularities, 13,15 ... electrodes, PDA1, PDA1 1 , PDA2, PDA2 1 ... photodiode array, PL ... pulse laser light.
Claims (12)
前記シリコン基板には、該シリコン基板の一の主面側に第１導電型のアキュムレーション層が形成されていると共に、前記一の主面における少なくとも前記複数のｐｎ接合の間の領域に対向する第１の領域に不規則な凹凸が形成されており、
前記シリコン基板の前記一の主面における前記第１の領域は、光学的に露出していることを特徴とする半導体光検出素子。 A silicon substrate having a plurality of pn junctions formed of a first conductivity type semiconductor region and a second conductivity type semiconductor region and arranged in an array;
In the silicon substrate, a first conductivity type accumulation layer is formed on one main surface side of the silicon substrate, and a first surface facing at least a region between the plurality of pn junctions on the one main surface. Irregular irregularities are formed in the area of 1,
The semiconductor photodetecting element, wherein the first region of the one main surface of the silicon substrate is optically exposed.
前記第２の領域に形成された不規則な前記凹凸の高低差は、前記第１の領域に形成された不規則な前記凹凸の高低差よりも小さいことを特徴とする請求項１に記載の半導体光検出素子。 Irregular irregularities are further formed in the second region of the silicon substrate facing the plurality of pn junctions on the one main surface,
The irregular height difference of the irregularities formed in the second region is smaller than the irregular height difference of the irregularities formed in the first region. Semiconductor light detection element.
前記シリコン基板には、前記第２主面側に前記シリコン基板よりも高い不純物濃度を有する第１導電型のアキュムレーション層が形成されていると共に、前記第２主面における少なくとも第２導電型の前記複数の半導体領域の間の領域に対向する第１の領域に不規則な凹凸が形成されており、
前記シリコン基板の前記第２主面における前記第１の領域は、光学的に露出していることを特徴とする半導体光検出素子。 A silicon substrate made of a first conductivity type semiconductor, having a first main surface and a second main surface facing each other, and having a plurality of second conductivity type semiconductor regions formed in an array on the first main surface side. Prepared,
In the silicon substrate, a first conductivity type accumulation layer having a higher impurity concentration than the silicon substrate is formed on the second main surface side, and at least the second conductivity type in the second main surface is formed. Irregular irregularities are formed in the first region facing the region between the plurality of semiconductor regions,
The semiconductor photodetecting element, wherein the first region in the second main surface of the silicon substrate is optically exposed.
前記第２の領域に形成された不規則な前記凹凸の高低差は、前記第１の領域に形成された不規則な前記凹凸の高低差よりも小さいことを特徴とする請求項３に記載の半導体光検出素子。 In the silicon substrate, irregular irregularities are further formed in a second region facing the plurality of semiconductor regions of the second conductivity type on the second main surface,
The height difference of the irregular irregularities formed in the second region is smaller than a height difference of irregular irregularities formed in the first region. Semiconductor light detection element.
前記シリコン基板の一の主面側に、第１導電型のアキュムレーション層を形成する工程と、
前記シリコン基板の前記一の主面における少なくとも前記複数のｐｎ接合の間の領域に対向する第１の領域に、パルスレーザ光を照射して、不規則な凹凸を形成する工程と、
不規則な前記凹凸が形成された前記シリコン基板を熱処理する工程と、を備えることを特徴とする半導体光検出素子の製造方法。 Preparing a silicon substrate having a plurality of pn junctions formed of a first conductivity type semiconductor region and a second conductivity type semiconductor region and arranged in an array;
Forming a first conductivity type accumulation layer on one main surface side of the silicon substrate;
Irradiating the first region of the one main surface of the silicon substrate facing the region between at least the plurality of pn junctions with pulsed laser light to form irregular irregularities;
And a step of heat-treating the silicon substrate on which irregular irregularities are formed.
前記シリコン基板の前記第２主面側に、前記シリコン基板よりも高い不純物濃度を有する第１導電型のアキュムレーション層を形成する工程と、
前記シリコン基板の前記第２主面における少なくとも第２導電型の前記複数の半導体領域の間の領域に対向する第１の領域に、パルスレーザ光を照射して、不規則な凹凸を形成する工程と、
不規則な前記凹凸を形成する前記工程の後に、前記シリコン基板を熱処理する工程と、を備えることを特徴とする半導体光検出素子の製造方法。 A silicon substrate made of a first conductivity type semiconductor, having a first main surface and a second main surface facing each other, and having a plurality of second conductivity type semiconductor regions formed in an array on the first main surface side. A preparation process;
Forming a first conductivity type accumulation layer having an impurity concentration higher than that of the silicon substrate on the second main surface side of the silicon substrate;
Irradiation with pulsed laser light to at least a first region facing at least a region between the plurality of semiconductor regions of the second conductivity type on the second main surface of the silicon substrate to form irregular irregularities. When,
And a step of heat-treating the silicon substrate after the step of forming the irregular irregularities.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009164923A JP5261304B2 (en) | 2009-07-13 | 2009-07-13 | Semiconductor light detection element and method for manufacturing semiconductor light detection element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009164923A JP5261304B2 (en) | 2009-07-13 | 2009-07-13 | Semiconductor light detection element and method for manufacturing semiconductor light detection element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011023418A JP2011023418A (en) | 2011-02-03 |
| JP5261304B2 true JP5261304B2 (en) | 2013-08-14 |
Family
ID=43633262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009164923A Expired - Fee Related JP5261304B2 (en) | 2009-07-13 | 2009-07-13 | Semiconductor light detection element and method for manufacturing semiconductor light detection element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5261304B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7148261B2 (en) * | 2018-04-16 | 2022-10-05 | 浜松ホトニクス株式会社 | Back-thinned semiconductor photodetector |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03209780A (en) * | 1980-03-31 | 1991-09-12 | Semiconductor Energy Lab Co Ltd | Photoelectric conversion device |
| JPS62105485A (en) * | 1985-10-31 | 1987-05-15 | Sharp Corp | Manufacture of semiconductor substrate |
| JP4012743B2 (en) * | 2002-02-12 | 2007-11-21 | 浜松ホトニクス株式会社 | Photodetector |
| WO2003096427A1 (en) * | 2002-05-10 | 2003-11-20 | Hamamatsu Photonics K.K. | Rear surface irradiation photodiode array and method for producing the same |
| ATE480009T1 (en) * | 2004-09-24 | 2010-09-15 | Harvard College | METHOD FOR PRODUCING SILICON-BASED DETECTORS WITH LASER MICROSTRUCTURED SURFACE LAYERS WITH ELECTRON DONATORS |
| JP5147226B2 (en) * | 2006-12-15 | 2013-02-20 | 株式会社日立製作所 | Solid-state image sensor, photodetector, and authentication device using the same |
| JP2008300440A (en) * | 2007-05-29 | 2008-12-11 | Sanyo Electric Co Ltd | Solar cell, and solar cell module |
-
2009
- 2009-07-13 JP JP2009164923A patent/JP5261304B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011023418A (en) | 2011-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9972729B2 (en) | Photodiode and photodiode array | |
| JP5185206B2 (en) | Semiconductor photo detector | |
| KR101708069B1 (en) | Photodiode and photodiode array | |
| JP5805680B2 (en) | Photodiode and photodiode array | |
| WO2010140621A1 (en) | Semiconductor light detecting element and manufacturing method therefor | |
| JP2010199289A (en) | Method of manufacturing photodiode, and photodiode | |
| JP5363222B2 (en) | Semiconductor light detection element and method for manufacturing semiconductor light detection element | |
| JP6303040B2 (en) | Photodiode manufacturing method | |
| JP5185236B2 (en) | Photodiode manufacturing method and photodiode | |
| JP5261304B2 (en) | Semiconductor light detection element and method for manufacturing semiconductor light detection element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130426 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |