JP5256518B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5256518B2 JP5256518B2 JP2010077864A JP2010077864A JP5256518B2 JP 5256518 B2 JP5256518 B2 JP 5256518B2 JP 2010077864 A JP2010077864 A JP 2010077864A JP 2010077864 A JP2010077864 A JP 2010077864A JP 5256518 B2 JP5256518 B2 JP 5256518B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- terminal
- main body
- screw
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 109
- 239000000758 substrate Substances 0.000 claims description 58
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 210000000078 claw Anatomy 0.000 description 22
- 238000006073 displacement reaction Methods 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 5
- 239000004734 Polyphenylene sulfide Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229920001707 polybutylene terephthalate Polymers 0.000 description 4
- 229920000069 polyphenylene sulfide Polymers 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- -1 polybutylene terephthalate Polymers 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Landscapes
- Connections By Means Of Piercing Elements, Nuts, Or Screws (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、半導体装置およびその製造方法に関し、より特定的には、電極となるピン端子およびネジブロック端子の配置の変化に対応することができる半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more specifically to a semiconductor device that can cope with a change in arrangement of pin terminals and screw block terminals that serve as electrodes and a manufacturing method thereof.
産業機器のインバータ駆動などに用いられる半導体装置には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子の数やパッケージの数に対応したさまざ
まな形態があり、たとえば１ｉｎ１、２ｉｎ１、７ｉｎ１などと表記される。１ｉｎ１は、１つのスイッチング素子が１つのパッケージに搭載された半導体装置を表し、２ｉｎ１は、２つのスイッチング素子が１つのパッケージに搭載された半導体装置を表わす。そして、７ｉｎ１は、３相インバータ用途としての６つのスイッチング素子とブレーキ用途としての１つのスイッチング素子との合計７つのスイッチング素子が１つのパッケージに搭載された半導体装置を表わす。
Semiconductor devices used for inverter drive of industrial equipment have various forms corresponding to the number of switching elements such as IGBTs (Insulated Gate Bipolar Transistors) and the number of packages. The 1 in 1 represents a semiconductor device in which one switching element is mounted in one package, and 2 in 1 represents a semiconductor device in which two switching elements are mounted in one package. 7in1 represents a semiconductor device in which a total of seven switching elements including six switching elements for three-phase inverter applications and one switching element for brake applications are mounted in one package.
また、これらの半導体装置（たとえばパワー半導体パッケージ）には、外部の機器等と接続するためにネジブロック端子やピン端子が取付けられる。半導体装置には、そのネジブロック端子やピン端子の取付位置が形態に応じて容易に変えられる構造が採用されている。つまり、半導体装置のパッケージを構成するケース部材には、その周縁に沿って複数の固定位置を設けるために側壁部から延在する壁状の固定部材が所定の間隔を隔てて形成されている。ネジブロック端子およびピン端子は、その形態に対応した所定の位置に位置する固定部材によって固定されることになる。ネジブロック端子がケース部材に固定された形態の半導体装置を開示した文献として、たとえば特開２００８−１０６５６号公報（特許文献１）や特開２００８−１３０９８４号公報（特許文献２）がある。 In addition, screw block terminals and pin terminals are attached to these semiconductor devices (for example, power semiconductor packages) in order to connect to external devices and the like. The semiconductor device employs a structure in which the mounting positions of the screw block terminals and pin terminals can be easily changed according to the form. That is, the case member constituting the package of the semiconductor device is formed with a wall-like fixing member extending from the side wall portion at a predetermined interval in order to provide a plurality of fixing positions along the periphery. The screw block terminal and the pin terminal are fixed by a fixing member located at a predetermined position corresponding to the form. As documents disclosing the semiconductor device in which the screw block terminal is fixed to the case member, there are, for example, Japanese Unexamined Patent Application Publication No. 2008-10656 (Patent Document 1) and Japanese Unexamined Patent Application Publication No. 2008-130984 (Patent Document 2).
特開２００８−１０６５６号公報および特開２００８−１３０９８４号公報には、ブロック本体と、ブロック本体に固定されたナットと、ブロック本体に保持され、かつナットおよび半導体搭載基板を電気的に接続する電極とを有するネジブロック端子が、半導体搭載基板に電気的に接続された半導体装置が開示されている。しかし上記各文献におけるネジブロック端子は、これを使用するときに当該半導体装置に加わる温度サイクルにより発生する熱応力に起因する不具合に対する対策がなされていない。 Japanese Patent Application Laid-Open Nos. 2008-10656 and 2008-130984 disclose a block main body, a nut fixed to the block main body, and an electrode that is held by the block main body and electrically connects the nut and the semiconductor mounting substrate. A semiconductor device is disclosed in which a screw block terminal having the following is electrically connected to a semiconductor mounting substrate. However, the screw block terminal in each of the above documents does not take measures against problems caused by thermal stress generated by a temperature cycle applied to the semiconductor device when the screw block terminal is used.
たとえば特開２００８−１０６５６号公報に開示されるネジ端子（ネジブロック端子）は、電極に形成された孔とネジ端子本体に形成された突起部とが嵌合されることにより、当該ネジ端子を組み立てる際に熱応力に起因する電極の位置ずれや浮きが起こることが抑制される。これは突起部と孔とが互いに干渉することにより、電極が位置ずれや浮きを起こすことが抑制されるためである。なおここで浮きとは、電極がネジ端子本体や半導体搭載基板に対する所望の位置に対して上側に浮かぶ現象のことである。 For example, a screw terminal (screw block terminal) disclosed in Japanese Patent Application Laid-Open No. 2008-10656 is formed by fitting a hole formed in an electrode and a protrusion formed in a screw terminal main body so that the screw terminal is It is possible to prevent the electrode from being displaced or floated due to thermal stress during assembly. This is because the protrusions and the holes interfere with each other to prevent the electrodes from being displaced or lifted. Here, “floating” refers to a phenomenon in which the electrode floats upward with respect to a desired position with respect to the screw terminal body or the semiconductor mounting substrate.
また特開２００８−１３０９８４号公報に開示されるネジブロック端子は、ナットに外部端子を取り付ける際にボルトで締め付ける応力が１箇所に集中することを抑制するための突出接触部が備えられている。しかしいずれの文献に開示されるネジブロック端子も、特に組み立て後の使用時における温度サイクルに対する考慮がなされていない。 In addition, the screw block terminal disclosed in Japanese Patent Application Laid-Open No. 2008-130984 is provided with a protruding contact portion for suppressing the stress tightened with a bolt when an external terminal is attached to a nut from being concentrated in one place. However, in any of the screw block terminals disclosed in any document, consideration is not given to a temperature cycle particularly in use after assembly.
たとえば特開２００８−１０６５６号公報のネジ端子は、当該半導体装置の使用時に温度サイクルが加わっても、ネジ端子本体の突起部により電極の変位が抑制される。 For example, in the screw terminal disclosed in Japanese Patent Application Laid-Open No. 2008-10656, even when a temperature cycle is applied when the semiconductor device is used, the displacement of the electrode is suppressed by the protruding portion of the screw terminal body.
銅やアルミニウムなどの金属材料からなるベース板を用いたモジュール（パワー半導体パッケージ）では、使用中の温度サイクルにより、ベース板が比較的容易に変形する。しかしベース板の上に配置された、たとえば樹脂材料やセラミックなどの絶縁材料からなる半導体搭載基板は、温度変化による変形量が比較的少ない。このため当該半導体搭載基板のうち、上記ネジ端子の電極との接続部において特に大きな熱応力が加わる。温度サイクルが加わることにより上記接続部に繰り返し大きな熱応力が加わると、特に電極の変位量が小さければ、電極がベース板の変形に追随できなくなる。すると電極と半導体搭載基板との接続部において半導体搭載基板にクラックなどの不具合が発生する可能性がある。 In a module (power semiconductor package) using a base plate made of a metal material such as copper or aluminum, the base plate is relatively easily deformed by a temperature cycle during use. However, the semiconductor mounting substrate made of an insulating material such as a resin material or ceramic disposed on the base plate has a relatively small amount of deformation due to a temperature change. For this reason, a particularly large thermal stress is applied to the connection portion of the semiconductor mounting substrate with the screw terminal electrode. When a large thermal stress is repeatedly applied to the connecting portion due to the application of a temperature cycle, the electrode cannot follow the deformation of the base plate particularly when the displacement amount of the electrode is small. Then, a defect such as a crack may occur in the semiconductor mounting substrate at the connection portion between the electrode and the semiconductor mounting substrate.
また特開２００８−１３０９８４号公報のネジブロック端子は、そもそも温度サイクルや熱応力が加わることを考慮した構成とされていない。 In addition, the screw block terminal disclosed in Japanese Patent Application Laid-Open No. 2008-130984 is not originally configured with consideration given to the application of a temperature cycle and thermal stress.
本発明は、上記のような問題点を解消するためになされたものである。その目的は、モジュールの組み立て（アセンブリ）時の加熱に起因する電極の位置ずれや浮きが抑制されるとともに、当該モジュールの使用時の温度サイクルに起因する、特に基板と電極との接合箇所における応力集中が抑制される半導体装置、およびその製造方法を提供することである。 The present invention has been made to solve the above problems. The purpose is to suppress the displacement and floating of the electrode due to heating during assembly of the module, and stress due to the temperature cycle during use of the module, particularly at the junction between the substrate and the electrode. It is an object of the present invention to provide a semiconductor device in which concentration is suppressed and a manufacturing method thereof.
本発明に係る半導体装置は、半導体搭載基板と、開口を有し、半導体搭載基板を収納する筐体と、開口を構成する周縁において固定され、半導体搭載基板と電気的に接続された端子とを備える半導体装置である。上記端子は、端子本体と、端子本体に保持され、かつ半導体搭載基板と電気的に接続される電極とを含む。上記電極は、半導体搭載基板の主表面に交差する第１の方向において移動可能であり、かつ電極を端子本体に組み込む際に電極が端子本体に保持されるように端子本体に保持されている。上記端子本体は突起部を有する。上記電極には、第１の孔が形成され第１の方向に延びる第１の電極部と、第１の電極部に対して屈曲しており、半導体搭載基板の主表面に対向する主表面を有する第２の電極部とを有している。上記突起部が第１の孔に嵌合され、第１の孔の、第１の方向の長さは、突起部の、第１の方向の長さよりも４００μｍ以上長い。 A semiconductor device according to the present invention includes a semiconductor mounting substrate, a housing having an opening and accommodating the semiconductor mounting substrate, and a terminal fixed at a peripheral edge constituting the opening and electrically connected to the semiconductor mounting substrate. A semiconductor device is provided. The terminal includes a terminal main body and an electrode held by the terminal main body and electrically connected to the semiconductor mounting substrate. The electrode is movable in a first direction intersecting the main surface of the semiconductor mounting substrate, and is held by the terminal body so that the electrode is held by the terminal body when the electrode is incorporated into the terminal body. The terminal body has a protrusion. The electrode has a first electrode portion formed with a first hole extending in the first direction and a main surface facing the main surface of the semiconductor mounting substrate that is bent with respect to the first electrode portion. And a second electrode portion. The protrusion is fitted into the first hole, and the length of the first hole in the first direction is 400 μm or more longer than the length of the protrusion in the first direction.
本発明に係る、上記半導体装置の製造方法は、半導体装置を構成する各部材を形成する工程と、各部材同士を組み立てる工程とを備えている。上記形成する工程は、端子を形成する工程を含んでいる。上記端子を形成する工程は、端子本体と、電極とを準備する工程と、端子本体と、電極とを組み立てて端子を完成する工程とを有する。上記準備する工程において電極を準備する際に、電極の、端子を搭載する半導体搭載基板の主表面に交差する第１の方向に延びる第１の電極部に、第１の電極部の主表面を貫通する位置決め用の孔を形成する。上記各部材同士を組み立てる工程において、位置決め用の孔を貫通する治具を用いて電極を端子本体に対して位置決めする。 The manufacturing method of the semiconductor device according to the present invention includes a step of forming each member constituting the semiconductor device and a step of assembling the members. The step of forming includes a step of forming a terminal. The step of forming the terminal includes a step of preparing a terminal main body and an electrode, and a step of assembling the terminal main body and the electrode to complete the terminal. When preparing the electrode in the preparing step, the main surface of the first electrode portion is attached to the first electrode portion extending in the first direction intersecting the main surface of the semiconductor mounting substrate on which the terminal is mounted. A through hole for positioning is formed. In the step of assembling the members, the electrode is positioned with respect to the terminal body using a jig that penetrates the positioning hole.
本発明によれば、使用時の温度サイクルに起因する、特に基板と電極との接合箇所における応力集中が抑制される半導体装置が提供される。これは当該半導体装置の端子を構成する電極が、半導体搭載基板の主表面に交差する第１の方向、すなわち浮きが発生する方向に沿った方向において移動可能なように保持されているためである。したがって当該接合箇所における基板の損壊を抑制することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device with which the stress concentration resulting from the temperature cycle at the time of use is suppressed especially in the junction location of a board | substrate and an electrode is provided. This is because the electrodes constituting the terminals of the semiconductor device are held so as to be movable in the first direction intersecting the main surface of the semiconductor mounting substrate, that is, the direction along which the floating occurs. . Accordingly, it is possible to suppress the substrate from being damaged at the junction.
また本発明の製造方法によれば、電極部に形成した孔に治具が貫通された状態で半導体装置の組み立てが行なわれる。したがって当該治具が電極の位置ずれや浮きの発生を抑制するため、組み立て時においても電極の位置を精密に制御することができる。以上より、本発明によれば、組み立て時と使用時の双方における不具合を抑制することが可能な半導体装置を提供することができる。 Further, according to the manufacturing method of the present invention, the semiconductor device is assembled in a state where the jig is passed through the hole formed in the electrode portion. Therefore, since the jig suppresses the occurrence of displacement and floating of the electrode, the position of the electrode can be precisely controlled even during assembly. As mentioned above, according to this invention, the semiconductor device which can suppress the malfunction at the time of an assembly and use can be provided.
以下、図面を参照しながら、本発明の各実施の形態について説明する。なお、各実施の形態において、同一の機能を果たす要素には同一の参照符号を付し、その説明は、特に必要がなければ繰り返さない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each embodiment, elements having the same function are denoted by the same reference numerals, and the description thereof will not be repeated unless particularly necessary.
（実施の形態１）
図１および図２を参照して、本実施の形態における半導体装置としてのパワー半導体パッケージは、ベース板５と、その上に載置された半導体搭載基板（絶縁基板）１と、ベース板５に固着された、筐体としてのマザーケース１１と、固定部材２１と、端子としてのネジブロック端子３１およびピン端子５１とを備えている。ベース板５は銅や銅合金などの放熱性に優れた材料からなり、その上に半導体搭載基板１が載置されている。半導体搭載基板１はセラミックなどの絶縁基板からなり、その表面に銅箔や銅版の配線パターンが形成されており、配線パターン上にはパワー半導体素子などが固着されている。マザーケース１１は、略長方形であり、開口１３を有している。ベース板５にマザーケース１１を固着することで、開口１３の内部に半導体搭載基板１が収納されている。開口１３を構成する周縁１２は、主に４つの周縁１２ａ〜１２ｄを有している。周縁１２ａおよび１２ｃと、周縁１２ｂおよび１２ｄとの各々は互いに平行である。固定部材は複数の固定位置２２を有しており、複数の固定位置２２の各々は周縁１２ａ〜１２ｄの各々に沿って形成されている。ネジブロック端子３１およびピン端子５１の各々は周縁１２において固定されており、任意の固定位置２２にある固定部材２１を用いて固定されている。図１においては、周縁１２ａには１２個のピン端子５１が２個１組で等間隔に配置されており、周縁１２ｂには２個のネジブロック端子３１が配置されている。周縁１２ｃには４個のネジブロック端子３１が等間隔で配置されており、周縁１２ｄには４個のピン端子５１が２個１組で配置されている。ネジブロック端子３１は、ネジブロック端子３１自体が有する電極３２によって半導体搭載基板１と電気的に接続されており、ピン端子５１は図示しないワイヤにより半導体搭載基板１と電気的に接続されている。
(Embodiment 1)
1 and 2, a power semiconductor package as a semiconductor device in the present embodiment includes a
図１〜図３を参照して、固定部材２１は、複数の壁本体２３ａと、複数の接続部２３ｂと、底部２３ｃとを有している。複数の壁本体２３ａの各々は、周縁１２に対して平行に延在しており、周縁１２に沿って等間隔で配置されている。複数の接続部２３ｂの各々は、複数の壁本体２３ａの各々と周縁１２とを接続しており、周縁１２に沿って等間隔で配置されている。複数の壁本体２３ａと周縁１２によって溝が形成されており、この溝が複数の接続部２３ｂによって複数の固定位置２２に区画されている。底部２３ｃは水平方向であって、周縁１２の反対側に延在している。
1 to 3, the fixing
底部２３ｃは厚肉部２４と薄肉部２５とを有している。複数の固定位置２２の各々に対応する位置に薄肉部２５の各々が形成されており、薄肉部２５同士の間に厚肉部２４が形成されている。つまり、厚肉部２４および薄肉部２５は周縁１２に沿って交互に形成されている。
The
なお、マザーケース１１および固定部材２１は、たとえば熱可塑性の樹脂などよりなっている。具体的な樹脂材料としてはＰＰＳ（ポリフェニレンサルファイド）やＰＢＴ（ポリブチレンテレフタレート）などが挙げられる。
The
図５におけるネジブロック端子は図４のＶ−Ｖ線に沿った断面図で示されている。図４および図５を参照して、本実施の形態のネジブロック端子３１（端子）は、ネジ端子本体３５（端子本体）と、ナット３４と、電極３２と、突起部３８とを有している。ネジ端子本体３５は、図４に示すように、前方に張り出し下方に延在した張出部３５ａを有する略直方体の形状を有している。図４のネジ端子本体３５は、奥行き側の下方の一部にネジ端子本体３５が刳り貫かれた領域が存在し、張出部３５ａの付根側の切り欠き部がＲ形状を有している。しかしネジ端子本体３５はこのような形状に限られず、上記刳り貫かれた領域を有さない構成であってもよいし、上記切り欠き部がＲ形状ではなく直方体状となった構成であってもよい。
The screw block terminal in FIG. 5 is shown in a cross-sectional view along the line VV in FIG. 4 and 5, the screw block terminal 31 (terminal) of the present embodiment includes a screw terminal main body 35 (terminal main body), a
またナット３４は中空部分３６に固定されており、ネジ端子本体３５の直方体部分の上面には電極３２が配置されている。電極３２はナット３４を覆っており、ナット３４と同軸の開口３３を有している。電極３２は張出部３５ａの内部を通ってその先端部３７が張出部３５ａの前方下方に延在しており、張出部３５ａによって保持されている。突起部３８は、張出部３５ａからネジ端子本体３５の直方体部分がＲ形状に刳り貫かれた側面（図６の側面３５ｂ）に向けて延在しており、その先端が図６の縦方向に広がっている。突起部３８は、平面視において固定位置２２（図３）に対応した形状を有している。なお図６において先端部３７は模式的に示しており、縦方向の寸法は実際とは異なる。
The
特に図５を参照して、突起部３８を所望の固定位置２２に上部から嵌合させる（圧入する）ことによって、ネジブロック端子３１はマザーケース１１に固定される。ネジブロック端子３１が固定された状態では、電極３２の先端部３７が半導体搭載基板１に接触し、張出部３５ａの一部が底部２３ｃ上に配置される。その結果、ナット３４と半導体搭載基板１とが電気的に接続される。ネジブロック端子３１は固定位置２２から周縁１２を跨いでマザーケース１１の側部へ延在する。ネジ端子本体３５および突起部３８は同一の樹脂よりなっている。
In particular, referring to FIG. 5, the
なお階段状に屈曲した先端部３７は、図４における左側が一部欠損した状態となっている。しかし当該先端部３７はこのような形状に限られず、たとえば欠損した領域が存在しない態様であってもよいし、図４における右側が一部欠損した態様であってもよい。
Note that the
ここで、特に図４および図５を参照して、電極３２は、たとえば銅や銅合金、ニッケルやニッケル合金などの金属材料が平板状になった構造体からなる。そして上記構造体は数箇所において屈曲された形状となっている。このように平板が屈曲された形状を有するため、電極３２は、ネジ端子本体３５に容易に保持される。
Here, with particular reference to FIGS. 4 and 5, the
またネジ端子本体３５の張出部３５ａの側面には、ネジ端子本体３５が電極３２の方に屈曲した爪４２が形成されている。爪４２は電極３２（第１の電極部）の端部を把持する把持部（第１の把持部）として機能しており、電極３２と爪４２とは係合している。これにより、電極３２はネジ端子本体３５に保持されている。
Further, a
上記のように屈曲された電極３２のうち、開口３３を有し、ネジブロック端子３１が半導体搭載基板１に接続されたときに半導体搭載基板１の主表面に交差する（たとえば垂直な）方向（第１の方向）に延びる第１の電極部の一部に、第１の電極部を貫通する孔４１（第１の孔）が形成されている。なおここでは電極３２のうち、第１の電極部に対して屈曲しており、ネジブロック端子３１が半導体搭載基板１に接続されたときに半導体搭載基板１の主表面に沿う（たとえば平行な）方向（第２の方向）に延びる領域を第２の電極部ということにする。またここで主表面とは、表面のうちもっとも面積の大きい主要な面をいうことにする。
Of the
またネジ端子本体３５は、たとえばマザーケース１１や固定部材２１などと同じく、たとえば熱可塑性の樹脂などよりなっている。具体的な樹脂材料としてはＰＰＳ（ポリフェニレンサルファイド）やＰＢＴ（ポリブチレンテレフタレート）などが挙げられる。そしてネジ端子本体３５には本体突起部４０（突起部）を有する。本体突起部４０はネジ端子本体３５と同じ材質からなり、ネジ端子本体３５の外表面の一部が凸状に盛り上がった形状を有している。
The screw terminal
本体突起部４０は、ネジ端子本体３５のうち、上記第１の方向に延びる外表面上の一部に形成されることが好ましい。言い換えれば、ネジブロック端子３１が組み立てられたときに、第１の方向に延び、第１の電極部と接触するネジ端子本体３５の外表面上の一部に形成されることが好ましい。
The
本体突起部４０と孔４１とは、いずれも第１の電極部の平面視においてたとえば円形状や楕円形状を有するように形成される。しかしこれらの形状に限られず、たとえば矩形状を有するように形成されてもよい。また本体突起部４０と孔４１とは、ネジブロック端子３１が組み立てられたときに本体突起部４０が孔４１に嵌合される位置となるように形成されることが好ましい。言い換えれば、本体突起部４０と孔４１とが互いに対向する位置となるように形成されることが好ましい。
Both the
ここで、孔４１の、第１の方向における長さは、本体突起部４０の、第１の方向における長さよりも４００μｍ以上８００μｍ以下だけ長いことが好ましい。ただし図２や図４などにおいては、孔４１の第１の方向における長さが、本体突起部４０の第１の方向における長さよりも長いことをやや誇張して図示している。
Here, the length of the
次に、上記のネジブロック端子３１を含む、本実施の形態のパワー半導体パッケージの製造方法について、ネジブロック端子３１の製造方法を中心に説明する。
Next, a method for manufacturing the power semiconductor package of the present embodiment including the
まず図１のパワー半導体パッケージを構成する半導体搭載基板１やベース板５、マザーケース１１や固定部材２１、ネジブロック端子３１やピン端子５１などの各部材が形成される。このなかで特にネジブロック端子３１が形成される際には、まずネジブロック端子３１を構成するネジ端子本体３５と、ナット３４と、電極３２とが準備される。ネジ端子本体３５には突起部３８や本体突起部４０が形成される。
First, each member such as the
なお電極３２の、第２の電極部の隅は平面視における円弧形状となっている。しかしこのような形状に限らず、たとえば平面視における三角形状や矩形状など任意の形状とすることができる。
The corner of the second electrode portion of the
その後、上述したネジブロック端子３１を構成する各部品が図４や図５に示すネジブロック端子３１となるように組み立てられる。このとき、ネジ端子本体３５を電極３２に組み込む際には、予め先端部３７のみが階段状に折り曲げられ、開口３３や孔４１が形成された金属製の平板が、ネジ端子本体３５の下方から、張出部３５ａを上方に向けて貫通するように差し込まれる。ここで上記平板のうち、張出部３５ａに差し込まれた領域が第１の電極部となる。このときネジ端子本体３５の本体突起部４０が、上記平板に形成された孔４１に嵌合される。その後、張出部３５ａの上方に食み出した上記平板を屈曲することにより、第２の電極部としてネジ端子本体３５の上部に保持される。このようにして図４や図５に示すネジ端子本体３５が形成される。
Thereafter, the components constituting the
以上のようにネジ端子本体３５を含む各部材が形成された後、これらの各部材同士が図１に示すパワー半導体パッケージとなるように組み立てられる。このときネジ端子本体３５の電極３２の先端部３７は、半導体搭載基板１の主表面のうち、配線パターンが形成された領域の上に、たとえば半田付けにより接続される。
After each member including the screw terminal
ここで、本実施の形態の作用効果について説明する。
本実施の形態のネジブロック端子３１は、電極３２がネジ端子本体３５に組み込まれる際に、電極３２の孔４１にネジ端子本体３５の本体突起部４０が嵌合される。このため、組み立てられたネジブロック端子３１が半導体搭載基板１の主表面上に接続される際（パワー半導体パッケージの組み立ての際）、先端部３７が半田付けされる際の接着力不足により電極３２が上方へ浮いたり位置ずれを起こす不具合を抑制することができる。これは孔４１が本体突起部４０に干渉することにより、電極３２の上方への変位が制限されるためである。
Here, the effect of this Embodiment is demonstrated.
In the
また上記パワー半導体パッケージの使用時に、当該パワー半導体パッケージに温度サイクルが加わると、ベース板５や半導体搭載基板１、電極３２やネジ端子本体３５も繰り返し加熱および冷却される。このときベース板５は金属材料からなるため温度変化に応じて上下方向に変形するが、セラミックなどの絶縁材料からなる半導体搭載基板１は変形量が小さい。ここで電極３２は本体突起部４０に干渉されるが、孔４１の、第１の方向つまりベース板５が変形する方向に関する長さが、本体突起部４０の第１の方向に関する長さよりも十分に長いため、電極３２はベース板５の変形に応じて第１の方向に移動することができる。このため半導体搭載基板１の、電極３２（先端部３７）との接続部に応力が集中してクラックなどの不具合が発生することが抑制される。
Further, when a temperature cycle is applied to the power semiconductor package during use of the power semiconductor package, the
孔４１の第１の方向に関する長さは、使用時の温度サイクルに起因する変形量を吸収するために十分大きく（本体突起部４０の第１の方向の長さよりも４００μｍ以上長い）、かつ組み立て時の電極の浮きを抑制するために十分小さい（本体突起部４０の第１の方向の長さよりも８００μｍ以下長い）。このため、本実施の形態の半導体装置は、組み立て時の電極の浮きを抑制しつつ、モジュール使用時の温度サイクルに起因する半導体搭載基板１のクラック発生を抑制することができる。
The length of the
なお、孔４１の第１の方向に関する長さが、本体突起部４０の第１の方向の長さよりも４００μｍ以上長いことが好ましいのは、当該半導体装置の使用時の、温度サイクルに起因するベース板５の上下方向の変位量が約２００μｍであるためである。このため、初期状態においてたとえば本体突起部４０が（第１の方向に関して）孔４１のほぼ中央部にて嵌合されていれば、ベース板５の上下方向に変位しても電極３２（孔４１）は本体突起部４０に干渉されることなく移動可能となる。
The length of the
以上のように、本実施の形態のネジブロック端子３１の電極３２は、組み立て時にネジ端子本体３５の本体突起部４０により保持され、かつ使用時の温度変化に応じて第１の方向に移動可能な構成となっている。つまり組み立て時の電極３２の位置ずれや浮きなどの不具合、および使用時の半導体搭載基板１のクラック発生などの不具合の両方が抑制され、高品質な半導体装置を提供することができる。
As described above, the
なお本実施の形態の変形例として、たとえば図７を参照して、ネジ端子本体３５の外周部（両側から電極３２を挟む領域）が爪４３を含んでいてもよい。爪４３は第２の電極部の端部を把持する把持部（第２の把持部）として機能しており、電極３２と爪４３とは係合している。図７のネジブロック端子３１は上記の爪４３が形成されていることを除いて、図４のネジブロック端子３１と同様である。
As a modification of the present embodiment, for example, referring to FIG. 7, the outer peripheral portion (region where
このようにすれば、たとえば当該パワー半導体パッケージの使用時に、電極３２がベース板５の変位に応じて移動する場合においても、爪４３が第２の電極部の、図７の手前側から奥側へ延在する方向（第２の方向）の変位を抑制する役割を有する。このため爪４３が、電極３２の位置ずれを抑制することができる。
In this way, for example, when the
さらに本実施の形態の別の変形例として、たとえば図８を参照して、ネジ端子本体３５が電極３２を把持する爪４２の、第１の電極部にその主表面同士が対向する領域４２ａの幅（図８中に矢印で示す）が２ｍｍ以上であることが好ましい。図８のネジブロック端子３１は上記の爪４２の態様を除いて、図７のネジブロック端子３１と同様である。
Furthermore, as another modified example of the present embodiment, referring to FIG. 8, for example, a
上記のように電極３２はネジ端子本体３５の下方から上方へ差し込むように組み込まれるため、上記爪４２の幅の大きさに関係なく、電極３２はネジ端子本体３５により把持される。しかし上記のように爪４２が十分な幅を有することにより、爪４２と、爪４２に交差するネジ端子本体３５の外周部（両側から電極３２を挟む部分）との両方から電極３２が把持される。特に爪４２は第１の電極部の端部を強固に把持することができる。このため、電極３２がより確実に把持される。
As described above, the
さらに本実施の形態の別の変形例として、たとえば図９を参照して、ネジ端子本体３５の第２の電極部の一部に孔４６（第２の孔）が形成されている。またネジ端子本体３５には、ネジブロック端子３１が組み立てられた状態で孔４６に嵌合する位置決め用突起部４７が形成されている。
Furthermore, as another modification of the present embodiment, referring to FIG. 9, for example, a hole 46 (second hole) is formed in a part of the second electrode portion of
図９のネジブロック端子３１においては孔４６と位置決め用突起部４７とが２つずつ形成されている。しかしこれらが形成される個数は任意である。
In the
ここで孔４６の上記第２の方向に関する長さは、位置決め用突起部４７の上記第２の方向に関する長さよりも４００μｍ以上長いことが好ましい。
Here, the length of the
このようにすれば、上記孔４６を貫通する位置決め用突起部４７が、たとえば図７のネジブロック端子３１の爪４３と同様に、第２の電極部の、図７の手前側から奥側への変位を抑制する役割を有する。これは上述した本体突起部４０が孔４１と干渉することと同様の理由による。したがって孔４６と位置決め用突起部４７とにより、電極３２の位置ずれを抑制することができる。
In this way, the
（実施の形態２）
図１１におけるネジブロック端子は図１０のＸＩ−ＸＩ線に沿った断面図で示されている。図１０および図１１を参照して、本実施の形態のネジブロック端子３１は、第１の電極部に孔４１が形成されておらず、第１の電極部はその全体が平板状の電極部で充填されている。またネジ端子本体３５には本体突起部４０が形成されていない。図１０のネジブロック端子３１は上記の差異を除いて、図８のネジブロック端子３１と同様である。
(Embodiment 2)
The screw block terminal in FIG. 11 is shown in a cross-sectional view along the line XI-XI in FIG. Referring to FIG. 10 and FIG. 11, the
本実施の形態のネジブロック端子３１のように、本体突起部４０および孔４１が形成されていない場合、当該ネジブロック端子３１が半導体搭載基板１上に接続される（組み立ての）際に電極３２が浮きや位置ずれを起こす可能性がある。これは電極３２が本体突起部４０により干渉され、上方への位置ずれを抑制する効果がなくなるためである。これを抑制するため、ネジ端子本体３５が、図８のネジブロック端子３１と同様に、幅が２ｍｍ以上の爪４２（第１の電極部の端部を把持する把持部）を有することが好ましい。
When the
このようにすれば、当該ネジブロック端子３１の先端部３７が半導体搭載基板１上に接続されるときの接着力不足に起因した電極３２の上方への浮きなどの不具合が、幅の広い爪４２の有する、より強固な把持力により抑制される。したがって実施の形態１のネジブロック端子３１と同様に、組み立て時の加熱に起因する電極３２の上方への浮きなどの不具合が抑制される。
In this way, a problem such as the upward lifting of the
また当該ネジブロック端子３１が搭載されたパワー半導体パッケージの使用時の温度サイクルによりベース板５（図１参照）が上下方向に繰り返し変位したとき、電極３２はベース板５の変位に追随して上下方向に移動することができる。これは電極３２は本体突起部４０により干渉されず、ネジ端子本体３５に保持されている状態であるためである。したがって実施の形態１のネジブロック端子３１と同様に、モジュール使用時に電極３２がベース板５の変位に追随できないために電極３２と半導体搭載基板１との接続部に応力が集中し、半導体搭載基板１にクラックが発生する不具合が抑制される。
In addition, when the base plate 5 (see FIG. 1) is repeatedly displaced in the vertical direction due to a temperature cycle during use of the power semiconductor package on which the
また爪４３が形成されていることにより、モジュール使用時に電極３２が上下方向に変位したとしても、たとえば第２の電極部の位置が第２の方向に動いて位置ずれを起こす可能性を低減することができる。ただし図１０においては電極３２の第２の方向に関する位置ずれを抑制するために爪４３が形成されているが、その代わりに図９に示す孔４６と位置決め用突起部４７が形成された構成であってもよい。
In addition, since the
以上のように、本実施の形態のネジブロック端子３１の電極３２は、組み立て時にネジ端子本体３５の本体突起部４０により保持され、かつ使用時の温度変化に応じて第１の方向に移動可能な構成となっている。つまり組み立て時の電極３２の位置ずれや浮きなどの不具合、および使用時の半導体搭載基板１のクラック発生などの不具合の両方が抑制され、高品質な半導体装置を提供することができる。
As described above, the
本発明の実施の形態２は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。 The second embodiment of the present invention is different from the first embodiment of the present invention only in each point described above. That is, the configuration, conditions, procedures, effects, and the like that have not been described above for the second embodiment of the present invention are all in accordance with the first embodiment of the present invention.
（実施の形態３）
図１４におけるネジブロック端子３１は図１３のＸＩＶ−ＸＩＶ線に沿った断面図で示されている。図１２〜図１４を参照して、本実施の形態のネジブロック端子３１は、第１の電極部に孔４１が形成されているが、本体突起部４０が形成されていない。またネジ端子本体３５の本体突起部４０が形成されている箇所とほぼ同じ箇所に、平面視における大きさが孔４１とほぼ同様である凹部４１ａが形成されている。図１３のネジブロック端子３１は上記の差異を除いて、図８のネジブロック端子３１と同様である。
(Embodiment 3)
The
本実施の形態のネジブロック端子３１が半導体搭載基板１に接続される際には、図１２に示すように、電極３２の位置決め用に形成された孔４１（位置決め用の孔）を貫通してその奥の上記凹部４１ａに達する、たとえば棒状の治具４５が差し込まれる。これにより、当該治具４５が本体突起部４０（図４参照）と同様に、先端部３７の半導体搭載基板１への接続時に電極３２が位置ずれや浮きを起こすことを抑制する。これは治具４５が孔４１を貫通して、ネジ端子本体３５に形成された凹部に干渉することにより、電極３２のネジ端子本体３５に対する変位が制限されるためである。
When the
このように治具４５は、実施の形態１の本体突起部４０と同様の機能を有するものであるため、その延在方向に交差する断面がなすたとえば円形の大きさは、本体突起部４０の当該大きさと同様であることが好ましい。
Thus, the
しかし治具４５はネジブロック端子３１を構成する部品ではないため、パワー半導体パッケージの組み立て後の使用時には図１３や図１４に示すように、電極３２の変位を拘束する治具や突起部は存在しない。このため実施の形態２と同様に、電極３２はベース板５の上下方向の変形に追随して移動することができる。したがって先端部３７と半導体搭載基板１との接続部における、半導体搭載基板１のクラック発生が抑制される。
However, since the
以上のように、本実施の形態のネジブロック端子３１の電極３２は、組み立て時にネジ端子本体３５の本体突起部４０により保持され、かつ使用時の温度変化に応じて第１の方向に移動可能な構成となっている。つまり組み立て時の電極３２の位置ずれや浮きなどの不具合、および使用時の半導体搭載基板１のクラック発生などの不具合の両方が抑制され、高品質な半導体装置を提供することができる。
As described above, the
なお図１２、図１３のネジブロック端子３１においては電極３２の第２の方向に関する位置ずれを抑制するために爪４３が形成されているが、その代わりに図９に示す孔４６と位置決め用突起部４７が形成された構成であってもよい。
12 and 13, the
本発明の実施の形態３は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態３について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。 The third embodiment of the present invention is different from the first embodiment of the present invention only in each point described above. That is, the configuration, conditions, procedures, effects, and the like that have not been described above for the third embodiment of the present invention are all in accordance with the first embodiment of the present invention.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明は、パワー半導体パッケージの組み立て時および実使用時の双方における不具合の発生を抑制する技術として、特に優れている。 The present invention is particularly excellent as a technique for suppressing occurrence of defects both during assembly and actual use of a power semiconductor package.
１ 半導体搭載基板、５ ベース板、１１ マザーケース、１２，１２ａ，１２ｂ，１２ｃ，１２ｄ 周縁、１３ 開口、２１ 固定部材、２２ 固定位置、２３ａ 壁本体、２３ｂ 接続部、２３ｃ 底部、２４ 厚肉部、２５ 薄肉部、３１ ネジブロック端子、３２ 電極、３３ 開口、３４ ナット、３５ ネジ端子本体、３５ａ 張出部、３５ｂ 側面、３６ 中空部分、３７ 先端部、３８ 突起部、４０ 本体突起部、４１，４６ 孔、４１ａ 凹部、４２，４３ 爪、４２ａ 領域、４５ 治具、４７ 位置決め用突起部、５１ ピン端子。
DESCRIPTION OF
Claims (5)
開口を有し、前記半導体搭載基板を収納する筐体と、
前記開口を構成する周縁において固定され、前記半導体搭載基板と電気的に接続された端子とを備える半導体装置であり、
前記端子は、端子本体と、前記端子本体に保持され、かつ前記半導体搭載基板と電気的に接続される電極とを含み、
前記電極は、前記半導体搭載基板の主表面に交差する第１の方向において移動可能であり、かつ前記電極を前記端子本体に組み込む際に前記電極が前記端子本体に保持されるように前記端子本体に保持されており、
前記端子本体は突起部を有し、
前記電極には、第１の孔が形成され前記第１の方向に延びる第１の電極部と、前記第１の電極部に対して屈曲しており、前記半導体搭載基板の主表面に対向する主表面を有する第２の電極部とを有しており、
前記突起部が前記第１の孔に嵌合され、
前記第１の孔の、前記第１の方向の長さは、前記突起部の、前記第１の方向の長さよりも４００μｍ以上長い、半導体装置。 A semiconductor mounting substrate;
A housing having an opening and storing the semiconductor mounting substrate;
A semiconductor device comprising a terminal fixed at a peripheral edge constituting the opening and electrically connected to the semiconductor mounting substrate;
The terminal includes a terminal body, and an electrode that is held by the terminal body and is electrically connected to the semiconductor mounting substrate,
The terminal body is movable in a first direction intersecting a main surface of the semiconductor mounting substrate, and the terminal body is held by the terminal body when the electrode is incorporated into the terminal body. Held in the
The terminal body has a protrusion,
The electrode is formed with a first hole and extends in the first direction, and is bent with respect to the first electrode portion, and faces the main surface of the semiconductor mounting substrate. A second electrode portion having a main surface,
The protrusion is fitted into the first hole;
The length of the first hole in the first direction is a semiconductor device that is 400 μm or more longer than the length of the protrusion in the first direction .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010077864A JP5256518B2 (en) | 2010-03-30 | 2010-03-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010077864A JP5256518B2 (en) | 2010-03-30 | 2010-03-30 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011210990A JP2011210990A (en) | 2011-10-20 |
| JP5256518B2 true JP5256518B2 (en) | 2013-08-07 |
Family
ID=44941735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010077864A Active JP5256518B2 (en) | 2010-03-30 | 2010-03-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5256518B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6203095B2 (en) * | 2014-03-20 | 2017-09-27 | 三菱電機株式会社 | Semiconductor device |
| EP3616476B1 (en) * | 2017-06-07 | 2020-11-25 | ABB Power Grids Switzerland AG | Power semiconductor module |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098191A (en) * | 1995-06-20 | 1997-01-10 | Origin Electric Co Ltd | Power semiconductor device |
| JP4242401B2 (en) * | 2006-06-29 | 2009-03-25 | 三菱電機株式会社 | Semiconductor device |
| JP4890208B2 (en) * | 2006-11-24 | 2012-03-07 | 三菱電機株式会社 | Semiconductor device |
| JP5041798B2 (en) * | 2006-12-15 | 2012-10-03 | 三菱電機株式会社 | Semiconductor device |
-
2010
- 2010-03-30 JP JP2010077864A patent/JP5256518B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011210990A (en) | 2011-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6004001B2 (en) | Semiconductor device | |
| JP7156025B2 (en) | semiconductor equipment | |
| US10403616B2 (en) | Method of manufacturing a semiconductor device | |
| JP5871704B2 (en) | Wiring board | |
| EP3267477B1 (en) | Semiconductor module | |
| JP3198019U (en) | Semiconductor device | |
| JP6165025B2 (en) | Semiconductor module | |
| JP6314433B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6200759B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6044412B2 (en) | Connection structure between lead terminal and circuit board, circuit structure and electrical connection box | |
| JP5256518B2 (en) | Semiconductor device | |
| JP5743564B2 (en) | Electronic circuit device and manufacturing method thereof | |
| JP2019009183A (en) | Semiconductor device | |
| JP2018157070A (en) | Semiconductor device | |
| JP2009146950A (en) | Semiconductor device, and manufacturing method thereof | |
| JP2005158883A (en) | Circuit board | |
| WO2013080588A1 (en) | Structure for attaching diode | |
| JP7156172B2 (en) | semiconductor equipment | |
| JP2014232832A (en) | Power supply device and beam lead | |
| JP5217013B2 (en) | Power conversion device and manufacturing method thereof | |
| JP5145168B2 (en) | Semiconductor device | |
| KR102212340B1 (en) | Chip substrate comprising junction groove in lens insert | |
| US20230395470A1 (en) | Power module | |
| JP2018148180A (en) | Electrical component, mounting structure of electrical component, and fixing member of electrical component | |
| JP2010056378A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5256518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |