JP5253561B2 - Semiconductor device manufacturing method, semiconductor device, and dispersion - Google Patents
Semiconductor device manufacturing method, semiconductor device, and dispersion Download PDFInfo
- Publication number
- JP5253561B2 JP5253561B2 JP2011269017A JP2011269017A JP5253561B2 JP 5253561 B2 JP5253561 B2 JP 5253561B2 JP 2011269017 A JP2011269017 A JP 2011269017A JP 2011269017 A JP2011269017 A JP 2011269017A JP 5253561 B2 JP5253561 B2 JP 5253561B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dopant
- substrate
- injection layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
Description
本発明は、半導体デバイスの製造方法に関する。また本発明は、半導体デバイスを製造する本発明の方法を用いて得ることができる半導体デバイス、及び半導体デバイスを製造する本発明の方法で用いることができる分散体に関する。 The present invention relates to a method for manufacturing a semiconductor device. The present invention also relates to a semiconductor device that can be obtained using the method of the present invention for producing a semiconductor device, and a dispersion that can be used in the method of the present invention for producing a semiconductor device.
ある種の半導体デバイスの製造においては、リン又はホウ素のようなドーパントを選択された領域において半導体層又は基材に注入して、選択された領域にドープ層を形成することが行われている。 In the manufacture of certain semiconductor devices, dopants such as phosphorus or boron are implanted into a semiconductor layer or substrate in selected areas to form a doped layer in the selected areas.
特に、ある種の太陽電池の製造においては、ドーパントを選択された領域において半導体層又は基材に注入して、選択された領域にドープ層を形成することが行われている。 In particular, in the manufacture of certain types of solar cells, a dopant is injected into a semiconductor layer or substrate in a selected region to form a doped layer in the selected region.
このようなドープ層が比較的狭い領域に形成されている太陽電池としては、セレクティブ（選択）エミッタ型太陽電池、及びバックコンタクト型太陽電池を挙げることができる。また、このようなドープ層が比較的広い領域に形成されている太陽電池としては、裏面電界（ＢＳＦ：Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）層及び／又は表面電界（ＦＳＦ：Ｆｒｏｎｔ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）層を有する太陽電池を挙げることができる。 Examples of the solar cell in which such a doped layer is formed in a relatively narrow region include a selective (selective) emitter type solar cell and a back contact type solar cell. As a solar cell in which such a doped layer is formed in a relatively wide region, a solar cell having a back surface field (BSF) layer and / or a front surface field (FSF) layer is used. Can be mentioned.
〈裏面電界層を有するセレクティブエミッタ型太陽電池〉
裏面電界層を有するセレクティブエミッタ型太陽電池は例えば、特許文献１で示されるようなものである。
<Selective emitter solar cell with back surface field layer>
A selective emitter type solar cell having a back surface electric field layer is, for example, as shown in Patent Document 1.
例えば具体的には、裏面電界層を有するセレクティブエミッタ型太陽電池（５００）は、図７に示すように、ｎ型半導体層（１２、１２ａ）及びｐ型半導体層（１４、１４ａ）を有する半導体基材（１０）を有し、半導体基材（１０）の受光面側表面に受光面側電極（２２）及び保護層（２４）が配置されており、かつ半導体基材（１０）の裏面側表面に裏面側電極（３２）及び保護層（３４）が配置されている。 For example, specifically, a selective emitter solar cell (500) having a back surface electric field layer is a semiconductor having an n-type semiconductor layer (12, 12a) and a p-type semiconductor layer (14, 14a) as shown in FIG. A light receiving surface side electrode (22) and a protective layer (24) are disposed on the light receiving surface side surface of the semiconductor substrate (10), and the back surface side of the semiconductor substrate (10). The back surface side electrode (32) and the protective layer (34) are arrange | positioned at the surface.
また、この太陽電池では、ｎ型半導体層（１２、１２ａ）のうちの電極（２２）に接触する箇所が選択的に高ドープされてなるセレクティブエミッタ層（１２ａ）、及びｐ型半導体層（１４、１４ａ）のうちの裏面側が高ドープされてなる裏面電界層（１４ａ）を有する。 Moreover, in this solar cell, the selective emitter layer (12a) by which the location which contacts the electrode (22) among n-type semiconductor layers (12, 12a) is selectively highly doped, and a p-type semiconductor layer (14) 14a) has a back surface electric field layer (14a) formed by highly doping the back surface side.
このような太陽電池は、セレクティブエミッタ層（１２ａ）を有することによって、受光面側のドーパントの濃度が高いことによって起こる問題、すなわち例えば高ドーパント濃度層による受光側表面での反射の増加という問題を防ぎつつ、電極に接触する箇所においてドーパントの濃度が高いことによる利益、すなわち例えば電極と半導体層との間のオーミック接触という利益を達成することができる。 Such a solar cell has a selective emitter layer (12a), thereby causing a problem caused by a high dopant concentration on the light receiving surface side, that is, an increase in reflection on the light receiving side surface due to a high dopant concentration layer, for example. While preventing, the benefit of high dopant concentration at the point of contact with the electrode, i.e. the benefit of, for example, ohmic contact between the electrode and the semiconductor layer, can be achieved.
また、このような太陽電池（５００）は、裏面電界層（１４ａ）を有することによって、裏面側表面付近の欠陥によるキャリアの再結合損失を低減することができる。 Moreover, such a solar cell (500) can reduce the recombination loss of carriers due to defects near the surface on the back surface side by having the back surface electric field layer (14a).
ここで、このような裏面電界層による再結合抑制効果は、下記のようにして生じている。 Here, the recombination suppressing effect by such a back surface electric field layer is produced as follows.
すなわち、ｐ型半導体層（１４、１４ａ）のうちの受光面側での光吸収によって正孔と電子とが生じる場合、正孔は実質的に等電位の裏面側電極（３２）に移動し、また電子はｎ型半導体層とｐ型半導体層との間の空乏層に達し、この空乏層における電位差によって、ｎ型半導体層側に流され、起電力を生じることができる。 That is, when holes and electrons are generated by light absorption on the light-receiving surface side of the p-type semiconductor layer (14, 14a), the holes move to the substantially equipotential back-side electrode (32), Electrons reach the depletion layer between the n-type semiconductor layer and the p-type semiconductor layer, and are caused to flow to the n-type semiconductor layer side due to a potential difference in the depletion layer, thereby generating an electromotive force.
これに対して、ｐ型半導体層（１４、１４ａ）のうちの裏面側での光吸収によって正孔と電子とが生じる場合、電子は空乏層に到達することができず、裏面表面付近の欠陥に捕らえられ、それによって正孔と再結合することがある。しかしながら、裏面側において正孔と電子とが生じる場合にも、裏面電界層（１４ａ）があると、ｐ型半導体層（１４、１４ａ）のうちの比較的低ドープの受光面側（１４）と比較的高ドープの裏面側（１４ａ）との間に生じる電界（障壁）によって、電子がはね返され、それによって電子が、ｎ型半導体層とｐ型半導体層との間の空乏層に達し、この空乏層における電位差によって、ｎ型半導体層側に流され、起電力を生じることができる。また、正孔は、裏面電界層（１４ａ）による電界によって、裏面側電極（３２）への移動が促進される。 On the other hand, when holes and electrons are generated by light absorption on the back side of the p-type semiconductor layer (14, 14a), the electrons cannot reach the depletion layer, and defects near the back surface. And may recombine with holes. However, even when holes and electrons are generated on the back surface side, if there is a back surface electric field layer (14a), the relatively lightly doped light receiving surface side (14) of the p-type semiconductor layer (14, 14a) and Electrons are repelled by the electric field (barrier) generated between the relatively highly doped back surface side (14a), whereby the electrons reach the depletion layer between the n-type semiconductor layer and the p-type semiconductor layer. Due to the potential difference in the depletion layer, it is caused to flow to the n-type semiconductor layer side and can generate an electromotive force. Moreover, the movement of the holes to the back surface side electrode (32) is promoted by the electric field generated by the back surface electric field layer (14a).
なお、図７において、発電のために太陽電池（５００）に照射される光は、矢印１００で示されている。また、セレクティブエミッタ層（１２ａ）及び裏面電界層（１４ａ）におけるドーパント濃度は、例えば約１〜２×１０２１ａｔｏｍ／ｃｍ３の量である。 In FIG. 7, light irradiated on the solar cell (500) for power generation is indicated by an arrow 100. Further, the dopant concentration in the selective emitter layer (12a) and the back surface field layer (14a) is, for example, an amount of about 1 to 2 × 10 21 atoms / cm 3 .
〈表面電界層を有するバックコンタクト型太陽電池〉
表面電界層を有するバックコンタクト型太陽電池は例えば、特許文献２及び３で示されるようなものである。
<Back contact solar cell with surface electric field layer>
For example, Patent Documents 2 and 3 show back contact solar cells having a surface electric field layer.
例えば具体的には、表面電界層を有するバックコンタクト型太陽電池（６００）は、図８に示すように、ｎ型（又はｐ型若しくは真性）半導体からなる半導体基材（１０）を有し、半導体基材（１０）の受光面側表面に保護層（２４）が配置されており、かつ半導体基材（１０）の裏面側表面に裏面側電極（２２、３２）及び保護層（３４）が配置されている。 For example, specifically, a back contact solar cell (600) having a surface electric field layer has a semiconductor substrate (10) made of an n-type (or p-type or intrinsic) semiconductor, as shown in FIG. The protective layer (24) is disposed on the light receiving surface side surface of the semiconductor substrate (10), and the back surface side electrodes (22, 32) and the protective layer (34) are disposed on the back surface side of the semiconductor substrate (10). Has been placed.
また、この太陽電池では、ｎ型半導体からなる半導体基材（１０）のうちの電極（３２、３４）に接触する箇所が選択的にｎ型又はｐ型に高ドープされてなるバックコンタクト層（１２ａ、１４ａ）、及び半導体基材（１０）のうちの受光面側がｎ型に高ドープされてなる表面電界層（１２ｂ）を有する。 Further, in this solar cell, a back contact layer (where a portion that contacts the electrodes (32, 34) of the semiconductor substrate (10) made of an n-type semiconductor is selectively highly doped n-type or p-type ( 12a, 14a) and the light-receiving surface side of the semiconductor substrate (10) have a surface electric field layer (12b) that is highly doped n-type.
このような太陽電池（６００）では、裏面側において、高濃度にｎドープされたｎ型バックコンタクト層（１２ａ）と高濃度にｐドープされたｐ型バックコンタクト層（１４ａ）とが交互に配置されている。その他の部分は、真性半導体領域、低濃度にｐ若しくはｎドープされた領域、又はｐ−ｎ接合が形成されている領域であり、その領域に光が照射されることによって起電力が発生する。このようにして発生した起電力は、ｎ型バックコンタクト層（１２ａ）及びｐ型バックコンタクト層（１４ａ）を介して、電極により取り出される。 In such a solar cell (600), the n-type back contact layer (12a) highly doped with n and the p-type back contact layer (14a) highly doped with p are alternately arranged on the back surface side. Has been. The other part is an intrinsic semiconductor region, a region doped with p or n at a low concentration, or a region where a pn junction is formed, and an electromotive force is generated when the region is irradiated with light. The electromotive force generated in this way is taken out by the electrode through the n-type back contact layer (12a) and the p-type back contact layer (14a).
このような太陽電池（６００）では、高濃度にｐ又はｎドープされた領域を設けることで、接触抵抗による起電のロスを低く抑えて、電力を取り出すことができる。 In such a solar cell (600), by providing a region doped with p or n at a high concentration, the loss of electromotive force due to contact resistance can be suppressed to be low, and electric power can be taken out.
また、このような太陽電池（６００）では、表面電界層を有する太陽電池（６００）は、受光面側において、高濃度にｎドープされた層（１２ｂ）を有することによって、受光面側表面付近の欠陥によるキャリアの再結合損失を低減することができる。 Further, in such a solar cell (600), the solar cell (600) having the surface electric field layer has a layer near the light receiving surface side by having a layer (12b) doped with a high concentration on the light receiving surface side. The recombination loss of the carrier due to the defect can be reduced.
ここで、このような表面電界層による再結合抑制効果は、下記のようにして生じている。 Here, the recombination suppression effect by such a surface electric field layer has arisen as follows.
すなわち、半導体基材（１０）のうちの電極（２２、３２）側での光吸収によって正孔と電子とが生じる場合、正孔及び電子の少なくとも一方が、高濃度にｐドープされた箇所（１４ａ）と高濃度にｎドープされた箇所（１２ａ）との間の空乏層に達し、この空乏層における電位差によって、正孔が高濃度にｐドープされた箇所（１４ａ）の側に流され、かつ／又は電子が高濃度にｎドープされた箇所（１２ａ）の側に流され、起電力を生じることができる。 That is, when holes and electrons are generated by light absorption on the electrode (22, 32) side of the semiconductor substrate (10), at least one of the holes and electrons is p-doped at a high concentration ( 14a) and a highly depleted point (12a) between the highly doped regions (12a), and due to the potential difference in the depleted layer, holes are caused to flow to the highly doped p (14a) side, And / or electrons can flow to the side of the highly doped n-doped portion (12a) to generate an electromotive force.
これに対して、半導体基材（１０）のうちの受光面側での光吸収によって正孔と電子とが生じる場合、正孔と電子は空乏層に到達することができず、受光面側表面付近の欠陥に捕らえられ、それによって再結合することがある。しかしながら、受光面側において電子と正孔とが生じる場合にも、表面電界層（１２ｂ）があると、ｎ型半導体からなる半導体基材（１０）のうちの比較的低ドープの電極側と比較的高ドープの表面側（１２ｂ）との間に生じる電界（障壁）によって、正孔がはね返され、それによって正孔が、高濃度にｐドープされた箇所（１４ａ）と高濃度にｎドープされた箇所（１２ａ）との間の空乏層に達し、この空乏層における電位差によって、ｐ型半導体層側に流され、起電力を生じることができる。 On the other hand, when holes and electrons are generated by light absorption on the light receiving surface side of the semiconductor substrate (10), the holes and electrons cannot reach the depletion layer, and the light receiving surface side surface. It can be caught by nearby defects and thereby recombine. However, even when electrons and holes are generated on the light receiving surface side, the surface electric field layer (12b) is compared with the relatively lightly doped electrode side of the semiconductor substrate (10) made of an n-type semiconductor. Holes are repelled by the electric field (barrier) created between the surface side of the highly doped surface (12b) and thereby the holes are heavily p-doped (14a) and heavily n-doped. It reaches the depletion layer with respect to the point (12a), and is caused to flow to the p-type semiconductor layer side due to the potential difference in the depletion layer, thereby generating an electromotive force.
なお、図８において、発電のために太陽電池（６００）に照射される光は、矢印１００で示されている。 In FIG. 8, light irradiated on the solar cell (600) for power generation is indicated by an arrow 100.
上記のように選択された領域にドープ層を形成するためには一般に、ドーパント源を層又は基材と接触させ、熱やレーザー照射を行って、層又は基材にドーパントを注入する方法が知られている。ここで用いられるドーパント源としては、ボロンシリケートガラス又はリンガラス（特許文献３）、無機ドーパントを含む液体（特許文献４）、又はシリコン及び／又はゲルマニウムのナノ粒子を含有するインク（特許文献５及び６）を使用することが知られている。 In order to form a doped layer in a region selected as described above, a method is generally known in which a dopant source is brought into contact with a layer or a substrate, heat or laser irradiation is performed, and a dopant is injected into the layer or the substrate. It has been. As a dopant source used here, boron silicate glass or phosphorus glass (Patent Document 3), a liquid containing an inorganic dopant (Patent Document 4), or an ink containing silicon and / or germanium nanoparticles (Patent Document 5 and It is known to use 6).
上記のように、選択された領域にドープ層（「拡散領域」ともいう）を形成するために様々なドーパント源を用いることが知られている。 As described above, it is known to use various dopant sources to form doped layers (also referred to as “diffusion regions”) in selected regions.
しかしながら、従来の方法では、選択された領域にドーパント源を適用するためにフォトリソグラフィ工程が必要であること、ドーパントの注入後にドーパント源を除去する工程が必要であること、拡散によってドープ層を形成するので深さ方向のドープ濃度の調節が困難であること等の問題があった。 However, the conventional method requires a photolithography step to apply the dopant source to the selected region, requires a step of removing the dopant source after the dopant implantation, and forms the doped layer by diffusion. Therefore, there is a problem that it is difficult to adjust the doping concentration in the depth direction.
これに対して、本発明では、上記のような問題がない半導体デバイスの製造方法を提供する。また本発明は、本発明の方法によって得られる半導体デバイス、及び本発明の方法で用いることができる分散体を提供する。 In contrast, the present invention provides a method for manufacturing a semiconductor device that does not have the above problems. The present invention also provides a semiconductor device obtained by the method of the present invention and a dispersion that can be used in the method of the present invention.
本件発明者は、鋭意検討の結果、下記の本発明に想到した。 As a result of intensive studies, the present inventor has arrived at the present invention described below.
〈１〉半導体元素からなる半導体層又は基材、及び上記半導体層又は基材上の第１のドーパント注入層を有する、半導体デバイスの製造方法であって、
下記の工程（ａ）〜（ｃ）を含み、かつ
第１のドーパント注入層の結晶方位が、上記半導体層又は基材の結晶方位と同じ、かつ／又は上記ドーパントの濃度が、上記第１のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ上記第１のドーパント注入層の表面から０．３μmの深さにおいて、０．１μｍの深さの１／１０以下である、
半導体デバイスの製造方法：
（ａ）上記半導体層又は基材の第１の箇所に、第１の粒子を含有する第１の分散体を適用すること、ここで、上記第１の粒子は、上記半導体層又は基材と同一の元素から本質的になり、かつｐ型又はｎ型ドーパントによってドープされている、
（ｂ）適用した上記第１の分散体を乾燥して、第１の未焼結ドーパント注入層とすること、及び
（ｃ）上記第１の未焼結ドーパント注入層に光照射を行うことによって、上記半導体層又は基材の上記第１の箇所を、上記ｐ型又はｎ型ドーパントによってドープすると共に、上記第１の未焼結ドーパント注入層を焼結させて、上記半導体層又は基材と一体化した第１のドーパント注入層とすること。
〈２〉上記第１のドーパント注入層の結晶方位が、上記半導体層又は基材の結晶方位と同じである、上記〈１〉項に記載の方法。
〈３〉上記ドーパントの濃度が、上記第１のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ上記第１のドーパント注入層の表面から０．３μmの深さにおいて、０．１μｍの深さの１／１０以下である、上記〈１〉項に記載の方法。
〈４〉下記の工程（ａ’）〜（ｃ’）を更に含み、かつ
第２のドーパント注入層の結晶方位が、上記半導体層又は基材の結晶方位と同じ、かつ／又はドーパントの濃度が、上記第２のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ上記第２のドーパント注入層の表面から０．３μmの深さにおいて、０．１μｍの深さの１／１０以下である、
上記〈１〉〜〈３〉項のいずれか一項に記載の方法：
（ａ’）工程（ａ）と同時に、工程（ａ）と（ｂ）との間に、又は工程（ｂ）と（ｃ）との間に、上記半導体層又は基材の第２の箇所に、第２の粒子を含有する第２の分散体を適用すること、ここで、上記第２の粒子は、上記半導体層又は基材と同一の元素から本質的になり、かつ上記第１の粒子のドーパントとは異なる型のドーパントによってドープされている、
（ｂ’）工程（ｂ）と同時に又は工程（ｂ）とは別に、適用した上記第２の分散体を乾燥して、第２の未焼結ドーパント注入層とすること、及び
（ｃ’）工程（ｃ）と同時に又は工程（ｃ）とは別に、上記第２の未焼結ドーパント注入層に光照射を行うことによって、上記半導体層又は基材の上記第２の箇所を、ｐ型又はｎ型ドーパントによってドープすると共に、上記第２の未焼結ドーパント注入層を焼結させて、上記半導体層又は基材と一体化した第２のドーパント注入層とすること。
〈５〉工程（ｃ）の後に、下記の工程（ａ”）〜（ｃ”）を更に含み、かつ
上記第２のドーパント注入層の結晶方位が、上記半導体層又は基材の結晶方位と同じ、かつ／又はドーパントの濃度が、上記第２のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ上記第２のドーパント注入層の表面から０．３μmの深さにおいて、０．１μｍの深さの１／１０以下である、
上記〈１〉〜〈３〉項のいずれか一項に記載の方法：
（ａ”）上記半導体層又は基材の第２の箇所に、第２の粒子を含有する第２の分散体を適用すること、ここで、上記第２の粒子は、上記半導体層又は基材と同一の元素から本質的になり、かつ上記第１の粒子のドーパントとは異なる型のドーパントによってドープされている、
（ｂ”）適用した上記第２の分散体を乾燥して、第２の未焼結ドーパント注入層とすること、及び
（ｃ”）上記第２の未焼結ドーパント注入層に光照射を行うことによって、上記半導体層又は基材の上記第２の選択された箇所を、ｐ型又はｎ型ドーパントによってドープすると共に、第２の未焼結ドーパント注入層を焼結させて、上記半導体層又は基材と一体化した第２のドーパント注入層とすること。
〈６〉上記半導体元素が、ケイ素、ゲルマニウム又はそれらの組合せである、上記〈１〉〜〈５〉項のいずれか一項に記載の方法。
〈７〉上記分散体の適用を印刷法又はスピンコーティングによって行う、上記〈１〉〜〈６〉項のいずれか一項に記載の方法。
〈８〉上記粒子の結晶化度が４０％以下である、上記〈１〉〜〈７〉項のいずれか一項に記載の方法。
〈９〉上記粒子の平均一次粒子径が３０ｎｍ以下である、上記〈１〉〜〈８〉項のいずれか一項に記載の方法。
〈１０〉上記ドーパントが、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｉ、Ｐ、Ａｓ、Ｓｂ、又はそれらの組み合わせからなる群より選択される、上記〈１〉〜〈９〉項のいずれか一項に記載の方法。
〈１１〉上記粒子が、上記ドーパントを１×１０２０ａｔｏｍｓ／ｃｍ３以上含む、上記〈１〉〜〈１０〉項のいずれか一項に記載の方法。
〈１２〉上記ドーパント注入層上に、電極を形成することを更に含む、上記〈１〉〜〈１１〉項のいずれか一項に記載の方法。
〈１３〉上記半導体デバイスが太陽電池である、上記〈１〉〜〈１２〉項のいずれか一項に記載の方法。
〈１４〉上記ドーパント注入層が、セレクティブエミッタ型太陽電池のセレクティブエミッタ層、又はバックコンタクト型太陽電池のバックコンタクト層を形成するためのものである、上記〈１３〉項に記載の方法。
〈１５〉上記ドーパント注入層が、裏面電界層又は表面電界層を形成するためのものである、上記〈１３〉又は〈１４〉項に記載の方法。
〈１６〉上記半導体デバイスが薄膜トランジスタである、上記〈１〉〜〈１５〉項のいずれか一項に記載の方法。
〈１７〉半導体元素からなる層又は基材の第１の箇所に、第１の粒子が焼結されて形成された第１のドーパント注入層が配置されており、
上記第１の粒子が、上記半導体層又は基材と同一の元素から本質的になり、かつｐ型又はｎ型ドーパントによってドープされており、
上記第１のドーパント注入層が、上記半導体層又は基材と一体化されており、かつ
上記第１のドーパント注入層の結晶方位が、上記半導体層又は基材の結晶方位と同じ、かつ／又は上記ドーパントの濃度が、上記第１のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ上記第１のドーパント注入層の表面から０．３μmの深さにおいて、０．１μｍの深さの１／１０以下である、
半導体デバイス。
〈１８〉上記第１のドーパント注入層の結晶方位が、上記半導体層又は基材の結晶方位と同じである、上記〈１７〉項に記載の半導体デバイス。
〈１９〉上記ドーパントの濃度が、上記第１のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ上記第１のドーパント注入層の表面から０．３μmの深さにおいて、０．１μｍの深さの１／１０以下である、上記〈１７〉項に記載の半導体デバイス。
〈２０〉上記半導体層又は基材の第２の箇所に、第２の粒子が焼結されて形成された第２のドーパント注入層が配置されており、
上記第２の粒子が、上記半導体層又は基材と同一の元素から本質的になり、かつ上記第１の粒子のドーパントとは異なる型のドーパントによってドープされており、
上記第２のドーパント注入層が、上記半導体層又は基材と一体化されており、かつ
上記第２のドーパント注入層の結晶方位が、上記半導体層又は基材の結晶方位と同じ、かつ／又は上記ドーパントの濃度が、上記第２のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ上記第２のドーパント注入層の表面から０．３μmの深さにおいて、０．１μｍの深さの１／１０以下である、
上記〈１７〉〜〈１９〉項のいずれか一項に記載の半導体デバイス。
〈２１〉上記半導体元素が、ケイ素、ゲルマニウム又はそれらの組合せである、上記〈１７〉〜〈２０〉項のいずれか一項に記載の半導体デバイス。
〈２２〉上記ドーパント注入層上に電極が形成されている、上記〈１７〉〜〈２１〉項のいずれか一項に記載の半導体デバイス。
〈２３〉太陽電池である、上記〈１７〉〜〈２２〉項のいずれか一項に記載の半導体デバイス。
〈２４〉上記ドーパント注入層が、セレクティブエミッタ型太陽電池のセレクティブエミッタ層、又はバックコンタクト型太陽電池のバックコンタクト層を形成するためのものである、上記〈２３〉項に記載の半導体デバイス。
〈２５〉上記ドーパント注入層が、裏面電界層又は表面電界層を形成するためのものである、上記〈２３〉又は〈２４〉項に記載の半導体デバイス。
〈２６〉薄膜トランジスタである、上記〈１７〉〜〈２２〉項のいずれか一項に記載の半導体デバイス。
〈２７〉粒子を含有している分散体であって、上記粒子が、結晶化度４０％以下でありかつｎ又はｐドープされている半導体元素から本質的になる、分散体。
〈２８〉粒子を含有している分散体であって、上記粒子が、平均一次粒子径３０ｎｍ以下でありかつｎ又はｐドープされている半導体元素から本質的になる、分散体。
〈２９〉上記半導体元素が、ケイ素、ゲルマニウム又はそれらの組合せである、上記〈２７〉又は〈２８〉項に記載の分散体。
<1> A method for producing a semiconductor device, comprising a semiconductor layer or base material comprising a semiconductor element, and a first dopant injection layer on the semiconductor layer or base material,
Including the following steps (a) to (c), and the crystal orientation of the first dopant injection layer is the same as the crystal orientation of the semiconductor layer or substrate, and / or the concentration of the dopant is the first 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the dopant injection layer, and a depth of 0.1 μm at a depth of 0.3 μm from the surface of the first dopant injection layer 1/10 or less of
Semiconductor device manufacturing method:
(A) applying the first dispersion containing the first particles to the first portion of the semiconductor layer or substrate, wherein the first particles include the semiconductor layer or substrate; Consisting essentially of the same element and doped with a p-type or n-type dopant,
(B) drying the applied first dispersion to form a first unsintered dopant injection layer; and (c) irradiating the first unsintered dopant injection layer with light. The first portion of the semiconductor layer or base material is doped with the p-type or n-type dopant, and the first unsintered dopant injection layer is sintered to form the semiconductor layer or base material. To be an integrated first dopant injection layer.
<2> The method according to <1>, wherein the crystal orientation of the first dopant injection layer is the same as the crystal orientation of the semiconductor layer or substrate.
<3> The concentration of the dopant is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the first dopant injection layer, and is 0 from the surface of the first dopant injection layer. The method according to <1>, wherein the depth is 1/10 or less of a depth of 0.1 μm at a depth of 3 μm.
<4> The following steps (a ′) to (c ′) are further included, and the crystal orientation of the second dopant injection layer is the same as the crystal orientation of the semiconductor layer or substrate, and / or the concentration of the dopant is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the second dopant implantation layer, and 0 at a depth of 0.3 μm from the surface of the second dopant implantation layer. 1/10 or less of the depth of 1 μm,
The method according to any one of <1> to <3> above:
(A ′) At the same time as the step (a), between the steps (a) and (b), or between the steps (b) and (c), at the second location of the semiconductor layer or substrate. Applying a second dispersion containing second particles, wherein the second particles consist essentially of the same elements as the semiconductor layer or substrate and the first particles Doped with a different type of dopant than
(B ′) drying the applied second dispersion simultaneously with step (b) or separately from step (b) to form a second unsintered dopant injection layer; and (c ′) Simultaneously with the step (c) or separately from the step (c), the second unsintered dopant injection layer is irradiated with light so that the second portion of the semiconductor layer or the substrate is p-type or Doping with an n-type dopant and sintering the second unsintered dopant injection layer to form a second dopant injection layer integrated with the semiconductor layer or substrate.
<5> After the step (c), the method further includes the following steps (a ″) to (c ″), and the crystal orientation of the second dopant injection layer is the same as the crystal orientation of the semiconductor layer or substrate. And / or the dopant concentration is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the second dopant implantation layer, and is 0 from the surface of the second dopant implantation layer. .1 μm or less at a depth of 3 μm,
The method according to any one of <1> to <3> above:
(A ″) applying a second dispersion containing second particles to a second location of the semiconductor layer or substrate, wherein the second particles are the semiconductor layer or substrate. Consisting essentially of the same element and doped with a different type of dopant than the dopant of the first particle,
(B ″) drying the applied second dispersion to form a second unsintered dopant injection layer; and (c ″) irradiating the second unsintered dopant injection layer with light. By doping the second selected location of the semiconductor layer or substrate with a p-type or n-type dopant and sintering the second unsintered dopant injection layer, the semiconductor layer or It is set as the 2nd dopant injection layer integrated with the base material.
<6> The method according to any one of <1> to <5>, wherein the semiconductor element is silicon, germanium, or a combination thereof.
<7> The method according to any one of <1> to <6>, wherein the dispersion is applied by a printing method or spin coating.
<8> The method according to any one of <1> to <7>, wherein the crystallinity of the particles is 40% or less.
<9> The method according to any one of <1> to <8>, wherein the average primary particle diameter of the particles is 30 nm or less.
<10> In any one of the above items <1> to <9>, wherein the dopant is selected from the group consisting of B, Al, Ga, In, Ti, P, As, Sb, or a combination thereof. The method described.
<11> The method according to any one of the above <1> to <10>, wherein the particles contain the dopant in an amount of 1 × 10 20 atoms / cm 3 or more.
<12> The method according to any one of <1> to <11>, further comprising forming an electrode on the dopant injection layer.
<13> The method according to any one of <1> to <12>, wherein the semiconductor device is a solar cell.
<14> The method according to <13>, wherein the dopant injection layer is for forming a selective emitter layer of a selective emitter solar cell or a back contact layer of a back contact solar cell.
<15> The method according to <13> or <14>, wherein the dopant injection layer is for forming a back surface field layer or a surface field layer.
<16> The method according to any one of <1> to <15>, wherein the semiconductor device is a thin film transistor.
<17> A first dopant injection layer formed by sintering first particles is disposed in a first portion of a layer or substrate made of a semiconductor element,
The first particle consists essentially of the same element as the semiconductor layer or substrate and is doped with a p-type or n-type dopant;
The first dopant injection layer is integrated with the semiconductor layer or the base material, and the crystal orientation of the first dopant injection layer is the same as the crystal orientation of the semiconductor layer or the base material, and / or The dopant concentration is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the first dopant injection layer, and 0.3 μm from the surface of the first dopant injection layer. The depth is 1/10 or less of the depth of 0.1 μm.
Semiconductor device.
<18> The semiconductor device according to <17>, wherein the crystal orientation of the first dopant injection layer is the same as the crystal orientation of the semiconductor layer or substrate.
<19> The concentration of the dopant is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the first dopant injection layer, and is 0 from the surface of the first dopant injection layer. The semiconductor device according to <17>, wherein the semiconductor device is 1/10 or less of a depth of 0.1 μm at a depth of 3 μm.
<20> The second dopant injection layer formed by sintering the second particles is disposed in the second portion of the semiconductor layer or the base material,
The second particle consists essentially of the same element as the semiconductor layer or substrate and is doped with a different type of dopant than the dopant of the first particle;
The second dopant injection layer is integrated with the semiconductor layer or the base material, and the crystal orientation of the second dopant injection layer is the same as the crystal orientation of the semiconductor layer or the base material, and / or The dopant concentration is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the second dopant implantation layer, and 0.3 μm from the surface of the second dopant implantation layer. The depth is 1/10 or less of the depth of 0.1 μm.
The semiconductor device according to any one of <17> to <19> above.
<21> The semiconductor device according to any one of <17> to <20>, wherein the semiconductor element is silicon, germanium, or a combination thereof.
<22> The semiconductor device according to any one of <17> to <21>, wherein an electrode is formed on the dopant injection layer.
<23> The semiconductor device according to any one of <17> to <22>, which is a solar cell.
<24> The semiconductor device according to <23>, wherein the dopant injection layer is for forming a selective emitter layer of a selective emitter solar cell or a back contact layer of a back contact solar cell.
<25> The semiconductor device according to <23> or <24>, wherein the dopant injection layer is for forming a back surface field layer or a surface field layer.
<26> The semiconductor device according to any one of <17> to <22>, which is a thin film transistor.
<27> A dispersion containing particles, wherein the particles have a crystallinity of 40% or less and consist essentially of a semiconductor element that is n- or p-doped.
<28> A dispersion containing particles, wherein the particles have an average primary particle diameter of 30 nm or less and are essentially composed of an n- or p-doped semiconductor element.
<29> The dispersion according to <27> or <28>, wherein the semiconductor element is silicon, germanium, or a combination thereof.
本発明の方法によって得られる半導体デバイス及び本発明の半導体デバイスにおいて、ドーパント注入層の結晶方位が、半導体層又は基材の結晶方位と同じである場合、ドーパント注入層と半導体元素からなる半導体層又は基材との界面におけるキャリアのトラップを抑制することができる。 In the semiconductor device obtained by the method of the present invention and the semiconductor device of the present invention, when the crystal orientation of the dopant injection layer is the same as the crystal orientation of the semiconductor layer or the substrate, the semiconductor layer comprising the dopant injection layer and the semiconductor element or Carrier traps at the interface with the substrate can be suppressed.
また、本発明の方法によって得られる半導体デバイス及び本発明の半導体デバイスにおいて、ドーパントの濃度が、第１のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ第１のドーパント注入層の表面から０．３μm、特に０．２μｍの深さにおいて、０．１μｍの深さの１／１０以下である場合、すなわちドープ濃度の勾配が大きく、それによってドープ濃度が大きい部分の厚さを小さくしつつ、高いドープ濃度を達成している場合、例えば高ドーパント濃度層による光吸収の抑制、裏面電界層又は表面電界層をとして使用したときの特性の改良等を達成できる。 In the semiconductor device obtained by the method of the present invention and the semiconductor device of the present invention, the dopant concentration is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the first dopant injection layer. And at a depth of 0.3 μm, particularly 0.2 μm from the surface of the first dopant injection layer, which is 1/10 or less of the depth of 0.1 μm, that is, the doping concentration gradient is large, thereby When a high doping concentration is achieved while reducing the thickness of the portion with a high doping concentration, for example, suppression of light absorption by a high dopant concentration layer, improvement of characteristics when used as a back surface field layer or a surface field layer Etc. can be achieved.
また、本発明の分散体は、本発明の方法のために好ましく用いることができる。 The dispersion of the present invention can be preferably used for the method of the present invention.
《半導体デバイスの製造方法》
半導体元素からなる半導体層又は基材、及び半導体層又は基材上の第１のドーパント注入層を有する半導体デバイスを製造する本発明の方法は、下記の工程（ａ）〜（ｃ）を含む：
（ａ）半導体層又は基材の第１の箇所に、第１の粒子を含有する第１の分散体を適用すること、ここで、第１の粒子は、半導体層又は基材と同一の元素から本質的になり、かつｐ型又はｎ型ドーパントによってドープされている、
（ｂ）適用した第１の分散体を乾燥して、第１の未焼結ドーパント注入層とすること、及び
（ｃ）第１の未焼結ドーパント注入層に光照射を行うことによって、半導体層又は基材の第１の箇所を、ｐ型又はｎ型ドーパントによってドープすると共に、第１の未焼結ドーパント注入層を焼結させて、半導体層又は基材と一体化した第１のドーパント注入層とすること。
<< Semiconductor Device Manufacturing Method >>
The method of the present invention for producing a semiconductor device having a semiconductor layer or substrate comprising a semiconductor element and a first dopant injection layer on the semiconductor layer or substrate includes the following steps (a) to (c):
(A) applying the first dispersion containing the first particles to the first location of the semiconductor layer or substrate, wherein the first particles are the same element as the semiconductor layer or substrate; And is doped with a p-type or n-type dopant,
(B) drying the applied first dispersion to form a first unsintered dopant injection layer; and (c) irradiating the first unsintered dopant injection layer with light, thereby producing a semiconductor. A first dopant that is doped with a p-type or n-type dopant at a first location of the layer or substrate and that is sintered with the first unsintered dopant injection layer to be integrated with the semiconductor layer or substrate. Make it an injection layer.
この本発明の方法では、１つの態様において、第１のドーパント注入層の結晶方位が、半導体層又は基材の結晶方位と同じである。この場合、ドーパント注入層と半導体層又は基材との界面におけるキャリアのトラップを抑制することができる。 In this method of the present invention, in one embodiment, the crystal orientation of the first dopant injection layer is the same as the crystal orientation of the semiconductor layer or the substrate. In this case, trapping of carriers at the interface between the dopant injection layer and the semiconductor layer or the substrate can be suppressed.
したがって特に、ドーパント注入層上に更に電極を形成する場合、半導体層又は基材から、ドーパント注入層を介して電極に達するキャリアの移動を促進することができる。これによれば、本発明の半導体デバイスが、太陽電池である場合には、発電効率を改良することができ、また本発明の半導体デバイスが、薄膜トランジスタである場合には、オン−オフ比等の半導体特性を改良することができる。 Therefore, in particular, when an electrode is further formed on the dopant injection layer, the movement of carriers reaching the electrode from the semiconductor layer or the substrate through the dopant injection layer can be promoted. According to this, when the semiconductor device of the present invention is a solar cell, the power generation efficiency can be improved. When the semiconductor device of the present invention is a thin film transistor, the on-off ratio and the like can be improved. Semiconductor characteristics can be improved.
この本発明の方法では、他の１つの態様において、ドーパントの濃度が、第１のドーパント注入層の表面から０．１μｍの深さにおいて、１×１０２０ａｔｏｍｓ／ｃｍ３以上、特に５×１０２０ａｔｏｍｓ／ｃｍ３以上、より特に１×１０２１ａｔｏｍｓ／ｃｍ３以上であり、かつ第１のドーパント注入層の表面から０．３μm、特に０．２μｍの深さにおいて、０．１μｍの深さの１／１０以下、特に１／１００以下、より特に１／１０００以下である。 In the method of the present invention, in another embodiment, the dopant concentration is 1 × 10 20 atoms / cm 3 or more, particularly 5 × 10 5 at a depth of 0.1 μm from the surface of the first dopant injection layer. Depth of 0.1 μm at 20 atoms / cm 3 or more, more particularly 1 × 10 21 atoms / cm 3 or more and 0.3 μm from the surface of the first dopant injection layer, particularly 0.2 μm. 1/10 or less, particularly 1/100 or less, more particularly 1/1000 or less.
このようにドープ濃度の勾配が大きく、それによってドープ濃度が大きい部分の厚さを小さくしつつ、高いドープ濃度を達成している場合、例えば高ドーパント濃度層による光吸収の抑制、裏面電界層又は表面電界層をとして使用したときの特性の改良等を達成できる。 In this way, when the gradient of the doping concentration is large, thereby reducing the thickness of the portion where the doping concentration is high and achieving a high doping concentration, for example, suppression of light absorption by the high dopant concentration layer, Improvement of characteristics when the surface electric field layer is used can be achieved.
したがって特に、本発明の半導体デバイスがバックコンタクト型の太陽電池であり、かつドーパント注入層を受光面側表面の全体に形成して、表面電界層を形成する場合、発電効率を改良することができる。 Therefore, in particular, when the semiconductor device of the present invention is a back contact type solar cell and the dopant injection layer is formed on the entire light receiving surface side surface to form the surface electric field layer, the power generation efficiency can be improved. .
具体的には例えば、本発明の方法で得られるセレクティブエミッタ型太陽電池（５００ａ）では、図１に示すように、ｎ型半導体層（１２、１２ａ）及びｐ型半導体層（１４、１４ａ）を有する半導体基材（１０）を有し、半導体基材（１０）の受光面側表面に受光面側電極（２２）及び保護層（２４）が配置されており、半導体基材（１０）の裏面側表面に裏面側電極（３２）及び保護層（３４）が配置されている。 Specifically, for example, in the selective emitter solar cell (500a) obtained by the method of the present invention, as shown in FIG. 1, an n-type semiconductor layer (12, 12a) and a p-type semiconductor layer (14, 14a) are provided. A light receiving surface side electrode (22) and a protective layer (24) are disposed on the light receiving surface side surface of the semiconductor substrate (10), and the back surface of the semiconductor substrate (10). The back surface side electrode (32) and the protective layer (34) are arrange | positioned at the side surface.
この太陽電池（５００ａ）では、ｎ型半導体層（１２、１２ａ）のうちの電極（２２）に接触する箇所が、ドーパント注入層（５２）に由来するｎ型ドーパントによってドーパント濃度を高められて、セレクティブエミッタ層（１２ａ）にされている。 In this solar cell (500a), the portion of the n-type semiconductor layer (12, 12a) in contact with the electrode (22) is increased in dopant concentration by the n-type dopant derived from the dopant injection layer (52), The selective emitter layer (12a) is formed.
また、この太陽電池（５００ａ）は、ｐ型半導体層（１４、１４ａ）のうちの裏面側が高ドープされてなる裏面電界層（１４ａ）を有する。なお、この太陽電池の裏面電界層（１４ａ）は、図１の部分図５００ｂで示すように、本発明の方法で得られるドーパント注入層（７０）に由来するｐ型ドーパントによってドーパント濃度を高めて形成することもできる。 Moreover, this solar cell (500a) has a back surface electric field layer (14a) formed by highly doping the back surface side of the p-type semiconductor layers (14, 14a). The back surface electric field layer (14a) of this solar cell has a dopant concentration increased by a p-type dopant derived from the dopant injection layer (70) obtained by the method of the present invention, as shown in the partial diagram 500b of FIG. It can also be formed.
また例えば、本発明の方法で得られるバックコンタクト型太陽電池（６００ａ）では、図２に示すように、ｎ型（又はｐ型）半導体からなる半導体基材（１０）を有し、半導体基材（１０）の受光面側表面に保護層（２４）が配置されており、半導体基材（１０）の裏面側表面に裏面側電極（２２、３２）及び保護層（３４）が配置されている。 Also, for example, the back contact solar cell (600a) obtained by the method of the present invention has a semiconductor substrate (10) made of an n-type (or p-type) semiconductor as shown in FIG. The protective layer (24) is disposed on the light receiving surface side surface of (10), and the back surface side electrodes (22, 32) and the protective layer (34) are disposed on the back surface surface of the semiconductor substrate (10). .
この太陽電池（６００ａ）では、ｎ型半導体からなる半導体基材（１０）のうちの電極（３２、３４）に接触する箇所が、ドーパント注入層（５２、６２）に由来するｎ型及びｐ型ドーパントによってドーパント濃度を高められて、バックコンタクト層（１２ａ、１４ａ）にされている。 In this solar cell (600a), the portions of the semiconductor substrate (10) made of an n-type semiconductor that are in contact with the electrodes (32, 34) are n-type and p-type derived from the dopant injection layer (52, 62). The dopant concentration is increased by the dopant to form back contact layers (12a, 14a).
また、この太陽電池（６００ａ）では、半導体基材（１０）のうちの受光面側がｎ型に高ドープされてなる表面電界層（１２ｂ）を有している。なお、この太陽電池（６００ａ）の表面電界層（１２ｂ）は、図２の部分図６００ｂで示すように、本発明の方法で得られるドーパント注入層（８０）に由来するｎ型ドーパントによってドーパント濃度を高めて形成することもできる。 Moreover, in this solar cell (600a), the light-receiving surface side of the semiconductor substrate (10) has a surface electric field layer (12b) that is highly doped n-type. In addition, the surface electric field layer (12b) of this solar cell (600a) has a dopant concentration due to the n-type dopant derived from the dopant injection layer (80) obtained by the method of the present invention, as shown in the partial view 600b of FIG. Can also be formed.
本発明の方法によって、セレクティブエミッタ型太陽電池（５００ａ）を作成する場合、例えば図３〜６で示すようにして作成することができる。 When a selective emitter solar cell (500a) is produced by the method of the present invention, it can be produced, for example, as shown in FIGS.
すなわち例えば、本発明の方法によって、セレクティブエミッタ型太陽電池（５００ａ）を作成する場合、ｎ型半導体層（１２）の特定の箇所に、ｐ型又はｎ型ドーパントによってドープされている粒子を含有する分散体を適用し、これを乾燥して、未焼結ドーパント注入層（５２ａ）とし（図３）、そしてこの未焼結ドーパント注入層（５２ａ）に光照射（２００）を行うことによって、半導体層又は基材の特定の箇所（１２ａ）を、ｐ型又はｎ型ドーパントによってドープすると共に、未焼結ドーパント注入層を焼結させて、半導体層又は基材（１２）と一体化したドーパント注入層（５２）とすることができる。また、その後、随意に、保護層（２４）を形成し（図５）、その上から電極（２２）を形成し、熱拡散によってこの電極がドーパント注入層（５２）に達するようにすることができる。 That is, for example, when a selective emitter solar cell (500a) is produced by the method of the present invention, a specific portion of the n-type semiconductor layer (12) contains particles doped with a p-type or n-type dopant. By applying the dispersion, drying it to form a green dopant injection layer (52a) (FIG. 3), and subjecting the green dopant injection layer (52a) to light irradiation (200), the semiconductor Dopant implantation integrated with the semiconductor layer or substrate (12) by doping a specific portion (12a) of the layer or substrate with a p-type or n-type dopant and sintering the unsintered dopant implantation layer It can be a layer (52). Further, after that, optionally, a protective layer (24) is formed (FIG. 5), an electrode (22) is formed thereon, and this electrode reaches the dopant injection layer (52) by thermal diffusion. it can.
なお、本発明の方法においては、ｐ型又はｎ型ドーパントによってドープされている第１の粒子を用いて、第１のドーパント注入層を形成するのと併せて、第１の粒子のドーパントとは異なる型のドーパントによってドープされている第２の粒子を用いて、第２のドーパント注入層を形成することもできる。 In the method of the present invention, the first particle doped with the p-type or n-type dopant is used to form the first dopant injection layer, and the dopant of the first particle is The second dopant injection layer can also be formed using second particles doped with a different type of dopant.
具体的には、本発明の方法では、下記の工程（ａ’）〜（ｃ’）を更に含み、かつ第２のドーパント注入層の結晶方位が、半導体層又は基材の結晶方位と同じ、かつ／又はドーパントの濃度が、第２のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ第２のドーパント注入層の表面から０．３μm、特に０．２μｍの深さにおいて、０．１μｍの深さの１／１０以下であるようにすることができる：
（ａ’）工程（ａ）と同時に、工程（ａ）と（ｂ）との間に、又は工程（ｂ）と（ｃ）との間に、半導体層又は基材の第２の箇所に、第２の粒子を含有する第２の分散体を適用すること、ここで、第２の粒子は、半導体層又は基材と同一の元素から本質的になり、かつ第１の粒子のドーパントとは異なる型のドーパントによってドープされている、
（ｂ’）工程（ｂ）と同時に又は工程（ｂ）とは別に、適用した第２の分散体を乾燥して、第２の未焼結ドーパント注入層とすること、及び
（ｃ’）工程（ｃ）と同時に又は工程（ｃ）とは別に、第２の未焼結ドーパント注入層に光照射を行うことによって、半導体層又は基材の第２の箇所を、ｐ型又はｎ型ドーパントによってドープすると共に、第２の未焼結ドーパント注入層を焼結させて、半導体層又は基材と一体化した第２のドーパント注入層とすること。
Specifically, the method of the present invention further includes the following steps (a ′) to (c ′), and the crystal orientation of the second dopant injection layer is the same as the crystal orientation of the semiconductor layer or the substrate. And / or the concentration of the dopant is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the second dopant implantation layer, and 0.3 μm from the surface of the second dopant implantation layer, In particular, at a depth of 0.2 μm, it can be 1/10 or less of a depth of 0.1 μm:
(A ′) At the same time as the step (a), between the steps (a) and (b), or between the steps (b) and (c), at the second position of the semiconductor layer or the substrate, Applying a second dispersion containing second particles, wherein the second particles consist essentially of the same elements as the semiconductor layer or substrate and are the dopants of the first particles Doped with different types of dopants,
(B ′) drying the applied second dispersion simultaneously with step (b) or separately from step (b) to form a second unsintered dopant injection layer; and (c ′) step (C) Simultaneously or separately from step (c), by irradiating the second unsintered dopant injection layer with light, the second portion of the semiconductor layer or the substrate is changed with the p-type or n-type dopant. Doping and sintering the second unsintered dopant injection layer to form a second dopant injection layer integrated with the semiconductor layer or substrate.
すなわち、本発明の方法では、ｐ型ドーパントによってドープされている粒子と、ｎ型ドーパントによってドープされている粒子とを、まとめて光照射によって焼結すること、又はまとめて乾燥し、そして光照射によって焼結することも可能である。このような処理は製造工程を短くするために有益なことがある。また、この場合、分散体の適用を、フォトリソグラフィを用いずに、インクジェット印刷やスクリーン印刷のような印刷法を用いて行うことが、処理は製造工程を短くするために特に有益なことがある。 That is, in the method of the present invention, particles doped with a p-type dopant and particles doped with an n-type dopant are sintered together by light irradiation or collectively dried, and light irradiation is performed. It is also possible to sinter by. Such a process may be beneficial to shorten the manufacturing process. Also, in this case, applying the dispersion without using photolithography, using a printing method such as inkjet printing or screen printing, the treatment may be particularly beneficial to shorten the manufacturing process. .
また、本発明の方法では、工程（ｃ）の後に、下記の工程（ａ”）〜（ｃ”）を更に含み、かつ第２のドーパント注入層の結晶方位が、半導体層又は基材の結晶方位と同じ、かつ／又はドーパントの濃度が、第２のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ第２のドーパント注入層の表面から０．３μm、特に０．２μｍの深さにおいて、０．１μｍの深さの１／１０以下であるようにすることができる：
（ａ”）半導体層又は基材の第２の箇所に、第２の粒子を含有する第２の分散体を適用すること、ここで、第２の粒子は、半導体層又は基材と同一の元素から本質的になり、かつｐ型又はｎ型ドーパントの他方のドーパントによってドープされている、
（ｂ”）適用した第２の分散体を乾燥して、第２の未焼結ドーパント注入層とすること、及び
（ｃ”）第２の未焼結ドーパント注入層に光照射を行うことによって、半導体層又は基材の第２の選択された箇所を、ｐ型又はｎ型ドーパントによってドープすると共に、第２の未焼結ドーパント注入層を焼結させて、半導体層又は基材と一体化したドーパント注入層とすること。
The method of the present invention further includes the following steps (a ″) to (c ″) after the step (c), and the crystal orientation of the second dopant injection layer is the crystal of the semiconductor layer or the substrate. Same as orientation and / or the concentration of dopant is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the second dopant implantation layer, and from the surface of the second dopant implantation layer At a depth of 0.3 μm, in particular 0.2 μm, it can be 1/10 or less of a depth of 0.1 μm:
(A ″) applying a second dispersion containing second particles to a second location of the semiconductor layer or substrate, wherein the second particles are identical to the semiconductor layer or substrate. Consisting essentially of the element and doped with the other dopant of the p-type or n-type dopant,
(B ″) drying the applied second dispersion to form a second unsintered dopant injection layer; and (c ″) irradiating the second unsintered dopant injection layer with light. The second selected portion of the semiconductor layer or substrate is doped with a p-type or n-type dopant and the second unsintered dopant injection layer is sintered to be integrated with the semiconductor layer or substrate. A dopant injection layer.
すなわち、本発明の方法では、本発明の方法を繰り返して、ｐ型ドーパントを注入するドーパント注入層と、ｎ型ドーパントを注入するドーパント注入層とを形成することも可能である。 That is, in the method of the present invention, the method of the present invention can be repeated to form a dopant injection layer for injecting a p-type dopant and a dopant injection layer for injecting an n-type dopant.
第２のドーパント注入層の製造方法、ドーピング濃度等については、第１のドーパント注入層に関する記載を参照することができる。 For the manufacturing method of the second dopant injection layer, the doping concentration, and the like, the description relating to the first dopant injection layer can be referred to.
なお、本発明に関して、ドーパント注入層の結晶方位と半導体層又は基材の結晶方位とが同じであることは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による分析によって、ドーパント注入層と半導体層又は基材との間に結晶格子の乱れが存在しないこと、電子線回折（ＥＤ：Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）による分析において、ドーパント注入層の回折線と半導体層又は基材の回折線とが一致すること等によって確認できる。 In the present invention, the fact that the crystal orientation of the dopant injection layer is the same as the crystal orientation of the semiconductor layer or the substrate is determined by analysis using a transmission electron microscope (TEM). Or, there is no disorder of the crystal lattice between the substrate and the diffraction line of the dopant injection layer coincides with the diffraction line of the semiconductor layer or the substrate in the analysis by electron diffraction (ED). Can be confirmed.
（半導体元素からなる半導体層又は基材）
本発明で使用できる半導体層又は基材としては、半導体元素からなる任意の半導体層又は基材を用いることができる。したがって、半導体元素からなる半導体層又は基材としては、シリコンウェハー、ガリウムウェハー、アモルファスシリコン層、アモルファスガリウム層、結晶質シリコン層、結晶質ガリウム層を挙げることができる。ここで、半導体元素としては、ケイ素、ゲルマニウム又はそれらの組合せを用いることができる。
(Semiconductor layer or substrate made of semiconductor elements)
As the semiconductor layer or substrate that can be used in the present invention, any semiconductor layer or substrate comprising a semiconductor element can be used. Accordingly, examples of the semiconductor layer or base material made of a semiconductor element include a silicon wafer, a gallium wafer, an amorphous silicon layer, an amorphous gallium layer, a crystalline silicon layer, and a crystalline gallium layer. Here, silicon, germanium, or a combination thereof can be used as the semiconductor element.
〈適用〉
半導体デバイスを製造する本発明の方法の工程（ａ）、（ａ’）及び（ａ”）における分散体の適用は、分散体を所望の厚さ及び均一性で塗布できる方法であれば特に限定されず、例えばインクジェット法、スピンコーティング法、又はスクリーン印刷法等によって行うことができ、特にインクジェット印刷やスクリーン印刷のような印刷法を用いて行うことが、処理は製造工程を短くするために特に有益なことがある。
<Apply>
The application of the dispersion in steps (a), (a ′) and (a ″) of the method of the present invention for producing a semiconductor device is particularly limited as long as the dispersion can be applied with a desired thickness and uniformity. Can be performed by, for example, an inkjet method, a spin coating method, a screen printing method, or the like, and particularly performed by using a printing method such as inkjet printing or screen printing, in order to shorten the manufacturing process. May be useful.
また、この塗布は、分散体膜を乾燥したときに得られる未焼結膜の厚さが、５０ｎｍ以上、１００ｎｍ以上、又は２００ｎｍ以上であって、２０００ｎｍ以下、１０００ｎｍ以下、５００ｎｍ以下、又は３００ｎｍ以下であるように行うことができる。具体的には、例えば電界効果トランジスタ（ＦＥＴ）を得る場合には、未焼結膜の厚さが、５０ｎｍ以上、１００ｎｍ以上であって、５００ｎｍ以下、３００ｎｍ以下であるように塗布を行うことができる。また、太陽電池を得る場合には、未焼結膜の厚さが、１００ｎｍ以上、２００ｎｍ以上であって、２０００ｎｍ以下、１０００ｎｍ以下、５００ｎｍ以下、又は３００ｎｍ以下であるように適用を行うことができる。但し、本発明において上記未焼結膜の厚さは特に制限されない。 Further, in this coating, the thickness of the unsintered film obtained when the dispersion film is dried is 50 nm or more, 100 nm or more, or 200 nm or more, and is 2000 nm or less, 1000 nm or less, 500 nm or less, or 300 nm or less. Can be done as is. Specifically, for example, when obtaining a field effect transistor (FET), it can apply | coat so that the thickness of an unsintered film is 50 nm or more and 100 nm or more, and is 500 nm or less and 300 nm or less. . Moreover, when obtaining a solar cell, it can apply so that the thickness of an unsintered film is 100 nm or more and 200 nm or more, and is 2000 nm or less, 1000 nm or less, 500 nm or less, or 300 nm or less. However, in the present invention, the thickness of the green film is not particularly limited.
（分散媒）
分散体の分散媒は、本発明の目的及び効果を損なわない限り制限されるものではなく、したがって例えば本発明で用いる粒子と反応しない有機溶媒を用いることができる。具体的にはこの分散媒は、非水系溶媒、例えばアルコール、アルカン、アルケン、アルキン、ケトン、エーテル、エステル、芳香族化合物、又は含窒素環化合物、特にイソプロピルアルコール（ＩＰＡ）、Ｎ−メチル−２−ピロリドン（ＮＭＰ）等であってよい。また、アルコールとしては、エチレングリコールのようなグリコール（２価アルコール）を用いることもできる。なお、分散媒は、本発明で用いる粒子の酸化を抑制するために、脱水溶媒であることが好ましい。
(Dispersion medium)
The dispersion medium of the dispersion is not limited as long as the object and effect of the present invention are not impaired, and therefore, for example, an organic solvent that does not react with the particles used in the present invention can be used. Specifically, this dispersion medium is a non-aqueous solvent such as alcohol, alkane, alkene, alkyne, ketone, ether, ester, aromatic compound, or nitrogen-containing ring compound, particularly isopropyl alcohol (IPA), N-methyl-2. -It may be pyrrolidone (NMP) or the like. Moreover, glycol (dihydric alcohol) like ethylene glycol can also be used as alcohol. The dispersion medium is preferably a dehydrated solvent in order to suppress oxidation of the particles used in the present invention.
（粒子）
分散体の粒子は、半導体元素からなる半導体層又は基材と同一の元素からなりかつｐ型又はｎ型ドーパントによってドープされている粒子であれば、本発明の目的及び効果を損なわない限り制限されるものではない。このような粒子としては、例えば特許文献５及び６で示されるようなシリコン粒子又はゲルマニウム粒子を用いることができる。具体的には、このシリコン粒子又はゲルマニウム粒子としては、レーザー熱分解法、特にＣＯ２レーザーを用いたレーザー熱分解法によって得られたシリコン粒子又はゲルマニウム粒子を挙げることができる。
(particle)
As long as the particles of the dispersion are particles made of the same element as the semiconductor layer or substrate made of a semiconductor element and doped with a p-type or n-type dopant, they are limited as long as the object and effect of the present invention are not impaired. It is not something. As such particles, for example, silicon particles or germanium particles as shown in Patent Documents 5 and 6 can be used. Specifically, examples of the silicon particles or germanium particles include silicon particles or germanium particles obtained by a laser pyrolysis method, particularly a laser pyrolysis method using a CO 2 laser.
分散体の粒子は、粒子の結晶化度が比較的低いこと、且つ／又は粒子の粒径が比較的小さいことが、光照射によって粒子を溶融及び焼結し、それによって得られるドーパント注入層を半導体層又は基材と一体化し、かつドーパント注入層の結晶方位を、半導体層又は基材の結晶方位と同じにするために好ましいことがある。 The particles of the dispersion have a relatively low crystallinity of the particles and / or a relatively small particle size, so that the particles are melted and sintered by light irradiation, and the resulting dopant injection layer is formed. It may be preferable to integrate with the semiconductor layer or substrate and to make the crystal orientation of the dopant injection layer the same as the crystal orientation of the semiconductor layer or substrate.
例えば、粒子の結晶化度は、４０％以下、３０％以下、２０％以下、１０％以下、又は５％以下であることが好ましい。 For example, the crystallinity of the particles is preferably 40% or less, 30% or less, 20% or less, 10% or less, or 5% or less.
ここで、本発明においては、結晶化度はラマン分光法に基づいて決定される値である。具体的には例えば、シリコンの粒子については、シリコンに由来するピークが波長４００〜５６０ｃｍ−１に検出され、そのうち、シリコン結晶部に由来するピークは５００〜５４０ｃｍ−１に検出される。したがって、図３４に示すように、シリコンに由来するすべてのピーク面積（図３４の（ａ）及び（ｂ））に対するシリコン結晶部に由来するピーク面積（図３４の（ｂ））の割合を計算することによって、結晶化度が決定される。なお、シリコンに由来するすべてのピーク面積（図３４の（ａ）及び（ｂ））は、ピークを示す曲線と４００ｃｍ−１及び５６０ｃｍ−１のラマンシフトとの２つの交点（ａ１及びａ２）の間を結ぶ直線の上側の領域の面積とし、またシリコン結晶部に由来するピーク面積（図３４の（ｂ））は、ピークを示す曲線と５００ｃｍ−１及び５４０ｃｍ−１のラマンシフトとの２つの交点（ｂ１及びｂ２）の間を結ぶ直線の上側の領域の面積とすることができる。 Here, in the present invention, the crystallinity is a value determined based on Raman spectroscopy. Specifically, for example, for silicon particles, a peak derived from silicon is detected at a wavelength of 400 to 560 cm −1 , and a peak derived from a silicon crystal part is detected from 500 to 540 cm −1 . Therefore, as shown in FIG. 34, the ratio of the peak area derived from the silicon crystal part (FIG. 34B) to the total peak area derived from silicon (FIGS. 34A and 34B) is calculated. By doing so, the crystallinity is determined. Incidentally, all the peak areas derived from the silicon (FIG. 34 (a) and (b)) of the two intersections of the Raman shift of the curve and 400 cm -1 and 560 cm -1 to a peak (a1 and a2) between the area of the upper region of a straight line connecting, also the peak area derived from a silicon crystal portion (in FIG. 34 (b)), the two of the Raman shift of the curve and 500 cm -1 and 540 cm -1 which shows a peak It can be the area of the area above the straight line connecting the intersections (b1 and b2).
また例えば、粒子の平均一次粒子径は、１ｎｍ以上、又は３ｎｍ以上であって、１００ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、又は１０ｎｍ以下であることが好ましい。 For example, the average primary particle diameter of the particles is 1 nm or more, or 3 nm or more, and is preferably 100 nm or less, 30 nm or less, 20 nm or less, or 10 nm or less.
ここで、本発明においては、粒子の平均一次粒子径は、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）、透過型電子顕微鏡（ＴＥＭ）等による観察によって、撮影した画像を元に直接粒子径を計測し、集合数１００以上からなる粒子群を解析することで、数平均一次粒子径として求めることができる。なお、実施例においては、シリコン粒子の平均一次粒子径は、ＴＥＭ観察を行い、１０万倍の倍率により画像解析を行うことで行った。ｎ数は５００以上の集合を元に、シリコン粒子分散体の平均一次粒子径、及び分散を算出した。 Here, in the present invention, the average primary particle diameter of the particles is obtained by directly measuring the particle diameter based on a photographed image by observation with a scanning electron microscope (SEM), a transmission electron microscope (TEM), or the like. The number average primary particle diameter can be obtained by measuring and analyzing a particle group consisting of 100 or more aggregates. In the examples, the average primary particle size of the silicon particles was measured by TEM observation and image analysis at a magnification of 100,000 times. The average primary particle diameter and dispersion of the silicon particle dispersion were calculated based on a set of 500 or more n.
分散体の粒子をドープしているドーパントは、ｐ型又はｎ型ドーパントのいずれであってもよく、例えばホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、チタン（Ｔｉ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、又はそれらの組み合わせからなる群より選択される。 The dopant doping the particles of the dispersion may be either a p-type or n-type dopant, for example, boron (B), aluminum (Al), gallium (Ga), indium (In), titanium (Ti ), Phosphorus (P), arsenic (As), antimony (Sb), or a combination thereof.
また、分散体の粒子がドーピングされている程度は、ドーパント注入層、及び半導体元素からなる半導体層又は基材における所望のドーパント濃度等に依存して決定することができる。具体的には例えば、粒子は、ドーパントを、１×１０２０ａｔｏｍｓ／ｃｍ３以上、５×１０２０ａｔｏｍｓ／ｃｍ３以上、又は１×１０２１ａｔｏｍｓ／ｃｍ３以上含むことができる。また、このドーパント濃度は例えば、１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０２１ａｔｏｍｓ／ｃｍ３以下であってよい。 The degree to which the particles of the dispersion are doped can be determined depending on the dopant injection layer and the desired dopant concentration in the semiconductor layer or substrate made of a semiconductor element. Specifically, for example, the particles may include a dopant of 1 × 10 20 atoms / cm 3 or more, 5 × 10 20 atoms / cm 3 or more, or 1 × 10 21 atoms / cm 3 or more. The dopant concentration may be, for example, 1 × 10 22 atoms / cm 3 or less, or 1 × 10 21 atoms / cm 3 or less.
〈乾燥〉
半導体デバイスを製造する本発明の方法の工程（ｂ）、（ｂ’）及び（ｂ”）における乾燥は、分散体から分散媒を実質的に除去することができる方法であれば特に限定されず、例えば分散体を有する基材を、ホットプレート上に配置して行うこと、加熱雰囲気に配置して行うこと等ができる。
<Dry>
The drying in steps (b), (b ′) and (b ″) of the method of the present invention for producing a semiconductor device is not particularly limited as long as the dispersion medium can be substantially removed from the dispersion. For example, a substrate having a dispersion can be placed on a hot plate, placed in a heated atmosphere, or the like.
乾燥温度は例えば、基材、分散体の粒子を劣化等させないように選択することができ、例えば５０℃以上、７０℃以上、９０℃以上であって、１００℃以下、１５０℃以下、２００℃以下、又は２５０℃以下であるように選択できる。 For example, the drying temperature can be selected so as not to deteriorate the particles of the substrate and the dispersion. For example, the drying temperature is 50 ° C. or higher, 70 ° C. or higher, 90 ° C. or higher, and 100 ° C. or lower, 150 ° C. or lower, 200 ° C. Or below 250 ° C.
（光照射）
半導体デバイスを製造する本発明の方法の工程（ｃ）、（ｃ’）及び（ｃ”）における光照射は、ドーパント注入層に含まれるｐ型又はｎ型ドーパントを半導体層又は基材の選択された領域に拡散させると共に、未焼結のドーパント注入層を焼結させ、それによって半導体層又は基材と一体化させ、かつドーパント注入層の結晶方位を、半導体層又は基材の結晶方位と同じにできる任意の光照射であってよい。
(Light irradiation)
The light irradiation in steps (c), (c ′) and (c ″) of the method of the present invention for manufacturing a semiconductor device is performed by selecting a p-type or n-type dopant contained in the dopant injection layer of the semiconductor layer or substrate. And sinter the unsintered dopant injection layer thereby integrating it with the semiconductor layer or substrate, and the crystal orientation of the dopant injection layer is the same as the crystal orientation of the semiconductor layer or substrate. Any light irradiation that can be performed.
なお、このように光照射によって粒子を焼結させる場合、粒子のみ、又は粒子とその下側にある半導体元素からなる半導体層又は基材の表面部分のみを溶融させることができる。このように、溶融された粒子、又は粒子とその下側にある半導体層又は基材の表面部分は、半導体層又は基材の本体部分への伝熱によって素早く冷却される。すなわち、溶融された半導体粒子等は、半導体層又は基材の本体部分から半導体粒子の表面部分に向かって冷却されて固化する。したがってこの場合、光照射の出力、粒子の粒子径等を適切に制御することによって、得られるドーパント注入層を半導体層又は基材と一体化させ、かつドーパント注入層の結晶方位と半導体層又は基材の結晶方位とを同じにすることができる。 In addition, when sintering particle | grains by light irradiation in this way, only the particle | grains or only the surface part of the semiconductor layer or base material which consists of a particle | grain and the semiconductor element under it can be fuse | melted. In this way, the molten particles, or the surface portion of the particles and the underlying semiconductor layer or substrate, are quickly cooled by heat transfer to the body portion of the semiconductor layer or substrate. That is, the melted semiconductor particles or the like are cooled and solidified from the semiconductor layer or the main body portion of the substrate toward the surface portion of the semiconductor particles. Therefore, in this case, by appropriately controlling the output of light irradiation, the particle diameter of the particles, etc., the obtained dopant injection layer is integrated with the semiconductor layer or substrate, and the crystal orientation of the dopant injection layer and the semiconductor layer or substrate are integrated. The crystal orientation of the material can be made the same.
（照射される光）
ここで照射される光としては、上記のようにして粒子の焼結を達成できれば任意の光を用いることができる。例えば、照射される光としては、単一波長からなるレーザー光、特に波長６００ｎｍ以下、５００ｎｍ以下又は４００ｎｍ以下であって、３００ｎｍ以上の波長を有するレーザー光を用いることができる。また、シリコン粒子の焼結は、特定の帯域の波長範囲（例えば２００〜１１００ｎｍ）の光を一度に照射するフラッシュランプ、例えばキセノンフラッシュランプを用いて行うこともできる。また、上記のようにして粒子の焼結を達成できれば、パルス状の光、連続発振される光などの光を任意に用いることができる。
(Irradiated light)
As light irradiated here, arbitrary light can be used if the sintering of particles can be achieved as described above. For example, as the irradiated light, laser light having a single wavelength, particularly laser light having a wavelength of 600 nm or less, 500 nm or less, or 400 nm or less and having a wavelength of 300 nm or more can be used. In addition, the sintering of the silicon particles can be performed using a flash lamp that irradiates light in a specific wavelength range (for example, 200 to 1100 nm) at a time, for example, a xenon flash lamp. In addition, if the particles can be sintered as described above, light such as pulsed light or continuously oscillated light can be arbitrarily used.
例えば、光照射をパルス状の光を用いて行う場合、パルス状の光の照射回数は例えば、１回以上、２回以上、５回以上、又は１０回以上であって、３００回以下、２００回以下、又は１５０回以下にすることができる。また、パルス状の光の照射エネルギーは例えば、１５ｍＪ／（ｃｍ２・ｓｈｏｔ）以上、５０ｍＪ／（ｃｍ２・ｓｈｏｔ）以上、１００ｍＪ／（ｃｍ２・ｓｈｏｔ）以上、１５０ｍＪ／（ｃｍ２・ｓｈｏｔ）以上、又は２００ｍＪ／（ｃｍ２・ｓｈｏｔ）以上であって、２０００ｍＪ／（ｃｍ２・ｓｈｏｔ）以下、１０００ｍＪ／（ｃｍ２・ｓｈｏｔ）以下、５００ｍＪ／（ｃｍ２・ｓｈｏｔ）以下、３００ｍＪ／（ｃｍ２・ｓｈｏｔ）以下、又は２５０ｍＪ／（ｃｍ２・ｓｈｏｔ）以下にすることができる。さらに、パルス状の光の照射時間は、例えば２００ナノ秒／ｓｈｏｔ以下、１００ナノ秒／ｓｈｏｔ以下、５０ナノ秒／ｓｈｏｔ以下にすることができる。 For example, when light irradiation is performed using pulsed light, the number of pulsed light irradiations is, for example, 1 or more, 2 or more, 5 or more, or 10 or more, and 300 or less, 200 Times or less, or 150 times or less. Further, the irradiation energy of the pulsed light, for example, 15mJ / (cm 2 · shot ) above, 50mJ / (cm 2 · shot ) above, 100mJ / (cm 2 · shot ) above, 150mJ / (cm 2 · shot ) Or more, 200 mJ / (cm 2 · shot) or more, 2000 mJ / (cm 2 · shot) or less, 1000 mJ / (cm 2 · shot) or less, 500 mJ / (cm 2 · shot) or less, 300 mJ / (cm 2 · shot) or less, or 250 mJ / (cm 2 · shot) or less. Furthermore, the irradiation time of the pulsed light can be set to, for example, 200 nanoseconds / shot or less, 100 nanoseconds / shot or less, or 50 nanoseconds / shot or less.
ここで、光の照射回数が少なすぎる場合には、所望の焼結を達成するために必要とされる１回のパルス当たりのエネルギーが大きくなり、したがってドーパント注入層が破損する恐れがある。また、１回あたりの照射エネルギーが少なすぎる場合には、焼結温度に達しない。また、焼結温度に達する場合であっても、エネルギーが少なすぎる場合には、必要とされる積算のエネルギーを得るために必要な照射の回数が多くなるため、処理時間が長くなる可能性がある。なお、照射エネルギー、照射回数等の最適な条件は、使用する光照射の波長、粒子の特性等に依存しており、当業者であれば、本願明細書を参照して実験を行うことによって最適な値を求めることができる。 Here, if the number of times of light irradiation is too small, the energy per one pulse required to achieve the desired sintering is increased, and therefore the dopant injection layer may be damaged. Further, when the irradiation energy per time is too small, the sintering temperature is not reached. Also, even if the sintering temperature is reached, if the energy is too low, the number of irradiations required to obtain the required accumulated energy will increase, which may increase the processing time. is there. Note that the optimum conditions such as irradiation energy and number of irradiations depend on the wavelength of light irradiation used, the characteristics of the particles, etc., and those skilled in the art can optimally carry out experiments by referring to the present specification. Can be obtained.
また、上記のようにパルス状の光の照射回数、照射エネルギー、及び照射時間を選択することは、粒子を半導体元素からなる半導体層又は基材とドーパント注入層とを一体化し、それによって半導体元素からなる半導体層又は基材の選択された箇所を、ドーパント注入層に由来するｐ型又はｎ型ドーパントによってドープし、かつドーパント注入層の結晶方位と半導体層又は基材の結晶方位とが同じにするために好ましいことがある。 In addition, as described above, the number of times of irradiation with pulsed light, irradiation energy, and irradiation time can be selected by integrating particles into a semiconductor layer or substrate made of a semiconductor element and a dopant injection layer. The selected portion of the semiconductor layer or substrate made of is doped with a p-type or n-type dopant derived from the dopant injection layer, and the crystal orientation of the dopant injection layer and the crystal orientation of the semiconductor layer or substrate are the same It may be preferable to do so.
（照射雰囲気）
分散体粒子を焼結するための光照射は、非酸化性雰囲気、例えば水素、希ガス、窒素、及びそれらの組合せからなる雰囲気において行うことが、分散体粒子の酸化を防ぐために好ましい。ここで、希ガスとしては、特にアルゴン、ヘリウム、及びネオンを挙げることができる。なお、雰囲気が水素を含有することは、分散体粒子の還元作用があり、酸化された表面部分を還元して、連続層を形成するために好ましいことがある。また、非酸化性雰囲気とするために、雰囲気の酸素含有率は、１体積％以下、０．５体積％以下、０．１体積％以下、又は０．０１体積％以下とすることができる。
(Irradiation atmosphere)
The light irradiation for sintering the dispersion particles is preferably performed in a non-oxidizing atmosphere, for example, an atmosphere composed of hydrogen, a rare gas, nitrogen, and a combination thereof, in order to prevent the dispersion particles from being oxidized. Here, examples of the rare gas include argon, helium, and neon. It should be noted that the atmosphere containing hydrogen has a reducing action of the dispersion particles, and may be preferable for reducing the oxidized surface portion to form a continuous layer. In order to obtain a non-oxidizing atmosphere, the oxygen content of the atmosphere can be 1% by volume or less, 0.5% by volume or less, 0.1% by volume or less, or 0.01% by volume or less.
《半導体デバイス》
本発明の半導体デバイスでは、半導体元素からなる半導体層又は基材の第１の箇所に、第１の粒子が焼結されて形成された第１のドーパント注入層が配置されており、第１の粒子が、半導体層又は基材と同一の元素から本質的になり、かつｐ型又はｎ型ドーパントによってドープされている。
<Semiconductor device>
In the semiconductor device of the present invention, the first dopant injection layer formed by sintering the first particles is disposed in the first portion of the semiconductor layer or base material made of the semiconductor element, The particles consist essentially of the same elements as the semiconductor layer or substrate and are doped with a p-type or n-type dopant.
また、この本発明の半導体デバイスでは、１つの態様において、第１のドーパント注入層が、半導体層又は基材と一体化されており、かつ第１のドーパント注入層の結晶方位が、半導体層又は基材の結晶方位と同じである。また、この本発明の半導体デバイスでは、他の１つの態様において、ドーパントの濃度が、第１のドーパント注入層の表面から０．１μｍの深さにおいて、１×１０２０ａｔｏｍｓ／ｃｍ３以上、特に５×１０２０ａｔｏｍｓ／ｃｍ３以上、より特に１×１０２１ａｔｏｍｓ／ｃｍ３以上であり、かつ第１のドーパント注入層の表面から０．３μm、特に０．２μｍの深さにおいて、０．１μｍの深さの１／１０以下、特に１／１００以下、より特に１／１０００以下である。 In the semiconductor device of the present invention, in one embodiment, the first dopant injection layer is integrated with the semiconductor layer or the substrate, and the crystal orientation of the first dopant injection layer is the semiconductor layer or It is the same as the crystal orientation of the substrate. In the semiconductor device of the present invention, in another embodiment, the dopant concentration is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the first dopant injection layer, in particular, 5 × 10 20 atoms / cm 3 or more, more particularly 1 × 10 21 atoms / cm 3 or more, and 0.1 μm at a depth of 0.3 μm, particularly 0.2 μm from the surface of the first dopant injection layer. 1/10 or less, particularly 1/100 or less, more particularly 1/1000 or less.
本発明の半導体デバイスでは、第２のドーパント注入層を更に有することができる。すなわち例えば、本発明の半導体デバイスでは、更に、半導体層又は基材の第２の箇所に、第２の粒子が焼結されて形成された第２のドーパント注入層が配置されており、第２の粒子が、半導体層又は基材と同一の元素から本質的になり、かつ第１の粒子のドーパントとは異なる型のドーパントによってドープされている。 The semiconductor device of the present invention can further include a second dopant injection layer. That is, for example, in the semiconductor device of the present invention, the second dopant injection layer formed by sintering the second particles is further disposed at the second portion of the semiconductor layer or the base material. Of the first layer are essentially composed of the same element as the semiconductor layer or substrate and are doped with a different type of dopant than the dopant of the first particle.
この場合、第２のドーパント注入層が、半導体層又は基材と一体化されており、かつ第２のドーパント注入層の結晶方位が、半導体層又は基材の結晶方位と同じであってよい。また、この場合、ドーパントの濃度が、第２のドーパント注入層の表面から０．１μｍの深さにおいて、１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ第２のドーパント注入層の表面から０．３μm、特に０．２μｍの深さにおいて、０．１μｍの深さの１／１０以下であってよい。 In this case, the second dopant injection layer may be integrated with the semiconductor layer or the base material, and the crystal orientation of the second dopant injection layer may be the same as the crystal orientation of the semiconductor layer or the base material. In this case, the dopant concentration is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the second dopant implantation layer, and 0 from the surface of the second dopant implantation layer. It may be 1/10 or less of the depth of 0.1 μm at a depth of 3 μm, particularly 0.2 μm.
第２のドーパント注入層の製造方法、ドーピング濃度等については、第１のドーパント注入層に関する記載を参照することができる。 For the manufacturing method of the second dopant injection layer, the doping concentration, and the like, the description relating to the first dopant injection layer can be referred to.
本発明の半導体デバイスは、その製造方法は特に限定されないが、例えば本発明の方法によって得ることができ、各構成要素の詳細については、半導体デバイスを製造する本発明の方法に関する記載を参照できる。 The manufacturing method of the semiconductor device of the present invention is not particularly limited. For example, the semiconductor device can be obtained by the method of the present invention. For details of each component, the description of the method of the present invention for manufacturing a semiconductor device can be referred to.
《分散体》
本発明の分散体は、粒子を含有している分散体であって、粒子が、結晶化度４０％以下かつ／又は平均一次粒子径３０ｎｍ以下であり、かつｎ又はｐドープされている半導体元素から本質的になる。
<Dispersion>
The dispersion of the present invention is a dispersion containing particles, wherein the particles have a crystallinity of 40% or less and / or an average primary particle size of 30 nm or less, and are n- or p-doped semiconductor elements Essentially consists of
本発明の分散体は、半導体デバイスを製造する本発明の方法のために用いることができるものであり、各構成要素の詳細については、半導体デバイスを製造する本発明の方法に関する記載を参照できる。 The dispersion of the present invention can be used for the method of the present invention for producing a semiconductor device. For details of each component, the description relating to the method of the present invention for producing a semiconductor device can be referred to.
〈実施例１〉
（ホウ素（Ｂ）ドープシリコン粒子の作成）
シリコン粒子は、モノシラン（ＳｉＨ４）ガスを原料として、二酸化炭素（ＣＯ２）レーザーを用いたレーザー熱分解（ＬＰ：Ｌａｓｅｒ Ｐｙｒｏｌｙｓｉｓ）法により作製した。このとき、ＳｉＨ４ガスと共にＢ２Ｈ６ガスを導入して、ホウ素ドープシリコン粒子を得た。
<Example 1>
(Preparation of boron (B) doped silicon particles)
Silicon particles were produced by a laser pyrolysis (LP) method using a carbon dioxide (CO 2 ) laser using monosilane (SiH 4 ) gas as a raw material. At this time, B 2 H 6 gas was introduced together with SiH 4 gas to obtain boron-doped silicon particles.
得られたホウ素ドープシリコン粒子のドーピンク濃度は、１×１０２１ａｔｏｍｓ／ｃｍ３であった。また、得られたホウ素ドープシリコン粒子は、平均一次粒子径が約５．５ｎｍ（最大粒子径１５ｎｍ、最小粒子径２ｎｍ）であり、分散の値は６ｎｍであった。また、得られたホウ素ドープシリコン粒子の結晶化度は、５％であった。なお、分散（σ２）は、個々の粒子の粒子径を、ｘ１、ｘ２、ｘ３、…、ｘｎとしたときに、下記の式によって求められる値である：
（分散体の調製）
上記のようにして得たホウ素ドープシリコン粒子を、イソプロピルアルコール（ＩＰＡ）中に超音波分散させて、固形分濃度２ｗｔ％のシリコン粒子分散体を得た。
(Preparation of dispersion)
The boron-doped silicon particles obtained as described above were ultrasonically dispersed in isopropyl alcohol (IPA) to obtain a silicon particle dispersion having a solid content concentration of 2 wt%.
（基材の準備）
リンドープシリコン基材（厚さ２８０μｍ、比抵抗１〜５Ωｃｍ）を、アセトン及びイソプロピルアルコール中で各５分間ずつ超音波洗浄し、５％フッ化水素水溶液中で１０分間酸化膜除去を行い、そして洗浄液（Ｆｒｏｎｔｉｅｒ Ｃｌｅａｎｅｒ（関東化学製））でパーティクル除去を行い、清浄化された基材を準備した。
(Preparation of base material)
Phosphorus-doped silicon substrate (thickness 280 μm, specific resistance 1-5 Ωcm) is ultrasonically cleaned in acetone and isopropyl alcohol for 5 minutes each, and oxide film is removed for 10 minutes in 5% aqueous hydrogen fluoride, and Particles were removed with a cleaning liquid (Frontier Cleaner (manufactured by Kanto Chemical)) to prepare a cleaned substrate.
（塗布）
基材は中央５×１５ｍｍ角以外の部分にメンディングテープを貼り、５×１５ｍｍの部分にのみシリコン粒子が堆積するよう規定した。シリコン粒子分散体を基材上に数滴滴下し、５００ｒｐｍで５秒間にわたって、そして４０００ｒｐｍで１０秒間にわたって、スピンコートすることにより、基材にシリコン粒子分散体を塗布した。
(Application)
For the base material, a mending tape was applied to a portion other than the central 5 × 15 mm square so that silicon particles were deposited only on the 5 × 15 mm portion. The silicon particle dispersion was applied to the substrate by dropping several drops of the silicon particle dispersion onto the substrate and spin coating at 500 rpm for 5 seconds and 4000 rpm for 10 seconds.
（乾燥）
シリコン粒子分散体が塗布された基材を、７０℃のホットプレート上で乾燥させることによって、シリコン粒子分散体中の分散媒であるイソプロピルアルコールを除去し、それによってシリコン粒子を含む未焼結シリコン粒子膜（膜厚３００ｎｍ）を形成した。
(Dry)
The substrate coated with the silicon particle dispersion is dried on a hot plate at 70 ° C. to remove isopropyl alcohol, which is a dispersion medium in the silicon particle dispersion, thereby unsintered silicon containing silicon particles. A particle film (film thickness 300 nm) was formed.
（光照射）
次に、この未焼結シリコン粒子膜に対して、レーザー光照射装置（Ｑｕａｎｔｒｏｎｉｘ社製、商品名Ｏｓｐｒｅｙ ３５５−２−０）を用いてＹＶＯ４レーザー（波長３５５ｎｍ）を照射して、未焼結シリコン粒子膜中のシリコン粒子を溶融及び焼結してドーパント注入層とし、それによって基材及びドーパント注入層の積層体を得た。
(Light irradiation)
Next, this unsintered silicon particle film is irradiated with a YVO 4 laser (wavelength 355 nm) using a laser beam irradiation apparatus (trade name Osprey 355-2-0, manufactured by Quantronix), and unsintered. Silicon particles in the silicon particle film were melted and sintered to form a dopant injection layer, thereby obtaining a laminate of the base material and the dopant injection layer.
ここで、照射したＹＶＯ４レーザーは、断面が直径７３μｍの円形であり、それを基材上で走査させることにより、アルゴン雰囲気においてシリコン粒子を溶融及び焼結した。レーザー光照射条件は、照射エネルギー２５０ｍＪ／（ｃｍ２・ｓｈｏｔ）、ショット数２０回、及び１ショットあたりの照射時間３０ナノ秒とした。 Here, the irradiated YVO 4 laser had a circular section with a diameter of 73 μm, and the silicon particles were melted and sintered in an argon atmosphere by scanning it on the substrate. Laser light irradiation conditions were irradiation energy of 250 mJ / (cm 2 · shot), 20 shots, and irradiation time of 30 nanoseconds per shot.
（評価−ＳＥＭ分析）
作製された積層体の表面形態をＦＥ−ＳＥＭ（電界放射型走査電子顕微鏡）（日立ハイテクノロジーズ製、Ｓ５２００型）にて観察した結果を図９に示す。この観察結果からは、ドーパント注入層が基材と一体化していることが理解される。
(Evaluation-SEM analysis)
FIG. 9 shows the results of observing the surface morphology of the manufactured laminate with an FE-SEM (field emission scanning electron microscope) (manufactured by Hitachi High-Technologies, S5200 type). From this observation result, it is understood that the dopant injection layer is integrated with the substrate.
（評価−ＴＥＭ分析）
作製された積層体の表面形態を透過電子顕微鏡（ＴＥＭ）（日本電子製、ＪＥＭ２０１０）にて観察した結果を図１０に示す。また、図１０においてＢ−１〜Ｂ−４で示される箇所を、図１１〜１４において拡大して示している。この観察結果からは、ドーパント注入層が基材と一体化しており、かつドーパント注入層の結晶方位とシリコン基材の結晶方位とが同じであることが理解される。
(Evaluation-TEM analysis)
The result of having observed the surface form of the produced laminated body with the transmission electron microscope (TEM) (the JEOL make, JEM2010) is shown in FIG. Further, the portions indicated by B-1 to B-4 in FIG. 10 are enlarged and shown in FIGS. From this observation result, it is understood that the dopant injection layer is integrated with the base material, and the crystal orientation of the dopant injection layer and the crystal orientation of the silicon base material are the same.
（評価−電子回折分析）
作製された積層体の表面形態を電子回折分析（日本電子製、ＪＥＭ２０１０付属機能）にて観察した結果を図１６〜２２に示す。ここで、図１６〜２２はそれぞれ、図１５で示すＦＥ−ＳＥＭ側面断面写真において番号１〜７で示される箇所についての電子回折分析結果である。この観察結果からは、ドーパント注入層が基材と一体化しており、かつドーパント注入層の結晶方位とシリコン基材の結晶方位とが同じであることが理解される。
(Evaluation-Electron Diffraction Analysis)
The result of having observed the surface form of the produced laminated body by electron diffraction analysis (the JEOL make, JEM2010 attached function) is shown to FIGS. Here, FIGS. 16 to 22 are the results of electron diffraction analysis for the portions indicated by numbers 1 to 7 in the FE-SEM side cross-sectional photograph shown in FIG. From this observation result, it is understood that the dopant injection layer is integrated with the base material, and the crystal orientation of the dopant injection layer and the crystal orientation of the silicon base material are the same.
（評価−Ｄｙｎａｍｉｃ ＳＩＭＳ測定）
作製された太陽電池のＤｙｎａｍｉｃ ＳＩＭＳ（動的二次イオン質量分析）を、ＣＡＭＥＣＡ ＩＭＳ−７ｆを用いて行った。測定条件は一次イオン種Ｏ２ ＋、一次加速電圧：３．０ｋＶ、検出領域３０μｍΦである。Ｄｙｎａｍｉｃ ＳＩＭＳの結果を図２３に示す。この観察結果からは、ドーパント注入層によって、ドーパント注入層に由来するｐ型又はｎ型ドーパントによって基材がドープされていることが理解される。
(Evaluation-Dynamic SIMS measurement)
The produced solar cell was subjected to Dynamic SIMS (dynamic secondary ion mass spectrometry) using CAMECA IMS-7f. The measurement conditions are primary ion species O 2 + , primary acceleration voltage: 3.0 kV, and detection region 30 μmΦ. The result of Dynamic SIMS is shown in FIG. From this observation result, it is understood that the base material is doped with the p-type or n-type dopant derived from the dopant injection layer by the dopant injection layer.
具体的には、ドープ濃度は、ドーパント注入層の表面から０．１μｍの深さにおいて約１×１０２１ａｔｏｍｓ／ｃｍ３であり、かつドーパント注入層の表面から０．３μm、特に０．２μｍの深さにおいて１×１０１９ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３の範囲内であった。 Specifically, the doping concentration is about 1 × 10 21 atoms / cm 3 at a depth of 0.1 μm from the surface of the dopant implantation layer, and 0.3 μm, particularly 0.2 μm, from the surface of the dopant implantation layer. The depth was in the range of 1 × 10 19 atoms / cm 3 to 1 × 10 20 atoms / cm 3 .
（評価−ＳＣＭ測定）
作製された積層体のＳＣＭ（走査型キャパシタンス顕微鏡）測定を、走査型キャパシタンス顕微鏡（日本ビーコ社製 Ｎａｎｏｓｃｏｐｅ ＩＶ）を用いて行った。測定条件は短針曲率半径２０〜４０ｎｍ、測定範囲２×２μｍ、走査速度１．０Ｈｚである。ＳＣＭの結果を図２４に示す。この観察結果からは、ドーパントが基材にドープされたこと、また、ドープされた領域にｐ層が形成されていること、さらには、基材部分のｎ層の領域とドープにより形成されたｐ層とのｐ−ｎ接合界面で空乏層が形成したことが確認された。よって、ホウ素がドーパント注入層よりレーザーによる光照射で注入されたことが理解される。
(Evaluation-SCM measurement)
The SCM (scanning capacitance microscope) measurement of the produced laminate was performed using a scanning capacitance microscope (Nanoscope IV manufactured by Nihon Beco). Measurement conditions are a short needle curvature radius of 20 to 40 nm, a measurement range of 2 × 2 μm, and a scanning speed of 1.0 Hz. The result of SCM is shown in FIG. From this observation result, it was found that the substrate was doped with the dopant, that the p layer was formed in the doped region, and that the p layer formed by doping with the n layer region of the substrate portion. It was confirmed that a depletion layer was formed at the pn junction interface with the layer. Therefore, it is understood that boron is implanted from the dopant implantation layer by light irradiation with a laser.
（評価−キャリアトラップ）
シリコン粒子分散体を塗布した面に対して、スパッタリング装置を用いてＩＺＯ薄膜（２００ｎｍ）を形成し、さらに、裏面に対して、蒸着装置を用いＡｇ電極を形成し、図２５に示す太陽電池を作製した。
(Evaluation-Carrier trap)
An IZO thin film (200 nm) is formed on the surface coated with the silicon particle dispersion using a sputtering device, and an Ag electrode is formed on the back surface using a vapor deposition device. The solar cell shown in FIG. Produced.
作製された太陽電池のＩ−Ｖ（電流−電圧）特性評価を、ソーラーシミュレータ（朝日分光製、ＨＡＬ−３２０）を用いて行った。ＩＺＯ電極間に−１００〜５００ｍＶの可変電圧を印加して、電極間に流れる電流の変化を調べた。この太陽電池のＩ−Ｖ（電流−電圧）特性評価の結果を表１及び図２６に示す。この観察結果からは、ドーパント注入層が基材と一体化しており、かつドーパント注入層と基材との界面においてキャリアが有意にトラップされていないことが理解される。 I-V (current-voltage) characteristic evaluation of the produced solar cell was performed using a solar simulator (manufactured by Asahi Spectroscope, HAL-320). A variable voltage of −100 to 500 mV was applied between the IZO electrodes, and the change in the current flowing between the electrodes was examined. The results of IV (current-voltage) characteristic evaluation of this solar cell are shown in Table 1 and FIG. From this observation result, it is understood that the dopant injection layer is integrated with the base material, and carriers are not significantly trapped at the interface between the dopant injection layer and the base material.
〈実施例２〉
（リン（Ｐ）ドープシリコン粒子の作成）
シリコン粒子は、モノシラン（ＳｉＨ４）ガスを原料として、二酸化炭素（ＣＯ２）レーザーを用いたレーザー熱分解（ＬＰ：Ｌａｓｅｒ Ｐｙｒｏｌｙｓｉｓ）法により作製した。このとき、ＳｉＨ４ガスと共にＰＨ３ガスを導入して、リンドープシリコン粒子を得た。
<Example 2>
(Preparation of phosphorus (P) doped silicon particles)
Silicon particles were produced by a laser pyrolysis (LP) method using a carbon dioxide (CO 2 ) laser using monosilane (SiH 4 ) gas as a raw material. At this time, PH 3 gas was introduced together with SiH 4 gas to obtain phosphorus-doped silicon particles.
得られたリンドープシリコン粒子のドーピンク濃度は、１×１０２１ａｔｏｍｓ／ｃｍ３であった。また、得られたリンドープシリコン粒子は、平均一次粒子径が約８．０ｎｍ（最大粒子径１６ｎｍ、最小粒子径４ｎｍ）であり、分散の値は４．３ｎｍであった。また、得られたリンドープシリコン粒子の結晶化度は、１２％であった。 The dopink concentration of the obtained phosphorus-doped silicon particles was 1 × 10 21 atoms / cm 3 . The obtained phosphorus-doped silicon particles had an average primary particle size of about 8.0 nm (maximum particle size 16 nm, minimum particle size 4 nm) and a dispersion value of 4.3 nm. Further, the crystallinity of the obtained phosphorus-doped silicon particles was 12%.
（分散体の調製）
上記のようにして得たリンドープシリコン粒子を、イソプロピルアルコール（ＩＰＡ）中に超音波分散させて、固形分濃度１ｗｔ％のシリコン粒子分散体を得た。
(Preparation of dispersion)
The phosphorus-doped silicon particles obtained as described above were ultrasonically dispersed in isopropyl alcohol (IPA) to obtain a silicon particle dispersion having a solid content concentration of 1 wt%.
（基材の準備）
ホウ素ドープシリコン基材（厚さ２８０μｍ、比抵抗１〜５Ωｃｍ）を、アセトン及びイソプロピルアルコール中で各５分間ずつ超音波洗浄し、５％フッ化水素水溶液中で１０分間酸化膜除去を行い、そして洗浄液（Ｆｒｏｎｔｉｅｒ Ｃｌｅａｎｅｒ（関東化学製））でパーティクル除去を行い、清浄化された基材を準備した。
(Preparation of base material)
Boron-doped silicon substrate (thickness: 280 μm, specific resistance: 1-5 Ωcm) was ultrasonically cleaned in acetone and isopropyl alcohol for 5 minutes each, and the oxide film was removed in 5% aqueous hydrogen fluoride for 10 minutes, and Particles were removed with a cleaning liquid (Frontier Cleaner (manufactured by Kanto Chemical)) to prepare a cleaned substrate.
（塗布）
実施例１と同様にして、基材にシリコン粒子分散体を塗布した。
(Application)
In the same manner as in Example 1, a silicon particle dispersion was applied to the substrate.
（乾燥）
実施例１と同様にして、未焼結シリコン粒子膜を形成した。ただしここでは、得られた未焼結シリコン粒子膜の膜厚は１００ｎｍであった。
(Dry)
In the same manner as in Example 1, an unsintered silicon particle film was formed. However, the thickness of the obtained unsintered silicon particle film was 100 nm here.
（光照射）
次に、この未焼結シリコン粒子膜に対して、レーザー光照射装置（Ｑｕａｎｔｒｏｎｉｘ社製、商品名Ｏｓｐｒｅｙ ３５５−２−０）を用いてＹＶＯ４レーザー（波長３５５ｎｍ）を照射して、未焼結シリコン粒子膜中のシリコン粒子を溶融及び焼結してドーパント注入層とし、それによって基材及びドーパント注入層の積層体を得た。
(Light irradiation)
Next, this unsintered silicon particle film is irradiated with a YVO 4 laser (wavelength 355 nm) using a laser beam irradiation apparatus (trade name Osprey 355-2-0, manufactured by Quantronix), and unsintered. Silicon particles in the silicon particle film were melted and sintered to form a dopant injection layer, thereby obtaining a laminate of the base material and the dopant injection layer.
ここで、照射したＹＶＯ４レーザーは、断面が直径７３μｍの円形であり、それを基材上で走査させることにより、アルゴン雰囲気においてシリコン粒子を焼結した。レーザー光照射条件は、照射エネルギー４００ｍＪ／（ｃｍ２・ｓｈｏｔ）、ショット数２０回、及び１ショットあたりの照射時間３０ナノ秒とした。 Here, the irradiated YVO 4 laser had a circular section with a diameter of 73 μm, and was scanned on the substrate to sinter silicon particles in an argon atmosphere. The laser light irradiation conditions were an irradiation energy of 400 mJ / (cm 2 · shot), 20 shots, and an irradiation time of 30 nanoseconds per shot.
（評価−ＳＥＭ分析）
作製された積層体の表面形態をＦＥ−ＳＥＭ（日立ハイテクノロジーズ製、Ｓ５２００型）にて観察した結果を図２７に示す。この観察結果からは、ドーパント注入層が基材と一体化していることが理解される。
(Evaluation-SEM analysis)
The result of having observed the surface form of the produced laminated body in FE-SEM (The Hitachi High-Technologies make, S5200 type | mold) is shown in FIG. From this observation result, it is understood that the dopant injection layer is integrated with the substrate.
（評価−Ｄｙｎａｍｉｃ ＳＩＭＳ測定）
作製された積層体のＤｙｎａｍｉｃ ＳＩＭＳ測定をＣＡＭＥＣＡ ＩＭＳ−７ｆを用いて行った。測定条件は一次イオン種Ｏ２＋、一次加速電圧：１０．０ｋＶ、検出領域６０μｍΦである。Ｄｙｎａｍｉｃ ＳＩＭＳの結果を図２８に示す。この観察結果からは、ドーパント注入層によって、ドーパント注入層に由来するｐ型又はｎ型ドーパントによって基材がドープされていることが理解される。
(Evaluation-Dynamic SIMS measurement)
Dynamic SIMS measurement of the produced laminated body was performed using CAMECA IMS-7f. The measurement conditions are primary ion species O 2 +, primary acceleration voltage: 10.0 kV, and detection region 60 μmΦ. The result of Dynamic SIMS is shown in FIG. From this observation result, it is understood that the base material is doped with the p-type or n-type dopant derived from the dopant injection layer by the dopant injection layer.
具体的には、ドープ濃度は、ドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３の範囲内であり、かつドーパント注入層の表面から０．３μm、特に０．２μｍの深さにおいて１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０１９ａｔｏｍｓ／ｃｍ３の範囲内であった。 Specifically, the doping concentration is in the range of 1 × 10 20 atoms / cm 3 to 1 × 10 21 atoms / cm 3 at a depth of 0.1 μm from the surface of the dopant injection layer, and the dopant injection layer It was within the range of 1 × 10 18 atoms / cm 3 to 1 × 10 19 atoms / cm 3 at a depth of 0.3 μm from the surface, particularly 0.2 μm.
（評価−ＳＣＭ測定）
作製された積層体のＳＣＭ測定を走査型キャパシタンス顕微鏡（日本ビーコ社製 Ｎａｎｏｓｃｏｐｅ ＩＶ）を用いて行った。測定条件は短針曲率半径２０〜４０ｎｍ、測定範囲２×２μｍ、走査速度１．０Ｈｚである。ＳＣＭの結果を図２９に示す。この観察結果からは、ドーパントが基材にドープされたこと、また、ドープされた領域にｎ層が形成されていること、さらには、基材部分のｎ層の領域とドープにより形成されたｎ層とのｐ−ｎ接合界面で空乏層が形成したことが確認された。よって、リンがシリコン粒子分散体よりレーザーによる光照射で注入されたことが理解される。
(Evaluation-SCM measurement)
The SCM measurement of the produced laminated body was performed using the scanning capacitance microscope (Nanoscope IV by Nippon Beco). Measurement conditions are a short needle curvature radius of 20 to 40 nm, a measurement range of 2 × 2 μm, and a scanning speed of 1.0 Hz. The result of SCM is shown in FIG. From this observation result, it was found that the base material was doped with the dopant, that the n layer was formed in the doped region, and that the n layer region of the base material portion and the n layer formed by doping were formed. It was confirmed that a depletion layer was formed at the pn junction interface with the layer. Therefore, it is understood that phosphorus was injected from the silicon particle dispersion by light irradiation with a laser.
（評価−キャリアトラップ）
シリコン粒子分散体を塗布した面に対して、スパッタリング装置を用いてＩＺＯ薄膜（２００ｎｍ）を形成し、さらに、裏面に対して、蒸着装置を用いＡｇ電極を形成し、図３０に示す太陽電池を作製した。
(Evaluation-Carrier trap)
An IZO thin film (200 nm) is formed on the surface coated with the silicon particle dispersion using a sputtering apparatus, and an Ag electrode is formed on the back surface using a vapor deposition apparatus. The solar cell shown in FIG. Produced.
作製された太陽電池のＩ−Ｖ（電流−電圧）特性評価を、ソーラーシミュレータ（朝日分光製、ＨＡＬ−３２０）を用いて行った。ＩＺＯ電極間に−１００〜５００ｍＶの可変電圧を印加して、電極間に流れる電流の変化を調べた。この太陽電池のＩ−Ｖ（電流−電圧）特性評価の結果を表１及び図３１に示す。この観察結果からは、ドーパント注入層が基材と一体化しており、かつドーパント注入層と基材との界面においてキャリアが有意にトラップされていないことが理解される。 I-V (current-voltage) characteristic evaluation of the produced solar cell was performed using a solar simulator (manufactured by Asahi Spectroscope, HAL-320). A variable voltage of −100 to 500 mV was applied between the IZO electrodes, and the change in the current flowing between the electrodes was examined. The results of evaluation of IV (current-voltage) characteristics of this solar cell are shown in Table 1 and FIG. From this observation result, it is understood that the dopant injection layer is integrated with the base material, and carriers are not significantly trapped at the interface between the dopant injection layer and the base material.
〈比較例１〉
（リン（Ｐ）ドープシリコン粒子）
平均一次粒子径が約２０．０ｎｍ（最大粒子径４２ｎｍ、最小粒子径７ｎｍ）、粒径分布の分散３５．５ｎｍのリンドープシリコン粒子を用いた。このリンドープシリコン粒子の結晶化度は、４９％であった。
<Comparative example 1>
(Phosphorus (P) doped silicon particles)
Phosphorus-doped silicon particles having an average primary particle size of about 20.0 nm (maximum particle size 42 nm, minimum particle size 7 nm) and a particle size distribution of 35.5 nm were used. The crystallinity of the phosphorus-doped silicon particles was 49%.
（分散体の調整）
上記のリンドープシリコン粒子を、イソプロピルアルコール（ＩＰＡ）中に超音波分散させて、固形分濃度２ｗｔ％のシリコン粒子分散体を得た。
(Dispersion adjustment)
The phosphorus-doped silicon particles were ultrasonically dispersed in isopropyl alcohol (IPA) to obtain a silicon particle dispersion having a solid content concentration of 2 wt%.
（基材の準備）
実施例２と同様にして、清浄化されたホウ素ドープシリコン基材を準備した。
(Preparation of base material)
In the same manner as in Example 2, a cleaned boron-doped silicon substrate was prepared.
（塗布）
実施例１及び２と同様にして、基材にシリコン粒子分散体を塗布した。
(Application)
In the same manner as in Examples 1 and 2, the silicon particle dispersion was applied to the substrate.
（乾燥）
実施例１及び２と同様にして、未焼結シリコン粒子膜を形成した。ただしここでは、得られた未焼結シリコン粒子膜の膜厚は３００ｎｍであった。
(Dry)
In the same manner as in Examples 1 and 2, an unsintered silicon particle film was formed. However, the thickness of the obtained unsintered silicon particle film was 300 nm here.
（光照射）
次に、この未焼結シリコン粒子膜に対して、レーザー光照射装置（Ｑｕａｎｔｒｏｎｉｘ社製、商品名Ｏｓｐｒｅｙ ３５５−２−０）を用いてＹＶＯ４レーザー（波長３５５ｎｍ）を照射して、未焼結シリコン粒子膜中のシリコン粒子を溶融及び焼結してドーパント注入層とし、それによって基材及びドーパント注入層の積層体を得た。
(Light irradiation)
Next, this unsintered silicon particle film is irradiated with a YVO 4 laser (wavelength 355 nm) using a laser beam irradiation apparatus (trade name Osprey 355-2-0, manufactured by Quantronix), and unsintered. Silicon particles in the silicon particle film were melted and sintered to form a dopant injection layer, thereby obtaining a laminate of the base material and the dopant injection layer.
ここで、照射したＹＶＯ４レーザーは、断面が直径７３μｍの円形であり、それを基材上で走査させることにより、アルゴン雰囲気においてシリコン粒子を焼結した。レーザー光照射条件は、照射エネルギー２５０ｍＪ／（ｃｍ２・ｓｈｏｔ）、ショット数３０回、及び１ショットあたりの照射時間３０ナノ秒とした。 Here, the irradiated YVO 4 laser had a circular section with a diameter of 73 μm, and was scanned on the substrate to sinter silicon particles in an argon atmosphere. The laser light irradiation conditions were irradiation energy of 250 mJ / (cm 2 · shot), 30 shots, and irradiation time of 30 nanoseconds per shot.
（評価−ＳＥＭ分析）
作製された積層体の表面形態をＦＥ−ＳＥＭ（日立ハイテクノロジーズ製、Ｓ５２００型）にて観察した結果を図３２に示す。この観察結果からは、ドーパント注入層のシリコン粒子がその形態を維持しており、ドーパント注入層が基材と一体化していないことが理解される。
(Evaluation-SEM analysis)
The result of having observed the surface form of the produced laminated body in FE-SEM (The Hitachi High-Technologies make, S5200 type | mold) is shown in FIG. From this observation result, it is understood that the silicon particles of the dopant injection layer maintain its form, and the dopant injection layer is not integrated with the substrate.
（評価−キャリアトラップ）
シリコン粒子分散体を塗布した面に対して、スパッタリング装置を用いてＩＺＯ薄膜（２００ｎｍ）を形成し、さらに、裏面に対して、蒸着装置を用いＡｇ電極を形成し、図３０に示す太陽電池を作製した。
(Evaluation-Carrier trap)
An IZO thin film (200 nm) is formed on the surface coated with the silicon particle dispersion using a sputtering apparatus, and an Ag electrode is formed on the back surface using a vapor deposition apparatus. The solar cell shown in FIG. Produced.
作製された太陽電池のＩ−Ｖ（電流−電圧）特性評価を、ソーラーシミュレータ（朝日分光製、ＨＡＬ−３２０）を用いて行った。ＩＺＯ電極間に−１００〜５００ｍＶの可変電圧を印加して、電極間に流れる電流の変化を調べた。この太陽電池のＩ−Ｖ（電流−電圧）特性評価の結果を表１及び図３３に示す。 I-V (current-voltage) characteristic evaluation of the produced solar cell was performed using a solar simulator (manufactured by Asahi Spectroscope, HAL-320). A variable voltage of −100 to 500 mV was applied between the IZO electrodes, and the change in the current flowing between the electrodes was examined. The results of evaluation of IV (current-voltage) characteristics of this solar cell are shown in Table 1 and FIG.
〈実施例３〉
（リン（Ｐ）ドープシリコン粒子の作成）
シリコン粒子は、モノシラン（ＳｉＨ４）ガスを原料として、二酸化炭素（ＣＯ２）レーザーを用いたレーザー熱分解（ＬＰ：Ｌａｓｅｒ Ｐｙｒｏｌｙｓｉｓ）法により作製した。このとき、ＳｉＨ４ガスと共にＰＨ３ガスを導入して、リンドープシリコン粒子を得た。
<Example 3>
(Preparation of phosphorus (P) doped silicon particles)
Silicon particles were produced by a laser pyrolysis (LP) method using a carbon dioxide (CO 2 ) laser using monosilane (SiH 4 ) gas as a raw material. At this time, PH 3 gas was introduced together with SiH 4 gas to obtain phosphorus-doped silicon particles.
得られたリンドープシリコン粒子のドーピンク濃度は、１×１０２１ａｔｏｍｓ／ｃｍ３であった。また、得られたリンドープシリコン粒子は、平均一次粒子径が約７．０ｎｍであった。 The dopink concentration of the obtained phosphorus-doped silicon particles was 1 × 10 21 atoms / cm 3 . The obtained phosphorus-doped silicon particles had an average primary particle size of about 7.0 nm.
（分散体の調製）
上記のようにして得たリンドープシリコン粒子を、イソプロピルアルコール（ＩＰＡ）中に超音波分散させて、固形分濃度２ｗｔ％のシリコン粒子分散体を得た。
(Preparation of dispersion)
The phosphorus-doped silicon particles obtained as described above were ultrasonically dispersed in isopropyl alcohol (IPA) to obtain a silicon particle dispersion having a solid content concentration of 2 wt%.
（基材の準備）
リン（Ｐ）ドープシリコン基材（厚さ２８０μｍ、比抵抗５Ωｃｍ以下）を、アセトン及びイソプロピルアルコール中で各５分間ずつ超音波洗浄し、洗浄液（Ｆｒｏｎｔｉｅｒ Ｃｌｅａｎｅｒ、関東化学製）でパーティクル除去を行い、その後、５％フッ化水素水溶液中で１０分間にわたって酸化膜除去し、清浄化された基材を準備した。
(Preparation of base material)
Phosphorus (P) -doped silicon substrate (thickness: 280 μm, specific resistance: 5 Ωcm or less) was ultrasonically cleaned for 5 minutes each in acetone and isopropyl alcohol, and particle removal was performed with a cleaning solution (Frontier Cleaner, manufactured by Kanto Chemical). Thereafter, the oxide film was removed for 10 minutes in a 5% hydrogen fluoride aqueous solution to prepare a cleaned substrate.
（塗布）
シリコン粒子分散体を基材上に数滴滴下し、５００ｒｐｍで５秒間にわたって、そして４０００ｒｐｍで１０秒間にわたって、スピンコートすることにより、基材にシリコン粒子分散体を塗布した。
(Application)
The silicon particle dispersion was applied to the substrate by dropping several drops of the silicon particle dispersion onto the substrate and spin coating at 500 rpm for 5 seconds and 4000 rpm for 10 seconds.
（乾燥）
実施例１と同様にして、未焼結シリコン粒子膜を形成した。ただしここでは、得られた未焼結シリコン粒子膜の膜厚は２００ｎｍであった。
(Dry)
In the same manner as in Example 1, an unsintered silicon particle film was formed. However, the thickness of the obtained unsintered silicon particle film was 200 nm here.
（光照射）
次に、この未焼結シリコン粒子膜に対して、レーザー光照射装置（Ｑｕａｎｔｒｏｎｉｘ社製、商品名Ｏｓｐｒｅｙ ３５５−２−０）を用いて、アルゴン雰囲気でＹＶＯ４レーザー（波長３５５ｎｍ）を照射し、未焼結シリコン粒子膜を焼結してドーパント注入層とし、それによって基材及びドーパント注入層の積層体を得た。
(Light irradiation)
Next, this unsintered silicon particle film was irradiated with a YVO 4 laser (wavelength 355 nm) in an argon atmosphere using a laser light irradiation device (manufactured by Quantronix, trade name Osprey 355-2-0). The unsintered silicon particle film was sintered to form a dopant injection layer, thereby obtaining a laminate of the base material and the dopant injection layer.
基材裏面に対しても同様に、分散体の塗布、乾燥、光照射を行い、基材裏面にドーパント注入層を形成した。 Similarly, the dispersion was applied, dried, and irradiated with light on the back surface of the base material to form a dopant injection layer on the back surface of the base material.
ここで、照射したＹＶＯ４レーザーは、断面が直径１００μｍの円形であり、それを基材上で走査させることにより、アルゴン雰囲気においてシリコン粒子を溶融及び焼結した。レーザー光照射条件は、照射エネルギー５００ｍＪ／（ｃｍ２・ｓｈｏｔ）、ショット数２０回、及び照射時間３０ナノ秒／ショットとした。 Here, the irradiated YVO 4 laser had a circular cross section with a diameter of 100 μm, and the silicon particles were melted and sintered in an argon atmosphere by scanning it on the substrate. The laser light irradiation conditions were irradiation energy of 500 mJ / (cm 2 · shot), 20 shots, and irradiation time of 30 nanoseconds / shot.
（評価−ライフタイム測定）
作製された積層体のライフタイムを、ライフタイム測定装置（ＳＥＭＩＬＡＢ、ＷＴ−２０００）にて観察した。
(Evaluation-Lifetime measurement)
The lifetime of the produced laminate was observed with a lifetime measuring device (SEMILAB, WT-2000).
これによれば、洗浄後未処理のシリコン基材でのライフタイムが９μ秒であったのに対して、ドーパント注入層を両面に堆積させたシリコン基材でのライフタイムは１０７μ秒であった。この測定結果からは、シリコン粒子分散体を用いてシリコン基材の表面にドーパント注入層を形成することにより、ライフタイムが向上することが理解される。 According to this, the lifetime in the untreated silicon substrate after cleaning was 9 μsec, whereas the lifetime in the silicon substrate with the dopant injection layer deposited on both sides was 107 μsec. . From this measurement result, it is understood that the lifetime is improved by forming the dopant injection layer on the surface of the silicon substrate using the silicon particle dispersion.
（評価−Ｄｙｎａｍｉｃ ＳＩＭＳ分析）
ドーパント注入層を有するシリコン基材のＳＩＭＳ（動的二次イオン質量分析）を、ＣＡＭＥＣＡ ＩＭＳ−７ｆを用いて行った。測定条件は、一次イオン種Ｏ２ ＋、一次加速電圧：３．０ｋＶ、検出領域３０μｍΦであった。
(Evaluation-Dynamic SIMS analysis)
SIMS (dynamic secondary ion mass spectrometry) of a silicon substrate having a dopant injection layer was performed using CAMECA IMS-7f. The measurement conditions were primary ion species O 2 + , primary acceleration voltage: 3.0 kV, and detection region 30 μmΦ.
ＳＩＭＳの結果を図３５に示す。この観察結果からは、高ドーパント注入層がシリコン基材表面に形成されていることが理解される。具体的には、ドープ濃度は、ドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつドーパント注入層の表面から０．３μm、特に０．２μｍの深さにおいて１×１０１６ａｔｏｍｓ／ｃｍ３以下であった。 The results of SIMS are shown in FIG. From this observation result, it is understood that the high dopant injection layer is formed on the surface of the silicon substrate. Specifically, the doping concentration is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the dopant implantation layer, and 0.3 μm, particularly 0.2 μm, from the surface of the dopant implantation layer. The depth was 1 × 10 16 atoms / cm 3 or less.
（評価−ＳＥＭ分析）
作製された積層体の表面形態をＦＥ−ＳＥＭ（電界放射型走査電子顕微鏡）（日立ハイテクノロジーズ製、Ｓ５２００型）にて観察した結果を図３６に示す。この観察結果からは、ドーパント注入層が基材と一体化していることが理解される。
(Evaluation-SEM analysis)
FIG. 36 shows the result of observing the surface form of the produced laminate with an FE-SEM (field emission scanning electron microscope) (manufactured by Hitachi High-Technologies, S5200 type). From this observation result, it is understood that the dopant injection layer is integrated with the substrate.
（評価−ＴＥＭ分析）
作製された積層体の表面形態を透過電子顕微鏡（ＴＥＭ）（日本電子製、ＪＥＭ２０１０）にて観察した結果を図３７に示す。また、図３７においてＡ−１〜Ａ−４で示される箇所を、図３８〜４１において拡大して示している。この観察結果からは、ドーパント注入層が基材と一体化しており、かつドーパント注入層の結晶方位とシリコン基材の結晶方位とが同じであることが理解される。
(Evaluation-TEM analysis)
The result of having observed the surface form of the produced laminated body with the transmission electron microscope (TEM) (the JEOL make, JEM2010) is shown in FIG. 37, the parts indicated by A-1 to A-4 are enlarged and shown in FIGS. From this observation result, it is understood that the dopant injection layer is integrated with the base material, and the crystal orientation of the dopant injection layer and the crystal orientation of the silicon base material are the same.
（評価−電子回折分析）
作製された積層体の表面形態を電子回折分析（日本電子製、ＪＥＭ２０１０付属機能）にて観察した結果を図４３及び４４に示す。ここで、図４３及び４４はそれぞれ、図４２で示すＦＥ−ＳＥＭ側面断面写真において番号１〜２で示される箇所についての電子回折分析結果である。この観察結果からは、ドーパント注入層が基材と一体化しており、かつドーパント注入層の結晶方位とシリコン基材の結晶方位とが同じであることが理解される。
(Evaluation-Electron Diffraction Analysis)
43 and 44 show the results of observation of the surface form of the produced laminate by electron diffraction analysis (manufactured by JEOL, JEM2010 accessory function). Here, FIGS. 43 and 44 are the results of electron diffraction analysis for the portions indicated by numbers 1 and 2 in the FE-SEM side cross-sectional photograph shown in FIG. From this observation result, it is understood that the dopant injection layer is integrated with the base material, and the crystal orientation of the dopant injection layer and the crystal orientation of the silicon base material are the same.
〈比較例２〉
光照射後にランプ加熱装置（アルバック理工、ＭＩＬＡ−５０００）にて、１０００℃で２０分間熱処理を行った以外は実施例１と同様にして、ドーパント注入層を有するシリコン基材の作製を行った。
<Comparative example 2>
A silicon substrate having a dopant injection layer was prepared in the same manner as in Example 1 except that heat treatment was performed at 1000 ° C. for 20 minutes with a lamp heating apparatus (ULVAC RIKO, MILA-5000) after light irradiation.
（評価−ライフタイム測定）
作製された積層体のライフタイムを、ライフタイム測定装置（ＳＥＭＩＬＡＢ、ＷＴ−２０００）にて観察した。
(Evaluation-Lifetime measurement)
The lifetime of the produced laminate was observed with a lifetime measuring device (SEMILAB, WT-2000).
これによれば、洗浄後未処理のシリコン基材でのライフタイムが９μ秒であったのに対し、ドーパント注入層を両面に堆積させたシリコン基材でのライフタイムは１．１μ秒であった。この測定結果からは、熱処理によってドーパント注入層からのドーパントの拡散が進行すると、ライフタイムが低下することが理解される。 According to this, the lifetime in the untreated silicon substrate after cleaning was 9 μsec, whereas the lifetime in the silicon substrate with the dopant injection layer deposited on both sides was 1.1 μsec. It was. From this measurement result, it is understood that the lifetime decreases as the diffusion of the dopant from the dopant injection layer proceeds by the heat treatment.
（評価−Ｄｙｎａｍｉｃ ＳＩＭＳ分析）
ドーパント注入層を有するシリコン基材のＳＩＭＳ（動的二次イオン質量分析）を、ＣＡＭＥＣＡ ＩＭＳ−７ｆを用いて行った。測定条件は、一次イオン種Ｏ２ ＋、一次加速電圧：３．０ｋＶ、検出領域３０μｍΦであった。
(Evaluation-Dynamic SIMS analysis)
SIMS (dynamic secondary ion mass spectrometry) of a silicon substrate having a dopant injection layer was performed using CAMECA IMS-7f. The measurement conditions were primary ion species O 2 + , primary acceleration voltage: 3.0 kV, and detection region 30 μmΦ.
ＳＩＭＳの結果を図４５に示す。この観察結果からは、実施例１と比較して、熱処理によってドーパント注入層からのドーパントの拡散が進行していることが理解される。具体的には、ドープ濃度は、ドーパント注入層の表面から０．１μｍ及び０．２μｍの深さのいずれにおいても１×１０２０ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３の範囲内であった。 The results of SIMS are shown in FIG. From this observation result, it is understood that the diffusion of the dopant from the dopant injection layer proceeds by the heat treatment as compared with Example 1. Specifically, the doping concentration is within the range of 1 × 10 20 atoms / cm 3 to 1 × 10 21 atoms / cm 3 at any depth of 0.1 μm and 0.2 μm from the surface of the dopant injection layer. there were.
１０ 半導体基材
１２、１２ａ ｎ型半導体層
１４、１４ａ ｐ型半導体層
２２ 受光面側電極
２４ 保護層
３２ 裏面側電極
３４ 保護層
５２ ドーパント注入層
５２ａ 未焼結ドーパント注入層
６２ ドーパント注入層
５００ａ 本発明のセレクティブエミッタ型太陽電池
６００ａ 本発明のバックコンタクト型太陽電池
DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 12, 12a n-type semiconductor layer 14, 14a p-type semiconductor layer 22 Light-receiving surface side electrode 24 Protective layer 32 Back surface side electrode 34 Protective layer 52 Dopant injection layer 52a Unsintered dopant injection layer 62 Dopant injection layer 500a book Selective emitter solar cell of the invention 600a Back contact solar cell of the invention
Claims (27)
下記の工程（ａ）〜（ｃ）を含み、かつ第１のドーパント注入層の結晶方位が、前記半導体層又は基材の結晶方位と同じである、半導体デバイスの製造方法：
（ａ）前記半導体層又は基材の第１の箇所に、第１の粒子を含有する第１の分散体を適用すること、ここで、前記第１の粒子は、前記半導体層又は基材と同一の元素から本質的になり、かつｐ型又はｎ型ドーパントによってドープされている、
（ｂ）適用した前記第１の分散体を乾燥して、第１の未焼結ドーパント注入層とすること、及び
（ｃ）前記第１の未焼結ドーパント注入層に光照射を行うことによって、前記半導体層又は基材の前記第１の箇所を、前記ｐ型又はｎ型ドーパントによってドープすると共に、前記第１の未焼結ドーパント注入層を焼結させて、前記半導体層又は基材と一体化した第１のドーパント注入層とすること。 A method for producing a semiconductor device, comprising: a semiconductor layer or a substrate made of a semiconductor element; and a first dopant injection layer on the semiconductor layer or the substrate,
Comprising the following steps (a) ~ (c), or Tsu crystal orientations of the first dopant injection layer, the semiconductor layer or the same as the crystal orientation of the substrate, a semi-conductor device manufacturing method:
(A) applying a first dispersion containing first particles to a first location of the semiconductor layer or substrate, wherein the first particles comprise the semiconductor layer or substrate; Consisting essentially of the same element and doped with a p-type or n-type dopant,
(B) drying the applied first dispersion to form a first unsintered dopant injection layer; and (c) irradiating the first unsintered dopant injection layer with light. The first portion of the semiconductor layer or substrate is doped with the p-type or n-type dopant, and the first unsintered dopant injection layer is sintered, and the semiconductor layer or substrate To be an integrated first dopant injection layer.
第２のドーパント注入層の結晶方位が、前記半導体層又は基材の結晶方位と同じ、かつ／又はドーパントの濃度が、前記第２のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ前記第２のドーパント注入層の表面から０．３μｍの深さにおいて、０．１μｍの深さの１／１０以下である、
請求項１又は２に記載の方法：
（ａ’）工程（ａ）と同時に、工程（ａ）と（ｂ）との間に、又は工程（ｂ）と（ｃ）との間に、前記半導体層又は基材の第２の箇所に、第２の粒子を含有する第２の分散体を適用すること、ここで、前記第２の粒子は、前記半導体層又は基材と同一の元素から本質的になり、かつ前記第１の粒子のドーパントとは異なる型のドーパントによってドープされている、
（ｂ’）工程（ｂ）と同時に又は工程（ｂ）とは別に、適用した前記第２の分散体を乾燥して、第２の未焼結ドーパント注入層とすること、及び
（ｃ’）工程（ｃ）と同時に又は工程（ｃ）とは別に、前記第２の未焼結ドーパント注入層に光照射を行うことによって、前記半導体層又は基材の前記第２の箇所を、ｐ型又はｎ型ドーパントによってドープすると共に、前記第２の未焼結ドーパント注入層を焼結させて、前記半導体層又は基材と一体化した第２のドーパント注入層とすること。 The process further includes the following steps (a ′) to (c ′), and the crystal orientation of the second dopant injection layer is the same as the crystal orientation of the semiconductor layer or substrate, and / or the dopant concentration is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the second dopant implantation layer, and 0.1 μm at a depth of 0.3 μm from the surface of the second dopant implantation layer. 1/10 or less of the depth,
Method according to claim 1 or 2 :
(A ′) At the same time as the step (a), between the steps (a) and (b), or between the steps (b) and (c), at the second location of the semiconductor layer or substrate. Applying a second dispersion containing second particles, wherein the second particles consist essentially of the same elements as the semiconductor layer or substrate and the first particles Doped with a different type of dopant than
(B ′) drying the applied second dispersion simultaneously with step (b) or separately from step (b) to form a second unsintered dopant injection layer; and (c ′) Simultaneously with the step (c) or separately from the step (c), the second unsintered dopant injection layer is irradiated with light so that the second portion of the semiconductor layer or the substrate is p-type or Doping with an n-type dopant and sintering the second unsintered dopant injection layer to form a second dopant injection layer integrated with the semiconductor layer or substrate.
前記第２のドーパント注入層の結晶方位が、前記半導体層又は基材の結晶方位と同じ、かつ／又はドーパントの濃度が、前記第２のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ前記第２のドーパント注入層の表面から０．３μｍの深さにおいて、０．１μｍの深さの１／１０以下である、
請求項１又は２に記載の方法：
（ａ”）前記半導体層又は基材の第２の箇所に、第２の粒子を含有する第２の分散体を適用すること、ここで、前記第２の粒子は、前記半導体層又は基材と同一の元素から本質的になり、かつ前記第１の粒子のドーパントとは異なる型のドーパントによってドープされている、
（ｂ”）適用した前記第２の分散体を乾燥して、第２の未焼結ドーパント注入層とすること、及び
（ｃ”）前記第２の未焼結ドーパント注入層に光照射を行うことによって、前記半導体層又は基材の前記第２の選択された箇所を、ｐ型又はｎ型ドーパントによってドープすると共に、第２の未焼結ドーパント注入層を焼結させて、前記半導体層又は基材と一体化した第２のドーパント注入層とすること。 After the step (c), the method further includes the following steps (a ″) to (c ″), and the crystal orientation of the second dopant injection layer is the same as the crystal orientation of the semiconductor layer or substrate, and / or Alternatively, the dopant concentration is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the second dopant implantation layer, and 0.3 μm from the surface of the second dopant implantation layer. The depth is 1/10 or less of the depth of 0.1 μm.
Method according to claim 1 or 2 :
(A ″) applying a second dispersion containing second particles to a second location of the semiconductor layer or substrate, wherein the second particles are the semiconductor layer or substrate. Consisting essentially of the same element and doped with a different type of dopant than the dopant of the first particle,
(B ″) drying the applied second dispersion to form a second unsintered dopant injection layer; and (c ″) irradiating the second unsintered dopant injection layer. The second selected portion of the semiconductor layer or substrate is doped with a p-type or n-type dopant and a second unsintered dopant injection layer is sintered to form the semiconductor layer or It is set as the 2nd dopant injection layer integrated with the base material.
前記第１の粒子が、前記半導体層又は基材と同一の元素から本質的になり、かつｐ型又はｎ型ドーパントによってドープされており、
前記第１のドーパント注入層が、前記半導体層又は基材と一体化されており、かつ
前記第１のドーパント注入層の結晶方位が、前記半導体層又は基材の結晶方位と同じである、
半導体デバイス。 The first dopant injection layer formed by sintering the first particles is disposed in the first portion of the layer made of the semiconductor element or the base material,
The first particle consists essentially of the same element as the semiconductor layer or substrate and is doped with a p-type or n-type dopant;
Said first dopant injection layer, the is integrated with the semiconductor layer or substrate, and the crystal orientation of the first dopant injection layer, the crystal orientation and is the same of the semiconductor layer or the substrate,
Semiconductor device.
前記第２の粒子が、前記半導体層又は基材と同一の元素から本質的になり、かつ前記第１の粒子のドーパントとは異なる型のドーパントによってドープされており、
前記第２のドーパント注入層が、前記半導体層又は基材と一体化されており、かつ
前記第２のドーパント注入層の結晶方位が、前記半導体層又は基材の結晶方位と同じ、かつ／又は前記ドーパントの濃度が、前記第２のドーパント注入層の表面から０．１μｍの深さにおいて１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、かつ前記第２のドーパント注入層の表面から０．３μｍの深さにおいて、０．１μｍの深さの１／１０以下である、
請求項１６又は１７に記載の半導体デバイス。 A second dopant injection layer formed by sintering the second particles is disposed at the second location of the semiconductor layer or substrate;
The second particle consists essentially of the same element as the semiconductor layer or substrate and is doped with a different type of dopant than the dopant of the first particle;
The second dopant injection layer is integrated with the semiconductor layer or substrate, and the crystal orientation of the second dopant injection layer is the same as the crystal orientation of the semiconductor layer or substrate, and / or The dopant concentration is 1 × 10 20 atoms / cm 3 or more at a depth of 0.1 μm from the surface of the second dopant implantation layer, and 0.3 μm from the surface of the second dopant implantation layer. The depth is 1/10 or less of the depth of 0.1 μm.
The semiconductor device according to claim 16 or 17 .
Priority Applications (17)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011269017A JP5253561B2 (en) | 2011-02-04 | 2011-12-08 | Semiconductor device manufacturing method, semiconductor device, and dispersion |
| EP16158380.2A EP3046136A1 (en) | 2010-12-10 | 2011-12-09 | Dispersion containing semiconductor particles |
| CN201310408737.2A CN103560142A (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminate, semiconductor device and manufacturing method thereof |
| PCT/JP2011/078599 WO2012077797A1 (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device |
| KR1020137017903A KR101411808B1 (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device |
| KR1020147004051A KR101411726B1 (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device |
| CN201710907263.4A CN107658212B (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminate, semiconductor device, and methods for producing them |
| TW103142836A TWI520176B (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminates, semiconductor devices, and the like |
| EP13187578.3A EP2701182A3 (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device |
| CN2011800672003A CN103348448A (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device |
| EP11846379.3A EP2650908A4 (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device |
| TW100145547A TWI488321B (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminates, semiconductor devices, and the like |
| TW103142835A TWI511315B (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminates, semiconductor devices, and the like |
| US13/824,558 US9577050B2 (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminate, semiconductor device, and production method thereof |
| KR1020137018186A KR101386271B1 (en) | 2010-12-10 | 2011-12-09 | Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device |
| US13/846,605 US20130298989A1 (en) | 2010-12-10 | 2013-03-18 | Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device |
| US15/097,672 US20160300717A1 (en) | 2010-12-10 | 2016-04-13 | Semiconductor laminate, semiconductor device, and production method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011023252 | 2011-02-04 | ||
| JP2011023252 | 2011-02-04 | ||
| JP2011269017A JP5253561B2 (en) | 2011-02-04 | 2011-12-08 | Semiconductor device manufacturing method, semiconductor device, and dispersion |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012178546A JP2012178546A (en) | 2012-09-13 |
| JP2012178546A5 JP2012178546A5 (en) | 2013-03-14 |
| JP5253561B2 true JP5253561B2 (en) | 2013-07-31 |
Family
ID=46980178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011269017A Active JP5253561B2 (en) | 2010-12-10 | 2011-12-08 | Semiconductor device manufacturing method, semiconductor device, and dispersion |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5253561B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039532B (en) * | 2012-03-30 | 2020-08-25 | 帝人株式会社 | Dopant injection layer, method of forming the same, and method of manufacturing semiconductor device |
| JP6647621B2 (en) * | 2015-02-25 | 2020-02-14 | 国立大学法人九州大学 | Impurity introduction device, impurity introduction method, and semiconductor element manufacturing method |
| JP6959795B2 (en) * | 2017-08-17 | 2021-11-05 | 株式会社カネカ | Manufacturing method of back contact type solar cell |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4016419B2 (en) * | 2002-08-23 | 2007-12-05 | Ｊｓｒ株式会社 | Silicon film forming composition and silicon film forming method |
| JP2004204094A (en) * | 2002-12-26 | 2004-07-22 | Jsr Corp | Composition for forming silicon film and method for forming silicon film |
| JP2004186320A (en) * | 2002-12-02 | 2004-07-02 | Jsr Corp | Composition for forming silicon film, and solar battery |
| CN102246275B (en) * | 2008-10-29 | 2014-04-30 | 英诺瓦莱特公司 | Methods of forming multi-doped junctions on a substrate |
| JP2010278370A (en) * | 2009-06-01 | 2010-12-09 | Kazufumi Ogawa | Polysilicon thin film, method of manufacturing the same, and solar cell and tft using the film, tft array and display device, and method of manufacturing them |
-
2011
- 2011-12-08 JP JP2011269017A patent/JP5253561B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012178546A (en) | 2012-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10374109B2 (en) | Silicon-based visible and near-infrared optoelectric devices | |
| KR101411808B1 (en) | Semiconductor laminate, semiconductor device, method for producing semiconductor laminate, and method for manufacturing semiconductor device | |
| EP1794804B1 (en) | Method for manufacturing of silicon-based detectors having laser-microstructured surface layers having electron-donating constituents | |
| US7354792B2 (en) | Manufacture of silicon-based devices having disordered sulfur-doped surface layers | |
| US9142696B2 (en) | Solar cells with silicon nanoparticles that are coated with nanoparticle passivation film | |
| JP5818972B2 (en) | Semiconductor laminated body and method for manufacturing the same, method for manufacturing semiconductor device, semiconductor device, dopant composition, dopant injection layer, and method for forming doped layer | |
| JP5253561B2 (en) | Semiconductor device manufacturing method, semiconductor device, and dispersion | |
| JP6076545B2 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130124 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130124 |
|
| TRDD | Decision of grant or rejection written | ||
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130311 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130416 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5253561 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |