JP5253470B2

JP5253470B2 - Inverter control device

Info

Publication number: JP5253470B2
Application number: JP2010204113A
Authority: JP
Inventors: 和憲坂廼邊; 浩一有澤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-09-13
Filing date: 2010-09-13
Publication date: 2013-07-31
Anticipated expiration: 2030-09-13
Also published as: JP2012060847A

Description

本発明は、インバーター制御装置に関するものである。 The present invention relates to an inverter control device.

３相モーターを駆動するにあたり、例えば電流制御のＰＷＭインバーター制御を採用したものが、各種提案されている。このような技術の中には、該３相モーターに接続されている各相の電流値を検出し、その検出結果に基づいて負荷トルクや回転子の位置等の情報を算出し、制御するものがある（例えば、特許文献１）。
特許文献１に記載の技術は、各相の電流値を検出する電流検出器が、直流母線に配置されており、ＰＷＭ周期内のスイッチングタイミングに応じて各相の電流値を検出し、その検出結果に基づいて、３相モーターを制御するものである（以下、直流母線電流による相電流検出法とも呼ぶ）。 For driving a three-phase motor, for example, various types that employ current-controlled PWM inverter control have been proposed. Among such technologies, the current value of each phase connected to the three-phase motor is detected, and information such as load torque and rotor position is calculated and controlled based on the detection result. (For example, Patent Document 1).
In the technique described in Patent Document 1, a current detector that detects a current value of each phase is arranged on a DC bus, detects a current value of each phase according to switching timing within a PWM cycle, and detects the current value. Based on the result, the three-phase motor is controlled (hereinafter also referred to as a phase current detection method using a DC bus current).

直流母線電流による相電流検出法を採用し、さらに、ＰＷＭ周期の前半に各相の電流値を検出するための補正を行い、その後半に該補正をオフセットするものがある（例えば、特許文献２）。
特許文献２に記載の技術は、該補正により、生成される各相のＰＷＭパルスのスイッチングタイミング間隔を広げることで、１ＰＷＭ周期を最小周期として各相の電流値を検出するとともに、ＰＷＭ周期の後半と前半で、補正前の電圧値を基準としてオフセットする方向を逆にしているので、該補正によって負荷側の駆動に影響を与えてしまうことを抑制しているものである。 A phase current detection method using a DC bus current is employed, and further, correction for detecting the current value of each phase is performed in the first half of the PWM cycle, and the correction is offset in the second half (for example, Patent Document 2). ).
The technique described in Patent Document 2 detects the current value of each phase with 1 PWM period as the minimum period by widening the switching timing interval of PWM pulses of each phase generated by the correction, and the latter half of the PWM period. In the first half, the direction of offset is reversed with reference to the voltage value before correction, so that the influence on the drive on the load side due to the correction is suppressed.

特開平８−１９２６３号公報（例えば、図３参照）JP-A-8-19263 (for example, see FIG. 3) 特許３６６４０４０号公報（例えば、５頁〜８頁、図１、図４参照）Japanese Patent No. 3664040 (see, for example, pages 5 to 8, FIGS. 1 and 4)

特許文献１に記載の技術では、各相の出力電圧が０近傍であったり、各相の出力電圧の差が充分なものでなかったりして、電流値を検出しにくくなってしまっていた。つまり、各相の電流値に基づいて、負荷側を高効率に駆動する制御を実現できなかった。 In the technique described in Patent Document 1, it is difficult to detect the current value because the output voltage of each phase is close to 0 or the difference between the output voltages of each phase is not sufficient. That is, the control for driving the load side with high efficiency cannot be realized based on the current value of each phase.

特許文献２に記載の技術では、上記記載の制御を採用しており、各相の電流値をより確実に検出することができる周期がＰＷＭ周期より大きいので、負荷側を高効率に駆動する制御を実現できなかった。 In the technique described in Patent Document 2, the above-described control is adopted, and the period in which the current value of each phase can be detected more reliably is larger than the PWM period, so that the load side is driven with high efficiency. Could not be realized.

本発明は、以上のような課題を解決するためになされたもので、各相の電流値を検出する周期を短くするとともに、負荷側の駆動に影響を与えてしまうことを抑制する補正をして、負荷側を高効率に駆動する制御を実現したインバーター制御装置を提供することを目的としている。 The present invention has been made to solve the above-described problems. The period for detecting the current value of each phase is shortened, and correction for suppressing the influence on driving on the load side is performed. An object of the present invention is to provide an inverter control device that realizes control for driving the load side with high efficiency.

本発明に係るインバーター制御装置は、３相からなる誘導負荷に供給される相電流を制御するための逐次更新される指令信号に基づいて駆動するインバーター主回路と、インバーター主回路の直流母線電流を所定周期で検出する電流検出手段とを有するインバーターを制御するインバーター制御装置において、指令信号を補正して出力する指令補正部と、指令補正部から出力された補正後の指令信号に基づいてＰＷＭ信号を生成し、インバーター主回路に出力するＰＷＭ信号生成手段と、を有し、電流検出手段は、直流母線電流の検出周期が、１／２ＰＷＭ周期の１以上の整数倍の周期であり、指令補正部は、この検出周期ごとに検出される直流母線電流の値に基づいて算出される３相の指令信号を、電圧の大きい順番に最大電圧指令信号、中間電圧指令信号、及び最小電圧指令信号とすると、予め設定されるタイミングから１／２ＰＷＭ周期ごとに最大電圧指令信号及び最小電圧指令信号にオフセット補正を行うか否かを判定するものであり、最大電圧指令信号と中間電圧指令信号との電圧差が所定値より小さいとき、最大電圧指令信号と、中間電圧指令信号との電圧差が、所定値以上になるように中間電圧指令信号ではなく最大電圧指令信号に対して第１のオフセット補正を行うとともに、中間電圧指令信号と最小電圧指令信号との電圧差が所定値より小さいとき、中間電圧指令信号と、最小電圧指令信号との電圧差が、所定値以上になるように中間電圧指令信号ではなく最小電圧指令信号に対して第２のオフセット補正を行い、第１のオフセット補正のオフセット方向を、予め設定されるタイミングから行われた複数の第１のオフセット補正の補正量に対応する複数の積分値を積算した値が、０に近づくように演算して決定し、第２のオフセット補正のオフセット方向を、予め設定されるタイミングから行われた複数の第２のオフセット補正の補正量に対応する複数の積分値を積算した値が、０に近づくように演算して決定する。 An inverter control device according to the present invention includes an inverter main circuit that is driven based on a sequentially updated command signal for controlling a phase current supplied to an inductive load having three phases, and a DC bus current of the inverter main circuit. In an inverter control apparatus for controlling an inverter having current detection means for detecting at a predetermined cycle, a command correction unit for correcting and outputting a command signal, and a PWM signal based on the corrected command signal output from the command correction unit And a PWM signal generation means for outputting to the inverter main circuit, and the current detection means has a detection cycle of the DC bus current that is a cycle of an integer multiple of 1 or more of a 1/2 PWM cycle, and a command correction The unit calculates a three-phase command signal calculated based on the value of the DC bus current detected at each detection cycle, in order of increasing voltage, the maximum voltage command signal, Assuming that the intermediate voltage command signal and the minimum voltage command signal are used, it is determined whether or not the offset correction is performed on the maximum voltage command signal and the minimum voltage command signal every 1/2 PWM period from the preset timing. When the voltage difference between the voltage command signal and the intermediate voltage command signal is smaller than the predetermined value, the maximum voltage instead of the intermediate voltage command signal is set so that the voltage difference between the maximum voltage command signal and the intermediate voltage command signal is equal to or greater than the predetermined value. When the first offset correction is performed on the command signal and the voltage difference between the intermediate voltage command signal and the minimum voltage command signal is smaller than a predetermined value, the voltage difference between the intermediate voltage command signal and the minimum voltage command signal is performing a second offset correction with respect to the minimum voltage command signal rather than the intermediate voltage command signal such that a predetermined value or more, the offset direction of the first offset correction, pre The value obtained by integrating a plurality of integral values corresponding to the correction amount of the plurality of first offset compensation made from the set are timing, determined by calculation to be closer to 0, the offset direction of the second offset correction Is determined by calculating so that a value obtained by integrating a plurality of integral values corresponding to a plurality of correction amounts of the second offset correction performed from a preset timing approaches 0 .

本発明に係るインバーター制御装置によれば、各相の電流値を検出する周期を短くするとともに、負荷側の駆動に影響を与えてしまうことを抑制する補正をして、負荷側を高効率に駆動する制御を実現することができる。 According to the inverter control device of the present invention, the period for detecting the current value of each phase is shortened, and correction for suppressing the influence on the driving on the load side is performed, so that the load side is made highly efficient. The drive control can be realized.

本発明の実施の形態１に係るインバーター制御装置の回路ブロック例図である。It is a circuit block example figure of the inverter control apparatus which concerns on Embodiment 1 of this invention. 図１に示すインバーター制御装置の指令補正部の補正フローチャートである。It is a correction | amendment flowchart of the command correction | amendment part of the inverter control apparatus shown in FIG. 図１に示すインバーター制御装置の各信号の波形チャートを説明するものである。The waveform chart of each signal of the inverter control apparatus shown in FIG. 1 will be described. 図１に示すインバーター制御装置のＰＷＭ周期と、指令信号と、電流検出周期の関係を説明するものである。The relationship of the PWM period of the inverter control apparatus shown in FIG. 1, a command signal, and an electric current detection period is demonstrated.

以下、本発明の実施の形態を図面に基づいて説明する。
実施の形態１．
図１は、本発明の実施の形態１に係るインバーター制御装置の回路ブロック例図である。図３は、図１に示すインバーター制御装置の各信号の波形チャートを説明するものである。なお、図１を含め、以下の図面では各構成部材の大きさの関係が実際のものとは異なる場合がある。また、図１〜図４における、＊の記号はインバーター回路に「指令」をする信号であることを表すために便宜上つけられているものである。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
Embodiment 1 FIG.
FIG. 1 is a circuit block diagram of the inverter control device according to Embodiment 1 of the present invention. FIG. 3 illustrates a waveform chart of each signal of the inverter control device shown in FIG. In addition, in the following drawings including FIG. 1, the relationship of the size of each component may be different from the actual one. In FIG. 1 to FIG. 4, the symbol * is given for convenience to indicate that it is a signal for “commanding” the inverter circuit.

［インバーター制御装置１の構成］
まず、インバーター制御装置１の構成について説明する。
図１に示すように、インバーター制御装置１は、負荷を駆動するための電力を供給する直流電源２、電流を整流する平滑コンデンサー６、直流電流を交流電流とするインバーター主回路３、インバーター主回路３に制御される誘導負荷５、電流を検出する電流検出手段１３、検出される電流に基づいて各相の電流値を演算する相電流演算部３０、相電流演算部３０で演算結果及び電流指令値に基づいてインバーター主回路３を制御する電流制御部１０、電流制御部１０の指令信号を補正する指令補正部１１、指令補正部１１で補正された信号からＰＷＭ信号を生成するＰＷＭ信号生成手段１２と、から構成されている。
ここで、電流指令値とは、例えば誘導負荷５がモーターであった場合には、モーターの回転数を所定の値に制御するための信号をさす。また、指令信号とは、相電流演算部３０で演算された電流値及び電流指令値に基づいて、電流制御部１０が送信する信号である。さらに、誘導負荷５は、三相（Ｕ相、Ｖ相及びＷ相と呼ぶ）であるものとして説明する。また、この指令信号は、１／２ＰＷＭ周期で更新されるものである。 [Configuration of Inverter Control Device 1]
First, the configuration of the inverter control device 1 will be described.
As shown in FIG. 1, the inverter control device 1 includes a DC power supply 2 that supplies power for driving a load, a smoothing capacitor 6 that rectifies current, an inverter main circuit 3 that uses DC current as AC current, and an inverter main circuit. 3, inductive load 5 controlled by current, current detection means 13 for detecting current, phase current calculation unit 30 for calculating the current value of each phase based on the detected current, calculation result and current command in phase current calculation unit 30 A current control unit 10 that controls the inverter main circuit 3 based on the values; a command correction unit 11 that corrects a command signal of the current control unit 10; and a PWM signal generation unit that generates a PWM signal from the signal corrected by the command correction unit 11 12.
Here, the current command value refers to a signal for controlling the rotational speed of the motor to a predetermined value, for example, when the inductive load 5 is a motor. The command signal is a signal transmitted by the current control unit 10 based on the current value calculated by the phase current calculation unit 30 and the current command value. Further, the inductive load 5 will be described as having three phases (referred to as U phase, V phase, and W phase). The command signal is updated at a 1/2 PWM cycle.

直流電源２は、誘導負荷５を駆動するための電力を供給するものである。平滑コンデンサー６は、直流電源２からインバーター主回路３を介して誘導負荷５に供給される電流を整流するものである。インバーター主回路３は、直流電源２から供給される直流電流を、電流、電圧及び周波数が制御された交流電流に変換するものである。インバーター主回路３は、６個のスイッチング素子６ａ〜６ｆが、三相ブリッジ回路を構成している。この三相ブリッジ回路の負荷側は、誘導負荷５のＵ相、Ｖ相及びＷ相に接続されている。これらの直流電源２、平滑コンデンサー６及びインバーター主回路３は、図１に示すように、並列に接続されている。ここで、これらＵ相、Ｖ相及びＷ相を流れる電流をそれぞれ相電流ＵＩ、相電流ＶＩ、相電流ＷＩと呼ぶ。電流検出手段１３は、直流母線Ｌを流れる電流Ｉｓを所定周期Ｔで検出するものである。なお、直流母線Ｌとは、平滑コンデンサー６の一端Ｐ１と、インバーター主回路３の直流電源２の正極側の間の配線のことである。 The DC power supply 2 supplies electric power for driving the inductive load 5. The smoothing capacitor 6 rectifies the current supplied from the DC power source 2 to the inductive load 5 via the inverter main circuit 3. The inverter main circuit 3 converts a direct current supplied from the direct current power source 2 into an alternating current whose current, voltage and frequency are controlled. In the inverter main circuit 3, six switching elements 6a to 6f form a three-phase bridge circuit. The load side of this three-phase bridge circuit is connected to the U phase, V phase and W phase of the inductive load 5. These DC power supply 2, smoothing capacitor 6 and inverter main circuit 3 are connected in parallel as shown in FIG. Here, currents flowing through the U phase, the V phase, and the W phase are referred to as a phase current UI, a phase current VI, and a phase current WI, respectively. The current detection means 13 detects the current Is flowing through the DC bus L with a predetermined period T. The DC bus L is a wiring between one end P1 of the smoothing capacitor 6 and the positive electrode side of the DC power source 2 of the inverter main circuit 3.

相電流演算部３０は、電流検出手段１３で検出された直流母線Ｌを流れる電流Ｉｓ及びＰＷＭ信号生成手段１２から出力される信号に基づいて、相電流ＵＩ、相電流ＶＩ及び相電流ＷＩの値を演算（推定）し、その演算結果を電流制御部１０に出力するものである。この相電流演算部３０は、電流検出手段１３、ＰＷＭ信号生成手段１２及び電流制御部１０に接続されている。 The phase current calculation unit 30 determines the values of the phase current UI, the phase current VI, and the phase current WI based on the current Is flowing through the DC bus L detected by the current detection unit 13 and the signal output from the PWM signal generation unit 12. Is calculated (estimated), and the calculation result is output to the current control unit 10. The phase current calculation unit 30 is connected to the current detection unit 13, the PWM signal generation unit 12, and the current control unit 10.

電流制御部１０は、相電流演算部３０の演算結果及び外部より与えられる電流指令値に基づいて、各相（Ｕ相、Ｖ相及びＷ相）を制御するための指令信号を、指令補正部１１に送信するものである。ここで、Ｕ相が指令信号ｖｕ１に、Ｖ相が指令信号ｖｖ１に、Ｗ相が指令信号ｖｗ１に対応している。この電流制御部１０は、相電流演算部３０と指令補正部１１に接続されている。また、インバーター制御装置１において、指令信号ｖｕ１〜指令信号ｖｖ１が、指令補正部１１に出力される最小の周期は、後述するＰＷＭ信号生成手段１２のキャリアの半周期となっている。 The current control unit 10 generates a command signal for controlling each phase (U phase, V phase, and W phase) based on the calculation result of the phase current calculation unit 30 and the current command value given from the outside. 11 is transmitted. Here, the U phase corresponds to the command signal vu1, the V phase corresponds to the command signal vv1, and the W phase corresponds to the command signal vw1. The current control unit 10 is connected to the phase current calculation unit 30 and the command correction unit 11. Further, in the inverter control device 1, the minimum period in which the command signal vu1 to the command signal vv1 are output to the command correction unit 11 is a half cycle of the carrier of the PWM signal generation unit 12 described later.

指令補正部１１は、電流制御部１０から受信した指令信号（ｖｕ１、ｖｖ１及びｖｗ１）を、補正後指令信号（ｖｕ２、ｖｖ２及びｖｗ２）に補正し、この補正後指令信号（ｖｕ２、ｖｖ２及びｖｗ２）をＰＷＭ信号生成手段１２に送信するものである。ここで、補正前指令信号ｖｕ１が補正後指令信号ｖｕ２に、補正前指令信号ｖｖ１が補正後指令信号ｖｖ２に、補正前指令信号ｖｗ１が補正後指令信号ｖｗ２に対応している。なお、どのように指令信号（ｖｕ１、ｖｖ１及びｖｗ１）を補正後指令信号（ｖｕ２、ｖｖ２及びｖｗ２）に補正するかについては、図２の説明にて後述するものとする。この指令補正部１１は、電流制御部１０とＰＷＭ信号生成手段１２に接続されている。 The command correction unit 11 corrects the command signals (vu1, vv1, and vw1) received from the current control unit 10 into corrected command signals (vu2, vv2, and vw2), and the corrected command signals (vu2, vv2, and vw2). ) Is transmitted to the PWM signal generation means 12. Here, the pre-correction command signal vu1 corresponds to the post-correction command signal vu2, the pre-correction command signal vv1 corresponds to the post-correction command signal vv2, and the pre-correction command signal vw1 corresponds to the post-correction command signal vw2. Note that how the command signals (vu1, vv1, and vw1) are corrected to the corrected command signals (vu2, vv2, and vw2) will be described later with reference to FIG. The command correction unit 11 is connected to the current control unit 10 and the PWM signal generation unit 12.

ＰＷＭ信号生成手段１２は、指令補正部１１から受信した補正後指令信号（ｖｕ２、ｖｖ２及びｖｗ２）とキャリア（図４の三角波を参照）に基づいて、スイッチング素子６ａ〜スイッチング素子６ｆをオン／オフするためのＰＷＭ信号を、スイッチング素子６ａ〜スイッチング素子６ｆに送信するものである。また、ＰＷＭ信号生成手段１２は、相電流演算部３０にもＰＷＭ信号に関するデータを送信している。このＰＷＭ信号生成手段１２は、指令補正部１１とスイッチング素子６ａ〜スイッチング素子６ｆに接続されている。 The PWM signal generation means 12 turns on / off the switching elements 6a to 6f based on the corrected command signals (vu2, vv2, and vw2) received from the command correction unit 11 and the carrier (see the triangular wave in FIG. 4). The PWM signal for doing this is transmitted to the switching elements 6a to 6f. The PWM signal generation means 12 also transmits data related to the PWM signal to the phase current calculation unit 30. The PWM signal generation means 12 is connected to the command correction unit 11 and the switching elements 6a to 6f.

［指令補正部１１の補正について］
指令補正部１１は、直流母線Ｌで検出される電流Ｉｓから各相電流ＵＩ、相電流ＶＩ及び相電流ＷＩを演算することが困難になるほど、インバーター主回路３のスイッチングタイミング間隔が短くなった場合に、該スイッチングタイミング間隔を長くするようにオフセット補正をかける。該スイッチングタイミング間隔が短くなることは、指令信号（ｖｕ１、ｖｖ１及びｖｗ１）の電圧差が小さくなることに対応している。そこで、指令補正部１１は、指令信号（ｖｕ１、ｖｖ１及びｖｗ１）の電圧差が、所定電圧差Ｄｍｉｎより小さい場合に、電圧差を大きくするように所定のタイミング（後述して説明する）でオフセット補正をかけるようになっている。なお、該オフセット補正をかける周期は、１／２ＰＷＭ周期である。つまり、指令補正部１１は、１／２ＰＷＭ周期ごとに送信された指令信号ｖｕ１〜指令信号ＵＷ１に該オフセット補正をかけて、１／２ＰＷＭ周期ごとに該オフセット補正をかけたｖｕ２〜指令信号ＵＷ２をインバーター主回路３に出力している。 [Correction of command correction unit 11]
When the switching timing interval of the inverter main circuit 3 becomes shorter as the command correction unit 11 becomes difficult to calculate each phase current UI, phase current VI, and phase current WI from the current Is detected by the DC bus L. In addition, offset correction is performed so as to lengthen the switching timing interval. The shorter switching timing interval corresponds to the smaller voltage difference between the command signals (vu1, vv1, and vw1). Accordingly, the command correction unit 11 offsets the voltage difference of the command signals (vu1, vv1, and vw1) at a predetermined timing (described later) so as to increase the voltage difference when the voltage difference is smaller than the predetermined voltage difference Dmin. Correction is to be applied. Note that the cycle for applying the offset correction is a 1/2 PWM cycle. That is, the command correction unit 11 applies the offset correction to the command signal vu1 to the command signal UW1 transmitted every 1/2 PWM cycle, and the vu2 to the command signal UW2 obtained by applying the offset correction every 1/2 PWM cycle. Output to the inverter main circuit 3.

図２は、図１に示すインバーター制御装置１の指令補正部１１の補正フローチャートである。図２に基づいて、指令補正部１１の補正について説明する。ここで、図２のＳ１〜Ｓ１５は、以下に説明するステップ１〜ステップ１５に対応している。
（ステップ１）
電流制御部１０から受信した指令信号ｖｕ１〜指令信号ｖｗ１の大きさを演算し、一番大きいものから順番に、最大相電圧指令値ｖｍａｘ１、第２相電圧指令値ｖｍｉｄ１、最小相電圧指令値ｖｍiｎ１とする。 FIG. 2 is a correction flowchart of the command correction unit 11 of the inverter control device 1 shown in FIG. The correction of the command correction unit 11 will be described based on FIG. Here, S1 to S15 in FIG. 2 correspond to Step 1 to Step 15 described below.
(Step 1)
The magnitudes of the command signals vu1 to vw1 received from the current control unit 10 are calculated, and the maximum phase voltage command value vmax1, the second phase voltage command value vmid1, and the minimum phase voltage command value vmin1 are calculated in order from the largest. And

（ステップ２）
最大相電圧指令値ｖｍａｘ１から第２相電圧指令値ｖｍｉｄ１を引いた値を、Δｖ１２’とする。 (Step 2)
A value obtained by subtracting the second phase voltage command value vmid1 from the maximum phase voltage command value vmax1 is defined as Δv12 ′.

（ステップ３）
積分値Δｖ１２（ｔ−１）に差Δｖ１２’を加えた値を、更新積分値Δｖ１２として更新する。ここで、積分値について説明する。指令補正部１１は、本フローチャートで説明する補正を、キャリアの半周期（１／２ＰＷＭ周期）で逐次している。この指令補正部１１は、電流検出手段１３が電流を検出する周期（所定周期Ｔ）の間において、更新時の指令信号ｖｕ１〜ＵＷ１の電圧値を正負の基準として、所定周期の始めから補正前までの指令信号の基準に対する積分値を演算しており、この積分値が、Δｖ１２（ｔ−１）に相当するものである。従って、更新積分値Δｖ１２は、厳密には更新積分値Δｖ１２（ｔ）と表記することになるがこの（ｔ）は、省略している。再び、図２に基づいて、指令補正部１１の補正フローチャートの説明に戻る。 (Step 3)
A value obtained by adding the difference Δv12 ′ to the integrated value Δv12 (t−1) is updated as the updated integrated value Δv12. Here, the integral value will be described. The command correction unit 11 sequentially performs the correction described in this flowchart in a carrier half cycle (1/2 PWM cycle). This command correction unit 11 performs pre-correction from the beginning of a predetermined cycle with the voltage values of the command signals vu1 to UW1 at the time of update as positive and negative references during the period (predetermined cycle T) in which the current detection unit 13 detects current. The integrated value with respect to the reference of the command signal is calculated, and this integrated value corresponds to Δv12 (t−1). Therefore, strictly speaking, the update integration value Δv12 is expressed as the update integration value Δv12 (t), but this (t) is omitted. Again, referring back to FIG. 2, the description returns to the correction flowchart of the command correction unit 11.

（ステップ４）
更新積分値Δｖ１２の絶対値が、所定電圧差Ｄｍｉｎ以上であるかを演算する。ここで、更新積分値Δｖ１２の絶対値が、所定電圧差Ｄｍｉｎ以上ならばステップ６Ａに進み、所定電圧差Ｄｍｉｎより小さければステップ５に進む。なお、所定電圧差Ｄｍｉｎとは直流母線Ｌを流れる電流Ｉｓの検出可能である時間間隔に相当する値として、予め設定されているものである。 (Step 4)
It is calculated whether the absolute value of the update integral value Δv12 is equal to or greater than a predetermined voltage difference Dmin. Here, if the absolute value of the update integral value Δv12 is equal to or larger than the predetermined voltage difference Dmin, the process proceeds to step 6A, and if smaller than the predetermined voltage difference Dmin, the process proceeds to step 5. The predetermined voltage difference Dmin is set in advance as a value corresponding to a time interval in which the current Is flowing through the DC bus L can be detected.

（ステップ５）
更新された積分値Δｖ１２の値が、０以上であるならばステップ６Ｂに進み、０より小さいならばステップ６Ｃに進む。 (Step 5)
If the updated integrated value Δv12 is 0 or more, the process proceeds to Step 6B, and if it is smaller than 0, the process proceeds to Step 6C.

（ステップ６Ａ）
更新された積分値Δｖ１２の絶対値が、所定電圧差Ｄｍｉｎ以上であるので、補正する電圧値であるｖｃｍｐ１２の値を０とし、ステップ７へ進む。
（ステップ６Ｂ）
更新された積分値Δｖ１２の絶対値が、所定電圧差Ｄｍｉｎより小さく、さらに、更新された積分値Δｖ１２の値が０以上であるので、ｖｃｍｐ１２の値をＤｍｉｎ−Δｖ１２と設定してステップ７へ進む。
（ステップ６Ｃ）
更新された積分値Δｖ１２の絶対値が、所定電圧差Ｄｍｉｎより小さく、さらに、更新された積分値Δｖ１２の値が０より小さいので、ｖｃｍｐ１２の値を−Ｄｍｉｎ−Δｖ１２と設定してステップ７へ進む。 (Step 6A)
Since the absolute value of the updated integral value Δv12 is greater than or equal to the predetermined voltage difference Dmin, the value of vcmp12 that is the voltage value to be corrected is set to 0, and the process proceeds to step 7.
(Step 6B)
Since the absolute value of the updated integral value Δv12 is smaller than the predetermined voltage difference Dmin and the value of the updated integral value Δv12 is 0 or more, the value of vcmp12 is set to Dmin−Δv12 and the process proceeds to step 7. .
(Step 6C)
Since the absolute value of the updated integral value Δv12 is smaller than the predetermined voltage difference Dmin and the value of the updated integral value Δv12 is smaller than 0, the value of vcmp12 is set to −Dmin−Δv12 and the process proceeds to step 7. .

（ステップ７）
最大相電圧指令値ｖｍａｘ１にｖｃｍｐ１２を加えた値を、最大相電圧指令値ｖｍａｘ２として更新する。また、更新された積分値Δｖ１２にｖｃｍｐ１２を加えた値を新たな積分値Δｖ１２として更新する。 (Step 7)
A value obtained by adding vcmp12 to the maximum phase voltage command value vmax1 is updated as the maximum phase voltage command value vmax2. Further, a value obtained by adding vcmp12 to the updated integral value Δv12 is updated as a new integral value Δv12.

（ステップ８）
第２相電圧指令値ｖｍｉｄ１から最小相電圧指令値ｖｍiｎ１を引いた値を、Δｖ２３’とする。 (Step 8)
A value obtained by subtracting the minimum phase voltage command value vmin1 from the second phase voltage command value vmid1 is defined as Δv23 ′.

（ステップ９）
積分値Δｖ２３（ｔ−１）に差Δｖ２３’を加えた値を、更新積分値Δｖ２３として更新する。 (Step 9)
A value obtained by adding the difference Δv23 ′ to the integrated value Δv23 (t−1) is updated as the updated integrated value Δv23.

（ステップ１０）
更新積分値Δｖ２３の絶対値が、所定電圧差Ｄｍｉｎ以上であるかを演算する。ここで、更新積分値Δｖ２３の絶対値が、所定電圧差Ｄｍｉｎ以上ならばステップ１２Ａに進み、所定電圧差Ｄｍｉｎより小さければステップ１１に進む。なお、所定電圧差Ｄｍｉｎとは直流母線Ｌを流れる電流Ｉｓの検出可能である時間間隔に相当する値として、予め設定されているものである。 (Step 10)
It is calculated whether the absolute value of the update integration value Δv23 is equal to or greater than a predetermined voltage difference Dmin. Here, if the absolute value of the update integration value Δv23 is equal to or larger than the predetermined voltage difference Dmin, the process proceeds to step 12A, and if smaller than the predetermined voltage difference Dmin, the process proceeds to step 11. The predetermined voltage difference Dmin is set in advance as a value corresponding to a time interval in which the current Is flowing through the DC bus L can be detected.

（ステップ１１）
更新された積分値Δｖ２３の値が、０以上であるならばステップ１２Ｂに進み、０より小さいならばステップ１２Ｃに進む。 (Step 11)
If the updated integrated value Δv23 is 0 or more, the process proceeds to step 12B, and if it is smaller than 0, the process proceeds to step 12C.

（ステップ１２Ａ）
更新された積分値Δｖ２３の絶対値が、所定電圧差Ｄｍｉｎ以上であるので、補正する電圧値であるｖｃｍｐ２３の値を０とし、ステップ１３へ進む。
（ステップ１２Ｂ）
更新された積分値Δｖ２３の絶対値が、所定電圧差Ｄｍｉｎより小さく、さらに、更新された積分値Δｖ２３の値が０以上であるので、ｖｃｍｐ２３の値をＤｍｉｎ−Δｖ２３と設定してステップ１３へ進む。
（ステップ１２Ｃ）
更新された積分値Δｖ２３の絶対値が、所定電圧差Ｄｍｉｎより小さく、さらに、更新された積分値Δｖ２３の値が０より小さいので、ｖｃｍｐ２３の値を−Ｄｍｉｎ−Δｖ２３と設定してステップ１３へ進む。 (Step 12A)
Since the absolute value of the updated integral value Δv23 is greater than or equal to the predetermined voltage difference Dmin, the value of vcmp23, which is the voltage value to be corrected, is set to 0, and the process proceeds to step 13.
(Step 12B)
Since the absolute value of the updated integral value Δv23 is smaller than the predetermined voltage difference Dmin and the value of the updated integral value Δv23 is 0 or more, the value of vcmp23 is set to Dmin−Δv23 and the process proceeds to step 13. .
(Step 12C)
Since the absolute value of the updated integral value Δv23 is smaller than the predetermined voltage difference Dmin and the value of the updated integral value Δv23 is smaller than 0, the value of vcmp23 is set to −Dmin−Δv23 and the process proceeds to step 13. .

（ステップ１３）
最大相電圧指令値ｖｍａｘ１にｖｃｍｐ２３を加えた値を、最小相電圧指令値ｖｍiｎ２として更新する。また、更新された積分値Δｖ２３にｖｃｍｐ２３を加えた値を新たな積分値Δｖ２３として更新する。 (Step 13)
A value obtained by adding vcmp23 to the maximum phase voltage command value vmax1 is updated as the minimum phase voltage command value vmin2. Further, a value obtained by adding vcmp23 to the updated integral value Δv23 is updated as a new integral value Δv23.

（ステップ１４）
第２相電圧指令値ｖｍｉｄ１の値を第２相電圧指令値ｖｍｉｄ２として更新する。 (Step 14)
The value of the second phase voltage command value vmid1 is updated as the second phase voltage command value vmid2.

（ステップ１５）
最大相電圧指令値ｖｍａｘ２、第２相電圧指令値ｖｍｉｄ２、最小相電圧指令値ｖｍiｎ２をＰＷＭ信号生成手段に送信する補正後電流指令値（ｖｕ２、ｖｖ２及びｖｗ２）に設定する。 (Step 15)
The maximum phase voltage command value vmax2, the second phase voltage command value vmid2, and the minimum phase voltage command value vmin2 are set to corrected current command values (vu2, vv2, and vw2) that are transmitted to the PWM signal generating means.

［補正のタイミングの説明］
図３は、図１に示すインバーター制御装置１の指令補正部１１の補正タイミングを説明するものである。図２のフローチャートを参照しながら、図３の説明をする。図３では、指令信号ｖｖ１とｖｗ１の電圧値が近接している場合を例としている。指令補正部１１が受信した指令信号ｖｕ１〜指令信号ｖｗ１の電圧の大きさの順番に紙面の上からｖｕ１、ｖｖ１及びｖｗ１としている（ステップ１に相当）。図３の例の場合においては、指令信号ｖｖ１とｖｗ１の電圧値が近接しているので、ステップ２〜６の補正は行われないので説明を省略する。なお、ステップ６Ａ、ステップ６Ｂ及びステップ６Ｃをステップ６と総称している。 [Explanation of correction timing]
FIG. 3 illustrates the correction timing of the command correction unit 11 of the inverter control device 1 shown in FIG. 3 will be described with reference to the flowchart of FIG. FIG. 3 shows an example in which the voltage values of the command signals vv1 and vw1 are close to each other. The command correction unit 11 receives vu1, vv1, and vw1 from the top of the drawing in the order of the voltage levels of the command signal vu1 to the command signal vw1 (corresponding to step 1). In the case of the example of FIG. 3, since the voltage values of the command signals vv1 and vw1 are close to each other, the correction in steps 2 to 6 is not performed, and thus the description thereof is omitted. Note that Step 6A, Step 6B, and Step 6C are collectively referred to as Step 6.

次に、ステップ８〜１２に基づいてＷ相に対応する指令信号ｖｗ１が補正される。指令信号ｖｖ１が第２相電圧指令値ｖｍｉｄ１、指令信号ｖｗ１が最小相指令信号ｖｍiｎ１に対応しており、第２相電圧指令値ｖｍｉｄ１ー最小相指令信号ｖｍiｎ１をしてΔｖ２３’を演算する（ステップ８）。ここで、図３のタイミングＡの以前までの積分値Δｖ２３（ｔー１）の値と、ｖｖ１とｖｗ１との差であるΔｖ２３’との和である、更新積分値Δｖ２３が負になっている（ステップ９）。従って、タイミングＡから１／２ＰＷＭ周期（キャリアの半周期）後のタイミングＢまでは、ｖｗ１に対して上側にオフセットがかかった指令信号ｖｖ２に補正されていることがわかる（ステップ１０〜１２）。引き続いて、図３の矢印Ｂのタイミングでは、矢印Ａから矢印Ｂまでのタイミングの正の値の積分値Δｖ１２が、積算されていることにより、タイミングＢからは、指令信号ｖｖ２（なお、指令信号ｖｖ２は、第２相電圧指令値なので補正はかからないのでｖｖ１と同じである）に対して電圧値が低くなるように下側にオフセットがかかっている。 Next, based on steps 8 to 12, the command signal vw1 corresponding to the W phase is corrected. The command signal vv1 corresponds to the second phase voltage command value vmid1, the command signal vw1 corresponds to the minimum phase command signal vmin1, and the second phase voltage command value vmid1 minus the minimum phase command signal vmin1 is calculated to calculate Δv23 ′ (step) 8). Here, the updated integrated value Δv23, which is the sum of the value of the integrated value Δv23 (t−1) before timing A in FIG. 3 and Δv23 ′ that is the difference between vv1 and vw1, is negative. (Step 9). Therefore, it can be seen that from the timing A to the timing B after ½ PWM cycle (half cycle of carrier), the command signal vv2 is offset to the upper side with respect to vw1 (steps 10 to 12). Subsequently, at the timing of the arrow B in FIG. 3, the integration value Δv12 of the positive value of the timing from the arrow A to the arrow B is integrated, so that the command signal vv2 (command signal Since vv2 is the second phase voltage command value and is not corrected, it is the same as vv1), and an offset is applied to the lower side so that the voltage value becomes lower.

ここで、タイミングＢの次にタイミングＣで上側にオフセットがかかるのではなく、タイミングＤで上側にオフセットがかかっていることについて説明する。タイミングＡからタイミングＢまでの間において、指令信号ｖｗ１を基準としたとき、上側にオフセットした量の方が、下側にオフセットした量より大きいためである。つまり、タイミングＢまでの正の積算値を相殺するために、下側にオフセット期間が１ＰＷＭ周期となっている。これは、該下側にオフセットする期間を１ＰＷＭ周期として（タイミングＣでの電圧値を変えない）おり、タイミングＢまでに積算された積分値を０に近づけるように指令補正部１１が演算して補正したことによる。 Here, it will be described that the offset is not applied to the upper side at the timing C after the timing B, but is applied to the upper side at the timing D. This is because the amount offset upward is larger than the amount offset downward from the timing A to the timing B when the command signal vw1 is used as a reference. That is, in order to cancel out the positive integrated value up to the timing B, the offset period is 1 PWM period on the lower side. This is because the period offset to the lower side is set to 1 PWM cycle (the voltage value at timing C is not changed), and the command correction unit 11 calculates so that the integrated value accumulated up to timing B approaches 0. Because it was corrected.

［所定周期Ｔ（電流検出周期）と積分区間Ｔ２について］
図４は、図１に示すインバーター制御装置１のＰＷＭ周期と、指令信号ｖｕ１〜指令信号ｖｗ１と、電流検出周期の関係を説明するものである。なお図４では、指令信号ｖｕ１だけオフセットが必要な期間Ｔ３、オフセット必要なし期間Ｔ４、指令信号ｖｕ１だけオフセットが必要な期間Ｔ５が続くものを説明の都合上、例としているが、指令信号更新周期（１／２ＰＷＭ周期）ごとにオフセットが必要になる場合もあることを述べておく。 [Predetermined period T (current detection period) and integration interval T2]
FIG. 4 illustrates the relationship among the PWM cycle, the command signal vu1 to the command signal vw1, and the current detection cycle of the inverter control device 1 shown in FIG. In FIG. 4, for the convenience of explanation, a period T3 in which an offset is required by the command signal vu1, a period T4 in which no offset is required, and a period T5 in which the offset is required by the command signal vu1 are taken as an example. It should be noted that an offset may be required every (1/2 PWM period).

インバーター制御装置１は、図１で説明したように、電流検出手段１３が、所定周期（電流検出周期）で、直流母線の電流を検出している。ここで、インバーター制御装置１は、所定周期の最小値が１／２ＰＷＭ周期としても各相の電流を検出することができるようになっている。つまり、確実に各相の電流を検出できる周期が、ＰＷＭ周期よりさらに短いので、負荷側を高効率に駆動する制御を実現できるようになっている。なお、この所定周期は、１／２ＰＷＭと設定されていてもよいし（図４のＰＡ１参照）、１／２ＰＷＭ周期より長い周期に設定されていてもよいし、１／２ＰＷＭ周期と１／２ＰＷＭ周期より長い周期を組み合わせていてもよい（図４のＰＡ２参照）。 In the inverter control device 1, as described with reference to FIG. 1, the current detection unit 13 detects the current of the DC bus at a predetermined cycle (current detection cycle). Here, the inverter control device 1 can detect the current of each phase even if the minimum value of the predetermined cycle is a 1/2 PWM cycle. That is, since the period in which the current of each phase can be detected reliably is shorter than the PWM period, it is possible to realize control for driving the load side with high efficiency. The predetermined period may be set to 1/2 PWM (see PA1 in FIG. 4), may be set to a period longer than 1/2 PWM period, or may be set to 1/2 PWM period and 1/2 PWM. A period longer than the period may be combined (see PA2 in FIG. 4).

インバーター制御装置１は、所定の期間の積分区間Ｔ２で、ステップ３〜ステップ７及びステップ９〜ステップ１３（図２参照）に相当する演算を行っており、該演算の値が０に近づくように、指令信号ＶＵ２〜指令信号ＶＷ２のタイミングをとっている。ここで、この積分区間Ｔ２の最小値は、１ＰＷＭ周期で、最大値は、特に、限定されるものではない。インバーター制御装置１は、積分区間Ｔ２ごとに、ステップ３〜ステップ７及びステップ９〜ステップ１３に相当する演算（積算）をして、その演算結果が０に近づくようにしているので、指令信号ｖｕ１〜指令信号ｖｗ１に、上記のような電圧信号を検出できるようにする補正をしても、誘導負荷５の駆動に与える影響が低減されるようになっている。 The inverter control device 1 performs calculations corresponding to Step 3 to Step 7 and Step 9 to Step 13 (see FIG. 2) in the integration interval T2 of a predetermined period, so that the value of the calculation approaches 0. The timing of command signal VU2 to command signal VW2 is taken. Here, the minimum value of the integration interval T2 is 1 PWM cycle, and the maximum value is not particularly limited. Since the inverter control device 1 performs the calculation (integration) corresponding to Step 3 to Step 7 and Step 9 to Step 13 for each integration section T2, and the calculation result approaches 0, the command signal vu1 Even when the command signal vw1 is corrected so that the voltage signal can be detected, the influence on the driving of the inductive load 5 is reduced.

[インバーター制御装置１の有する効果]
インバーター制御装置１は、指令信号ｖｕ１〜指令信号ｖｗ１の電圧の大きさの順番に並べた相間の電圧差が所定値より小さいとき、１／２ＰＷＭ周期ごとに、該電圧差が所定値より小さい２つの補正前指令信号の内少なくとも一方の電圧を、他方に対する電圧差が所定値以上にする補正をしているので、負荷側を高効率に駆動する制御を実現できるようになっている。
また、上記積分区間Ｔ２内において、指令信号ｖｕ１〜指令信号ｖｗ１の更新時から補正前までの指令信号ｖｕ１〜指令信号ｖｗ１の基準に対する積分値を演算し、該積分値に補正後指令信号の基準に対する積分値を加えた値が、０に近づくように、補正のタイミングを決定しているので、上記補正をしても誘導負荷５の駆動に与える影響が低減されるようになっている。 [Effects of the inverter control device 1]
When the voltage difference between the phases arranged in the order of the voltage magnitude of the command signal vu1 to the command signal vw1 is smaller than a predetermined value, the inverter control device 1 has a voltage difference smaller than the predetermined value 2 every 1/2 PWM period. Since at least one of the two pre-correction command signals is corrected so that the voltage difference with respect to the other is greater than or equal to a predetermined value, control for driving the load side with high efficiency can be realized.
Further, in the integration interval T2, an integral value with respect to the reference of the command signal vu1 to the command signal vw1 from when the command signal vu1 to the command signal vw1 is updated until before correction is calculated, and the reference value of the corrected command signal is calculated as the integral value Since the correction timing is determined so that the value obtained by adding the integral value to 0 approaches 0, the influence on driving of the inductive load 5 is reduced even if the correction is performed.

［その他］
インバーター制御装置１は、指令信号ｖｕ１〜指令信号ｖｗ１の代わりに、指令信号ｖｕ１〜指令信号ｖｗ１のそれぞれと、直流母線を流れる電流値を割った値であるＰＷＭデューティー比に基づいたものを指令信号として採用してもよいことは言うまでもない。 [Others]
The inverter control device 1 uses a command signal based on a PWM duty ratio that is a value obtained by dividing a current value flowing through the DC bus and each of the command signal vu1 to the command signal vw1 instead of the command signal vu1 to the command signal vw1. Needless to say, it may be adopted.

インバーター制御装置１は、相電流演算部、電流制御部、指令補正部及びＰＷＭ信号生成手段は、１つのマイクロコンピューターに設けられていてもよいことは言うまでもない。これにより、インバーター制御装置１を、安価、小型にすることができる。 Needless to say, in the inverter control device 1, the phase current calculation unit, the current control unit, the command correction unit, and the PWM signal generation unit may be provided in one microcomputer. Thereby, the inverter control apparatus 1 can be made cheap and small.

このマイクロコンピューターは、Ａ／Ｄ変換器を有し、該Ａ／Ｄ変換器によって相電流演算部が、誘導負荷の各相の相電流を演算するような構成としてもよいことは言うまでもない。これにより、相電流演算部だけのためのＡ／Ｄ変換器を設ける必要がなくなり、インバーター制御装置１を、安価、小型にすることができる。 Needless to say, the microcomputer may include an A / D converter, and the phase current calculation unit may calculate the phase current of each phase of the inductive load by the A / D converter. Thereby, it is not necessary to provide an A / D converter for only the phase current calculation unit, and the inverter control device 1 can be made inexpensive and small.

インバーター主回路３は、３相６素子が１パッケージに封止されたものであってもよいことは言うまでもない。これにより、インバーター制御装置１を小型にすることができる。 It goes without saying that the inverter main circuit 3 may be one in which three-phase six elements are sealed in one package. Thereby, the inverter control apparatus 1 can be reduced in size.

また、インバーター制御装置１は、例えば永久磁石を有するブラシレスＤＣモーターに採用することができる。その他に、空気調和機の圧縮機やファン、冷凍機、洗濯乾燥機、冷蔵庫、除湿器、ヒートポンプ式給湯機、ショーケース、掃除機等、インバーターと、モーター（誘導負荷５に相当）を用いる家電製品全般、さらには換気扇、手乾燥機などへ採用することができる。 Further, the inverter control device 1 can be employed in, for example, a brushless DC motor having a permanent magnet. In addition, home appliances that use inverters and motors (corresponding to induction load 5), such as air conditioner compressors, fans, refrigerators, washing dryers, refrigerators, dehumidifiers, heat pump water heaters, showcases, vacuum cleaners, etc. It can be used for products in general, ventilation fans, hand dryers, etc.

１インバーター制御装置、２直流電源、３インバーター主回路、３Ａ三相ブリッジ回路、５誘導負荷、６平滑コンデンサー、６ａスイッチング素子、６ｂスイッチング素子、６ｃスイッチング素子、６ｄスイッチング素子、６ｅスイッチング素子、６ｆスイッチング素子、１０電流制御部、１１指令補正部、１２ＰＷＭ信号生成手段、１３電流検出手段、２０電流制御部、３０相電流演算部、Ｉｓ電流、Ｌ直流母線、Ｐ１一端、ＵＩ相電流、ＶＩ相電流、ＷＩ相電流、Ｔ所定周期、Ｔ２積分区間、Ｔ３ｖｗ１*のみ補正が必要な期間、Ｔ４補正なし期間、Ｔ５ｖｗ１*のみ補正が必要な期間。 DESCRIPTION OF SYMBOLS 1 Inverter control apparatus, 2 DC power supply, 3 Inverter main circuit, 3A Three-phase bridge circuit, 5 Inductive load, 6 Smoothing capacitor, 6a Switching element, 6b Switching element, 6c Switching element, 6d Switching element, 6e Switching element, 6f Switching Element, 10 Current control unit, 11 Command correction unit, 12 PWM signal generation unit, 13 Current detection unit, 20 Current control unit, 30-phase current calculation unit, Is current, L DC bus, P1 one end, UI phase current, VI phase Current, WI phase current, T predetermined period, T2 integration interval, period in which only T3 vw1 * needs to be corrected, period in which T4 is not corrected, and period in which only T5 vw1 * is required

Claims

３相からなる誘導負荷に供給される相電流を制御するための逐次更新される指令信号に基づいて駆動するインバーター主回路と、前記インバーター主回路の直流母線電流を所定周期で検出する電流検出手段とを有するインバーターを制御するインバーター制御装置において、
前記指令信号を補正して出力する指令補正部と、
前記指令補正部から出力された補正後の指令信号に基づいてＰＷＭ信号を生成し、前記インバーター主回路に出力するＰＷＭ信号生成手段と、
を有し、
前記電流検出手段は、
前記直流母線電流の検出周期が、１／２ＰＷＭ周期の１以上の整数倍の周期であり、
前記指令補正部は、
この検出周期ごとに検出される前記直流母線電流の値に基づいて算出される３相の前記指令信号を、電圧の大きい順番に最大電圧指令信号、中間電圧指令信号、及び最小電圧指令信号とすると、予め設定されるタイミングから１／２ＰＷＭ周期ごとに前記最大電圧指令信号及び前記最小電圧指令信号にオフセット補正を行うか否かを判定するものであり、
前記最大電圧指令信号と前記中間電圧指令信号との電圧差が所定値より小さいとき、前記最大電圧指令信号と、前記中間電圧指令信号との電圧差が、所定値以上になるように前記中間電圧指令信号ではなく前記最大電圧指令信号に対して第１のオフセット補正を行うとともに、
前記中間電圧指令信号と前記最小電圧指令信号との電圧差が所定値より小さいとき、前記中間電圧指令信号と、前記最小電圧指令信号との電圧差が、所定値以上になるように前記中間電圧指令信号ではなく前記最小電圧指令信号に対して第２のオフセット補正を行い、
前記第１のオフセット補正のオフセット方向を、
前記予め設定されるタイミングから行われた複数の前記第１のオフセット補正の補正量に対応する複数の積分値を積算した値が、０に近づくように演算して決定し、
前記第２のオフセット補正のオフセット方向を、
前記予め設定されるタイミングから行われた複数の前記第２のオフセット補正の補正量に対応する複数の積分値を積算した値が、０に近づくように演算して決定する
ことを特徴とするインバーター制御装置。 An inverter main circuit that is driven based on a sequentially updated command signal for controlling a phase current supplied to an inductive load comprising three phases, and a current detection means that detects a DC bus current of the inverter main circuit at a predetermined cycle In an inverter control device for controlling an inverter having
A command correction unit for correcting and outputting the command signal;
PWM signal generation means for generating a PWM signal based on the corrected command signal output from the command correction unit, and outputting the PWM signal to the inverter main circuit;
Have
The current detection means includes
The detection cycle of the DC bus current is a cycle that is an integer multiple of 1 or more of a 1/2 PWM cycle,
The command correction unit is
When the three-phase command signal calculated based on the value of the DC bus current detected at each detection cycle is set to a maximum voltage command signal, an intermediate voltage command signal, and a minimum voltage command signal in descending order of voltage. , Whether to perform offset correction on the maximum voltage command signal and the minimum voltage command signal every 1/2 PWM period from a preset timing,
Wherein when the voltage difference between the maximum voltage command signal and the intermediate voltage command signal is smaller than a predetermined value, the maximum voltage command signal and the voltage difference between the intermediate voltage command signal, the intermediate voltage to be equal to or greater than the predetermined value Performing a first offset correction on the maximum voltage command signal instead of the command signal ;
When the voltage difference between the intermediate voltage command signal and the minimum voltage command signal is smaller than a predetermined value, the intermediate voltage is set such that the voltage difference between the intermediate voltage command signal and the minimum voltage command signal is equal to or greater than a predetermined value. Performing a second offset correction on the minimum voltage command signal instead of the command signal;
The offset direction of the first offset correction is
A value obtained by integrating a plurality of integral values corresponding to a plurality of correction amounts of the first offset correction performed from the preset timing is determined by calculating so as to approach 0 ;
The offset direction of the second offset correction is
An inverter characterized in that a value obtained by integrating a plurality of integral values corresponding to a plurality of correction amounts of the second offset correction performed from the preset timing is calculated so as to approach zero. Control device.

前記指令信号を、ＰＷＭデューティー比に基づいた信号とした
ことを特徴とする請求項１に記載のインバーター制御装置。 The inverter control device according to claim 1, wherein the command signal is a signal based on a PWM duty ratio.

前記電流検出手段は、前記所定周期を１／２ＰＷＭ周期とした
ことを特徴とする請求項１又は２に記載のインバーター制御装置。 The inverter control device according to claim 1, wherein the current detection unit sets the predetermined period to a 1/2 PWM period.

前記電流検出手段の直流母線電流の検出結果及び前記ＰＷＭ信号生成手段のＰＷＭ信号に基づいて、前記誘導負荷の各相電流を演算し、該演算結果を出力する相電流演算部と、
前記相電流演算部の各相電流の演算結果と、外部より与えられる電流指令値に基づき、前記指令信号を生成して、該指令信号を前記指令補正部に出力する電流制御部と、を有している
ことを特徴とする請求項１〜３の何れか一項に記載のインバーター制御装置。 A phase current calculation unit that calculates each phase current of the inductive load based on the detection result of the DC bus current of the current detection unit and the PWM signal of the PWM signal generation unit, and outputs the calculation result;
A current control unit that generates the command signal based on a calculation result of each phase current of the phase current calculation unit and a current command value given from the outside, and outputs the command signal to the command correction unit; The inverter control device according to any one of claims 1 to 3, wherein the inverter control device is provided.

前記相電流演算部、前記電流制御部、前記指令補正部及び前記ＰＷＭ信号生成手段は、１つのマイクロコンピューターに設けられている
ことを特徴とする請求項４に記載のインバーター制御装置。 The inverter control device according to claim 4, wherein the phase current calculation unit, the current control unit, the command correction unit, and the PWM signal generation unit are provided in one microcomputer.

前記マイクロコンピューターは、Ａ／Ｄ変換器を有し、該Ａ／Ｄ変換器によって前記相電流演算部が、前記誘導負荷の各相の相電流を演算する
ことを特徴とする請求項５に記載のインバーター制御装置。 The said microcomputer has an A / D converter, The said phase current calculating part calculates the phase current of each phase of the said inductive load by this A / D converter. Inverter control device.

前記インバーター主回路は、３相６素子が１パッケージに封止された
ことを特徴とする請求項１〜６の何れか一項に記載のインバーター制御装置。 The inverter control circuit according to any one of claims 1 to 6, wherein the inverter main circuit includes three-phase six elements sealed in one package.

前記誘導負荷は、永久磁石を有するブラシレスＤＣモーターである
ことを特徴とする請求項１〜７の何れか一項に記載のインバーター制御装置。 The inverter control device according to any one of claims 1 to 7, wherein the inductive load is a brushless DC motor having a permanent magnet.

前記誘導負荷は、圧縮機を駆動するモーターである
ことを特徴とする請求項１〜８の何れか一項に記載のインバーター制御装置。 The inverter control device according to any one of claims 1 to 8, wherein the inductive load is a motor that drives a compressor.