JP5252292B2 - インタフェース装置及び電子装置 - Google Patents

Description

本発明は、インタフェース装置及び電子装置に関し、特に、ＰＣＩエクスプレス（ＰＣＩｅ）規格を用いたシリアルインタフェースを有するインタフェース装置及び電子装置に関する。

ＰＣ（パーソナルコンピュータ）は、その内部や外部に多様な周辺機器を接続し、記憶容量や機能を増設できるように、それぞれの機器に対応する各種のＩ／Ｆ（インタフェース）を備えている。ＰＣの主要構成品であるマザーボードには、外部機器との接続のために各種Ｉ／Ｆが用意されており、代表的なものとしては、携帯音楽プレイヤ、メモリデバイス、外付ハードディスク、プリンタ、スキャナ等とデータ転送を行うＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、低速から高速のデータ転送に対応して様々なＩ／Ｆ機能をインタフェースカードという形で追加することができるＰＣＩバス等の汎用性の高いＩ／Ｆの他に、ＨＤＤを増設するためのＳＡＴＡ（ＳｅｒｉａｌＡＴＡ）、ＬＡＮ接続用等の用途が限定される専用Ｉ／Ｆがある。

ＰＣは様々な周辺機器やネットワーク等と接続する際に、インタフェースカードを用いる場合が多いが、現在主流となっているインタフェースカードの規格としては、デスクトップ型ＰＣでは、ボード形状のＰＣＩバス、ＰＣＩをバージョンアップさせ高速対応としたＰＣＩ−Ｘバス、シリアル化することで更に高速化を図ったＰＣＩｅ等が挙げられる。ＰＣＩｅは、ＵＳＢ、ＩＥＥＥ１３９４、ＳＡＴＡ、Ｈｉｐｅｒ−Ｔｒａｎｓｐｏｒｔ、ＩｎｆｉｎｉＢａｎｄ等と同様、シリアルベースのＩ／Ｏ（入出力）規格である。

ＰＣＩ規格は、ＰＣＩ−ＳＩＧ（ＰＣＩ Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐ）によって策定され、１９９３年のバージョン２以来、逐次改良されてきた業界規格のアーキテクチャであって、３２ビット幅のバスと共に、６４ビットＣＰＵのための６４ビットバスの規定も含まれているパラレル方式のバスであり、バスクロックは最大で３３ＭＨｚ、転送レートは３２ビットのデータバスで１３２ｂｙｔｅｓ／秒（ピーク値）である。ＰＣ用のインタフェースカードとしては特許文献１のような例が散見される。

ＰＣＩエクスプレス（ＰＣＩｅ）規格は、従来のパラレル転送方式のＰＣＩバス、ＰＣＩバス規格を拡張して高速化を図ったＰＣＩ−Ｘバスから更なる高速化を図ったもので、シリアル転送とした点がこれらとの最大の相違点である。ＰＣＩｅ規格では、０．８Ｖの低電圧差動シリアル信号方式を採用してポイント−ポイント（１対１）によりデバイス間を接続し、差動対の片方向２本、双方向合計４本の信号で構成されるレーンと呼ばれる組を必要に応じて増やすことができ、標準で１レーンあたり片方向２．５Ｇｂｐｓの転送能力を持ち、３２レーンまでの構成が規定されており、バンド幅をスケーラブルに広げることができる物理層（ＰＨＹ）にその特徴がある。

ＰＣＩｅ規格では、従来のＰＣＩ規格にはなかった階層アーキテクチャが採用され、シリアル転送、パケット単位での転送等、ネットワーク規格の構造と似た構成がとられており、従来のＰＣＩ規格でソフトウェア、プロトコル、媒体や実装（機構系）の仕様がまとめて定義されていたものから変更され、トランズアクション層、データリンク層、物理層の階層に分けられて定義されている。トランズアクション層はメッセージ送受信や割り込み等を規定し、データリンク層はＣＲＣ（ｃｙｃｌｅ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）やパケットロス、エラー時のリトライを規定し、物理層は最小転送単位であるパケットの送受信、初期化、コンフィグレーションを規定している。

このようなインタフェースカードを用いてＰＣと外部機器（外部接続される周辺機器）とを接続する際は、インタフェースカードは、概ねＰＣ内部とインタフェースするための回路と、外部機器と接続するための回路（アプリケーション部分）とで構成される。ＰＣ内部とのインタフェース部分は、従来、ＰＣＩバスやＰＣＩ−Ｘバスと言ったパラレル信号によってデータ転送されていたが、ＰＣＩｅ規格では、ＰＣとのインタフェースはＰＨＹ（ＳｅｒＤｅｓ：Ｓｅｒｉａｌｉｚｅ Ｄｅｓｅｒｉａｌｉｚｅ）と呼ばれる物理層（ＯＳＩ階層モデルの最下層（第１層））で規定されるシリアル転送によってなされる。

外部機器とＰＣとの間でデータを送受信する場合を説明すると、外部機器からＰＣへ送信されるデータは、ケーブル接続によりＰＣに実装されたインタフェースカードに転送され、ＰＣに実装されたインタフェースカードからＰＣのマザーボードに送られる。逆の場合は、ＰＣのマザーボードからインタフェースカードを経て外部機器へデータが送信される。その際、アプリケーションとして、ネットワーク用のインタフェースカードであればＩＥＥＥ８０２．３を実装し、デジタルビデオであればＩＥＥＥ１３９４といったインタフェースを取り入れる。また、アプリケーションがビデオ圧縮であれば、インタフェースカードにはビデオデータの圧縮回路が搭載され、これらのデータがＰＣのマザーボードを介して必要なメモリ等に転送されるといった具合になる。

これらの主だったインタフェースカードの組み合わせ例を列挙してみると、ネットワークカードの場合、外部機器はＬＡＮ、ＨＵＢ他であり、ケーブル転送方式はＩＥＥＥ８０２．３ａｂ（１０００Ｂａｓｅ−Ｔ）等となる。また、ＳＡＴＡ対応のＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙｓ ｏｆ Ｉｎｅｘｐｅｎｓｉｖｅ Ｄｉｓｋｓ）カードの場合、外部機器はＨＤＤ（Ｈａｎｄ Ｄｉｓｋ Ｄｒｉｖｅ）であり、ケーブル転送方式はＳＡＴＡ（１．５Ｇ等シリアル方式）となる。ビデオキャプチャカードの場合、外部機器はアナログＶＴＲ等であり、ケーブル転送方式はＲＳ−１７０／ＮＴＳＣ等となり、インタフェースカードはＶｉｄｅｏのＭＰＥＧ２（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ ｐｈａｓｅ ２）変換を行う。ＤＶＣキャプチャカードの場合、外部機器はＤＶＣ（デジタルビデオカメラ）であり、ケーブル転送方式はＩＥＥＥ１３９４となる。工業用カメラキャプチャの場合、外部機器は工業用カメラであり、ケーブル転送方式は専用方式が殆どであって、インタフェースカードはこの専用方式のデータをエンコード及びデコードしてＰＣと接続する。医療用Ｘ線装置では、外部機器は医療用Ｘ線装置であり、ケーブル転送方式は光ケーブルを用いた専用方式であって、インタフェースカードは専用方式のデータのエンコード及びデコードと光−電気信号変換とによりＰＣと接続する、等である。

こうしたインタフェースカードは、上述のように、外部機器とＰＣとを接続するために使われる場合が多く、外部機器とＰＣとを接続するために、外部機器の外部入出力（Ｉ／Ｏ）として使用される様々な電気信号、通信方式等を、インタフェースカードによってＰＣのＩ／ＯであるＰＣＩ又はＰＣＩｅに変換するものということもできる。ＰＣのインタフェースカードの実装方法としては、大きく、（１）ＮＩＣ等の簡単なネットワークプロトコル等を１チップＬＳＩにまとめてインタフェースカードとして実装した１チップＬＳＩ方式、（２）ＰＣＩやＰＣＩｅのＰＣ側のインタフェースと周辺機器のＩ／Ｏとの変換ＬＳＩを実装したブリッジ方式、（３）ＦＰＧＡ（プログラマブル論理回路：プログラム書き換え可能ＡＳＩＣ）等によりアプリケーション部分を含めて一つのＦＰＧＡに実装するアプリケーション内蔵方式、（４）Ｉ／Ｏ部分とアプリケーションとを別々のＬＳＩやＦＰＧＡで実現するデバイス分離方式に分けることができる。ＰＣ側のインタフェースがＰＣＩｅである場合、一般的にその物理層をＦＰＧＡで実装するには高速ＳｅｒＤｅｓ搭載の高価なものが必要になる。

一方、ＰＣのインタフェースカードは、ＰＣと外部機器とをケーブルで接続させるため、外部機器のＩ／Ｏを変換してアプリケーション毎の処理を加えＰＣとインタフェースするものと考えることもできる。ＨＤＤやモニタ等の専用の外部機器を接続する場合、ＨＤＤ用のＳＡＴＡ、モニタや液晶ディスプレイ用のＤＶＩに対応したケーブル転送方式とプロトコルをインタフェースカード側で持ち、それぞれの処理（アプリケーションによる処理）を行い、ＰＣＩ又はＰＣＩｅを経由してＰＣに接続される。

従って、ＰＣや外部機器では、データや制御信号をケーブルで転送する場合、ケーブル長が長い場合、ＬＡＮ等のようなネットワーク転送方式には、ＴＣＰ／ＩＰのような転送の確実性の高いプロトコルを使う場合が多いが、上述のＳＡＴＡ、ＤＶＩ、各種周辺機器や外部装置等とＰＣとの、ＰｔｏＰ接続においては、再送要求があるようなプロトコルは使用せずに、物理的な接続のみでデータ転送する場合も少なくない。

例えば、ＰＣにＰＣＩｅ規格対応のグラフィックカードを挿してＤＶＩモニタを接続する場合、液晶ディスプレイの接続に使用されるＤＶＩ規格でのデータ転送は、グラフィックカードの物理層（ＴＭＤＳ：差動シリアル転送）による映像データの転送が主で、どのようなモニタが接続されているのか自動判別するための通信プロトコルは存在するが、衝突検出等によりデータ再送信を行うというような高度な通信プロトコルは存在しない。このような場合、グラフィックカードと液晶ディスプレイとの接続は、ケーブル転送を行う物理層同士の接続であることに注目すべきである。

この転送に用いられる物理層は、ＤＶＩ規格ではＴＭＤＳと呼ばれる差動シリアル転送方式が用いられており、ｉＬＩＮＫ（ＩＥＥＥ１３９４）でも差動シリアル転送方式が用いられているが、ＳＴＤ−ＴＶのＶｉｄｅｏ信号はアナログＮＴＳＣやコンポジットが用いられる、という具合に外部機器との接続の際は、その機器のＩ／Ｏ仕様に合わせたり、新しい仕様を採用する場合は用途、距離、転送スピード、使用するケーブルコスト等によってどの転送方式を採用するかを決めたりすることになる。

特開平０８−２８８９７７号公報

ＰＣにＰＣＩｅを採用することで、それなりに高コストにはなるが、高性能で高速な信号の転送の実現が可能になるインタフェースカードを実装することができるようになる。しかしながら、上述したような従来のような形態でインタフェースカードをＰＣに実装する方法では、インタフェースカード及び外部機器の双方に、ケーブル接続のための物理層を重複して実装する必要があり、これは無駄な構成でありシステムを複雑化しコストを押し上げるという問題があった。

そこで、本発明は、ＰＣＩｅ規格の物理層をＰＣ（又は制御装置）に搭載されるインタフェースカードと外部機器（外部接続される電子装置）との信号転送に用いることで効率化しようというものであり、特に従来ＰＣＩｅ規格の信号とは別途に必要とされていたＰＣ（又は制御装置）からのリセット信号等の制御信号をＰＣＩｅ規格のパケット信号内に重畳して転送することで、従来に比べてインタフェースカードの構成を簡素化しながら、信号転送の高速化、高効率化を実現できるＰＣＩｅインタフェースを有するインタフェース装置及び電子装置を提供することを目的とする。

上記目的を達成するためになされた本発明によるインタフェース装置は、第１の電子装置と接続するＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）規格の物理層を少なくとも有する第１のインタフェース部と、第２の電子装置と接続するＰＣＩｅ規格の物理層を少なくとも有する第２のインタフェース部と、前記第１及び第２のインタフェース部間を接続するための、電気信号により信号転送するメタルケーブル用コネクタ、又は光通信により信号転送する光トランシーバ及び光通信ケーブル用コネクタからなる光伝送モジュールと、を少なくとも具備し、前記第１のインタフェース部は、前記第１の電子装置から前記ＰＣＩｅ規格のシリアル信号以外の第２の信号を送出する場合、前記第１の電子装置から受信した前記ＰＣＩｅ規格のシリアル信号のパケット信号内に該第２の信号を組み込み、該第２の信号が重畳されたパケット信号を前記第２のインタフェース部に送信する信号重畳手段を有し、前記第２のインタフェース部は、前記第１のインタフェース部から受信したパケット信号を判読し、該パケット信号内に前記第２の信号を検出した場合、前記第２の信号を抽出して前記第２の電子装置に前記第２の信号を伝送する信号抽出手段を有することを特徴とする。

また、上記目的を達成するためになされた本発明によるインタフェース装置は、第１の電子装置と接続するＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）規格の物理層を少なくとも有する第１のインタフェース部と、第２の電子装置と接続するＰＣＩｅ規格の物理層を少なくとも有する第２のインタフェース部と、前記第１及び第２のインタフェース部間を接続するための、電気信号により信号転送するメタルケーブル用コネクタ、又は光通信により信号転送する光トランシーバ及び光通信ケーブル用コネクタからなる光伝送モジュールと、を少なくとも具備し、前記第１のインタフェース部は、前記第１の電子装置からリセット信号を検出した場合、前記第１の電子装置から受信したパケット信号内に該リセット信号を組み込み、該リセット信号が重畳されたパケット信号を前記第２のインタフェース部に送信するリセット信号重畳手段を有し、前記第２のインタフェース部は、前記第１のインタフェース部から受信したパケット信号を判読し、該パケット信号内にリセット信号を検出した場合、前記第２の電子装置をリセットするためのリセット信号を生成するリセット信号生成手段を有することを特徴とする。

さらに、上記目的を達成するためになされた本発明によるインタフェース装置は、第１の電子装置と接続するＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）規格の物理層を少なくとも有する第１のインタフェース部と、第２の電子装置と接続するＰＣＩｅ規格の物理層を少なくとも有する第２のインタフェース部と、前記第１及び第２のインタフェース部間を接続するための、電気信号により信号転送するメタルケーブル用コネクタ、又は光通信により信号転送する光トランシーバ及び光通信ケーブル用コネクタからなる光伝送モジュールと、を少なくとも具備し、前記第１のインタフェース部は、パケット信号に重畳されて前記第１のインタフェース部から送出されるリセット信号を検出できるか否かの照会信号を前記第２のインタフェース部に送信しその応答信号を受信するリセット検出照会手段と、前記リセット検出照会手段で前記第２のインタフェース部からリセット信号の検出が可能との応答が有り、且つ前記第１の電子装置からリセット信号を検出した場合、前記第１の電子装置から受信したパケット信号内に該リセット信号を組み込み、該リセット信号が重畳されたパケット信号を前記第２のインタフェース部に送信するリセット信号重畳手段と、を有することを特徴とする。
ここで、前記第２のインタフェース部は、前記第１のインタフェース部から前記照会信号を受信した場合、前記第１のインタフェース部から受信するパケット信号内に重畳されるリセット信号を検出できる旨の応答信号を前記第１のインタフェース部に送信し、前記第１のインタフェース部から受信したパケット信号内にリセット信号を検出した場合、前記第２の電子装置をリセットするためのリセット信号を生成するリセット信号生成手段を有することを特徴とする。
また、前記第２のインタフェース部は、パケット信号及び外部基準信号を基にクロック信号を再生して生成するクロック再生手段を有することを特徴とする。
また、前記第１及び第２のインタフェース部は、信号転送の際の伝送距離を延長するための伝送補償回路を有することを特徴とする。
また、前記第１及び第２のインタフェース部は、一つの電子装置との間で複数のレーンを使用して信号転送を行うマルチリンク機能を有することを特徴とする。
また、前記第１又は第２のインタフェース部は、複数の電子装置と接続し複数チャネルの信号転送を行うＰＣＩｅ規格対応のＨＵＢデバイスを更に有することを特徴とする。

上記目的を達成するためになされた本発明による電子装置は、制御装置と接続するＰＣＩｅ規格の物理層及び該ＰＣＩｅ規格に基づく信号転送を制御するＰＣＩｅ制御部を少なくとも有するインタフェース部と、電子装置本体と前記インタフェース部との間の通信規格を相互変換して接続し信号転送を行う本体制御部と、を少なくとも具備し、前記ＰＣＩｅ制御部は、前記制御装置から前記インタフェース部を介して受信したパケット信号を判読し、該パケット信号内にリセット信号を検出した場合、電子装置本体をリセットするためのリセット信号を生成するリセット信号生成手段を有することを特徴とする。

本発明によれば、ＰＣと外部機器（外部接続される電子装置）との間をＰＣＩｅ規格の物理層により接続して信号伝送することで、インタフェースカードや外部機器のインタフェース構成が簡素化でき、ＰＣに実装されるインタフェースカード上のロジックが削減できるコネクタボード型として単純化でき、また、インタフェースカードを各種外部機器の種別に無関係な共通カードとすることが可能になる。
また、ＰＣと外部機器間のＰＣＩｅ規格のパケット信号に、ＰＣＩｅ規格には含まれないリセット信号等の制御信号を重畳して伝送する構成により、ＰＣと外部機器との伝送系の高速化を図りながらケーブル接続においてもその構成が簡素化できるという効果がある。その際、パケット信号に重畳されたリセット信号等のサイドバンド信号を検出できる機能を外部機器が有するか否かに応じてそのサイドバンド信号を重畳するかしないかを決定するので、対応できない外部機器の誤動作の可能性を排除できる。
さらに、光通信ケーブルを用いた場合は、対ノイズ性能を高めることができ、機器間の長距離接続を図ることができる。

本発明の一実施例によるインタフェース装置及び電子装置の構成図である。 図１に示すインタフェース部（１）の構成図である。 図１に示すインタフェース部（２）の構成図である。 図１に示すインタフェース部（１）の他の構成図である。 図１に示すインタフェース部（２）の他の構成図である。 伝送補償回路を用いた構成図である。 ＰＣＩｅ対応ＨＵＢを用いたＰｔｏＮ伝送方式の構成図である。 ＰＣＩｅ信号を集合化した構成図である。 本発明の一実施例によるカメラシステムの構成図である。 従来のカメラシステムの概略構成図である。 図７に示すカメラシステムにリセット信号を重畳する構成図である。 従来のカメラシステムの構成図である。

符号の説明

１、１１ ＰＣＩｅ規格の物理層を有するインタフェース（Ｉ／Ｆ）部
２、１２ ＰＣＩｅ制御部
３、１３ シリアル−パラレル変換部
４、４ａ リセット用Ｋコード変換部
５、１５ パラレル−シリアル変換部
６、１６ 電気−光変換部
７、１７ 光−電気変換部
１０ 信号伝送ケーブル
１０ａ 光通信ケーブル
１０ｂ 同軸ケーブル
１４、１４ａ アイドル用Ｋコード変換部
１８ ＰＣＩｅデバイス
１９ 本体制御部
２１ 光トランシーバ
２２ 伝送補償回路
２３ 同軸コネクタ
２４ ＰＣＩｅ対応ＨＵＢ
２５ ＰＣＩｅ×４ｉｎ１０Ｇｂｐｓ変換
２６ １０Ｇｂｐｓ光トランシーバ又はＩｎｆｉｎｉＢａｎｄ×４コネクタ
１０１ ＰＣＩｅ対応インタフェースカード
１０２ 電子装置（外部機器）
１０３ 産業用ＣＣＤカメラ
１０４、１１２ カメラ制御部
１０５ 発振器（ＯＳＣ）
１０６ パワーオンリセット回路
１０７ リセットスイッチ
１１０ 従来のＰＣＩｅ対応インタフェースカード
１１１ ＰＣＩｅ制御及び変換部
１１３、１１４ ＬＶＤＳドライバ＆レシーバ

以下、本発明を実施するための最良の形態について図を参照して説明する。
図１は、本発明の一実施例によるインタフェース装置及び電子装置の構成図であり、図２は、そのインタフェース部（１）の構成、図３は、インタフェース部（２）の構成を示している。尚、本実施形態では、ＰＣＩｅ規格の信号以外の第２の信号としてリセット信号（制御信号）を一例とし、このリセット信号をＰＣＩｅ規格のシリアル信号のパケット内に重畳して第２の電子装置（外部機器）に伝送する場合を説明する。

図１において、１０１はＰＣやコンピュータシステムで構成された制御装置（第１の電子装置）に実装されるＰＣＩｅバスと接続されるＰＣＩｅ対応インタフェースカードであり、カード上には第１のインタフェース部（１）１を有する。１０２はインタフェースカード１０１を介して光通信ケーブル、同軸ケーブル、ツイストケーブル等の信号伝送ケーブル１０によりＰＣや制御装置に外部接続される第２の電子装置（外部機器）であり、その内部に第２のインタフェース部（２）１１、ＰＣＩｅ信号の送受信を行うＰＣＩｅデバイス１８、及び電子装置本体を制御する本体制御部１９を有する。第１のインタフェース部（１）１は、後述するリセット信号をパケット信号内に重畳して送信するための第１のＰＣＩｅ制御部（１）２を有し、第２のインタフェース部（２）１１は、第１のインタフェース部（１）１より送信され、信号伝送ケーブル１０を介して受信したパケット信号内から、重畳されたリセット信号を取り出すための第２のＰＣＩｅ制御部（２）１２を有する。

これらＰＣＩｅ規格に対応した第１インタフェース部（１）１内及び第２のインタフェース部（２）２内の各機能は、電子装置１０２の本体制御部１９を含む全機能、或いは個々の機能が組み合わされて１つ又は複数のＬＳＩやＦＰＧＡにより実装される。また、ＰＣＩｅ規格（２００２年７月策定規格ｖｅｒ１．１ａ）では、１レーン当たり片方向２．５Ｇｂｐｓという高速な差動シリアル転送を行うが、高速であるために総延長距離をメタルケーブルで伸ばすには限界がある。そのためケーブル伝送効率を上げるために高伝送効率なケーブルやコネクタを採用したり、ＯＥ（光−電気）変換を行う光伝送モジュールを採用したり、ケーブル伝送において伝送補償回路等を付加したりすることで、安定したケーブル伝送を実現することができる。

図２に示すように、本実施形態による第１のインタフェース部（１）１は、第１のＰＣＩｅ制御部（１）２を有し、電子装置１０２側に備わる第２のインタフェース部（２）と光通信ケーブル１０ａを介して通信接続するための電気−光変換部６及び光−電気変換部７を有する。ＰＣのＰＣＩｅバスに挿入される第１のインタフェース部（１）１を有するＰＣＩｅ対応インタフェースカード１０１には、ＰＣから送信され電子装置１０２で受信するシリアルパケット信号のＰＣＩｅ信号（Ｔｘ）、及び電子装置１０２から送信されＰＣで受信するシリアルパケット信号のＰＣＩｅ信号（Ｒｘ）の他に、ＰＣＩｅ規格の信号に含まれないリファレンスクロックＲｅｆＣＬＫ信号とリセットＲｅｓｅｔ信号との各サイドバンド信号が供給される。

ＰＣＩｅの物理層は、符号化やリンクの制御を行う論理サブブロックと、シグナリングを行う電気サブブロックの２つに分けることができ、論理サブブロックでは、フレーミング処理により、データリンク層から渡されたＴＬＰ（Ｔｒａｎｓａｃｔｉｏｎ Ｌａｙｅｒ Ｐａｋｃｅｔ）又はＤＬＬＰ（Ｄａｔａ Ｌｉｎｋ Ｌａｙｅｒ Ｐａｃｋｅｔ）にパケットの境界を示す特殊符号（Ｋコード）がその先頭及び末尾に付加され、ＴＬＰの場合は、先頭に付加されたＳＴＰ（Ｓｔａｒｔ ｏｆ ＴＬＰ）から末尾に付加されたＥＮＤ迄のバイト数が所定数になるように１〜３個のＰＡＤと呼ばれるＫコードがＴＬＰとＥＮＤとの間に挿入されることがある。

各レーンに分割されたデータは、レーンごとにスクランブル及び８ｂ／１０ｂ変換（８ｂｉｔｓ／１０ｂｉｔｓ変換）が行われ、シリアルデータとして送信される。８ｂ／１０ｂ変換は、実効転送量が８０％になってしまうというデメリットがあるが、連続した“０”や“１”が続くことで長い間クロスポイントが存在しない状態が続かないようにしたものであり、クロック再生を容易に行えることや、ＤＣバランスがとれることからＡＣ結合が可能等の特徴を有する。８ｂ／１０ｂ変換により符号空間が広がりここにＫコードと呼ばれる制御用の符号を追加することができる。

ここで、８ｂ／１０ｂ変換において、ＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）からＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）へ向かって８ビットの各ビットをＡＢＣＤＥＦＧＨと呼び、これをＥＤＣＢＡ、ＨＧＦの２つのグループに分け、その順に、データをＤｘ．ｙ、ＫコードをＫｘ．ｙとすると、例えば、データが００１１００００ｂ（バイナリ）、Ｋコードが０１１１１１００ｂの場合は、データは、ＨＧＦ＝００１ｂ、ＥＤＣＢＡ＝１００００ｂなので、Ｄ１６．１と表すことができ、Ｋコードは、ＨＧＦ＝０１１ｂ、ＥＤＣＢＡ＝１１１００ｂなので、Ｋ２８．３と表すことができる。

本発明の実施形態は、ＰＣＩｅ規格で未定義なＫコードをリセット用のコードとして割り当てたもので、図２に示すように、第１のＰＣＩｅ制御部（１）２は、ＰＣＩｅ規格のシリアル送信信号であるＰＣＩｅ信号（Ｔｘ）を受信してこれをシリアル−パラレル変換部３でパラレル信号に変換し、ＰＣＩｅ規格で伝送されるシリアル信号には含まれないサイドバンド信号の一つであるリセット信号をＰＣＩｅバスから受け取り、このリセット信号を、Ｋコード部分にリセット用として定義したＫコードに変換し、例えばＫ２４．４として挿入する。ここで、ＰＣから送信されるＰＣＩｅ信号（Ｔｘ）は８ｂｉｔｓのデータが８ｂ／１０ｂ変換されたシリアル信号であり、シリアル−パラレル変換部３により、Ｋコードを含む１０ｂｉｔｓパターンのＤコードへのパラレル変換を行う。

リセット用Ｋコード変換部４では、リセット信号とＫコードの監視を行い、リセット信号のアクティブを検出したら、シリアルバス上に伝送すべきデータが無いことを表すＩＤＬ（アイドル）のＫコード（例：Ｋ２８．３）をＰＣＩｅ規格で未定義なＫコード（例：Ｋ２４．４）でリセット用として割り当てて置換し、このリセット用ＫコードをＴｘ信号に重畳する。Ｋコードを変換した１０ｂｉｔｓパターンのＤコードとそのＫコードを含む送信信号は、後段のパラレル−シリアル変換部５により再度シリアル信号に変換される。変換されたシリアル信号は、電気−光変換部６により光通信ケーブル１０ａに適合した光信号に変換され、光通信ケーブル用コネクタ及び光通信ケーブル１０ａを介して外部に接続される電子装置（外部機器）１０２に送信される（リセット信号重畳手段、又は信号重畳手段）。

電子装置１０２に到達した光信号は、図３に示すように、電子装置１０２側に設けられたインタフェース部（２）１１に備わる光−電気変換部１７で電気信号に変換される。変換されたシリアル信号は、ＰＣＩｅ制御部（２）１２によってその信号からリセット信号が抽出され、元のシリアル信号に変換されてＰＣＩｅデバイス１８及び本体制御部１９に引き渡される。ＰＣＩｅ制御部（２）１２は、受信したシリアル信号をシリアル−パラレル変換部１３で１０ｂｉｔｓパターンのパラレルコードに変換し、アイドル用Ｋコード変換部１４にその信号を引き渡す。

アイドル用Ｋコード変換部１４では、Ｋコードの監視を行い、リセット用に割り当てられたＫコードを検出すると、ＰＣＩｅデバイス１８又は本体制御部１９に対するリセット信号を生成してその信号をアクティブにすると共に、リセット用のＫコード（例：Ｋ２４．４）を元のＩＤＬのＫコード（例：Ｋ２８．３）で置換してパラレル−シリアル変換部１５に送出する。元のＩＤＬのＫコードで置換された１０ｂｉｔｓパターンの信号は、パラレル−シリアル変換部１５を経て元のシリアル信号になり、ＰＣＩｅデバイス１８に送出される。これによりＰＣＩｅデバイス１８は、ＰＣＩｅ信号（Ｔｘ）を受信して適切な動作を行うことができる（リセット信号生成手段、又は信号抽出手段）。

一方、電子装置１０２のＰＣＩｅデバイス１８側から出力されたＰＣＩｅ信号（Ｒｘ）は、インタフェース部（２）１１の電気−光変換部１６で光信号に変換され、光通信ケーブル１０ａを介してＰＣのインタフェースカード１０１側に送信される。インタフェースカード１０１に達した光信号は、インタフェース部（１）１の光−電気変換部７で電気信号に変換されてＰＣＩｅバスに引き渡される。これにより、ＰＣ（又は制御装置）は、電子装置（外部機器）１０２からＰＣＩｅ信号（Ｒｘ）を受信して適切な動作を行うことができる。

図１及び図２に示すサイドバンド信号の基準クロック（ＲｅｆＣＬＫ、ＲｅｆＣｌｏｃｋ：１００ＭＨｚ）は、ＰＣＩｅ制御部（１）２のシリアル−パラレル変換、及びパラレル−シリアル変換の際のクロック信号として用いられ、図示していないが、ＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）或いはＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）構成により実際に必要なクロック信号を生成する。

図２及び図３に示す、シリアル−パラレル変換部３、１３、リセット用又はアイドル用のＫコード変換部４、１４、及びパラレル−シリアル変換部５、１５の構成は、シフトレジスタによるＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）バッファを用いて、上述したリセット信号の重畳、或いは抽出処理を行う。

電子装置１０２側では、受信したシリアル信号よりクロック信号を再生し、ＰＣＩｅ制御部（２）１２のシリアル−パラレル変換、及びパラレル−シリアル変換の際のクロック信号として用いるが、その際のクロック及びデータリカバリ回路、及びその動作については省略する（図３にも示さず）。

なお、リセット用として割り当てたＫコードの検出に際しては、伝送路上のノイズ等による誤検出を回避するために、所定回数連続してＫコードを検出した場合にのみ、リセット信号をアクティブにする機能を持たせても良い。

次に、図４及び図５を参照して、受信したシリアルパケット信号内に重畳されたリセット信号等のサイドバンド信号を抽出できない電子装置１０２に対応する場合の構成とその処理について説明する。

上述した図２及び図３との構成の違いは、リセット信号等のサイドバンド信号をシリアルパケット信号内に重畳する前に、シリアルパケット信号内に重畳されたサイドバンド信号の検出ができるか否かを電子装置１０２に照会する点である。このようにサイドバンド信号が重畳されたシリアルパケット信号を処理できるか否かを予め照会することで不特定の電子装置１０２との接続が可能になる。その際、全てのサイドバンド信号を認識できるか否かではなく一部のサイドバンド信号だけを認識できる場合にも適用できる。即ちリセット信号に割り当てられたＫコードは認識できるが他のサイドバンド信号に割り当てられた認識不能なＫコードを処理できないという場合にも適用できる。以下、サイドバンド信号としてリセット信号を例に説明する。

図４は、図２に示すリセット用Ｋコード変換部４を、リセット検出照会信号送出機能及びその応答信号によるリセット検出確認機能（リセット検出照会手段）を付加したものに置き換えたリセット用Ｋコード変換部４ａの一実施例である。従って図２と重複する機能の詳細な説明は省略する。

本実施例によるＰＣ側のＰＣＩｅ制御部（１）２は、電子装置１０２と光通信ケーブル１０ａを介して通信接続する。ＰＣＩｅ制御部（１）２は、ＰＣＩｅ規格のシリアル送信信号であるＰＣＩｅ信号（Ｔｘ）をＰＣから受信してこれをシリアル−パラレル変換部３でパラレル信号に変換する。その際、ＰＣ側から送信される最初のパケット信号として、ＰＣＩｅ信号（Ｔｘ）にＫコードとして重畳されるリセット信号を検出できるか否かを照会する照会信号を送信する。照会信号を受信した電子装置１０２から所定時間経過しても応答信号（ＡＣＫ（Ａｃｋｎｏｗｌｅｄｇｍｅｎｔ）等）が得られない場合、或いは照会信号を解釈できない（ＮＡＣＫ（Ｎｅｇａｔｉｖｅ Ａｃｋｎｏｗｌｅｄｇｍｅｎｔ）等）の応答があった場合、リセット用Ｋコード変換部４ａは、その後のパケット信号にリセット信号を重畳せず、元の信号をパラレル−シリアル変換部５によりパラレル信号からシリアルパケット信号に戻してそのまま送信する。

ここで、照会信号は、照会信号として定義したＫコードとして送信してもよいし、最初のシリアルパケット信号の前又は後に付加してもよい。また図４の例とは異なりＰＣ側から送出する最初のパケット信号としてその通信プロトコルに組み込むようにしても良い。リセット信号を重畳しない場合は、ＰＣＩｅ制御部（１）２のシリアル−パラレル変換部３及びパラレル−シリアル変換部５をパスする構成とすることもできる。

ＰＣ側からリセット検出照会信号を受信した電子装置１０２は、リセット信号の検出機能を有する場合、ＰＣ側からの照会信号に応答してリセット検出応答信号をＰＣ側に送信する。電子装置１０２からリセット検出応答信号を受信して電子装置１０２がリセット信号の検出機能を有すると判断した場合、ＰＣ側のリセット用Ｋコード変換部４ａは、その後、ＰＣＩｅ規格で伝送されるシリアル信号には含まれないリセット信号をＰＣＩｅバスから受け取ると、これをＰＣから送信されるシリアルパケット信号内のＫコード部分にリセット用に定義したＫコードを挿入して電子装置１０２に送信する。

リセット検出応答信号の確認の詳細は、図４には示していないが、図３に示す電子装置１０２側の処理と同様にシリアル−パラレル変換部によりパラレルデータに変換してその信号を解釈しその後パラレル−シリアル変換部で元のシリアルパケット信号に戻す手法や、別途に設けた回路によりシリアルパケット信号を直接解釈する手法がある。また図３に示す方法と同様な構成の場合はＫコード部分に応答信号を割り当てるようにすることもできる。また図４の例とは異なりＰＣ側で受信したシリアルパケット信号を直接解釈できるようにその送受信プロトコルに組み込んでも良い。

図５は、図３に示すアイドル用Ｋコード変換部１４を、リセット検出照会信号受信機能及びその応答信号を生成するリセット検出応答機能を付加したものに置き換えたアイドル用Ｋコード変換部１４ａの一実施例である。従って図３と重複する機能の詳細な説明は省略する。

本実施例による電子装置１０２側のＰＣＩｅ制御部（２）１２は、ＰＣ側から光通信ケーブル１０ａを介して通信接続される。電子装置１０２に到達した光信号は、電子装置１０２側の光−電気変換部１７で電気信号に変換され、ＰＣＩｅ制御部（２）１２のシリアル−パラレル変換部１３によってパラレル信号に変換される。図５に示す電子装置１０２のアイドル用Ｋコード変換部１４ａは、パケット信号内に重畳されるリセット信号を検出できるか否かのリセット検出照会信号を受信すると、このリセット検出照会信号に応答してリセット検出確認応答信号をＰＣ側に送信する。リセット信号以外の解釈できない信号を受信した場合はＮＡＣＫを返す。なお、上述したように受信パケット信号内に重畳されたリセット信号を検出する機能を有せず、リセット検出照会信号にも応答できない電子装置１０２の場合、ＰＣ側はリセット検出照会信号に対する応答信号が所定時間経過しても得られないので、その後の送信パケット信号へのリセット信号の重畳は行わない。

ＰＣ側から受信したリセット検出照会信号に応答してリセット検出確認応答信号を送信した電子装置１０２側のＰＣＩｅ制御部（２）１２は、その後受信するパケット信号内に重畳されたリセット信号が検出されると、図５に示すアイドル用Ｋコード変換部１４ａでパケット信号に重畳されたリセット信号を抽出し、リセット用Ｋコードをアイドル用Ｋコードに置き換えてＰＣＩｅデバイス１８に引き渡す。また、リセット用に割り当てられたＫコードを検出すると、ＰＣＩｅデバイス１８又は本体制御部１８に対するリセット信号を生成してその信号をアクティブにする。ここで、照会信号は、Ｋコードとして割り当ててもよいし、最初のシリアルパケット信号の前又は後に付加するように構成してもよい。また図５の例とは異なりＰＣ側との送受信の際の最初のパケット信号としてその通信プロトコルに組み込むようにしても良い。

図６は、上述したＰＣＩｅ規格のシリアル信号の伝送に伝送補償回路を用いた構成図であり、ＰＣＩｅ規格の伝送速度及び伝送距離に適合した伝送補償回路２２を使用する場合を示している。伝送補償回路２２は、インタフェース部（１）１のＰＣＩｅ制御部（１）２と同軸コネクタ２３との間、及びインタフェース部（２）１１の同軸コネクタ２３とＰＣＩｅ制御部（２）１２との間に挿入され、このような伝送補償回路２２を使用することによって、同軸コネクタ２３及び同軸ケーブル１０ｂをその信号伝送に使用する場合でもケーブル伝送距離を伸ばすことができる。なお、図６に示す実施形態では、シリアル信号の伝送に同軸ケーブル１０ｂを用いているが、光通信ケーブル１０ａを用いる場合にも、伝送補償回路を光通信に最適化することで適用することが可能である。

なお、ＰＣＩｅ規格では、上述したように、連続した“０”や“１”が続くことで長い間クロスポイントが存在しない状態が続かないように、８ｂ／１０ｂエンコードによるコード変換を採用して配線上の制約を緩和しているが、８ｂ／１０ｂエンコードによるコード変換を行っても、最大５回の連続した“０”や“１”が続くことがあり、この場合の対策として、同じ値が続く場合、２つ目の信号を送る際に、送信側が振幅を減らし、受信側で受け取る信号のノイズマージンを大きくするように、送信側でデエンファシス転送を行うことが規定されている。

図７は、複数のレーンを用いて複数の電子装置１０２＃１〜４に信号伝送する場合を示したもので、ＰＣＩｅ対応のＨＵＢデバイスを用いたＰｔｏＮ伝送方式の構成図であり、ＰＣＩｅに対応したＨＵＢデバイスを利用することで１台のＰＣと複数台（図では４個）の電子装置１０２＃１〜４とを接続する構成を示している。インタフェースカード１０１側のＰＣＩｅ制御部（１）２と４個の光トランシーバ２１＃１〜４との間にＰＣＩｅ対応ＨＵＢ２４を搭載し、このＰＣＩｅ対応ＨＵＢ２４から４個の光トランシーバ２１＃１〜４へ分岐し、光通信ケーブル１０ａ、電子装置（外部機器）１０２＃１〜４内の各光トランシーバ２１を介して、それぞれの電子装置１０２＃１〜４を制御する。なお、ここでは伝送方式として光トランシーバ２１と光通信ケーブル１０ａを使用しているが、勿論、同軸ケーブル１０ｂによる伝送方法も実現可能である。この場合、リセット信号は、４つのそれぞれのレーン毎のパケット信号に重畳されて伝達されるようにすることも、或いは必要とする電子装置１０２＃１〜４へのみの伝達とすることもできる。

図７では、ＰＣのインタフェースカード１０１側にＰＣＩｅ対応ＨＵＢ２４を設けたＰｔｏＮの構成を示したが、電子装置１０２側にＰＣＩｅ対応ＨＵＢ２４を搭載し、ＰＣＩｅ対応ＨＵＢ２４より各光トランシーバ２１＃１〜４（４個）へ分岐し、光通信ケーブル１０ａを介して各ＰＣ＃１〜４に挿入されたＰＣＩｅ対応インタフェースカード１０１の光トランシーバ２１と接続し、そのデータが各ＰＣ＃１〜４へ転送される、図７とは逆の、電子装置１０２が１台でＰＣが複数の構成に適用してもよい。

図８は、ＰＣＩｅ信号を集合化した構成図であり、シリアル伝送に光通信ケーブルによる伝送又はＩｎｆｉｎｉＢａｎｄ規格による伝送を用いる構成である。
ＩｎｆｉｎｉＢａｎｄ規格（業界団体が推進する通信規格）では、高速化を図るために、１レーン当たり２．５Ｇｂｐｓの伝送を１０ｍ延長できる複合ケーブルと高伝送効率コネクタとを採用している。このような市販されている集合ケーブル及びコネクタを、ＰＣＩｅのケーブル伝送に利用することは可能である。ＩｎｆｉｎｉＢａｎｄ規格では、現在×１ｃｈ、×４ｃｈ、×１２ｃｈの複合ケーブルとコネクタが規定されている。これを利用してケーブル集合化を行う例として、図８の場合は、ＩｎｆｉｎｉＢａｎｄ規格の４ｃｈを利用して、ＰＣＩｅ×４（Ｔｘ＋／−、Ｒｘ＋／− ×４ｃｈ）を伝送するもので、ＩｎｆｉｎｉＢａｎｄ×４ｃｈの集合ケーブルを用いて構成している。

ＩｎｆｉｎｉＢａｎｄ規格のケーブルを利用した伝送として、ＰＣＩｅの信号をそのままケーブルに載せた場合を説明したが、高速インタフェースを利用するケースでは、複数のレーンを用いてＰＣＩｅの１レーン当たり２．５Ｇｂｐｓの信号を何ｃｈかまとめ、信号帯域を拡張した高速インタフェースに変換して電子装置１０２へその信号を伝送する。

例えば、２．５Ｇｂｐｓの信号を４ｃｈ入力すると、合成して１０Ｇｂｐｓの差動シリアルに変換可能な高速インタフェースのＰＣＩｅ×４ｉｎ１０Ｇｂｐｓ変換２５を利用して、ＰＣＩｅ×４を伝送することができる。１０Ｇｂｐｓを伝送するためには光トランシーバ２６でＯＥ（光−電気）変換し、光通信ケーブル１０ａでの伝送となるが、技術進歩は速いので近い将来、１０Ｇｂｐｓをメタルケーブルで伝送可能になることも充分予想される。この場合、リセット信号は、４つのレーン全てのパケット信号に重畳される必要はなく、いずれかひとつのレーンに重畳されるようにすればよい。

図１０は、比較のため、ＰＣＩｅインタフェースをＰＣ側に設けた従来のＰＣＩｅ対応インタフェースカード１１０と接続した従来の産業用ＣＣＤカメラシステムの構成図である。今までは、一般的なケーブル伝送について説明したが、産業用ＣＣＤカメラ１０３というような具体的な製品を用いて、本発明のＰＣＩｅの物理層を有するインタフェースによる伝送をＰＣ（又は制御装置）と電子装置１０２との間のケーブル伝送に利用することにより、実際にどの部分が省コストになるのか、その効果を立証するものである。

図１０は、従来のＰＣＩｅ対応インタフェースカード（産業用カメラキャプチャカード）１１０を構成する場合、例えば、２０４８×１０２４ドット×３０ｆｐｓ×ＹＵＶ１６ｂｉｔの映像を出力する産業用ＣＣＤカメラ１０３を、光トランシーバでＰＣ取込み用のＰＣＩｅ対応インタフェースカード（ＰＣＩｅ規格）１１０と接続させる場合の一般的なブロック図である。

この場合、産業用ＣＣＤカメラ１０３からの映像データは、計算しやすいデータの単純計算で、９６０Ｍｂｐｓ（１２０ＭＢ／ｓｅｃ）必要になる。また、シリアル伝送のエラーを少なくするための８ｂ／１０ｂ変換を加えるとすると、１．２Ｇｂｐｓ（１５０ＭＢ／ｓｅｃ）の転送レートが最低限必要になる。

データの流れに沿って概略の制御動作を説明すると、先ず、産業用ＣＣＤカメラ１０３は、撮像素子ＣＣＤセンサを、ＣＣＤ制御部でＣＣＤ駆動を行って撮像する。伝送制御部は撮像した動画データを伝送できるように制御する。１．２５Ｇｂｐｓのインタフェース部では、動画データを、光トランシーバ２１を駆動する差動シリアルに変換する。産業用ＣＣＤカメラ１０３側の光トランシーバ２１から、光通信ケーブル１０ａを介して差動シリアル信号をＰＣ側のＰＣＩｅ対応インタフェースカード１１０の光トランシーバ２１へ伝送する。ＰＣＩｅ対応インタフェースカード１１０では、１．２５Ｇｂｐｓのインタフェースで差動シリアル信号をＬＶＴＴＬ（Ｌｏｗ Ｖｏｌｔａｇｅ ＴＴＬ）等に変換して取込み、伝送制御部で動画データを受信できるように制御する。ブリッジ制御部は、ＰＣＩｅブリッジに受け渡しできるように制御を行い、ＰＣＩｅブリッジは、ＰＣＩｅ変換を行い、ＰＣＩｅ規格の信号をＰＣ側のＰＣマザーボードのＰＣＩｅコネクタへ伝送する。

図９は、図１０の回路を本発明に基づいてＰＣＩｅインタフェースを外部機器側、即ち、産業用ＣＣＤカメラ１０３側に移し改善した実施形態の構成図である。図９に示す産業用ＣＣＤカメラ１０３は、撮像素子ＣＣＤセンサをＣＣＤ制御部で制御して撮像する。ブリッジ制御部は、この撮像信号をＰＣＩｅブリッジに受け渡しできるように制御し、ＰＣＩｅブリッジはＰＣＩｅ変換を行い、ＰＣＩｅインタフェース信号を光トランシーバ２１から光通信ケーブル１０ａを介して、ＰＣ側のインタフェースカード１０１の光トランシーバ２１へ伝送する。ＰＣ側のインタフェースカード１０１はＰＣのＰＣＩｅコネクタを介してＰＣのマザーボードへ伝送する。
このように、従来の図１０の構成と、本発明による図９の構成要素を比較すると、ＰＣ側のインタフェースカード１０１は、光トランシーバのみの構成となり、大幅な省コスト化が実現できる。

最後に、図９及び図１０で説明した産業用ＣＣＤカメラ１０３との信号伝送にリセット信号を組み込んだ実施形態について図を参照して説明する。
図１２は、リセット回路を含む従来構成によるカメラシステムの構成図であり、図１１は、本発明によるリセット回路を組み込んだ一実施例によるカメラシステムの構成図である。
ＰＣＩｅ規格そのものは、送受信各２本合計４本のみによる信号伝送を可能としており、上述したように、特にクロック転送用の信号を必要としないが、ＰＣのＰＣＩエクスプレスのバスコネクタには、サイドバンド信号としてクロック信号やリセット信号が設けられており、必要に応じて使用することが可能となっている。図１１及び図１２は、このようなクロック信号やリセット信号を使用してカメラシステムを構成した一例である。

図１２に示すように、従来例では、ＰＣＩｅ制御部及び変換部１１１、ＦＰＧＡで構成されたカメラ制御部１１２、ＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）ドライバ＆レシーバ１１３は、ＰＣ側のインタフェースカード内にカメラ制御部を含むカメラキャプチャカードとして設けられ、同じくカメラ側に設けられたＬＶＤＳドライバ＆レシーバ１１４との間を独自専用規格のカメラケーブルにより延長されて接続される。

図１１に示すように、ＰＣ側のインタフェースカード１０１は、ＰＣＩｅ信号にリセット信号を重畳するＰＣＩｅ制御部（１）及び光トランシーバを搭載し、カメラ側とは、同じくＯＥ（光−電気信号）変換部を有する光トランシーバ２１と光通信ケーブル１０ａで接続する。光トランシーバ２１のＯＥ変換部で変換されたＰＣＩｅ規格に基づく信号は、リセット信号を抽出するＰＣＩｅ制御部（２）及び変換部１２に受け渡される。

ＰＣＩｅ制御部（２）及び変換部１２は、ＰＣ側から送られてきた受信パケットを解釈し、その中にリセット信号を検出すると、リセット信号を抽出して生成する。その際、外部発振器（ＯＳＣ １００ＭＨｚ）１０５からの信号と受信信号を基にクロック信号を再生してパケット信号を受信する。受信したパケット信号は、ローカルＩ／Ｆ（インタフェース）を通してカメラ制御部１０４に、抽出されたリセット信号と共に受け渡される。

尚、ＰＣＩｅ制御部（２）及び変換部１２からカメラ制御部１０４に、受信したパケット信号と共に抽出されたＰＣ（又は制御部）側からのリセット信号が受け渡されるが、カメラ制御部１０４も、リセット信号を生成してカメラ制御部１０４自身をリセットする機能を有する。カメラ制御部１０４には、そのための電源立ち上げ時のパワーオンリセット回路１０６及びリセットスイッチ１０７が設けられている。また、図４及び図５に示したように最初にＰＣ側からカメラ側にリセット検出照会信号を送出し、リセット検出照会信号に応答してカメラ側からＰＣ側にリセット検出確認応答信号を送信するように構成できることは勿論である。

以上、上述した実施例では、ＰＣＩｅ規格のパケット信号内に、ＰＣＩｅ規格のシリアル信号以外の第２の信号の一例として、リセット信号（サイドバンド信号）を重畳して伝達する場合を説明したが、これ以外にも必要とする制御信号（サイドバンド信号）を複数伝達するように構成することが可能であり、また、第１の電子装置（ＰＣ）から第２の電子装置（外部機器）側への伝達だけではなく、第２の電子装置（外部機器）から第２の電子装置（ＰＣ）側へ必要とする信号を重畳して伝達することも、さらには送受信の両方の信号に重畳して双方向化することも可能である。

Claims (9)

1. 第１の電子装置と接続するＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）規格の物理層を少なくとも有する第１のインタフェース部と、
   第２の電子装置と接続するＰＣＩｅ規格の物理層を少なくとも有する第２のインタフェース部と、
   前記第１及び第２のインタフェース部間を接続するための、電気信号により信号転送するメタルケーブル用コネクタ、又は光通信により信号転送する光トランシーバ及び光通信ケーブル用コネクタからなる光伝送モジュールと、を少なくとも具備し、
   前記第１のインタフェース部は、前記第１の電子装置から前記ＰＣＩｅ規格のシリアル信号以外の第２の信号を送出する場合、前記第１の電子装置から受信した前記ＰＣＩｅ規格のシリアル信号のパケット信号内に該第２の信号を組み込み、該第２の信号が重畳されたパケット信号を前記第２のインタフェース部に送信する信号重畳手段を有し、
   前記第２のインタフェース部は、前記第１のインタフェース部から受信したパケット信号を判読し、該パケット信号内に前記第２の信号を検出した場合、前記第２の信号を抽出して前記第２の電子装置に前記第２の信号を伝送する信号抽出手段を有することを特徴とするインタフェース装置。
2. 第１の電子装置と接続するＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）規格の物理層を少なくとも有する第１のインタフェース部と、
   第２の電子装置と接続するＰＣＩｅ規格の物理層を少なくとも有する第２のインタフェース部と、
   前記第１及び第２のインタフェース部間を接続するための、電気信号により信号転送するメタルケーブル用コネクタ、又は光通信により信号転送する光トランシーバ及び光通信ケーブル用コネクタからなる光伝送モジュールと、を少なくとも具備し、
   前記第１のインタフェース部は、前記第１の電子装置からリセット信号を検出した場合、前記第１の電子装置から受信したパケット信号内に該リセット信号を組み込み、該リセット信号が重畳されたパケット信号を前記第２のインタフェース部に送信するリセット信号重畳手段を有し、
   前記第２のインタフェース部は、前記第１のインタフェース部から受信したパケット信号を判読し、該パケット信号内にリセット信号を検出した場合、前記第２の電子装置をリセットするためのリセット信号を生成するリセット信号生成手段を有することを特徴とするインタフェース装置。
3. 第１の電子装置と接続するＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）規格の物理層を少なくとも有する第１のインタフェース部と、
   第２の電子装置と接続するＰＣＩｅ規格の物理層を少なくとも有する第２のインタフェース部と、
   前記第１及び第２のインタフェース部間を接続するための、電気信号により信号転送するメタルケーブル用コネクタ、又は光通信により信号転送する光トランシーバ及び光通信ケーブル用コネクタからなる光伝送モジュールと、を少なくとも具備し、
   前記第１のインタフェース部は、
   パケット信号に重畳されて前記第１のインタフェース部から送出されるリセット信号を検出できるか否かの照会信号を前記第２のインタフェース部に送信しその応答信号を受信するリセット検出照会手段と、
   前記リセット検出照会手段で前記第２のインタフェース部からリセット信号の検出が可能との応答が有り、且つ前記第１の電子装置からリセット信号を検出した場合、前記第１の電子装置から受信したパケット信号内に該リセット信号を組み込み、該リセット信号が重畳されたパケット信号を前記第２のインタフェース部に送信するリセット信号重畳手段と、を有することを特徴とするインタフェース装置。
4. 前記第２のインタフェース部は、
   前記第１のインタフェース部から前記照会信号を受信した場合、前記第１のインタフェース部から受信するパケット信号内に重畳されるリセット信号を検出できる旨の応答信号を前記第１のインタフェース部に送信し、
   前記第１のインタフェース部から受信したパケット信号内にリセット信号を検出した場合、前記第２の電子装置をリセットするためのリセット信号を生成するリセット信号生成手段を有することを特徴とする請求項３に記載のインタフェース装置。
5. 前記第２のインタフェース部は、パケット信号及び外部基準信号を基にクロック信号を再生して生成するクロック再生手段を有することを特徴とする請求項１乃至３のいずれかに記載のインタフェース装置。
6. 前記第１及び第２のインタフェース部は、信号転送の際の伝送距離を延長するための伝送補償回路を有することを特徴とする請求項１又は２に記載のインタフェース装置。
7. 前記第１及び第２のインタフェース部は、一つの電子装置との間で複数のレーンを使用して信号転送を行うマルチリンク機能を有することを特徴とする請求項１乃至３のいずれかに記載のインタフェース装置。
8. 前記第１又は第２のインタフェース部は、複数の電子装置と接続し複数チャネルの信号転送を行うＰＣＩｅ規格対応のＨＵＢデバイスを更に有することを特徴とする請求項１乃至３のいずれかに記載のインタフェース装置。
9. 制御装置と接続するＰＣＩｅ規格の物理層及び該ＰＣＩｅ規格に基づく信号転送を制御するＰＣＩｅ制御部を少なくとも有するインタフェース部と、
   電子装置本体と前記インタフェース部との間の通信規格を相互変換して接続し信号転送を行う本体制御部と、を少なくとも具備し、
   前記ＰＣＩｅ制御部は、前記制御装置から前記インタフェース部を介して受信したパケット信号を判読し、該パケット信号内にリセット信号を検出した場合、電子装置本体をリセットするためのリセット信号を生成するリセット信号生成手段を有することを特徴とする電子装置。