JP5248418B2 - Manufacturing method of multilayer wiring board - Google Patents

Description

本発明は、配線層と絶縁層とが交互に積層された多層配線基板の製造方法に関する。   The present invention relates to a method for manufacturing a multilayer wiring board in which wiring layers and insulating layers are alternately laminated.

従来より、絶縁層に形成されたビアホール（開口部）を介して複数の配線層が電気的に接続された多層配線基板が知られている。図１は、従来の多層配線基板を部分的に例示する断面図である。図１を参照するに、従来の多層配線基板１００は、コア基板１１０と、第１配線層１２０と、第２配線層１３０と、絶縁層１４０とを有する。なお、コア基板１１０には貫通電極が形成されていても良い。   Conventionally, a multilayer wiring board in which a plurality of wiring layers are electrically connected via via holes (openings) formed in an insulating layer is known. FIG. 1 is a cross-sectional view partially illustrating a conventional multilayer wiring board. Referring to FIG. 1, a conventional multilayer wiring board 100 includes a core substrate 110, a first wiring layer 120, a second wiring layer 130, and an insulating layer 140. Note that a through electrode may be formed in the core substrate 110.

図１に示す多層配線基板１００において、第１配線層１２０は、コア基板１１０上に形成されている。絶縁層１４０は、第１配線層１２０を覆うようにコア基板１１０上に形成されている。第２配線層１３０は、絶縁層１４０上に形成されている。第２配線層１３０は、第１層１３０ａ及び第２層１３０ｂから構成されている。第１配線層１２０と第２配線層１３０とは、絶縁層１４０を貫通するビアホール１４０ｘを介して電気的に接続されている。   In the multilayer wiring substrate 100 shown in FIG. 1, the first wiring layer 120 is formed on the core substrate 110. The insulating layer 140 is formed on the core substrate 110 so as to cover the first wiring layer 120. The second wiring layer 130 is formed on the insulating layer 140. The second wiring layer 130 includes a first layer 130a and a second layer 130b. The first wiring layer 120 and the second wiring layer 130 are electrically connected via a via hole 140 x that penetrates the insulating layer 140.

図２〜図７は、従来の多層配線基板の製造工程を例示する図である。図２〜図７において、図１に示す多層配線基板１００と同一構成部分には同一符号を付し、その説明を省略する場合がある。図２〜図７を参照しながら、従来の多層配線基板１００の製造方法について説明する。   2 to 7 are diagrams illustrating a manufacturing process of a conventional multilayer wiring board. 2-7, the same code | symbol is attached | subjected to the same component as the multilayer wiring board 100 shown in FIG. 1, and the description may be abbreviate | omitted. A conventional method for manufacturing the multilayer wiring board 100 will be described with reference to FIGS.

始めに、図２に示す工程では、周知の方法により、コア基板１１０上に第１配線層１２０を形成し、更に第１配線層１２０を覆うように絶縁層１４０を形成する。そして、絶縁層１４０上に、例えば無電解めっき法等により金属層１５０を形成する。金属層１５０は、後述する図３に示す工程において、レーザ光により絶縁層１４０にビアホール１４０ｘを形成する際に、ビアホール１４０ｘが形成される部分の絶縁層１４０の表面近傍が変形することを防止する機能を有する。第１配線層１２０及び金属層１５０の材料としては、例えばＣｕ等を用いることができる。金属層１５０の厚さは、例えば１０μｍとすることができる。   First, in the process shown in FIG. 2, the first wiring layer 120 is formed on the core substrate 110 by a well-known method, and the insulating layer 140 is further formed so as to cover the first wiring layer 120. Then, the metal layer 150 is formed on the insulating layer 140 by, for example, an electroless plating method. The metal layer 150 prevents the vicinity of the surface of the insulating layer 140 where the via hole 140x is formed from being deformed when the via hole 140x is formed in the insulating layer 140 by laser light in the step shown in FIG. 3 to be described later. It has a function. As a material of the first wiring layer 120 and the metal layer 150, for example, Cu or the like can be used. The thickness of the metal layer 150 can be set to 10 μm, for example.

次いで、図３に示す工程では、金属層１５０を介して絶縁層１４０にレーザ光を照射し、絶縁層１４０に第１配線層１２０を露出するビアホール１４０ｘを形成する。次いで、図４に示す工程では、デスミア処理の後エッチングにより図３に示す金属層１５０を除去する。   Next, in the process illustrated in FIG. 3, the insulating layer 140 is irradiated with laser light through the metal layer 150 to form a via hole 140 x that exposes the first wiring layer 120 in the insulating layer 140. Next, in the step shown in FIG. 4, the metal layer 150 shown in FIG. 3 is removed by post-desmear etching.

次いで、図５に示す工程では、絶縁層１４０上（ビアホール１４０ｘの壁面も含む）及びビアホール１４０ｘ内に露出する第１配線層１２０上に、例えば無電解めっき法等により第２配線層１３０を構成する第１層１３０ａを形成する。第１層１３０ａは、後述する図６に示す工程において、電解めっき法により第２配線層１３０を構成する第２層１３０ｂを形成する際に給電層として機能する。第１層１３０ａの材料としては、例えばＣｕ等を用いることができる。第１層１３０ａの厚さは、例えば１μｍとすることができる。   Next, in the step shown in FIG. 5, the second wiring layer 130 is formed on the insulating layer 140 (including the wall surface of the via hole 140x) and the first wiring layer 120 exposed in the via hole 140x by, for example, electroless plating. The first layer 130a to be formed is formed. The first layer 130a functions as a power feeding layer when the second layer 130b constituting the second wiring layer 130 is formed by electrolytic plating in the step shown in FIG. 6 described later. As a material of the first layer 130a, for example, Cu or the like can be used. The thickness of the first layer 130a can be set to 1 μm, for example.

次いで、図６に示す工程では、第２配線層１３０の形成位置に対応する開口部１６０ｘを有するレジスト層１６０を形成する。そして、第１層１３０ａを給電層とする電解めっき法により、開口部１６０ｘ内に露出する第１層１３０ａ上に、第２配線層１３０を構成する第２層１３０ｂを形成する。第２層１３０ｂの材料としては、例えばＣｕ等を用いることができる。第２層１３０ｂの厚さは、例えば１０μｍとすることができる。   Next, in a step shown in FIG. 6, a resist layer 160 having an opening 160x corresponding to the formation position of the second wiring layer 130 is formed. Then, a second layer 130b constituting the second wiring layer 130 is formed on the first layer 130a exposed in the opening 160x by an electrolytic plating method using the first layer 130a as a power feeding layer. As a material of the second layer 130b, for example, Cu or the like can be used. The thickness of the second layer 130b can be set to 10 μm, for example.

次いで、図７に示す工程では、図６に示すレジスト層１６０を除去する。そして、第２層１３０ｂが積層されていない部分の第１層１３０ａを、第２層１３０ｂをマスクとしてエッチングにより除去する。これにより、第１層１３０ａ及び第２層１３０ｂから構成されている第２配線層１３０が形成され、図１に示す多層配線基板１００が製造される。   Next, in a step shown in FIG. 7, the resist layer 160 shown in FIG. 6 is removed. Then, the portion of the first layer 130a where the second layer 130b is not stacked is removed by etching using the second layer 130b as a mask. Thereby, the second wiring layer 130 composed of the first layer 130a and the second layer 130b is formed, and the multilayer wiring board 100 shown in FIG. 1 is manufactured.

特開２００４−２３５２０２号公報Japanese Patent Laid-Open No. 2004-235202 特開２００１−１７７２４６号公報JP 2001-177246 A 特開２００９−１８５８８号公報JP 2009-18588 A

しかしながら、前述の図４に示す工程において、金属層１５０をエッチングにより除去する際に、金属層１５０とともにビアホール１４０ｘ内に露出する第１配線層１２０の一部もエッチングにより除去されるため、第１配線層１２０の厚さが薄くなるという問題があった。   However, in the process shown in FIG. 4 described above, when the metal layer 150 is removed by etching, a part of the first wiring layer 120 exposed in the via hole 140x together with the metal layer 150 is also removed by etching. There is a problem that the thickness of the wiring layer 120 becomes thin.

上記の点に鑑みて、所定の層をエッチングにより除去する際に、除去する必要のない配線層がエッチングにより除去され難くする多層配線基板の製造方法を提供することを課題とする。   In view of the above points, an object of the present invention is to provide a method for manufacturing a multilayer wiring board in which a wiring layer that does not need to be removed is hardly removed by etching when a predetermined layer is removed by etching.

本多層配線基板の製造方法は、配線層と絶縁層とが交互に積層され、所定の前記配線層の一部が前記絶縁層に設けられた貫通孔を介して他の前記配線層の一部と電気的に接続された多層配線基板の製造方法であって、前記配線層を一方の面側で覆うように積層された前記絶縁層の他方の面側に金属箔を形成する金属箔形成工程と、前記金属箔を介して前記絶縁層の貫通孔を形成する部分にレーザを照射し、前記配線層が露出しないように孔底に前記配線層を覆う絶縁層を残して孔加工する孔形成工程と、前記孔形成工程の後に、前記金属箔を薄化する金属箔薄化工程と、前記金属箔薄化工程の後に、前記配線層上に残した前記絶縁層を除去して前記孔を貫通させて前記貫通孔を形成し、前記貫通孔内に前記配線層の一部を露出させる配線層露出工程と、を有することを要件とする。

In the manufacturing method of the multilayer wiring board, wiring layers and insulating layers are alternately stacked, and a part of the predetermined wiring layer is part of another wiring layer through a through hole provided in the insulating layer. electrically connected to a manufacturing method for a multilayer wiring board, prior SL other metal that form a metallic foil on the side foil of the insulating layer laminated so as to cover the wiring layer on one side and Forming and forming a through hole in the insulating layer through the metal foil by irradiating a laser to leave the insulating layer covering the wiring layer at the bottom of the hole so that the wiring layer is not exposed and the hole forming step, after the hole forming step, the metal foil thinning step of thinning the metal foil, after the metal foil thinning process, and removing the insulating layer left on the wiring layer on the the hole is penetrated to form the through hole, the wiring layer exposed to expose a part of the wiring layers in the through-hole It is a requirement to have a step.

開示の技術によれば、所定の層をエッチングにより除去する際に、除去する必要のない配線層がエッチングにより除去され難くする多層配線基板の製造方法を提供することができる。   According to the disclosed technology, it is possible to provide a method for manufacturing a multilayer wiring board that makes it difficult to remove a wiring layer that does not need to be removed by etching when a predetermined layer is removed by etching.

従来の多層配線基板を部分的に例示する断面図である。It is sectional drawing which partially illustrates the conventional multilayer wiring board. 従来の多層配線基板の製造工程を例示する図（その１）である。It is FIG. (1) which illustrates the manufacturing process of the conventional multilayer wiring board. 従来の多層配線基板の製造工程を例示する図（その２）である。It is FIG. (2) which illustrates the manufacturing process of the conventional multilayer wiring board. 従来の多層配線基板の製造工程を例示する図（その３）である。It is FIG. (The 3) which illustrates the manufacturing process of the conventional multilayer wiring board. 従来の多層配線基板の製造工程を例示する図（その４）である。It is FIG. (The 4) which illustrates the manufacturing process of the conventional multilayer wiring board. 従来の多層配線基板の製造工程を例示する図（その５）である。It is FIG. (5) which illustrates the manufacturing process of the conventional multilayer wiring board. 従来の多層配線基板の製造工程を例示する図（その６）である。It is FIG. (6) which illustrates the manufacturing process of the conventional multilayer wiring board. 第１の実施の形態に係る多層配線基板を例示する断面図である。1 is a cross-sectional view illustrating a multilayer wiring board according to a first embodiment. 第１の実施の形態に係る多層配線基板の製造工程を例示する図（その１）である。FIG. 6 is a diagram (part 1) illustrating a manufacturing process of the multilayer wiring board according to the first embodiment; 第１の実施の形態に係る多層配線基板の製造工程を例示する図（その２）である。FIG. 5 is a second diagram illustrating a manufacturing process of the multilayer wiring board according to the first embodiment; 第１の実施の形態に係る多層配線基板の製造工程を例示する図（その３）である。FIG. 6 is a diagram (part 3) illustrating a manufacturing step of the multilayer wiring board according to the first embodiment; 第１の実施の形態に係る多層配線基板の製造工程を例示する図（その４）である。FIG. 6 is a diagram (No. 4) for exemplifying the manufacturing process for the multilayer wiring board according to the first embodiment; 第１の実施の形態に係る多層配線基板の製造工程を例示する図（その５）である。FIG. 10 is a diagram (No. 5) for exemplifying the manufacturing process for the multilayer wiring board according to the first embodiment; 第１の実施の形態に係る多層配線基板の製造工程を例示する図（その６）である。FIG. 6 is a view (No. 6) for exemplifying the manufacturing process for the multilayer wiring board according to the first embodiment; 第１の実施の形態に係る多層配線基板の製造工程を例示する図（その７）である。FIG. 8 is a view (No. 7) illustrating the manufacturing step of the multilayer wiring board according to the first embodiment; 第１の実施の形態に係る多層配線基板の製造工程を例示する図（その８）である。FIG. 8 is a view (No. 8) for exemplifying the manufacturing process for the multilayer wiring board according to the first embodiment; 第１の実施の形態に係る多層配線基板の製造工程を例示する図（その９）である。It is FIG. (9) which illustrates the manufacturing process of the multilayer wiring board which concerns on 1st Embodiment. 第１の実施の形態に係る多層配線基板の製造工程を例示する図（その１０）である。FIG. 10 is a view (No. 10) illustrating the manufacturing step of the multilayer wiring board according to the first embodiment; 第１の実施の形態に係る多層配線基板の製造工程を例示する図（その１１）である。FIG. 11 is a view (No. 11) illustrating the manufacturing step of the multilayer wiring board according to the first embodiment; 第２の実施の形態に係る多層配線基板を例示する断面図である。It is sectional drawing which illustrates the multilayer wiring board which concerns on 2nd Embodiment. 第２の実施の形態に係る多層配線基板の製造工程を例示する図（その１）である。It is FIG. (The 1) which illustrates the manufacturing process of the multilayer wiring board which concerns on 2nd Embodiment. 第２の実施の形態に係る多層配線基板の製造工程を例示する図（その２）である。It is FIG. (The 2) which illustrates the manufacturing process of the multilayer wiring board which concerns on 2nd Embodiment. 第２の実施の形態に係る多層配線基板の製造工程を例示する図（その３）である。It is FIG. (The 3) which illustrates the manufacturing process of the multilayer wiring board which concerns on 2nd Embodiment. 第２の実施の形態に係る多層配線基板の製造工程を例示する図（その４）である。It is FIG. (The 4) which illustrates the manufacturing process of the multilayer wiring board which concerns on 2nd Embodiment. 第２の実施の形態に係る多層配線基板の製造工程を例示する図（その５）である。It is FIG. (The 5) which illustrates the manufacturing process of the multilayer wiring board which concerns on 2nd Embodiment. 第２の実施の形態に係る多層配線基板の製造工程を例示する図（その６）である。It is FIG. (The 6) which illustrates the manufacturing process of the multilayer wiring board which concerns on 2nd Embodiment.

以下、図面を参照して発明を実施するための形態について説明する。   Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings.

〈第１の実施の形態〉
［第１の実施の形態に係る多層配線基板の構造］
始めに、第１の実施の形態に係る多層配線基板の構造について説明する。図８は、第１の実施の形態に係る多層配線基板を例示する断面図である。図８を参照するに、第１の実施の形態に係る多層配線基板１０は、コア基板１１と、第１配線層１２と、第２配線層１３と、第１絶縁層１４と、第３配線層２２と、第４配線層２３と、第２絶縁層２４と、貫通電極２９とを有する多層配線基板である。 <First Embodiment>
[Structure of Multilayer Wiring Board According to First Embodiment]
First, the structure of the multilayer wiring board according to the first embodiment will be described. FIG. 8 is a cross-sectional view illustrating the multilayer wiring board according to the first embodiment. Referring to FIG. 8, the multilayer wiring board 10 according to the first embodiment includes a core substrate 11, a first wiring layer 12, a second wiring layer 13, a first insulating layer 14, and a third wiring. This is a multilayer wiring board having a layer 22, a fourth wiring layer 23, a second insulating layer 24, and a through electrode 29.

多層配線基板１０において、中心部には貫通電極２９を有するコア基板１１が設けられている。コア基板１１としては、例えばガラスクロスに樹脂を含浸させた基板等を用いることができる。コア基板１１の厚さは、例えば３５〜１００μｍとすることができる。貫通電極２９は、コア基板１１の一方の面１１ａから他方の面１１ｂに貫通するビアホールに、例えばＣｕ層等を含む導電層を充填したものであり、第１配線層１２の一部と第３配線層２２の一部とを電気的に接続している。   In the multilayer wiring substrate 10, a core substrate 11 having a through electrode 29 is provided at the center. As the core substrate 11, for example, a substrate in which a glass cloth is impregnated with resin can be used. The thickness of the core substrate 11 can be set to 35 to 100 μm, for example. The through electrode 29 is obtained by filling a via hole penetrating from one surface 11a of the core substrate 11 to the other surface 11b with a conductive layer including, for example, a Cu layer. A part of the wiring layer 22 is electrically connected.

第１配線層１２は、コア基板１１の一方の面１１ａに形成されている。第１配線層１２としては、例えばＣｕ層等を含む導電層を用いることができる。第１配線層１２の厚さは、例えば１０〜３０μｍとすることができる。第１絶縁層１４は、コア基板１１の一方の面１１ａに第１配線層１２を覆うように形成されている。第２配線層１３は、第１絶縁層１４上に形成されている。第２配線層１３は、第１層１３ａ及び第２層１３ｂから構成されている。第１配線層１２と第２配線層１３とは、第１絶縁層１４に形成された第１ビアホール１４ｘを介して電気的に接続されている。   The first wiring layer 12 is formed on one surface 11 a of the core substrate 11. As the first wiring layer 12, a conductive layer including, for example, a Cu layer can be used. The thickness of the 1st wiring layer 12 can be 10-30 micrometers, for example. The first insulating layer 14 is formed on one surface 11 a of the core substrate 11 so as to cover the first wiring layer 12. The second wiring layer 13 is formed on the first insulating layer 14. The second wiring layer 13 includes a first layer 13a and a second layer 13b. The first wiring layer 12 and the second wiring layer 13 are electrically connected through a first via hole 14 x formed in the first insulating layer 14.

第２配線層１３としては、例えばＣｕ層等を含む導電層を用いることができる。第２配線層１３の厚さは、例えば１０〜３０μｍとすることができる。第１絶縁層１４の材料としては、例えば有機材料であるエポキシ系樹脂、ポリイミド系樹脂等の絶縁樹脂を用いることができる。第１絶縁層１４は、例えばシリカ等のフィラー（図示せず）を含有しても構わない。第１絶縁層１４の厚さは、例えば２０〜３５μｍとすることができる。   As the second wiring layer 13, for example, a conductive layer including a Cu layer can be used. The thickness of the second wiring layer 13 can be set to, for example, 10 to 30 μm. As a material of the first insulating layer 14, for example, an insulating resin such as an epoxy resin or a polyimide resin that is an organic material can be used. The first insulating layer 14 may contain a filler (not shown) such as silica. The thickness of the 1st insulating layer 14 can be 20-35 micrometers, for example.

第３配線層２２は、コア基板１１の他方の面１１ｂに形成されている。第３配線層２２としては、例えばＣｕ層等を含む導電層を用いることができる。第３配線層２２の厚さは、例えば１０〜３０μｍとすることができる。第２絶縁層２４は、コア基板１１の他方の面１１ｂに第３配線層２２を覆うように形成されている。第４配線層２３は、第２絶縁層２４上に形成されている。第４配線層２３は、第１層２３ａ及び第２層２３ｂから構成されている。第３配線層２２と第４配線層２３とは、第２絶縁層２４に形成された第２ビアホール２４ｘを介して電気的に接続されている。   The third wiring layer 22 is formed on the other surface 11 b of the core substrate 11. As the third wiring layer 22, for example, a conductive layer including a Cu layer can be used. The thickness of the third wiring layer 22 can be set to, for example, 10 to 30 μm. The second insulating layer 24 is formed on the other surface 11 b of the core substrate 11 so as to cover the third wiring layer 22. The fourth wiring layer 23 is formed on the second insulating layer 24. The fourth wiring layer 23 includes a first layer 23a and a second layer 23b. The third wiring layer 22 and the fourth wiring layer 23 are electrically connected through a second via hole 24 x formed in the second insulating layer 24.

第４配線層２３としては、例えばＣｕ層等を含む導電層を用いることができる。第４配線層２３の厚さは、例えば１０〜３０μｍとすることができる。第２絶縁層２４の材料としては、例えば有機材料であるエポキシ系樹脂、ポリイミド系樹脂等の絶縁樹脂を用いることができる。第２絶縁層２４は、例えばシリカ等のフィラー（図示せず）を含有しても構わない。第２絶縁層２４の厚さは、例えば２０〜３５μｍとすることができる。以上が、第１の実施の形態に係る多層配線基板１０の構造である。   As the fourth wiring layer 23, for example, a conductive layer including a Cu layer can be used. The thickness of the fourth wiring layer 23 can be set to, for example, 10 to 30 μm. As a material of the second insulating layer 24, for example, an insulating resin such as an epoxy resin or a polyimide resin that is an organic material can be used. The second insulating layer 24 may contain a filler (not shown) such as silica. The thickness of the second insulating layer 24 can be set to 20 to 35 μm, for example. The above is the structure of the multilayer wiring board 10 according to the first embodiment.

［第１の実施の形態に係る多層配線基板の製造方法］
続いて、第１の実施の形態に係る多層配線基板の製造方法について説明する。図９〜図１９は、第１の実施の形態に係る多層配線基板の製造工程を例示する図である。図９〜図１９において、図８に示す多層配線基板１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図９〜図１９を参照しながら、第１の実施の形態に係る多層配線基板１０の製造方法について説明する。 [Method for Manufacturing Multilayer Wiring Board According to First Embodiment]
Next, a method for manufacturing the multilayer wiring board according to the first embodiment will be described. 9 to 19 are diagrams illustrating the manufacturing process of the multilayer wiring board according to the first embodiment. 9 to 19, the same components as those of the multilayer wiring board 10 shown in FIG. 8 are denoted by the same reference numerals, and the description thereof may be omitted. A method for manufacturing the multilayer wiring board 10 according to the first embodiment will be described with reference to FIGS.

始めに、図９に示す工程では、第１配線層１２、第３配線層２２、貫通電極２９が設けられたコア基板１１を用意する。コア基板１１としては、例えばガラスクロスに樹脂を含浸させた基板等を用いることができる。コア基板１１の厚さは、例えば３５〜１００μｍとすることができる。貫通電極２９は、コア基板１１の一方の面１１ａから他方の面１１ｂに貫通するビアホールに、例えばＣｕ層等を含む導電層を充填したものであり、第１配線層１２の一部と第３配線層２２の一部とを電気的に接続している。第１配線層１２及び第３配線層２２としては、例えばＣｕ層等を含む導電層を用いることができる。   First, in the step shown in FIG. 9, the core substrate 11 provided with the first wiring layer 12, the third wiring layer 22, and the through electrode 29 is prepared. As the core substrate 11, for example, a substrate in which a glass cloth is impregnated with resin can be used. The thickness of the core substrate 11 can be set to 35 to 100 μm, for example. The through electrode 29 is obtained by filling a via hole penetrating from one surface 11a of the core substrate 11 to the other surface 11b with a conductive layer including, for example, a Cu layer. A part of the wiring layer 22 is electrically connected. As the 1st wiring layer 12 and the 3rd wiring layer 22, the conductive layer containing Cu layer etc. can be used, for example.

次いで、図１０に示す工程では、コア基板１１の一方の面１１ａに第１配線層１２を被覆する第１絶縁層１４を形成する。又、コア基板１１の他方の面１１ｂに第３配線層２２を被覆する第２絶縁層２４を形成する。第１絶縁層１４及び第２絶縁層２４の材料としては、例えば有機材料であるエポキシ系樹脂、ポリイミド系樹脂等の絶縁樹脂を用いることができる。第１絶縁層１４及び第２絶縁層２４は、例えばシリカ等のフィラー（図示せず）を含有しても構わない。第１絶縁層１４及び第２絶縁層２４の厚さは、例えば２０〜３５μｍとすることができる。   Next, in a step shown in FIG. 10, a first insulating layer 14 that covers the first wiring layer 12 is formed on one surface 11 a of the core substrate 11. A second insulating layer 24 that covers the third wiring layer 22 is formed on the other surface 11 b of the core substrate 11. As a material of the first insulating layer 14 and the second insulating layer 24, for example, an insulating resin such as an epoxy resin or a polyimide resin that is an organic material can be used. The first insulating layer 14 and the second insulating layer 24 may contain a filler (not shown) such as silica. The thickness of the 1st insulating layer 14 and the 2nd insulating layer 24 can be 20-35 micrometers, for example.

第１絶縁層１４及び第２絶縁層２４は、例えばコア基板１１の一方の面１１ａ及び他方の面１１ｂにエポキシ系樹脂、ポリイミド系樹脂等の樹脂フィルムをラミネートすることにより形成することができる。なお、図１０に示す工程では、第１絶縁層１４及び第２絶縁層２４は未硬化の状態である。   The first insulating layer 14 and the second insulating layer 24 can be formed, for example, by laminating a resin film such as an epoxy resin or a polyimide resin on one surface 11 a and the other surface 11 b of the core substrate 11. In the process shown in FIG. 10, the first insulating layer 14 and the second insulating layer 24 are in an uncured state.

次いで、図１１に示す工程では、第１絶縁層１４の一方の面１４ａに、片面（第１絶縁層１４の一方の面１４ａ側）が粗化された金属箔１５を配設し圧着する。又、第２絶縁層２４の一方の面２４ａに、片面（第２絶縁層２４の一方の面２４ａ側）が粗化された金属箔２５を配設し圧着する。その後、第１絶縁層１４及び第２絶縁層２４を、１９０℃程度の温度で熱処理して硬化させる。金属箔１５及び２５の材料としては、例えばＣｕやＣｕ合金等を用いることができる。金属箔１５及び２５の厚さは、例えば１８μｍとすることができる。なお、金属箔１５及び２５が１２μｍ以上の厚さを有していると、取り扱い上の問題が生じないため、好ましくは１２μｍ以上とする。   Next, in the step shown in FIG. 11, the metal foil 15 having one surface (on the one surface 14 a side of the first insulating layer 14) roughened on one surface 14 a of the first insulating layer 14 is disposed and pressure-bonded. Further, a metal foil 25 having one surface (one surface 24a side of the second insulating layer 24) roughened on one surface 24a of the second insulating layer 24 is disposed and pressure-bonded. Thereafter, the first insulating layer 14 and the second insulating layer 24 are cured by heat treatment at a temperature of about 190 ° C. As a material of the metal foils 15 and 25, for example, Cu or Cu alloy can be used. The thickness of the metal foils 15 and 25 can be set to 18 μm, for example. In addition, since the problem on handling will not arise if the metal foils 15 and 25 have a thickness of 12 μm or more, the thickness is preferably 12 μm or more.

金属箔１５及び２５は、後述する図１５に示す工程で除去され、第１絶縁層１４の一方の面１４ａ及び第２絶縁層２４の一方の面２４ａは金属箔１５及び２５の粗面が転写され粗化される。第１絶縁層１４の一方の面１４ａ及び第２絶縁層２４の一方の面２４ａを粗化することにより、第１絶縁層１４の一方の面１４ａ及び第２絶縁層２４の一方の面２４ａと後述する図１６に示す工程で第１絶縁層１４の一方の面１４ａ及び第２絶縁層２４の一方の面２４ａに形成される第２配線層１３を構成する第１層１３ａ及び第４配線層２３を構成する第１層２３ａとの密着性を向上することができる。   The metal foils 15 and 25 are removed in the step shown in FIG. 15 to be described later, and the one surface 14a of the first insulating layer 14 and the one surface 24a of the second insulating layer 24 are transferred by the rough surfaces of the metal foils 15 and 25. And roughened. By roughening one surface 14a of the first insulating layer 14 and one surface 24a of the second insulating layer 24, one surface 14a of the first insulating layer 14 and one surface 24a of the second insulating layer 24 A first layer 13a and a fourth wiring layer constituting the second wiring layer 13 formed on one surface 14a of the first insulating layer 14 and one surface 24a of the second insulating layer 24 in the step shown in FIG. Adhesiveness with the first layer 23 a constituting 23 can be improved.

次いで、図１２に示す工程では、金属箔１５を介して第１絶縁層１４にレーザ光を照射し、金属箔１５及び第１絶縁層１４に第１ビアホール１４ｘを形成する。第１ビアホール１４ｘは、第１配線層１２上に第１絶縁層１４の一部を残し、第１配線層１２が露出しないように形成する。第１配線層１２上に残す第１絶縁層１４の最薄部の厚さＴ_１は、例えば１μｍとすることができる。 Next, in the process shown in FIG. 12, the first insulating layer 14 is irradiated with laser light through the metal foil 15 to form the first via hole 14 x in the metal foil 15 and the first insulating layer 14. The first via hole 14x is formed so as to leave a part of the first insulating layer 14 on the first wiring layer 12 so that the first wiring layer 12 is not exposed. The thickness T ₁ of the thinnest portion of the first insulating layer 14 left on the first wiring layer 12 can be set to 1 μm, for example.

又、金属箔２５を介して第２絶縁層２４にレーザ光を照射し、金属箔２５及び第２絶縁層２４に第２ビアホール２４ｘを形成する。第２ビアホール２４ｘは、第３配線層２２上に第２絶縁層２４の一部を残し、第３配線層２２が露出しないように形成する。第３配線層２２上に残す第２絶縁層２４の最薄部の厚さＴ_２は、例えば１μｍとすることができる。レーザとしては、例えばＣＯ_２レーザ等を用いることができる。 In addition, the second insulating layer 24 is irradiated with laser light through the metal foil 25 to form the second via hole 24 x in the metal foil 25 and the second insulating layer 24. The second via hole 24x is formed so as to leave a part of the second insulating layer 24 on the third wiring layer 22 so that the third wiring layer 22 is not exposed. The thickness T ₂ of the thinnest portion of the second insulating layer 24 to be left on the third wiring layer 22 can be, for example, 1 [mu] m. For example, a CO ₂ laser or the like can be used as the laser.

第１ビアホール１４ｘ及び第２ビアホール２４ｘを形成する際に、第１配線層１２上に残す第１絶縁層１４の厚さ及び第３配線層２２上に残す第２絶縁層２４の厚さは、レーザの照射パワー及び照射時間により制御することができる。第１配線層１２上に残す第１絶縁層１４の最薄部の厚さＴ_１≒１μｍ、第３配線層２２上に残す第２絶縁層２４の最薄部の厚さＴ_２≒１μｍとする。 When the first via hole 14x and the second via hole 24x are formed, the thickness of the first insulating layer 14 left on the first wiring layer 12 and the thickness of the second insulating layer 24 left on the third wiring layer 22 are as follows: It can be controlled by the laser irradiation power and irradiation time. The thickness T ₁ of the thinnest portion of the first insulating layer 14 left on the first wiring layer 12 is about ₁ μm, and the thickness T ₂ of the thinnest portion of the second insulating layer 24 left on the third wiring layer 22 is about 1 μm. To do.

なお、金属箔１５及び２５を介して第１絶縁層１４及び第２絶縁層２４にレーザ光を照射する前に、金属箔１５及び２５の表面（レーザが照射される面）を粗化や酸化等することにより金属箔１５及び２５の表面にレーザ吸収層を形成することが好ましい。金属箔１５及び２５の表面にレーザ吸収層を形成しないと、レーザのエネルギーが金属箔１５及び２５の表面で反射されてしまい、第１ビアホール１４ｘ及び第２ビアホール２４ｘの加工が困難になるためである。   Before irradiating the first insulating layer 14 and the second insulating layer 24 with laser light through the metal foils 15 and 25, the surfaces (surfaces irradiated with the laser) of the metal foils 15 and 25 are roughened or oxidized. It is preferable to form a laser absorption layer on the surfaces of the metal foils 15 and 25 by performing the same. If the laser absorption layer is not formed on the surfaces of the metal foils 15 and 25, the energy of the laser is reflected on the surfaces of the metal foils 15 and 25, making it difficult to process the first via hole 14x and the second via hole 24x. is there.

金属層１５及び２５を介して第１絶縁層１４及び第２絶縁層２４にレーザ光を照射することにより、第１絶縁層１４の一方の面１４ａ及び第２絶縁層２４の一方の面２４ａ近傍における、レーザの余剰エネルギーによる第１ビアホール１４ｘ及び第２ビアホール２４ｘの孔径変動を抑制することができる。   By irradiating the first insulating layer 14 and the second insulating layer 24 with laser light through the metal layers 15 and 25, one surface 14a of the first insulating layer 14 and the vicinity of one surface 24a of the second insulating layer 24 , Fluctuations in the hole diameter of the first via hole 14x and the second via hole 24x due to the surplus energy of the laser can be suppressed.

次いで、図１３に示す工程では、金属箔１５及び２５をエッチングにより薄化する。金属箔１５及び２５の材料としてＣｕを用いた場合には、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液等を用いたウエットエッチングにより金属箔１５及び２５を薄化することができる。薄化後の金属箔１５及び２５の厚さＴ_３及びＴ_４は、例えば１〜２μｍとすることができるが、薄化後の金属箔１５及び２５の厚さＴ_３及びＴ_４は、薄いほど有利である。 Next, in the step shown in FIG. 13, the metal foils 15 and 25 are thinned by etching. When Cu is used as the material of the metal foils 15 and 25, the metal foils 15 and 25 can be thinned by wet etching using a ferric chloride aqueous solution, a cupric chloride aqueous solution, an ammonium persulfate aqueous solution, or the like. . The thicknesses T ₃ and T ₄ of the metal foils 15 and 25 after thinning can be, for example, 1 to 2 μm, but the thicknesses T ₃ and T ₄ of the metal foils 15 and 25 after thinning are thin. Is more advantageous.

図１３に示す工程を図１１に示す工程と図１２に示す工程との間に実施することも可能であるが、次のような理由により好ましくない。第１に、１μｍ程度に薄化した金属箔１５及び２５にピンホールがあると、レーザ吸収層の形成に用いる処理液が、ピンホールがある金属箔１５及び２５に覆われた部分の第１絶縁層１４及び第２絶縁層２４に悪影響を与える虞があるからである。第２に、１μｍ程度に薄化した金属箔１５及び２５にピンホールがあると、第１ビアホール１４ｘ及び第２ビアホール２４ｘ内に残る第１絶縁層１４及び第３配線層２２を除去する工程（図１４に示す工程）において、ピンホールがある金属箔１５及び２５に覆われた部分の第１絶縁層１４及び第２絶縁層２４に悪影響を与える虞があるからである。   Although the process shown in FIG. 13 can be performed between the process shown in FIG. 11 and the process shown in FIG. 12, it is not preferable for the following reason. First, if there is a pinhole in the metal foils 15 and 25 thinned to about 1 μm, the treatment liquid used for forming the laser absorption layer is the first part of the portion covered with the metal foils 15 and 25 with the pinhole. This is because the insulating layer 14 and the second insulating layer 24 may be adversely affected. Second, if there is a pin hole in the metal foils 15 and 25 thinned to about 1 μm, the step of removing the first insulating layer 14 and the third wiring layer 22 remaining in the first via hole 14x and the second via hole 24x ( This is because, in the step shown in FIG. 14, there is a possibility of adversely affecting the first insulating layer 14 and the second insulating layer 24 in the portion covered with the metal foils 15 and 25 having pinholes.

なお、図１３に示す工程において、第１配線層１２の表面は第１絶縁層１４で覆われ、第３配線層２２の表面は第２絶縁層２４で覆われている。その結果、金属箔１５及び２５をエッチングにより薄化する際に、第１配線層１２及び第３配線層２２の一部がエッチングにより除去されることがないため、第１配線層１２及び第３配線層２２の厚さが薄くなることを防止することができる。   In the step shown in FIG. 13, the surface of the first wiring layer 12 is covered with the first insulating layer 14, and the surface of the third wiring layer 22 is covered with the second insulating layer 24. As a result, when the metal foils 15 and 25 are thinned by etching, the first wiring layer 12 and the third wiring layer 22 are not partially removed by etching. It is possible to prevent the wiring layer 22 from becoming thin.

次いで、図１４に示す工程では、第１配線層１２上に残る第１絶縁層１４を除去し、第１ビアホール１４ｘ内に第１配線層１２の一部を露出させる。又、第３配線層２２上に残る第２絶縁層２４を除去し、第２ビアホール２４ｘ内に第３配線層２２の表面の一部を露出させる。第１配線層１２上に残る第１絶縁層１４及び第３配線層２２上に残る第２絶縁層２４は、例えば過マンガン酸塩を含有した溶液(過マンガン酸処理）、或いはプラズマ処理等で酸化分解することにより除去することができる。   Next, in the step shown in FIG. 14, the first insulating layer 14 remaining on the first wiring layer 12 is removed, and a part of the first wiring layer 12 is exposed in the first via hole 14x. Further, the second insulating layer 24 remaining on the third wiring layer 22 is removed, and a part of the surface of the third wiring layer 22 is exposed in the second via hole 24x. The first insulating layer 14 remaining on the first wiring layer 12 and the second insulating layer 24 remaining on the third wiring layer 22 are, for example, a solution containing permanganate (permanganate treatment), plasma treatment, or the like. It can be removed by oxidative decomposition.

なお、この工程において、第１絶縁層１４及び第２絶縁層２４の露出している部分（第１ビアホール１４ｘ及び第２ビアホール２４ｘの壁面）は粗化されるが、第１絶縁層１４の一方の面１４ａ及び第２絶縁層２４の一方の面２４ａは金属箔１５及び２５に覆われているため粗化されることはない。この工程における粗化の程度（例えば０．５μｍオーダーの凹凸が形成される）は、第１配線層１２上に残る第１絶縁層１４及び第３配線層２２上に残る第２絶縁層２４を完全に除去しなければならないため、前述の図１１に示す工程及び後述の図１６に示す工程における粗化の程度よりも大きい（過剰である）。従って、もしも第１絶縁層１４の一方の面１４ａ及び第２絶縁層２４の一方の面２４ａがこの工程で粗化されると、高周波信号伝送及び微細配線形成を妨げることになる。   In this step, the exposed portions of the first insulating layer 14 and the second insulating layer 24 (the wall surfaces of the first via hole 14x and the second via hole 24x) are roughened, but one of the first insulating layers 14 is roughened. Since the surface 14a of the second insulating layer 24 and the one surface 24a of the second insulating layer 24 are covered with the metal foils 15 and 25, they are not roughened. The degree of roughening in this step (for example, irregularities of the order of 0.5 μm are formed) is the same as that of the first insulating layer 14 remaining on the first wiring layer 12 and the second insulating layer 24 remaining on the third wiring layer 22. Since it must be completely removed, it is larger (excessive) than the degree of roughening in the step shown in FIG. 11 and the step shown in FIG. Therefore, if one surface 14a of the first insulating layer 14 and one surface 24a of the second insulating layer 24 are roughened in this step, high-frequency signal transmission and fine wiring formation are hindered.

なぜなら、粗化の程度が大きい（例えば０．５μｍオーダーの凹凸が形成される）と、表面に形成された凹凸の表皮効果により高周波信号（例えば数十ＧＨｚオーダーの信号）に信号遅延を生じさせるためである。又、粗化の程度が大きい（例えば０．５μｍオーダーの凹凸が形成される）と、表面に形成された凹凸は、配線が微細化されるに従って配線の幅と近接してくるためである。しかしながら、前述のように、第１絶縁層１４の一方の面１４ａ及び第２絶縁層２４の一方の面２４ａは金属箔１５及び２５に覆われており、この工程において粗化されないため、高周波信号伝送及び微細配線形成を妨げることにはならない。   This is because if the degree of roughening is large (for example, irregularities of the order of 0.5 μm are formed), a signal delay is caused in a high-frequency signal (for example, a signal of the order of several tens of GHz) due to the skin effect of the irregularities formed on the surface. Because. Further, when the degree of roughening is large (for example, irregularities of the order of 0.5 μm are formed), the irregularities formed on the surface become closer to the width of the wiring as the wiring is miniaturized. However, as described above, the one surface 14a of the first insulating layer 14 and the one surface 24a of the second insulating layer 24 are covered with the metal foils 15 and 25 and are not roughened in this process. It does not interfere with transmission and fine wiring formation.

次いで、図１５に示す工程では、図１４に示す金属箔１５及び２５をエッチングにより除去する。金属箔１５及び２５を除去した後の第１絶縁層１４の一方の面１４ａ及び第２絶縁層２４の一方の面２４ａは、金属箔１５及び２５の粗面が転写され粗化されている。   Next, in the step shown in FIG. 15, the metal foils 15 and 25 shown in FIG. 14 are removed by etching. The rough surfaces of the metal foils 15 and 25 are transferred and roughened on the one surface 14a of the first insulating layer 14 and the one surface 24a of the second insulating layer 24 after the metal foils 15 and 25 are removed.

金属箔１５及び２５の材料としてＣｕを用いた場合には、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液等を用いたウエットエッチングにより金属箔１５及び２５を除去することができる。金属箔１５及び２５をエッチングにより除去する際に、金属箔１５及び２５とともに第１ビアホール１４ｘ及び第２ビアホール２４ｘ内に露出する第１配線層１２及び第３配線層２２の表面もエッチングにより除去され第１配線層１２及び第３配線層２２は薄化するが、金属箔１５及び２５の厚さＴ_３及びＴ_４が極めて薄い（例えば１〜２μｍ）ため、第１配線層１２及び第３配線層２２の薄化量を低減することができる。 When Cu is used as the material of the metal foils 15 and 25, the metal foils 15 and 25 can be removed by wet etching using a ferric chloride aqueous solution, a cupric chloride aqueous solution, an ammonium persulfate aqueous solution, or the like. When the metal foils 15 and 25 are removed by etching, the surfaces of the first wiring layer 12 and the third wiring layer 22 exposed in the first via hole 14x and the second via hole 24x together with the metal foils 15 and 25 are also removed by etching. Although the first wiring layer 12 and the third wiring layer 22 are thinned, the thicknesses T ₃ and T _{4 of} the metal foils 15 and 25 are extremely thin (for example, 1 to 2 μm). The thinning amount of the layer 22 can be reduced.

次いで、図１６に示す工程では、第１絶縁層１４の一方の面１４ａ（第１ビアホール１４ｘの側壁部分も含む）及び第１ビアホール１４ｘ内に露出する第１配線層１２上に、第２配線層１３を構成する第１層１３ａを形成する。又、第２絶縁層２４の一方の面２４ａ（第２ビアホール２４ｘの側壁部分も含む）及び第２ビアホール２４ｘ内に露出する第３配線層２２上に、第４配線層２３を構成する第１層２３ａを形成する。第１層１３ａ及び２３ａは、後述する図１８に示す工程において、電解めっき法により第２層１３ｂ及び２３ｂを形成する際に給電層として機能する。   Next, in the step shown in FIG. 16, the second wiring is formed on one surface 14a of the first insulating layer 14 (including the side wall portion of the first via hole 14x) and the first wiring layer 12 exposed in the first via hole 14x. A first layer 13a constituting the layer 13 is formed. A first wiring layer 23 is formed on one surface 24a of the second insulating layer 24 (including the side wall portion of the second via hole 24x) and the third wiring layer 22 exposed in the second via hole 24x. Layer 23a is formed. The first layers 13a and 23a function as a power feeding layer when the second layers 13b and 23b are formed by an electrolytic plating method in a process shown in FIG.

第１層１３ａ及び２３ａは、無電解めっき法又はスパッタ法により形成することができる。第１層１３ａ及び２３ａとしては、例えばＣｕ層等を含む導電層を用いることができる。第１層１３ａ及び２３ａの厚さは、例えば１μｍとすることができる。なお、第１絶縁層１４の一方の面１４ａ及び第２絶縁層２４の一方の面２４ａが粗化されているためアンカー効果が生じ、第１絶縁層１４の一方の面１４ａ及び第２絶縁層２４の一方の面２４ａと第１層１３ａ及び２３ａとの密着性が向上する。   The first layers 13a and 23a can be formed by electroless plating or sputtering. As the first layers 13a and 23a, for example, conductive layers including a Cu layer can be used. The thickness of the first layers 13a and 23a can be set to 1 μm, for example. In addition, since the one surface 14a of the first insulating layer 14 and the one surface 24a of the second insulating layer 24 are roughened, an anchor effect occurs, and the one surface 14a of the first insulating layer 14 and the second insulating layer 14 The adhesion between the one surface 24a of the 24 and the first layers 13a and 23a is improved.

次いで、図１７に示す工程では、第２配線層１３を構成する第１層１３ａ上に、第２層１３ｂの形成位置に対応する開口部１６ｘを有するレジスト層１６を形成する。又、第４配線層２３を構成する第１層２３ａ上に、第２層２３ｂの形成位置に対応する開口部２６ｘを有するレジスト層２６を形成する。レジスト層１６及び２６としては、例えば感光性樹脂組成物等を用いることができる。   Next, in a step shown in FIG. 17, a resist layer 16 having an opening 16 x corresponding to the position where the second layer 13 b is formed is formed on the first layer 13 a constituting the second wiring layer 13. Further, a resist layer 26 having an opening 26x corresponding to the formation position of the second layer 23b is formed on the first layer 23a constituting the fourth wiring layer 23. As the resist layers 16 and 26, for example, a photosensitive resin composition or the like can be used.

次いで、図１８に示す工程では、第１層１３ａを給電層とする電解めっき法により、レジスト層１６の開口部１６ｘ内に露出する第１層１３ａ上に、第２配線層１３を構成する第２層１３ｂを形成する。又、第１層２３ａを給電層とする電解めっき法により、レジスト層２６の開口部２６ｘ内に露出する第１層２３ａ上に、第４配線層２３を構成するに第２層２３ｂを形成する。第２層１３ｂ及び２３ｂとしては、例えばＣｕ層等を含む導電層を用いることができる。第２層１３ｂ及び２３ｂの厚さは、例えば１０〜３０μｍとすることができるが、レジスト層１６及び２６の厚さよりも薄いことが望ましい。   Next, in the step shown in FIG. 18, the second wiring layer 13 is formed on the first layer 13a exposed in the opening 16x of the resist layer 16 by an electrolytic plating method using the first layer 13a as a power feeding layer. Two layers 13b are formed. Also, the second layer 23b is formed on the first layer 23a exposed in the opening 26x of the resist layer 26 by the electrolytic plating method using the first layer 23a as a power feeding layer to constitute the fourth wiring layer 23. . As the second layers 13b and 23b, for example, conductive layers including a Cu layer or the like can be used. The thickness of the second layers 13b and 23b can be, for example, 10 to 30 μm, but is preferably thinner than the thickness of the resist layers 16 and 26.

次いで、図１９に示す工程では、図１８に示すレジスト層１６及び２６を除去する。そして、第２層１３ｂが積層されていない部分の第１層１３ａを、第２層１３ｂをマスクとしてエッチングにより除去する。又、第２層２３ｂが積層されていない部分の第１層２３ａを、第２層２３ｂをマスクとしてエッチングにより除去する。第１層１３ａ及び２３ａの材料としてＣｕを用いた場合には、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液等を用いたウエットエッチングにより第１層１３ａ及び２３ａを除去することができる。これにより、第１層１３ａ及び第２層１３ｂから構成されている第２配線層１３、並びに第１層２３ａ及び第２層２３ｂから構成されている第４配線層２３が形成され、図８に示す多層配線基板１０が製造される。   Next, in the step shown in FIG. 19, the resist layers 16 and 26 shown in FIG. 18 are removed. Then, the portion of the first layer 13a where the second layer 13b is not stacked is removed by etching using the second layer 13b as a mask. Further, the portion of the first layer 23a where the second layer 23b is not stacked is removed by etching using the second layer 23b as a mask. When Cu is used as the material of the first layers 13a and 23a, the first layers 13a and 23a can be removed by wet etching using an aqueous ferric chloride solution, an aqueous cupric chloride solution, an aqueous ammonium persulfate solution, or the like. it can. As a result, the second wiring layer 13 composed of the first layer 13a and the second layer 13b and the fourth wiring layer 23 composed of the first layer 23a and the second layer 23b are formed. The illustrated multilayer wiring board 10 is manufactured.

なお、本実施の形態では、コア基板１１の一方の面１１ａ及び他方の面１１ｂにそれぞれ２層のビルドアップ配線層（第１配線層１２及び第２配線層１３、第３配線層２２及び第４配線層２３）を形成したが、図１０〜図１９に示す工程を繰り返すことにより、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。   In the present embodiment, two layers of build-up wiring layers (the first wiring layer 12, the second wiring layer 13, the third wiring layer 22, and the first wiring layer 11) are formed on one surface 11a and the other surface 11b of the core substrate 11, respectively. Although the four wiring layers 23) are formed, an n-layer (n is an integer of 1 or more) build-up wiring layer may be formed by repeating the steps shown in FIGS.

又、図１９に示す構造体に、第２配線層１３及び／又は第４配線層２３を覆うように、所定の開口部を有するソルダーレジスト層を形成してもよい。更に、ソルダーレジスト層の所定の開口部から露出する第２配線層１３及び／又は第４配線層２３上に、Ａｕ層等を形成してもよい。以上が、第１の実施の形態に係る多層配線基板１０の製造方法である。   Further, a solder resist layer having a predetermined opening may be formed on the structure shown in FIG. 19 so as to cover the second wiring layer 13 and / or the fourth wiring layer 23. Furthermore, an Au layer or the like may be formed on the second wiring layer 13 and / or the fourth wiring layer 23 exposed from a predetermined opening of the solder resist layer. The above is the manufacturing method of the multilayer wiring board 10 according to the first embodiment.

このように、第１の実施の形態によれば、一方の側に配線層が形成された絶縁層の他方の側に金属箔を圧着し、絶縁層を硬化させる。次いで、金属箔を介して絶縁層にレーザを照射し、配線層が露出しないように配線層上に絶縁層の一部を残して絶縁層にビアホール（孔）を形成する。次いで、エッチングにより金属箔を厚さ１〜２μｍ程度に薄化した後、配線層上に残した絶縁層を除去してビアホール（孔）を貫通させ、貫通したビアホール（孔）内に配線層の一部を露出させる。その結果、金属箔を厚さ１〜２μｍ程度に薄化する工程において、配線層上には絶縁層の一部が残っており配線層が露出されていないため、配線層がエッチングされて配線層の厚さが薄くなることを防止することができる。   Thus, according to the first embodiment, the metal foil is pressure-bonded to the other side of the insulating layer having the wiring layer formed on one side, and the insulating layer is cured. Next, the insulating layer is irradiated with laser through the metal foil, and a via hole (hole) is formed in the insulating layer leaving a part of the insulating layer on the wiring layer so that the wiring layer is not exposed. Next, after the metal foil is thinned to about 1 to 2 μm by etching, the insulating layer left on the wiring layer is removed to penetrate the via hole, and the wiring layer is inserted into the penetrating via hole. Expose part. As a result, in the process of thinning the metal foil to a thickness of about 1 to 2 μm, a part of the insulating layer remains on the wiring layer and the wiring layer is not exposed. It is possible to prevent the thickness of the film from becoming thin.

又、配線層上に残した絶縁層を除去して配線層の一部を露出させた後に金属箔をエッチングにより除去する。その際に、配線層の表面もエッチングにより除去され配線層は薄化するが、金属箔の厚さは１〜２μｍ程度と極めて薄いため、配線層の薄化量を低減することができる。   Further, after removing the insulating layer left on the wiring layer to expose a part of the wiring layer, the metal foil is removed by etching. At this time, the surface of the wiring layer is also removed by etching and the wiring layer is thinned. However, since the thickness of the metal foil is as thin as about 1 to 2 μm, the amount of thinning of the wiring layer can be reduced.

又、配線層上に残した絶縁層を除去して配線層の一部を露出させる工程において、絶縁層の金属箔が形成されている部分は粗化されることがない。その結果、高周波信号伝送及び微細配線形成に好適となる。   Further, in the step of removing the insulating layer left on the wiring layer and exposing a part of the wiring layer, the portion of the insulating layer where the metal foil is formed is not roughened. As a result, it is suitable for high-frequency signal transmission and fine wiring formation.

〈第２の実施の形態〉
［第２の実施の形態に係る多層配線基板の構造］
始めに、第２の実施の形態に係る多層配線基板の構造について説明する。図２０は、第２の実施の形態に係る多層配線基板を例示する断面図である。図２０を参照するに、第２の実施の形態に係る多層配線基板３０は、第１の実施の形態に係る多層配線基板１０における第２配線層１３が第２配線層３３に、第４配線層２３が第４配線層４３に置換された点を除いて、第１の実施の形態に係る多層配線基板１０と同様に構成される。以下、第１の実施の形態に係る多層配線基板１０と共通する部分についてはその説明を省略し、第１の実施の形態に係る多層配線基板１０と異なる部分を中心に説明する。 <Second Embodiment>
[Structure of Multilayer Wiring Board According to Second Embodiment]
First, the structure of the multilayer wiring board according to the second embodiment will be described. FIG. 20 is a cross-sectional view illustrating a multilayer wiring board according to the second embodiment. Referring to FIG. 20, in the multilayer wiring board 30 according to the second embodiment, the second wiring layer 13 in the multilayer wiring board 10 according to the first embodiment is replaced with the second wiring layer 33, and the fourth wiring. Except for the point that the layer 23 is replaced with the fourth wiring layer 43, the configuration is the same as that of the multilayer wiring substrate 10 according to the first embodiment. In the following, description of parts common to the multilayer wiring board 10 according to the first embodiment will be omitted, and description will be made focusing on parts different from the multilayer wiring board 10 according to the first embodiment.

多層配線基板３０において、第２配線層３３は、第１絶縁層１４上に形成されている。第２配線層３３は、第１層３５ａ、第２層３３ａ、及び第３層３３ｂから構成されている。第１配線層１２と第２配線層３３とは、第１絶縁層１４に形成された第１ビアホール１４ｘを介して電気的に接続されている。第２配線層３３としては、例えばＣｕ層等を含む導電層を用いることができる。第２配線層３３の厚さは、例えば１０〜３０μｍとすることができる。   In the multilayer wiring board 30, the second wiring layer 33 is formed on the first insulating layer 14. The second wiring layer 33 includes a first layer 35a, a second layer 33a, and a third layer 33b. The first wiring layer 12 and the second wiring layer 33 are electrically connected through a first via hole 14 x formed in the first insulating layer 14. As the second wiring layer 33, for example, a conductive layer including a Cu layer can be used. The thickness of the second wiring layer 33 can be set to, for example, 10 to 30 μm.

第４配線層４３は、第２絶縁層２４上に形成されている。第４配線層４３は、第１層４５ａ、第２層４３ａ、及び第３層４３ｂから構成されている。第３配線層２２と第４配線層４３とは、第２絶縁層２４に形成された第２ビアホール２４ｘを介して電気的に接続されている。第４配線層４３としては、例えばＣｕ層等を含む導電層を用いることができる。第４配線層４３の厚さは、例えば１０〜３０μｍとすることができる。以上が、第２の実施の形態に係る多層配線基板３０の構造である。   The fourth wiring layer 43 is formed on the second insulating layer 24. The fourth wiring layer 43 includes a first layer 45a, a second layer 43a, and a third layer 43b. The third wiring layer 22 and the fourth wiring layer 43 are electrically connected via a second via hole 24 x formed in the second insulating layer 24. As the fourth wiring layer 43, for example, a conductive layer including a Cu layer can be used. The thickness of the fourth wiring layer 43 can be set to, for example, 10 to 30 μm. The above is the structure of the multilayer wiring board 30 according to the second embodiment.

［第２の実施の形態に係る多層配線基板の製造方法］
続いて、第２の実施の形態に係る多層配線基板の製造方法について説明する。図２１〜図２６は、第２の実施の形態に係る多層配線基板の製造工程を例示する図である。図２１〜図２６において、図２０に示す多層配線基板３０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図２１〜図２６を参照しながら、第２の実施の形態に係る多層配線基板３０の製造方法について説明する。 [Manufacturing Method of Multilayer Wiring Board According to Second Embodiment]
Then, the manufacturing method of the multilayer wiring board based on 2nd Embodiment is demonstrated. FIG. 21 to FIG. 26 are diagrams illustrating the manufacturing process of the multilayer wiring board according to the second embodiment. 21 to 26, the same components as those of the multilayer wiring board 30 shown in FIG. 20 are denoted by the same reference numerals, and the description thereof may be omitted. A method of manufacturing the multilayer wiring board 30 according to the second embodiment will be described with reference to FIGS.

始めに、第１の実施の形態の図９及び図１０と同様の工程を実施した後、図２１に示す工程では、第１絶縁層１４の一方の面１４ａに、金属箔３５を配設し圧着する。又、第２絶縁層２４の一方の面２４ａに、金属箔４５を配設し圧着する。その後、第１絶縁層１４及び第２絶縁層２４を、１９０℃程度の温度で熱処理して硬化させる。   First, after performing the same steps as those in FIGS. 9 and 10 of the first embodiment, in the step shown in FIG. 21, the metal foil 35 is disposed on one surface 14 a of the first insulating layer 14. Crimp. In addition, a metal foil 45 is disposed on one surface 24a of the second insulating layer 24 and crimped. Thereafter, the first insulating layer 14 and the second insulating layer 24 are cured by heat treatment at a temperature of about 190 ° C.

金属箔３５は薄金属箔３５ａが支持金属箔３５ｂに支持された構造を有し、薄金属箔３５ａの片面（第１絶縁層１４の一方の面１４ａ側）は粗化されている。又、金属箔４５は、薄金属箔４５ａが支持金属箔４５ｂに支持された構造を有し、薄金属箔４５ａの片面（第２絶縁層２４の一方の面２４ａ側）は粗化されている。金属箔３５及び４５がこのような構造を有するのは、薄金属箔３５ａ及び４５ａのみでは強度が弱く、取り扱いが困難だからである。   The metal foil 35 has a structure in which the thin metal foil 35a is supported by the supporting metal foil 35b, and one surface of the thin metal foil 35a (one surface 14a side of the first insulating layer 14) is roughened. The metal foil 45 has a structure in which the thin metal foil 45a is supported by the supporting metal foil 45b, and one surface of the thin metal foil 45a (one surface 24a side of the second insulating layer 24) is roughened. . The metal foils 35 and 45 have such a structure because only the thin metal foils 35a and 45a have low strength and are difficult to handle.

薄金属箔３５ａ及び４５ａ、並びに支持金属箔３５ｂ及び４５ｂの材料としては、例えばＣｕやＣｕ合金等を用いることができる。薄金属箔３５ａ及び４５ａの厚さは、例えば４μｍとすることができる。なお、薄金属箔３５ａ及び４５ａは、ピンホール発生等の問題により、４μｍ以下の厚さとすることは困難である。支持金属箔３５ｂ及び４５ｂの厚さは、例えば３２μｍとすることができる。なお、薄金属箔３５ａ及び４５ａは、最終的には第２配線層３３を構成する第１層３５ａ及び第４配線層４３を構成する第１層４５ａとなる。   As a material of the thin metal foils 35a and 45a and the supporting metal foils 35b and 45b, for example, Cu, Cu alloy, or the like can be used. The thickness of the thin metal foils 35a and 45a can be set to 4 μm, for example. The thin metal foils 35a and 45a are difficult to have a thickness of 4 μm or less due to problems such as the occurrence of pinholes. The thickness of the supporting metal foils 35b and 45b can be set to 32 μm, for example. Note that the thin metal foils 35 a and 45 a eventually become the first layer 45 a constituting the first wiring layer 35 a and the fourth wiring layer 43 constituting the second wiring layer 33.

次いで、図２２に示す工程では、図２１に示す支持金属箔３５ｂ及び４５ｂを除去する。薄金属箔３５ａと支持金属箔３５ｂとは、例えば粘着剤を介して一体化されており、支持金属箔３５ｂのみを機械的に除去することができる。又、薄金属箔４５ａと支持金属箔４５ｂとは、例えば粘着剤を介して一体化されており、支持金属箔４５ｂのみを機械的に除去することができる。   Next, in the step shown in FIG. 22, the supporting metal foils 35b and 45b shown in FIG. 21 are removed. The thin metal foil 35a and the support metal foil 35b are integrated through, for example, an adhesive, and only the support metal foil 35b can be mechanically removed. Further, the thin metal foil 45a and the supporting metal foil 45b are integrated through, for example, an adhesive, and only the supporting metal foil 45b can be mechanically removed.

次いで、第１の実施の形態の図１２と同様な工程により、薄金属箔３５ａを介して第１絶縁層１４にレーザ光を照射し、薄金属箔３５ａ及び第１絶縁層１４に第１ビアホール１４ｘを形成する。第１ビアホール１４ｘは、第１配線層１２上に第１絶縁層１４の一部を残し、第１配線層１２が露出しないように形成する。第１配線層１２上に残す第１絶縁層１４の最薄部の厚さは、例えば１μｍとすることができる。   Next, the first insulating layer 14 is irradiated with laser light through the thin metal foil 35a and the first via hole is formed in the thin metal foil 35a and the first insulating layer 14 by the same process as in FIG. 12 of the first embodiment. 14x is formed. The first via hole 14x is formed so as to leave a part of the first insulating layer 14 on the first wiring layer 12 so that the first wiring layer 12 is not exposed. The thickness of the thinnest portion of the first insulating layer 14 left on the first wiring layer 12 can be set to 1 μm, for example.

又、薄金属箔４５ａを介して第２絶縁層２４にレーザ光を照射し、薄金属箔４５ａ及び第２絶縁層２４に第２ビアホール２４ｘを形成する。第２ビアホール２４ｘは、第３配線層２２上に第２絶縁層２４の一部を残し、第３配線層２２が露出しないように形成する。第３配線層２２上に残す第２絶縁層２４の最薄部の厚さは、例えば１μｍとすることができる。レーザとしては、例えばＣＯ_２レーザ等を用いることができる。 In addition, the second insulating layer 24 is irradiated with laser light through the thin metal foil 45 a to form the second via hole 24 x in the thin metal foil 45 a and the second insulating layer 24. The second via hole 24x is formed so as to leave a part of the second insulating layer 24 on the third wiring layer 22 so that the third wiring layer 22 is not exposed. The thickness of the thinnest portion of the second insulating layer 24 left on the third wiring layer 22 can be set to 1 μm, for example. For example, a CO ₂ laser or the like can be used as the laser.

第１ビアホール１４ｘ及び第２ビアホール２４ｘを形成する際に、第１配線層１２上に残す第１絶縁層１４の厚さ及び第３配線層２２上に残す第２絶縁層２４の厚さは、レーザの照射パワー及び照射時間により制御することができる。第１配線層１２上に残す第１絶縁層１４の最薄部の厚さ≒１μｍ、第３配線層２２上に残す第２絶縁層２４の最薄部の厚さ≒１μｍとする。   When the first via hole 14x and the second via hole 24x are formed, the thickness of the first insulating layer 14 left on the first wiring layer 12 and the thickness of the second insulating layer 24 left on the third wiring layer 22 are as follows: It can be controlled by the laser irradiation power and irradiation time. The thickness of the thinnest part of the first insulating layer 14 left on the first wiring layer 12 is set to 1 μm, and the thickness of the thinnest part of the second insulating layer 24 left on the third wiring layer 22 is set to 1 μm.

薄金属箔３５ａ及び４５ａを介して第１絶縁層１４及び第２絶縁層２４にレーザ光を照射することにより、第１絶縁層１４の一方の面１４ａ及び第２絶縁層２４の一方の面２４ａ近傍における、レーザの余剰エネルギーによる第１ビアホール１４ｘ及び第２ビアホール２４ｘの孔径変動を抑制することができる。   By irradiating the first insulating layer 14 and the second insulating layer 24 with laser light through the thin metal foils 35a and 45a, one surface 14a of the first insulating layer 14 and one surface 24a of the second insulating layer 24 are provided. In the vicinity, fluctuations in the diameter of the first via hole 14x and the second via hole 24x due to the surplus energy of the laser can be suppressed.

次いで、第１の実施の形態の図１３と同様な工程により、薄金属箔３５ａ及び４５ａをエッチングにより更に薄化する。薄金属箔３５ａ及び４５ａの材料としてＣｕを用いた場合には、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液等を用いたウエットエッチングにより薄金属箔３５ａ及び４５ａを薄化することができる。薄化後の薄金属箔３５ａ及び４５ａの厚さは、例えば１〜２μｍとすることができるが、薄化後の薄金属箔３５ａ及び４５ａの厚さは、薄いほど有利である。   Next, the thin metal foils 35a and 45a are further thinned by etching in the same process as in FIG. 13 of the first embodiment. When Cu is used as the material of the thin metal foils 35a and 45a, the thin metal foils 35a and 45a are thinned by wet etching using a ferric chloride aqueous solution, a cupric chloride aqueous solution, an ammonium persulfate aqueous solution, or the like. Can do. The thickness of the thin metal foils 35a and 45a after thinning can be set to, for example, 1 to 2 μm. However, the thinner the thin metal foils 35a and 45a, the more advantageous.

薄金属箔３５ａ及び４５ａをエッチングにより薄化する工程を図２２に示す工程と第１ビアホール１４ｘ及び第２ビアホール２４ｘを形成する工程との間に実施することも可能であるが、次のような理由により好ましくない。第１に、１μｍ程度に薄化した薄金属箔３５ａ及び４５ａにピンホールがあると、レーザ吸収層の形成に用いる処理液が、ピンホールがある薄金属箔３５ａ及び４５ａに覆われた部分の第１絶縁層１４及び第２絶縁層２４に悪影響を与える虞があるからである。第２に、１μｍ程度に薄化した薄金属箔３５ａ及び４５ａにピンホールがあると、第１ビアホール１４ｘ及び第２ビアホール２４ｘ内に残る第１絶縁層１４及び第３配線層２２を除去する工程（図１４に示す工程）において、ピンホールがある薄金属箔３５ａ及び４５ａに覆われた部分の第１絶縁層１４及び第２絶縁層２４に悪影響を与える虞があるからである。   The thin metal foils 35a and 45a can be thinned by etching between the step shown in FIG. 22 and the step of forming the first via hole 14x and the second via hole 24x. Unfavorable for reasons. First, if there are pinholes in the thin metal foils 35a and 45a thinned to about 1 μm, the processing liquid used for forming the laser absorption layer is not covered by the thin metal foils 35a and 45a with pinholes. This is because the first insulating layer 14 and the second insulating layer 24 may be adversely affected. Second, if there is a pin hole in the thin metal foils 35a and 45a thinned to about 1 μm, the first insulating layer 14 and the third wiring layer 22 remaining in the first via hole 14x and the second via hole 24x are removed. This is because (in the step shown in FIG. 14), there is a possibility of adversely affecting the first insulating layer 14 and the second insulating layer 24 in the portion covered with the thin metal foils 35a and 45a having pinholes.

なお、この工程において、第１配線層１２の表面は第１絶縁層１４で覆われ、第３配線層２２の表面は第２絶縁層２４で覆われている。その結果、薄金属箔３５ａ及び４５ａをエッチングにより薄化する際に、第１配線層１２及び第３配線層２２の一部がエッチングにより除去されることがないため、第１配線層１２及び第３配線層２２の厚さが薄くなることを防止することができる。   In this step, the surface of the first wiring layer 12 is covered with the first insulating layer 14, and the surface of the third wiring layer 22 is covered with the second insulating layer 24. As a result, when the thin metal foils 35a and 45a are thinned by etching, the first wiring layer 12 and the third wiring layer 22 are not partially removed by etching. It is possible to prevent the thickness of the three wiring layers 22 from being reduced.

次いで、第１の実施の形態の図１４と同様の工程を実施した後、図２３に示す工程では、薄金属箔３５ａの表面、第１ビアホール１４ｘの側壁部分の第１絶縁層１４、及び第１ビアホール１４ｘ内に露出する第１配線層１２上に、第２配線層３３を構成する第２層３３ａを形成する。又、薄金属箔４５ａの表面、第２ビアホール２４ｘの側壁部分の第２絶縁層２４、及び第２ビアホール２４ｘ内に露出する第３配線層２２上に、第４配線層４３を構成する第２層４３ａを形成する。第２層３３ａ及び４３ａは、後述する図２５に示す工程において、電解めっき法により第３層３３ｂ及び４３ｂを形成する際に給電層として機能する。   Next, after performing the same process as FIG. 14 of the first embodiment, in the process shown in FIG. 23, the surface of the thin metal foil 35a, the first insulating layer 14 on the side wall portion of the first via hole 14x, and the first A second layer 33a constituting the second wiring layer 33 is formed on the first wiring layer 12 exposed in the one via hole 14x. A second wiring layer 43 is formed on the surface of the thin metal foil 45a, the second insulating layer 24 on the side wall of the second via hole 24x, and the third wiring layer 22 exposed in the second via hole 24x. Layer 43a is formed. The second layers 33a and 43a function as a power feeding layer when the third layers 33b and 43b are formed by an electrolytic plating method in a process shown in FIG. 25 described later.

第２層３３ａ及び４３ａは、無電解めっき法又はスパッタ法により形成することができる。第２層３３ａ及び４３ａとしては、例えばＣｕ層等を含む導電層を用いることができる。第２層３３ａ及び４３ａの厚さは、例えば１μｍとすることができる。   The second layers 33a and 43a can be formed by electroless plating or sputtering. As the second layers 33a and 43a, for example, conductive layers including a Cu layer can be used. The thickness of the second layers 33a and 43a can be set to 1 μm, for example.

このように、第２の実施の形態では、第１の実施の形態の図１５に示す工程に相当する、薄金属箔３５ａ及び４５ａをエッチングにより除去する工程を有さない。薄金属箔３５ａ及び４５ａの粗化された面が未硬化の第１絶縁層１４及び第２絶縁層２４に密着されたのち、第１絶縁層１４及び第２絶縁層２４が硬化されるため、薄金属箔３５ａ及び４５ａと第１絶縁層１４及び第２絶縁層２４との間には高い密着強度が得られる。この高い密着強度を活かすためであり、微細配線が必要ない場合に有効である。   Thus, in the second embodiment, there is no step of removing the thin metal foils 35a and 45a by etching, which corresponds to the step shown in FIG. 15 of the first embodiment. After the roughened surfaces of the thin metal foils 35a and 45a are in close contact with the uncured first insulating layer 14 and the second insulating layer 24, the first insulating layer 14 and the second insulating layer 24 are cured, High adhesion strength is obtained between the thin metal foils 35 a and 45 a and the first insulating layer 14 and the second insulating layer 24. This is to take advantage of this high adhesion strength, and is effective when fine wiring is not required.

次いで、図２４に示す工程では、第２配線層３３を構成する第２層３３ａ上に、第３層３３ｂの形成位置に対応する開口部１６ｘを有するレジスト層１６を形成する。又、第４配線層４３を構成する第２層４３ａ上に、第３層４３ｂの形成位置に対応する開口部２６ｘを有するレジスト層２６を形成する。レジスト層１６及び２６としては、例えば感光性樹脂組成物等を用いることができる。   Next, in a step shown in FIG. 24, a resist layer 16 having an opening 16x corresponding to the formation position of the third layer 33b is formed on the second layer 33a constituting the second wiring layer 33. Further, a resist layer 26 having an opening 26x corresponding to the formation position of the third layer 43b is formed on the second layer 43a constituting the fourth wiring layer 43. As the resist layers 16 and 26, for example, a photosensitive resin composition or the like can be used.

次いで、図２５に示す工程では、第２層３３ａを給電層とする電解めっき法により、レジスト層１６の開口部１６ｘ内に露出する第２層３３ａ上に、第２配線層３３を構成する第３層３３ｂを形成する。又、第２層４３ａを給電層とする電解めっき法により、レジスト層２６の開口部２６ｘ内に露出する第２層４３ａ上に、第４配線層４３を構成するに第３層４３ｂを形成する。第３層３３ｂ及び４３ｂとしては、例えばＣｕ層等を含む導電層を用いることができる。第３層３３ｂ及び４３ｂの厚さは、例えば１０〜３０μｍとすることができるが、レジスト層１６及び２６の厚さよりも薄いことが望ましい。   Next, in the step shown in FIG. 25, the second wiring layer 33 is formed on the second layer 33a exposed in the opening 16x of the resist layer 16 by electroplating using the second layer 33a as a power feeding layer. Three layers 33b are formed. Further, the third layer 43b is formed to constitute the fourth wiring layer 43 on the second layer 43a exposed in the opening 26x of the resist layer 26 by the electrolytic plating method using the second layer 43a as a power feeding layer. . As the third layers 33b and 43b, for example, conductive layers including a Cu layer or the like can be used. The thickness of the third layers 33b and 43b can be, for example, 10 to 30 μm, but is preferably thinner than the thickness of the resist layers 16 and 26.

次いで、図２６に示す工程では、図２５に示すレジスト層１６及び２６を除去する。そして、第３層３３ｂが積層されていない部分の薄金属箔３５ａ（第１層３５ａ）及び第２層３３ａを、第３層３３ｂをマスクとしてエッチングにより除去する。又、第３層４３ｂが積層されていない部分の薄金属箔４５ａ（第１層４５ａ）及び第２層４３ａを、第３層４３ｂをマスクとしてエッチングにより除去する。   Next, in the step shown in FIG. 26, the resist layers 16 and 26 shown in FIG. 25 are removed. Then, the thin metal foil 35a (first layer 35a) and the second layer 33a where the third layer 33b is not laminated are removed by etching using the third layer 33b as a mask. Further, the thin metal foil 45a (first layer 45a) and the second layer 43a in the portion where the third layer 43b is not laminated are removed by etching using the third layer 43b as a mask.

薄金属箔３５ａ（第１層３５ａ）及び第２層３３ａ並びに薄金属箔４５ａ（第１層４５ａ）及び第２層４３ａの材料としてＣｕを用いた場合には、塩化第二鉄水溶液、塩化第二銅水溶液又は過硫酸アンモニウム水溶液等を用いたウエットエッチングにより薄金属箔３５ａ（第１層３５ａ）及び第２層３３ａ並びに薄金属箔４５ａ（第１層４５ａ）及び第２層４３ａを除去することができる。これにより、薄金属箔３５ａ（第１層３５ａ）、第２層３３ａ及び第３層３３ｂから構成されている第２配線層３３、並びに薄金属箔４５ａ（第１層４５ａ）、第２層４３ａ、及び第３層４３ｂから構成されている第４配線層４３が形成され、図２０に示す多層配線基板３０が製造される。   When Cu is used as the material of the thin metal foil 35a (first layer 35a) and the second layer 33a and the thin metal foil 45a (first layer 45a) and the second layer 43a, a ferric chloride aqueous solution, The thin metal foil 35a (first layer 35a) and the second layer 33a, and the thin metal foil 45a (first layer 45a) and the second layer 43a can be removed by wet etching using a dicopper aqueous solution or an ammonium persulfate aqueous solution. it can. Thereby, the thin metal foil 35a (first layer 35a), the second wiring layer 33 composed of the second layer 33a and the third layer 33b, the thin metal foil 45a (first layer 45a), and the second layer 43a. And the fourth wiring layer 43 composed of the third layer 43b is formed, and the multilayer wiring board 30 shown in FIG. 20 is manufactured.

ここで、薄金属箔３５ａ及び４５ａは例えば厚さ１〜２μｍに薄化されているため、以下のような効果を奏する。すなわち、薄金属箔３５ａ及び４５ａが薄化されていない場合（例えば厚さ４μｍ）と比較して、薄金属箔３５ａ（第１層３５ａ）及び第２層３３ａ並びに薄金属箔４５ａ（第１層４５ａ）及び第２層４３ａをエッチングにより除去する時間を短縮することができる。   Here, since the thin metal foils 35a and 45a are thinned to a thickness of, for example, 1 to 2 μm, the following effects can be obtained. That is, the thin metal foil 35a (first layer 35a), the second layer 33a, and the thin metal foil 45a (first layer) are compared with the case where the thin metal foils 35a and 45a are not thinned (for example, 4 μm thick). 45a) and the time for removing the second layer 43a by etching can be shortened.

又、薄金属箔３５ａ及び４５ａが薄化されていない場合（例えば厚さ４μｍ）と比較して、第３層３３ｂ及び４３ｂの配線幅Ｗ_１及びＷ_２の減少を抑制することができる。なお、第３層３３ｂ及び４３ｂの配線幅Ｗ_１及びＷ_２の減少は、薄金属箔３５ａ（第１層３５ａ）及び第２層３３ａ並びに薄金属箔４５ａ（第１層４５ａ）及び第２層４３ａをエッチングにより除去するに際し、第３層３３ｂ及び４３ｂの一部も同時にエッチングされることにより生じる。 Further, it is possible to thin metal foils 35a and 45a are compared if not thinned (for example a thickness of 4 [mu] m), to suppress the decrease in the line width _{W 1} and _{W 2} of the third layer 33b and 43b. Incidentally, reduction of wiring width _{W 1} and _{W 2} of the third layer 33b and 43b are the thin metal foil 35a (first layer 35a) and the second layer 33a and the thin metal foil 45a (first layer 45a) and the second layer When 43a is removed by etching, a part of the third layers 33b and 43b is also etched at the same time.

ここで、薄金属箔３５ａ及び４５ａが薄化されていない場合を考える。一例として、エッチング前の配線幅Ｗ_１及びＷ_２を３０μｍ、薄金属箔３５ａ（第１層３５ａ）及び４５ａ（第１層４５ａ）の厚さを４μｍ、第２層３３ａ及び４３ａの厚さを１μｍとすると、エッチング後の第３層３３ｂ及び４３ｂの配線幅Ｗ_１及びＷ_２は、３０μｍ−（４μｍ＋１μｍ）×２＝２０μｍとなり、第３層３３ｂ及び４３ｂの配線幅Ｗ_１及びＷ_２は１０μｍ減少する。 Here, consider a case where the thin metal foils 35a and 45a are not thinned. As an example, the wiring widths W ₁ and W ₂ before etching are set to 30 μm, the thickness of the thin metal foils 35a (first layer 35a) and 45a (first layer 45a) is set to 4 μm, and the thicknesses of the second layers 33a and 43a are set. Assuming 1 μm, the wiring widths W ₁ and W ₂ of the third layers 33b and 43b after etching are 30 μm− (4 μm + 1 μm) × 2 = 20 μm, and the wiring widths W ₁ and W ₂ of the third layers 33b and 43b are 10 μm. Decrease.

一方、薄金属箔３５ａ及び４５ａが薄化されている場合を考える。一例として、エッチング前の配線幅Ｗ_１及びＷ_２を３０μｍ、薄化された薄金属箔３５ａ（第１層３５ａ）及び４５ａ（第１層４５ａ）の厚さを１μｍ、第２層３３ａ及び４３ａの厚さを１μｍとすると、エッチング後の第３層３３ｂ及び４３ｂの配線幅Ｗ_１及びＷ_２は、３０μｍ−（１μｍ＋１μｍ）×２＝２６μｍとなり、第３層３３ｂ及び４３ｂの配線幅Ｗ_１及びＷ_２は４μｍの減少となる。このように、薄金属箔３５ａ及び４５ａを薄化することにより（例えば厚さ１μｍ）、薄金属箔３５ａ及び４５ａが薄化されていない場合（例えば厚さ４μｍ）と比較して、第３層３３ｂ及び４３ｂの配線幅Ｗ_１及びＷ_２の減少は抑制される。 On the other hand, consider the case where the thin metal foils 35a and 45a are thinned. As an example, the wiring widths W ₁ and W ₂ before etching are 30 μm, the thin metal foils 35a (first layer 35a) and 45a (first layer 45a) are 1 μm in thickness, and the second layers 33a and 43a are etched. Is 1 μm, the wiring widths W ₁ and W ₂ of the third layers 33b and 43b after etching are 30 μm− (1 μm + 1 μm) × 2 = 26 μm, and the wiring widths W ₁ and W of the third layers 33b and 43b are W ₂ is reduced by 4 μm. Thus, by thinning the thin metal foils 35a and 45a (for example, 1 μm in thickness), the third layer is compared with the case where the thin metal foils 35a and 45a are not thinned (for example, 4 μm in thickness). reduction of the wiring width _{W 1} and _{W 2} of 33b and 43b is suppressed.

なお、本実施の形態では、コア基板１１の一方の面１１ａ及び他方の面１１ｂにそれぞれ２層のビルドアップ配線層（第１配線層１２及び第２配線層３３、第３配線層２２及び第４配線層４３）を形成したが、第１の実施の形態の図１０〜図１９に相当する工程を繰り返すことにより、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。   In the present embodiment, two layers of build-up wiring layers (the first wiring layer 12 and the second wiring layer 33, the third wiring layer 22 and the second wiring layer 33 are formed on one surface 11a and the other surface 11b of the core substrate 11, respectively. 4 wiring layers 43) are formed. By repeating the steps corresponding to FIGS. 10 to 19 of the first embodiment, an n-layer (n is an integer of 1 or more) build-up wiring layer is formed. Also good.

又、図２６に示す構造体に、第２配線層３３及び／又は第４配線層４３を覆うように、所定の開口部を有するソルダーレジスト層を形成してもよい。更に、ソルダーレジスト層の所定の開口部から露出する第２配線層３３及び／又は第４配線層４３上に、Ａｕ層等を形成してもよい。以上が、第２の実施の形態に係る多層配線基板３０の製造方法である。   In addition, a solder resist layer having a predetermined opening may be formed on the structure shown in FIG. 26 so as to cover the second wiring layer 33 and / or the fourth wiring layer 43. Furthermore, an Au layer or the like may be formed on the second wiring layer 33 and / or the fourth wiring layer 43 exposed from a predetermined opening of the solder resist layer. The above is the manufacturing method of the multilayer wiring board 30 according to the second embodiment.

このように、第２の実施の形態によれば、一方の側に配線層が形成された絶縁層の他方の側に薄金属箔を圧着し、絶縁層を硬化させる。次いで、薄金属箔を介して絶縁層にレーザを照射し、配線層が露出しないように配線層上に絶縁層の一部を残して絶縁層にビアホール（孔）を形成する。次いで、エッチングにより薄金属箔を厚さ１〜２μｍ程度に薄化した後、配線層上に残した絶縁層を除去してビアホール（孔）を貫通させ、貫通したビアホール（孔）内に配線層の一部を露出させる。その結果、薄金属箔を厚さ１〜２μｍ程度に薄化する工程において、配線層上には絶縁層の一部が残っており配線層が露出されていないため、配線層がエッチングされて配線層の厚さが薄くなることを防止することができる。   Thus, according to the second embodiment, the thin metal foil is pressure-bonded to the other side of the insulating layer having the wiring layer formed on one side, and the insulating layer is cured. Next, the insulating layer is irradiated with laser through a thin metal foil, and a via hole (hole) is formed in the insulating layer leaving a part of the insulating layer on the wiring layer so that the wiring layer is not exposed. Next, after thinning the thin metal foil to a thickness of about 1 to 2 μm by etching, the insulating layer left on the wiring layer is removed to penetrate the via hole, and the wiring layer is inserted into the penetrating via hole. To expose a part of As a result, in the process of thinning the thin metal foil to about 1 to 2 μm, a part of the insulating layer remains on the wiring layer and the wiring layer is not exposed. It is possible to prevent the thickness of the layer from being reduced.

又、配線層上に残した絶縁層を除去して配線層の一部を露出させた後に、薄金属箔を含む配線層を形成する。その後、薄金属箔の一部をエッチングによって除去するが、その際に、配線層もエッチングされ配線幅が減少する。しかしながら、薄金属箔の厚さは１〜２μｍ程度と極めて薄いため、配線層の配線幅の減少を抑制することができる。   Further, after removing the insulating layer left on the wiring layer to expose a part of the wiring layer, a wiring layer including a thin metal foil is formed. Thereafter, a part of the thin metal foil is removed by etching. At that time, the wiring layer is also etched to reduce the wiring width. However, since the thickness of the thin metal foil is as extremely thin as about 1 to 2 μm, a reduction in the wiring width of the wiring layer can be suppressed.

以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。   The preferred embodiment has been described in detail above. However, the present invention is not limited to the above-described embodiment, and various modifications and replacements are made to the above-described embodiment without departing from the scope described in the claims. Can be added.

１０，３０ 多層配線基板
１１ コア基板
１１ａ コア基板の一方の面
１１ｂ コア基板の他方の面
１２ 第１配線層
１３，３３ 第２配線層
１３ａ，２３ａ，３５ａ，４５ａ 第１層
１３ｂ，２３ｂ，３３ａ，４３ａ 第２層
１４ 第１絶縁層
１４ａ 第１絶縁層の一方の面
１４ｘ 第１ビアホール
１５，２５，３５，４５ 金属箔
１６，２６ レジスト層
１６ｘ，２６ｘ 開口部
２２ 第３配線層
２３，４３ 第４配線層
２４ 第２絶縁層
２４ａ 第２絶縁層の一方の面
２４ｘ 第２ビアホール
２９ 貫通電極
３３ｂ，４３ｂ 第３層
３５ａ，４５ａ 薄金属箔
３５ｂ，４５ｂ 支持金属箔
Ｔ_１，Ｔ_２，Ｔ_３，Ｔ_４ 厚さ
Ｗ_１，Ｗ_２ 配線幅 10, 30 Multilayer wiring board 11 Core board 11a One side of the core board 11b The other side of the core board 12 First wiring layer 13, 33 Second wiring layer 13a, 23a, 35a, 45a First layer 13b, 23b, 33a , 43a Second layer 14 First insulating layer 14a One surface of the first insulating layer 14x First via hole 15, 25, 35, 45 Metal foil 16, 26 Resist layer 16x, 26x Opening 22 Third wiring layer 23, 43 the fourth one surface 24x second via holes 29 through electrode 33b of the wiring layer 24 second insulating layer 24a second insulating layer, 43b a third layer 35a, 45a thin metal foil 35b, 45b supporting metal foil T _{1, T} 2, T _{3, T 4} thickness W _{1, W 2} wire width

Claims (5)

配線層と絶縁層とが交互に積層され、所定の前記配線層の一部が前記絶縁層に設けられた貫通孔を介して他の前記配線層の一部と電気的に接続された多層配線基板の製造方法であって、
前記配線層を一方の面側で覆うように積層された前記絶縁層の他方の面側に金属箔を形成する金属箔形成工程と、
前記金属箔を介して前記絶縁層の貫通孔を形成する部分にレーザを照射し、前記配線層が露出しないように孔底に前記配線層を覆う絶縁層を残して孔加工する孔形成工程と、
前記孔形成工程の後に、前記金属箔を薄化する金属箔薄化工程と、
前記金属箔薄化工程の後に、前記配線層上に残した前記絶縁層を除去して前記孔を貫通させて前記貫通孔を形成し、前記貫通孔内に前記配線層の一部を露出させる配線層露出工程と、を有する多層配線基板の製造方法。 Multilayer wiring in which wiring layers and insulating layers are alternately stacked, and a part of the predetermined wiring layer is electrically connected to a part of the other wiring layer through a through hole provided in the insulating layer A method for manufacturing a substrate, comprising:
A metal foil forming step you forming a metal foil on the other surface of the laminated pre-Symbol wiring layer so as to cover on one side the insulating layer,
A hole forming step of irradiating a portion of the insulating layer with a laser through the metal foil and irradiating a laser to leave the insulating layer covering the wiring layer at a hole bottom so that the wiring layer is not exposed; ,
After the hole forming step , a metal foil thinning step for thinning the metal foil,
After the metal foil thinning step, the insulating layer left on the wiring layer is removed to penetrate the hole to form the through hole, and a part of the wiring layer is exposed in the through hole. And a wiring layer exposure step. 前記金属箔の前記絶縁層と接する面は粗化されており、
前記金属箔形成工程において、前記金属箔の粗化された面が前記絶縁層の他方の面に転写される請求項１記載の多層配線基板の製造方法。 The surface in contact with the insulating layer of the metal foil is roughened,
The method for manufacturing a multilayer wiring board according to claim 1, wherein in the metal foil forming step, the roughened surface of the metal foil is transferred to the other surface of the insulating layer. 前記孔形成工程の前に、前記金属箔の表面に、前記金属箔の表面を粗化又は酸化させることによりレーザ吸収層を形成するレーザ吸収層形成工程を有する請求項１又は２記載の多層配線基板の製造方法。 Before pre Kiana forming step, the surface of the metal foil, a multilayer of claim 1 or 2, wherein having a laser absorbing layer formation step of forming a laser absorbing layer by surface roughening or oxidation of the metal foil A method for manufacturing a wiring board. 前記配線層露出工程の後に、前記金属箔を除去する金属箔除去工程と、
前記絶縁層の他方の面上、前記貫通孔の内壁面上、及び前記貫通孔内に露出する前記配線層上に金属層を形成する金属層形成工程と、を有する請求項１乃至３の何れか一項記載の多層配線基板の製造方法。 After the previous SL wiring layer exposing step, the metal foil removing step of removing the metal foil,
Wherein on the other surface of the insulating layer, on the inner wall surface of the through hole, and one of claims 1 to 3 having a metal layer forming step of forming a metal layer on the wiring layer exposed in the through-hole A method for producing a multilayer wiring board according to claim 1. 前記配線層露出工程の後に、前記金属箔上、前記貫通孔の内壁面上、及び前記貫通孔内に露出する前記配線層上に金属層を形成する金属層形成工程を有する請求項１乃至３の何れか一項記載の多層配線基板の製造方法。 After the previous SL wiring layer exposing step, on the metal foil, the upper inner wall surface of the through-hole, and the through claim 1 to the wiring layer exposed in the through holes having a metal layer formation step of forming a metal layer The method for producing a multilayer wiring board according to any one of claims 3 to 4.

Images