JP5246244B2 - 集積回路設計装置、集積回路設計方法、及び集積回路設計用プログラム - Google Patents
集積回路設計装置、集積回路設計方法、及び集積回路設計用プログラム Download PDFInfo
- Publication number
- JP5246244B2 JP5246244B2 JP2010248444A JP2010248444A JP5246244B2 JP 5246244 B2 JP5246244 B2 JP 5246244B2 JP 2010248444 A JP2010248444 A JP 2010248444A JP 2010248444 A JP2010248444 A JP 2010248444A JP 5246244 B2 JP5246244 B2 JP 5246244B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- netlist
- boundary
- integrated circuit
- logic synthesis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の実施の形態1に係る集積回路設計装置1の機能的な構成を示している。集積回路設計装置1は、コンピュータを利用して構成され、当該コンピュータは、データ処理装置(中央処理装置)2、記憶装置3、図示しない入出力装置等から構成され、記憶装置3に記憶される制御プラグラムに従って各種処理を実行する。
2 データ処理装置
3 記憶装置
11 論理合成部
12 ネットリスト解析部
13 配置配線部
14 二重化回路チェック部
21 RTLデータ
22 論理合成後ネットリスト
23 二重化回路データ
24 境界セルリスト
25 非最適化指示リスト
26 配置配線後ネットリスト
27 レポート
Claims (9)
- データを記憶する記憶装置と、前記記憶装置に対してデータの読み書きを行うと共に当該データに基づいて情報処理を行うデータ処理装置とを備える集積回路設計装置であって、
前記データ処理装置は、
前記記憶装置に記憶されたRTLデータに基づいて、階層を保持したまま論理合成を行うことにより、ゲートレベルの回路構成を示す論理合成後ネットリストを生成して前記記憶装置に記憶させ、
前記論理合成後ネットリスト及び前記記憶装置に記憶され二重化回路の階層を特定する二重化回路データに基づいて、前記論理合成後ネットリストが示す回路構成のどの部分が前記二重化回路であるか判定し、
前記論理合成後ネットリストが示す回路構成において前記二重化回路の境界部分に位置する境界セルを抽出し、当該境界セルを特定する境界セルリストを生成して前記記憶装置に記憶させ、
前記境界セルのみを、トランジスタレベル以下の設計を行う際の最適化の対象から外すことを指示する非最適化指示リストを生成して前記記憶装置に記憶させ、
前記論理合成後ネットリスト及び前記非最適化指示リストに基づいて、前記境界セルに対しては前記最適化を行わず、前記境界セルを除くセルに対しては前記最適化を行うことにより、前記トランジスタレベル以下の回路構成を示す配置配線後ネットリストを生成して前記記憶装置に記憶させ、
前記配置配線後ネットリスト及び前記境界セルリストに基づいて、前記配置配線後ネットリストが示す回路構成において前記境界セルの間に存在する前記二重化回路の内部セルを抽出し、対応する前記二重化回路間における前記内部セルの重複に基づいて、前記二重化回路が正常か否かを示すレポートを生成して前記記憶装置に記憶させる、
集積回路設計装置。 - 前記データ処理装置は、前記レポートを生成する際に、全ての前記内部セルが重複しない場合に前記二重化回路は正常である旨のレポートを生成し、前記内部セルの1つでも重複する場合に前記二重化回路は異常である旨のレポートを生成する、
請求項1に記載の集積回路設計装置。 - 前記データ処理装置は、前記境界セルを抽出する際に、前記階層の入出力ピンについてトレースを行い、当該入出力ピンの位置から内側の一段目のセルを前記境界セルと判定する、
請求項1又は2に記載の集積回路設計装置。 - 集積回路設計装置が集積回路を設計する集積回路設計方法であって、
前記集積回路設計装置が、RTLデータに基づいて、階層を保持したまま論理合成を行うことにより、ゲートレベルの回路構成を示す論理合成後ネットリストを生成するステップと、
前記集積回路設計装置が、前記論理合成後ネットリスト及び二重化回路の階層を特定する二重化回路データに基づいて、前記論理合成後ネットリストが示す回路構成のどの部分が前記二重化回路であるか判定するステップと、
前記集積回路設計装置が、前記論理合成後ネットリストが示す回路構成において前記二重化回路の境界部分に位置する境界セルを抽出し、当該境界セルを特定する境界セルリストを生成するステップと、
前記集積回路設計装置が、前記境界セルのみを、トランジスタレベル以下の設計を行う際の最適化の対象から外すことを指示する非最適化指示リストを生成するステップと、
前記集積回路設計装置が、前記論理合成後ネットリスト及び前記非最適化指示リストに基づいて、前記境界セルに対しては前記最適化を行わず、前記境界セルを除くセルに対しては前記最適化を行うことにより、前記トランジスタレベル以下の回路構成を示す配置配線後ネットリストを生成するステップと、
前記集積回路設計装置が、前記配置配線後ネットリスト及び前記境界セルリストに基づいて、前記配置配線後ネットリストが示す回路構成において前記境界セルの間に存在する前記二重化回路の内部セルを抽出し、対応する前記二重化回路間における前記内部セルの重複に基づいて、前記二重化回路が正常か否かを示すレポートを生成するステップと、
を備える集積回路設計方法。 - 前記集積回路設計装置が前記レポートを生成する際に、全ての前記内部セルが重複しない場合に前記二重化回路は正常である旨のレポートを生成し、前記内部セルの1つでも重複する場合に前記二重化回路は異常である旨のレポートを生成する、
請求項4に記載の集積回路設計方法。 - 前記集積回路設計装置が前記境界セルを抽出する際に、前記階層の入出力ピンについてトレースを行い、当該入出力ピンの位置から内側の一段目のセルを前記境界セルと判定する、
請求項4又は5に記載の集積回路設計方法。 - データを記憶する記憶装置と、前記記憶装置に対してデータの読み書きを行うと共に当該データに基づいて情報処理を行うデータ処理装置とを備える集積回路設計装置を制御するプログラムであって、
前記データ処理装置に、
前記記憶装置に記憶されたRTLデータに基づいて、階層を保持したまま論理合成を行うことにより、ゲートレベルの回路構成を示す論理合成後ネットリストを生成して前記記憶装置に記憶させる処理と、
前記論理合成後ネットリスト及び前記記憶装置に記憶され二重化回路の階層を特定する二重化回路データに基づいて、前記論理合成後ネットリストが示す回路構成のどの部分が前記二重化回路であるか判定する処理と、
前記論理合成後ネットリストが示す回路構成において前記二重化回路の境界部分に位置する境界セルを抽出し、当該境界セルを特定する境界セルリストを生成して前記記憶装置に記憶させる処理と、
前記境界セルのみを、トランジスタレベル以下の設計を行う際の最適化の対象から外すことを指示する非最適化指示リストを生成して前記記憶装置に記憶させる処理と、
前記論理合成後ネットリスト及び前記非最適化指示リストに基づいて、前記境界セルに対しては前記最適化を行わず、前記境界セルを除くセルに対しては前記最適化を行うことにより、前記トランジスタレベル以下の回路構成を示す配置配線後ネットリストを生成して前記記憶装置に記憶させる処理と、
前記配置配線後ネットリスト及び前記境界セルリストに基づいて、前記配置配線後ネットリストが示す回路構成において前記境界セルの間に存在する前記二重化回路の内部セルを抽出し、対応する前記二重化回路間における前記内部セルの重複に基づいて、前記二重化回路が正常か否かを示すレポートを生成して前記記憶装置に記憶させる処理と、
を実行させる集積回路設計用プログラム。 - 前記レポートを生成する際に、全ての前記内部セルが重複しない場合に前記二重化回路は正常である旨のレポートを生成し、前記内部セルの1つでも重複する場合に前記二重化回路は異常である旨のレポートを生成する、
請求項7に記載の集積回路設計用プログラム。 - 前記境界セルを抽出する際に、前記階層の入出力ピンについてトレースを行い、当該入出力ピンの位置から内側の一段目のセルを前記境界セルと判定する、
請求項7又は8に記載の集積回路設計用プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010248444A JP5246244B2 (ja) | 2010-11-05 | 2010-11-05 | 集積回路設計装置、集積回路設計方法、及び集積回路設計用プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010248444A JP5246244B2 (ja) | 2010-11-05 | 2010-11-05 | 集積回路設計装置、集積回路設計方法、及び集積回路設計用プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012099060A JP2012099060A (ja) | 2012-05-24 |
JP5246244B2 true JP5246244B2 (ja) | 2013-07-24 |
Family
ID=46390870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010248444A Expired - Fee Related JP5246244B2 (ja) | 2010-11-05 | 2010-11-05 | 集積回路設計装置、集積回路設計方法、及び集積回路設計用プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5246244B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08171581A (ja) * | 1994-12-16 | 1996-07-02 | Hitachi Ltd | 誤り検出機能付き論理回路及びそれを用いたフォールトトレラントシステム |
JP4123514B2 (ja) * | 2003-12-02 | 2008-07-23 | 日本電気株式会社 | 集積回路設計装置、および、集積回路設計方法 |
-
2010
- 2010-11-05 JP JP2010248444A patent/JP5246244B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012099060A (ja) | 2012-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070028204A1 (en) | Method and program for high-level synthesis, and method for verifying a gate network list using the high-level synthesis method | |
JP6995451B2 (ja) | 回路適正化装置及び回路適正化方法 | |
JP2004502259A (ja) | 階層型金属末端、包囲、および曝露をチェックする方法およびシステム | |
US20190018913A1 (en) | System and Method for Hierarchical Power Verification | |
US20140189627A1 (en) | Incremental clock tree synthesis | |
US8522182B2 (en) | Generation of an end point report for a timing simulation of an integrated circuit | |
US20090293033A1 (en) | System and method for layout design of integrated circuit | |
JP2006285333A (ja) | 動作合成装置及び方法 | |
US8281269B2 (en) | Method of semiconductor integrated circuit device and program | |
US9792394B2 (en) | Accurate glitch detection | |
JP5040758B2 (ja) | シミュレーション装置、シミュレーション方法及びプログラム | |
JP2007102631A (ja) | 論理回路設計支援装置およびこれを用いた論理回路設計支援方法 | |
JP5246244B2 (ja) | 集積回路設計装置、集積回路設計方法、及び集積回路設計用プログラム | |
US7814455B2 (en) | Logic synthesis method and device | |
JP2009134439A (ja) | ソフトマクロを用いたレイアウト設計方法、ソフトマクロのデータ構造及びソフトマクロライブラリの作成方法 | |
JP4881769B2 (ja) | 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム | |
US8434044B1 (en) | Specifying placement and routing constraints for security and redundancy | |
JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
JP2008009787A (ja) | 階層設計レイアウト装置、および階層設計レイアウト方法、階層設計レイアウトプログラム、および該プログラムを記録した記録媒体 | |
JP2018112995A (ja) | 迂回配線チェックプログラム、迂回配線チェック方法、および情報処理装置 | |
US10878164B1 (en) | Methods, systems, and computer program product for interactively probing a multi-fabric electronic design | |
JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
JP3941336B2 (ja) | 論理回路検証装置 | |
JP4983642B2 (ja) | 設計検証プログラム、設計検証方法および設計検証装置 | |
JP5929367B2 (ja) | 半導体設計装置および半導体設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5246244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |