JP5244320B2 - クロック生成装置及び方法 - Google Patents

クロック生成装置及び方法 Download PDF

Info

Publication number
JP5244320B2
JP5244320B2 JP2007007225A JP2007007225A JP5244320B2 JP 5244320 B2 JP5244320 B2 JP 5244320B2 JP 2007007225 A JP2007007225 A JP 2007007225A JP 2007007225 A JP2007007225 A JP 2007007225A JP 5244320 B2 JP5244320 B2 JP 5244320B2
Authority
JP
Japan
Prior art keywords
frequency division
division parameter
value
output
previous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007007225A
Other languages
English (en)
Other versions
JP2008177678A (ja
Inventor
慶 雲 蒋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007007225A priority Critical patent/JP5244320B2/ja
Priority to US12/013,553 priority patent/US7705652B2/en
Publication of JP2008177678A publication Critical patent/JP2008177678A/ja
Application granted granted Critical
Publication of JP5244320B2 publication Critical patent/JP5244320B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4341Demultiplexing of audio and video streams
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/2368Multiplexing of audio and video streams
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242Synchronization processes, e.g. processing of PCR [Program Clock References]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/85Assembly of content; Generation of multimedia applications
    • H04N21/854Content authoring
    • H04N21/8547Content authoring involving timestamps for synchronizing content
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/24Systems for the transmission of television signals using pulse code modulation
    • H04N7/52Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
    • H04N7/54Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
    • H04N7/56Synchronising systems therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、MPEG−2 TS Systemで必要なSTC制御に好適なクロック生成装置及び方法に関するものである。
MPEG−2システムは任意の数の符号化された映像や音声、付加データなど個別のストリームを多重化し、それぞれの同期をとりながら再生するための方式を規定している。このMPEG−2システムでは広範囲なアプリケーションに対応するために2種類の方式が規定されている。1つはプログラムストリーム(PS:Program Stream)で、1本のストリームの中に1つのプログラムを構成する。プログラムストリームは誤りの発生しない環境でのデータの伝送・蓄積に適用されることを想定しており、冗長度を小さくすることができることからDVDなどの強力な誤り訂正符号を用いたディジタルストレージメディアで使用されている。もう1つはトランスポートストリーム(TS:Transport Stream)で、1本のストリームの中に複数のプログラムを構成することができるため、デジタル放送などに対応することができる。トランスポートストリームは放送や通信ネットワークなどデータの伝送誤りが発生する環境に適用されることを想定しており、冗長度はプログラムストリームよりも大きくなっている。このMPEG−2 TS Systemでは、MPEG−2符号化された映像信号、音声信号、付加データ、制御信号などがそれぞれ188バイトのトランスポートストリームパケット(Transport Stream packet、以下TSパケットと称する)に格納されている(例えば非特許文献1参照。)。
また、MPEG−2 TS Systemでは、送信機(エンコーダ)と受信機(デコーダ)は、互いのクロックのずれによる動作スピードの差をなくすため、送信機は一定時間毎に基準時間情報(Program Clock Reference、以下PCRと称する)を含んだTSパケットを送信する。このPCRは、所定のビット数(42bit:27MHz単位)を有する値である。
従来、受信機では、受信したTSパケットに含まれるPCRとMPEG−2符号化された信号をデコードするためのシステムクロック(System Time Clock、以下STCと称する)の時間情報(受信機側でカウントした値、初期設定時においては予め27MHzを想定したカウント値)とを比較し、STCを生成するために使われる電圧制御水晶発振器(VCXO:Voltage Controlled Crystal Oscillator)の電圧を上下させる。すなわち、受信機では、STCをPCRに基づいて調整し同期させる(例えば特許文献1参照。)。
さらに、VCXOから出力されたSTCを用いて、STCに同期したオーディオマスタクロックが生成され、オーディオのデコード処理が行われる(例えば特許文献2参照。)。
しかしながら、STCを生成させるためにはVCXOが必須であり、VCXOは外付け部品であるため、コストが増大し、実装面積も増えるという問題があった。
ISO/IEC 13818-1 / INFORMATION TECHNOLOGY-GENERIC CODING OF MOVING PICTURES AND ASSOCIATED AUDIO:SYSTEMS Recommendation H.222.0 特開2006−134390号公報 特開2003−87229号公報
本発明は外付け部品を排除してコストを低減できるクロック生成装置を提供することを目的とする。
本発明の一態様によるクロック生成装置は、第1の周波数を有する第1のクロック信号を用いて第2の周波数を有する第2のクロック信号を生成するための分周パラメータに応じて、前記第2のクロック信号を出力する整数比分周器と、外部から入力された基準時間情報と前記第2のクロック信号に基づくSTC値との差分値が所定の範囲内に収束するように前記分周パラメータを出力する分周パラメータ生成部と、を備え、前記分周パラメータ生成部は、前記差分値が前記所定の範囲を超えた場合は、前記STC値を大きく、または、小さくするように、前記出力された分周パラメータである前回分周パラメータを調整して新たな分周パラメータを生成して出力し、前記差分値が前記所定の範囲内の場合は、前記前回分周パラメータを出力し、前記整数比分周器は、前記分周パラメータ生成部から出力された前記分周パラメータに応じて、前記所定の範囲内に収束した前記第2のクロック信号を出力するものである。
本発明の一態様によるクロック生成方法は、カウンタ、減算器、記憶部、分周パラメータ生成部及び整数比分周器を有し、第1の周波数のクロック及び基準時間情報が与えられるクロック生成装置を用いて第2の周波数のクロックを生成する方法であって、前記カウンタにより前記整数比分周器から出力されるクロックによるカウント値を生成して出力し、前記減算器により前記基準時間情報に含まれるPCR値と前記カウンタから出力されるカウント値に基づくSTC値との差分を算出して出力し、前記記憶部により前回前記減算器から出力された前記差分及び前記分周パラメータ生成部から出力された分周パラメータを格納して前回差分及び前回分周パラメータとして出力し、前記分周パラメータ生成部により前記差分及び前記前回差分を比較し、比較結果に基づいて、所定の範囲を超えた場合は、前記差分が小さくなるように前記前回分周パラメータを調整して分周パラメータとして出力し、前記所定の範囲内の場合は、前記前回分周パラメータを分周パラメータとして出力し、前記整数比分周器により前記分周パラメータに基づく比率で前記第1の周波数のクロックをP(Pは1以上の整数)分周及びP+1分周して前記基準時間情報に同期したクロックを生成するものである。
本発明によれば、外付け部品を排除した場合でも、所定の性能を有したSTC制御が実行可能となり、また、コストも低減できる。
以下、本発明の実施の形態を図面に基づいて説明する。
図1に本発明の実施形態に係るクロック生成装置の概略構成を示す。この実施形態に係るクロック生成装置はカウンタ1、減算器2、記憶部3、分周パラメータ生成部4及び整数比分周器5を備え、MPEG−2システムの受信機におけるSTC(システムクロック)を生成するものである。
STCは、MPEG−2符号化された信号をデコードするために必要なクロック(時刻情報)である。このSTCとは別に、本実施形態に係るクロック生成装置は、整数比分周器5を動作させるための動作クロックを有する。
動作クロックは、所定の第1の周波数(f2)を有する第1の動作クロックであり、STCは、この動作クロックと分周パラメータから(整数比分周器5により)生成された第2の周波数(f1)を有する第2の動作クロックである。
カウンタ1は、整数比分周器5から出力されるSTCのカウントを行い、カウント値として(STCをカウンタで表現して)出力する。また、カウンタ1の初期設定時には、受信機が受信するTSパケットが有する基準時間情報(PCR)を用いる。
減算器2にはPCR及びカウンタ1によりカウントされたSTCが入力され、これらの差分(PCR−STC値)を算出する。ここで、PCRは27MHz単位で表現された値であるため、カウントされたSTCもこの差分を算出する際には27MHz単位に換算したSTC値とする。この差分を以後、今回差分値とする。減算器2では、今回差分値を算出する毎に、この今回差分値の絶対値と外部から予め受信機に設定しているエラー判定値との比較を行い、エラー判定値以下であれば今回差分値の出力を行う。エラー判定値より大きい場合は、差分値が大きく、PCRに同期するようSTCを制御することが困難であるためエラーと判定し、次に受信するPCRを用いてカウンタ1のカウント値を再設定する。尚、このエラー判定値は、実験的或いは経験的に定められる任意の値である。
記憶部3には前回PCRを受信した際の差分値(以後、前回差分値という)及び分周パラメータ(以後、前回分周パラメータという)が格納される。尚、記憶部3の初期設定時には、前回差分値及び前回分周パラメータは設定されていない。
分周パラメータ生成部4には減算器2から出力される今回差分値と記憶部3に格納されている前回差分値及び前回分周パラメータが与えられる。分周パラメータ生成部4は、今回差分値と前回差分値を比較し、比較結果に基づいて前回分周パラメータを調整し、今回分周パラメータとして出力する。この今回分周パラメータは記憶部3に格納され、次に分周パラメータを生成、出力する際には前回分周パラメータとして用いられる。分周パラメータは分周比が異なる(つまり周波数が異なる)クロックそれぞれの単位時間当たりの出力回数を示すものである。
整数比分周器5には今回分周パラメータ及び受信機の動作クロックが与えられ、今回分周パラメータ(分周比)に基づいて動作クロックを分周し、STCを生成し出力する。この動作クロックは受信機の動作クロックである。
ここで、出力するSTCの周波数をf1、与えられる動作クロックの周波数をf2とし、f2/f1が割り切れない場合は、例えば、f2をx分周した周波数とf2をy分周した周波数を組み合わせるといった公知の方法を用いることでf1を生成する。
尚、以下に記す公知の方法を用いるのは、以下に述べる分周パラメータの初期値を設定する時であり、STC制御時はf2と分周パラメータのみを用いる。
この公知の方法とは、以下の手順である。まず、xはf2/f1>xを満たす最大の自然数、yはf2/f1<yを満たす最小の自然数とする。次に、f1:f2=P:Qとなる自然数P、Qを求める。次に、Q=a×x+b×y、P=a+bを同時に満たす自然数a、bを求める。そして、f2のx分周出力がa回、f2のy分周出力がb回出力されるパターンでf1が生成される。
以上のaとbが分周パラメータである。すなわち、本実施形態では分周パラメータとはf2をx分周した周波数の単位時間当たりの出力回数と、f2をy分周した周波数の単位時間当たりの出力回数とを示す値である。
例えば出力するSTCの周波数f1が27MHz、与えられる動作クロックの周波数f2が150MHzの場合、f2/f1=5.55…となりx=5、y=6となる。つまりf2を5分周した周波数30MHzとf2を6分周した周波数25MHzを組み合わせて27MHzを生成する。次に、f1:f2=P:Qとなる自然数P、Qを求める。ここではP=9、Q=50である。次に、Q=a×x+b×y、P=a+bを同時に満たす自然数a、bを求める。ここでは、a=4、b=5である。
以上から、この場合、5分周(30MHz)と6分周(25MHz)の出力回数比は4:5となる。5×4/(4+5)+6×5/(4+5)=5.55…となるので、分周比f2/f1=5.55…を実現することができる。
さらに、本実施形態では、分周パラメータ生成部4において、分周比を微調整可能なように、分周パラメータを変更範囲の大きい値に設定する。例えば分周パラメータの変更範囲が0〜255(8bit)の場合、5分周=200、6分周=250とする。当然、5×200/(200+250)+6×250/(200+250)=5.55…である。整数比分周器5に与えられる動作クロック周波数f2と出力するSTC周波数f1は予め決まっており、5分周=200、6分周=250が初期分周パラメータとなる。
分周パラメータ生成部4で今回差分値と前回差分値の比較に基づいて前回分周パラメータを調整し、今回分周パラメータとして出力することでPCRと同期したSTCを出力することができる。
まず、PCRがSTC値より大きい場合は、送信機側の送信に用いられるクロックがSTCより早いことを示しており、STCをより早くなるように分周パラメータを調整する。逆に、PCRがSTC値より小さい場合は、送信機側の送信に用いられるクロックがSTCより遅いことを示しており、STCをより遅くなるように分周パラメータを調整する。
このPCRとSTC値との差が0近づくように、分周パラメータを調整する。実際には、図2に示す通り、PCRとSTC値との差が0を境に、分周パラメータが調整されることになる。
この分周パラメータの調整を図3に示すフローチャートを用いて説明する。今回差分値をA、前回差分値をB、前回分周パラメータはx分周をX、y分周をYとする。xはf2/f1>xを満たす最大の自然数、yはf2/f1<yを満たす最小の自然数のため、f2/f1が整数でない場合、y=x+1が成り立つ。
単位時間当たりのx分周とy分周の出力回数比はX:Yであるので、分周器から出力されるクロックの分周比はy=x+1を代入してx×X/(X+Y)+y×Y/(X+Y)=x+Y/(X+Y)となる。
(ステップS1)AとBの符号を比較し、同じ場合はステップS2へ進む。符号が正のときはPCRがSTC値より大きいことを示し、負のときはPCRがSTC値より小さいことを示す。
先に記載した通り、PCRがSTC値より大きい場合は、STCをより早くなるように分周パラメータを調整する。また、PCRがSTC値より小さい場合は、STCをより遅くなるように分周パラメータを調整する。
図2に示すように、AとBの符号が異なるときはPCRとSTC値との差が発散する(差が徐々に大きくなる)傾向にないため、STC制御しなくてもよいと考えることができ、ステップS6へ進む。
(ステップS2)AとBの絶対値を比較する。|A|≦|B|の場合、STC値は前回よりもPCRとの差が大きくなっていないため、前回分周パラメータは適切な値であると判定し、ステップS6へ進む。
|A|>|B|の場合は、PCRとSTC値の差が発散する(差が徐々に大きくなる)傾向にあり、ステップS3へ進む。
(ステップS3)A、Bの符号が正である場合はステップS4へ、負である場合はステップS5へ進む。
(ステップS4)PCRがSTCより大きく、かつその差が前回よりも広がっているため、STC値を大きくするように分周パラメータを調整する。つまり出力されるSTCの周波数f1を早く(周波数としては高く)するように前回分周パラメータX、Yを調整する。分周器5から出力されるSTC周波数のf1は、分周器5に与えられる動作クロックの周波数f2のx分周とy(=x+1)分周を単位時間当たりの出力回数比X:Yとして生成される。つまりf1はf2のx+Y/(X+Y)分周となる。ここで分周比が小さいほど分周器5から出力されるSTCの周波数f1は高くなる。従って、STCの周波数f1を高くするため、分周比x+Y/(X+Y)を小さくするように、すなわち分周パラメータの項であるY/(X+Y)を小さくするようにX、Yを調整する。例えば、X>Yの場合は前回分周パラメータのX、Yにそれぞれ1を加算し、X<Yの場合は前回分周パラメータのX、Yからそれぞれ1を減算し、X=Yの場合は前回分周パラメータのYをそのままでXに1を加算した値を今回分周パラメータとする。また、X、Yの大小関係に関わらず、前回分周パラメータのYをそのままでXに1を加算した値を今回分周パラメータとするようにしても良い。また、逆に前回分周パラメータのXをそのままでYから1を減算した値を今回分周パラメータとするようにしても良い。
(ステップS5)PCRがSTCより小さく、かつその差が広がっているため、STC値を小さくするように分周パラメータを調整する。つまり出力するSTCの周波数f1を遅く(周波数としては低く)するように分周パラメータを調整する。従って分周比x+Y/(X+Y)を大きくするように、すなわち分周パラメータの項であるY/(X+Y)を大きくするようにX、Yを調整する。例えば、X>Yの場合は前回分周パラメータのX、Yからそれぞれ1を減じ、X<Yの場合は前回分周パラメータのX、Yにそれぞれ1を加算し、X=Yの場合は、前回分周パラメータのXをそのままでYに1を加算した値を今回分周パラメータとする。また、X、Yの大小関係に関わらず、前回分周パラメータのXをそのままでYに1を加算した値を今回分周パラメータとするようにしても良い。また、逆に前回分周パラメータのYをそのままでXから1を減じた値を今回分周パラメータとするようにしても良い。
(ステップS6)今回分周パラメータを前回分周パラメータと同一にする。
このようにPCRを受信する度にSTC値との差を算出し、その差の変化に基づいて分周パラメータを調整することで、クロック生成装置から出力されるSTCがPCRからずれることを抑制する(所定の範囲内に収束するように制御する)。従って、データ送信側(送信機)とこのクロック生成装置を含むMPEG−2システムの受信機とが、一定の範囲内で同期を確立することができる。
以上に説明した通り、本実施形態によるクロック生成装置を用いることで、VCXO等の外付け部品を用いずにSTCを制御することができるため、コストを低減することができる。また、実装面積も削減することが可能になる。
上述した実施の形態はいずれも一例であって制限的なものではないと考えられるべきである。本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の実施形態に係るクロック生成装置の概略構成図である。 PCRとSTC値との収束状況を示す図である。 分周パラメータ調整のフローチャートを示す図である。
符号の説明
1 カウンタ
2 減算器
3 記憶部
4 分周パラメータ生成部
5 整数比分周器

Claims (6)

  1. 第1の周波数を有する第1のクロック信号を用いて第2の周波数を有する第2のクロック信号を生成するための分周パラメータに応じて、前記第2のクロック信号を出力する整数比分周器と、
    外部から入力された基準時間情報と前記第2のクロック信号に基づくSTC値との差分値が所定の範囲内に収束するように前記分周パラメータを出力する分周パラメータ生成部と、
    を備え、
    前記分周パラメータ生成部は、前記差分値が前記所定の範囲を超えた場合は、前記STC値を大きく、または、小さくするように、前記出力された分周パラメータである前回分周パラメータを調整して新たな分周パラメータを生成して出力し、前記差分値が前記所定の範囲内の場合は、前記前回分周パラメータを出力し、
    前記整数比分周器は、前記分周パラメータ生成部から出力された前記分周パラメータに応じて、前記所定の範囲内に収束した前記第2のクロック信号を出力することを特徴とするクロック生成装置。
  2. 前記分周パラメータ生成部は、前記差分値が0に近づくように前記分周パラメータを調整することを特徴とする請求項1に記載のクロック生成装置。
  3. 前記分周パラメータは、前記第1のクロック信号を第1の回数分周した周波数を単位時間あたりに出力する回数を示す値と、前記第1のクロック信号を第2の回数分周した周波数を単位時間あたりに出力する回数を示す値であり、前記2つの値は微調整可能な値であることを特徴とする請求項1または請求項2に記載のクロック生成装置。
  4. 前記第2のクロック信号が入力され、前記第2のクロック信号によるカウント値を生成し出力するカウンタと、
    前記基準時間情報に含まれるPCR値及び前記カウント値が与えられ、前記PCR値と前記カウント値に基づく前記STC値との差分を算出し、前記差分値として出力する減算器と、
    前記減算器から出力される差分値及び前記分周パラメータ生成部から出力される分周パラメータを格納する記憶部と、
    をさらに備え、
    前記分周パラメータ生成部は、前記差分値及び前記記憶部に格納された前回出力された差分値である前回差分値並びに前記前回分周パラメータが入力され、前記差分値及び前記前回差分値を比較し、比較結果に基づいて前記所定の範囲内に収束させるように前記前回分周パラメータを調整して前記分周パラメータを出力することを特徴とする請求項1に記載のクロック生成装置。
  5. 前記分周パラメータ生成部は、前記差分値の符号と前記前回差分値の符号が同じであり、かつ前記差分値の絶対値が前記前回差分値の絶対値以下である場合は前記前回分周パラメータと同じ値を前記分周パラメータとして出力することを特徴とする請求項4に記載のクロック生成装置。
  6. カウンタ、減算器、記憶部、分周パラメータ生成部及び整数比分周器を有し、第1の周波数のクロック及び基準時間情報が与えられるクロック生成装置を用いて第2の周波数のクロックを生成する方法であって、
    前記カウンタにより前記整数比分周器から出力されるクロックによるカウント値を生成して出力し、
    前記減算器により前記基準時間情報に含まれるPCR値と前記カウンタから出力されるカウント値に基づくSTC値との差分を算出して出力し、
    前記記憶部により前回前記減算器から出力された前記差分及び前記分周パラメータ生成部から出力された分周パラメータを格納して前回差分及び前回分周パラメータとして出力し、
    前記分周パラメータ生成部により前記差分及び前記前回差分を比較し、比較結果に基づいて、所定の範囲を超えた場合は、前記差分が小さくなるように前記前回分周パラメータを調整して分周パラメータとして出力し、前記所定の範囲内の場合は、前記前回分周パラメータを分周パラメータとして出力し、
    前記整数比分周器により前記分周パラメータに基づく比率で前記第1の周波数のクロックをP(Pは1以上の整数)分周及びP+1分周して前記基準時間情報に同期したクロックを生成する方法。
JP2007007225A 2007-01-16 2007-01-16 クロック生成装置及び方法 Expired - Fee Related JP5244320B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007007225A JP5244320B2 (ja) 2007-01-16 2007-01-16 クロック生成装置及び方法
US12/013,553 US7705652B2 (en) 2007-01-16 2008-01-14 Clock generating apparatus and clock generating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007007225A JP5244320B2 (ja) 2007-01-16 2007-01-16 クロック生成装置及び方法

Publications (2)

Publication Number Publication Date
JP2008177678A JP2008177678A (ja) 2008-07-31
JP5244320B2 true JP5244320B2 (ja) 2013-07-24

Family

ID=39641194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007007225A Expired - Fee Related JP5244320B2 (ja) 2007-01-16 2007-01-16 クロック生成装置及び方法

Country Status (2)

Country Link
US (1) US7705652B2 (ja)
JP (1) JP5244320B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002220286A1 (en) * 2000-12-19 2002-07-01 Azoteq (Pty) Ltd. Method of and apparatus for transferring data
CN100574451C (zh) * 2003-10-06 2009-12-23 松下电器产业株式会社 使用pcr程序时钟参考的数字信号同步
JP5017461B2 (ja) 2011-01-25 2012-09-05 株式会社東芝 アンテナ装置とこのアンテナ装置を備えた電子機器
TWI520495B (zh) 2013-06-06 2016-02-01 財團法人工業技術研究院 非石英時脈產生器及其運作方法
TWI700893B (zh) * 2019-07-01 2020-08-01 奕力科技股份有限公司 時間校正電路以及其時間校正方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5291471A (en) * 1976-01-28 1977-08-01 Toshiba Corp Clock pulse generator
JP2000101560A (ja) * 1998-09-24 2000-04-07 Sumitomo Electric Ind Ltd クロック同期回路及び伝送装置
US6140854A (en) * 1999-01-25 2000-10-31 Motorola, Inc. System with DLL
JP2002016494A (ja) * 2000-06-28 2002-01-18 Ando Electric Co Ltd 位相同期ループ回路
JP3491607B2 (ja) * 2000-10-04 2004-01-26 日本電気株式会社 クロック周波数情報転送システム
US6456164B1 (en) * 2001-03-05 2002-09-24 Koninklijke Philips Electronics N.V. Sigma delta fractional-N frequency divider with improved noise and spur performance
JP2003061088A (ja) 2001-08-08 2003-02-28 Nec Corp データ分離・復号装置
JP4678109B2 (ja) * 2001-09-11 2011-04-27 ソニー株式会社 クロック発生装置及び方法
KR100619034B1 (ko) 2004-06-19 2006-08-31 삼성전자주식회사 디지털 멀티미디어 데이터 수신기에서 송수신 데이터 동기방법 및 장치
JP2006134390A (ja) 2004-11-02 2006-05-25 Toshiba Corp クロック生成装置およびクロック生成方法
JP4643276B2 (ja) * 2005-01-11 2011-03-02 株式会社東芝 無線受信装置
EP1953948B1 (en) * 2005-11-24 2013-10-02 Fujitsu Semiconductor Limited Clock synchronization in a receiving device in the case of late packets

Also Published As

Publication number Publication date
JP2008177678A (ja) 2008-07-31
US7705652B2 (en) 2010-04-27
US20080175342A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
JP5244320B2 (ja) クロック生成装置及び方法
JPH11215082A (ja) ディジタル信号多重化装置及び方法、ディジタル信号伝送装置及び方法、ディジタル信号記録装置及び方法、並びに、記録媒体
US7321602B2 (en) Apparatus and method for inserting null packet in digital broadcasting transmission system
JP2017005611A (ja) 動画像復号装置及び動画像復号方法
JP6312853B2 (ja) 受信装置、中継装置、テレビジョン受像機、及び、信号処理方法
JP4482911B2 (ja) オーディオ信号とビデオ信号との間の同期を判定するシステムおよび方法
JP4462549B2 (ja) リップ同期を維持する方法およびシステム
JP2005318488A (ja) データ同期再生装置及び端末装置
EP1528724A1 (en) Information processing device and method, recording medium, and program
JP2009206673A (ja) 位相同期回路および位相同期方法ならびにデコーダ装置
US8903218B2 (en) Method for synchronizing audio playback of a plurality of digital media renders, and related digital media controller and digital audio media render
US10433004B2 (en) Reception apparatus, receiving method, and program
JP3541736B2 (ja) クロック再生回路
JP5958008B2 (ja) ストリーム処理装置、ストリーム処理方法およびストリーム処理プログラム
JP6259227B2 (ja) クロック再生制御装置と映像信号受信装置
JP4026556B2 (ja) データ伝送装置
JP4874272B2 (ja) 映像信号処理装置および映像信号処理方法
JP6484403B2 (ja) 通信装置、通信プログラム、通信方法
US20100067531A1 (en) Apparatus and method for controlling independent clock domains to perform synchronous operations in an asynchronous network
JP2004104701A (ja) 通信端末装置及びデータ通信プログラム
JP2012016066A (ja) 映像信号処理装置および映像信号処理方法
WO2007011130A1 (en) Time synchronizing method and apparatus based on time stamp
JP2007274536A (ja) 受信装置及び送受信方法
JP3968053B2 (ja) トランスポートストリーム切替装置およびトランスポートストリーム切替プログラム
JP4484718B2 (ja) データ受信装置及びデータ受信方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees