JP5243108B2 - 電気光学パネル、電気光学装置及び電子機器 - Google Patents

電気光学パネル、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP5243108B2
JP5243108B2 JP2008147789A JP2008147789A JP5243108B2 JP 5243108 B2 JP5243108 B2 JP 5243108B2 JP 2008147789 A JP2008147789 A JP 2008147789A JP 2008147789 A JP2008147789 A JP 2008147789A JP 5243108 B2 JP5243108 B2 JP 5243108B2
Authority
JP
Japan
Prior art keywords
circuit
electro
data line
display area
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008147789A
Other languages
English (en)
Other versions
JP2009294424A (ja
Inventor
裕 小橋
Original Assignee
株式会社ジャパンディスプレイウェスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイウェスト filed Critical 株式会社ジャパンディスプレイウェスト
Priority to JP2008147789A priority Critical patent/JP5243108B2/ja
Publication of JP2009294424A publication Critical patent/JP2009294424A/ja
Application granted granted Critical
Publication of JP5243108B2 publication Critical patent/JP5243108B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

本発明は、液晶表示パネル等の電気光学パネル、該電気光学パネルを表示モジュールとして備えた電気光学装置、および当該電気光学装置を備える電子機器に関する。
近年、表示装置上、特に薄膜トランジスターを用いた液晶表示装置において、SOG(システム・オン・グラス)の技術を用いてガラス基板上に光センサー素子を形成することで光センサー機能を基板上に内蔵する技術の開発が進んでいる(例えば特許文献1)。光センサーを搭載する目的は(1)外光を測定して輝度等を調整することで消費電力低減・画質向上を図る、(2)バックライトを測定し輝度あるいは色度を調整する、(3)指やライトペンの位置を認識しタッチキーとして使用する、の3つがあげられる。光センサー素子としては薄膜トランジスター、PIN(P-Intrinsic-N)ダイオード、PNダイオードなどがあげられる。いずれの場合も受光部はシリコン薄膜であって、製造上のコストを増大させないため、表示のスイッチング素子を構成するシリコン薄膜と同一製造工程で製造されることが望ましい。特に表示のスイッチング素子をポリシリコン薄膜で製造する場合は光センサーの検出機能や表示の駆動回路を部分的にポリシリコン薄膜トランジスターで形成することでコストの低減や額縁の縮小が達成できる。この場合、特許文献2に記載されているように駆動回路と光センサーの配置位置はお互いに干渉しないようにする必要がある。
特開2006−118965号公報 特開2007−72242号公報
基板上に内蔵した光センサーで外光の光照度を正確に検出しようとする場合、例えば操作者の指の影などが光センサーにかかって検出結果に影響しないように、表示領域に対して光センサーをなるべく多くの周縁辺に分散して配置することが望ましい。しかしながら、前記のように光センサーの配置位置は内蔵駆動回路と互いに干渉しないように配置する必要がある。このため、駆動回路を配置した辺に光センサーを内蔵すると、通常は駆動回路の幅だけ光センサーの表示領域からの距離が遠くなる。これは電子機器での外光取り込み開口部をデザインする際に制約が多くなり好ましくない。また、駆動回路と光センサーの両方を配置できるようにすると周縁部のサイズ(額縁)が大きくなり、液晶表示装置を搭載する電子機器の小型化が難しくなる。
上記課題を解決するため、本発明に係る電気光学パネルは、表示領域(実施の形態において、表示領域310が対応する)と、表示領域に配置されるデータ線(実施の形態において、データ線202が対応する)と、表示領域の周囲に位置する周縁部(実施の形態において、右側周縁辺部111、左側周縁辺部112、上側周縁辺部113、下側周縁辺部114(または張り出し部110)が対応する)と、データ線が延在する周縁部の1辺(実施の形態において、データ線が延びる方向にある周縁部の右側周縁辺部111または左側周縁辺部112が対応する)又は対峙する2辺(実施の形態において、右側周縁辺部111および左側周縁辺部112が対応する)に配置され、それぞれが1乃至複数のデータ線を駆動する複数のデータ線駆動回路(実施の形態において、データ線駆動回路としてのデマルチプレクサ回路510−1〜510−800または検査回路520が対応する)と、周縁部の辺に沿って配置され、複数のデータ線駆動回路のそれぞれに接続されて、駆動信号を供給する複数の信号線(実施の形態において、ビデオ配線501が対応する)と、周縁部の辺に沿って配置され、データ線駆動回路と表示領域の間の(隙間)領域に配置される複数の光センサー素子(実施の形態において、光センサーユニット531または光センサーユニット540が対応する)と、を備えてなる電気光学パネル(実施の形態において、アクティブマトリクス基板101,102,103が対応する)であって、複数の信号線は、周縁部の辺において、線長の短いものから表示領域に近い位置に配線され、データ線駆動回路と表示領域との間隔が、信号線の配置位置に応じて、表示領域に近い位置よりも遠い位置に配線されたものの方が、広くなるように配置される
このように構成すると、光センサー素子をデータ線駆動回路と表示領域の間に配置することができるため、周縁部サイズが増大することなく光センサーと表示領域の距離を近くすることができる。
更に本発明に係る電気光学パネルは、データ線駆動回路は、駆動信号に基づき複数のデータ線のそれぞれに供給される信号に復号するデマルチプレクサ回路(実施の形態において、デマルチプレクサ回路510が対応する)であることが好ましい
このように構成すると、光センサー素子をデマルチプレクサ回路と表示領域の間に配置することができるため、周縁部サイズが増大することなく光センサーと表示領域の距離を近くすることができる。
更に本発明に係る電気光学パネルは、光センサー素子は、データ線の線間に配置されていることが好ましい
このように構成すると、光センサー素子をデマルチプレクサ回路と表示領域の間であって、データ線の線間に配置することができるため、周縁部サイズが増大することなく光センサーと表示領域の距離を近くすることができる。
また、更に本発明に係る電気光学パネルは、データ線駆動回路は、検査時にデータ線を駆動するための検査回路(実施の形態において、検査回路520が対応する)であり、その出力は、デマルチプレクサ回路を介してデータ線に接続されていることが好ましい
このように構成すると、光センサー素子を検査回路と表示領域の間に配置することができるため、周縁部サイズが増大することなく光センサーと表示領域の距離を近くすることができる。
更に本発明に係る電気光学パネルは、光センサー素子は、検査回路とデマルチプレクサ回路を接続する配線間に配置されることが好ましい
このように構成すると、光センサー素子を検査回路と表示領域の間であって、検査回路とデマルチプレクサ回路を接続する配線間に配置することができるため、周縁部サイズが増大することなく光センサーと表示領域の距離を近くすることができる。
また、更に本発明に係る電気光学パネルは、周縁部の1辺又は対峙する2辺と略直交する辺(実施の形態において、下側周縁辺部114または張り出し部110が対応する)に、信号線に駆動信号を供給する端子部(実施の形態において、端子110aが対応する)が備えられる電気光学パネルであることが好ましい
このように構成すると、表示領域の周縁部の1辺又は対峙する2辺において、端子部が配置される辺から遠くなるほど、配置される信号線の本数が少なくなるため、データ線駆動回路と表示領域の間に光センサー素子を配置可能な領域が出来るため、光センサー素子を表示領域の周辺に配置しても周縁部サイズの増大に繋がることがない。
また、データ線駆動回路を構成する薄膜トランジスター(実施の形態において、伝送ゲート512,513,514、または、伝送ゲート522が対応する)と、光センサー素子を構成する光素子(実施の形態において、PINダイオード532,533が対応する)と、は同じ膜厚の薄膜シリコンで構成されることが好ましい。このように構成すると、表示領域のアクティブマトリクス部や周縁部のデータ線駆動回路等を製造するのと同一の半導体製造工程で光センサーを製造できるため、コストの上昇を抑えることができる。
また、本発明ではこれらの電気光学パネルを表示モジュールとして備える電気光学装置(実施の形態において、液晶表示装置910が対応する)、およびその電気光学装置を用いた電子機器(実施の形態において、電子機器1000が対応する)を提案する。このような電気光学装置および電子機器によれば、表示モジュールに光センサーを内蔵しているので指等の影による誤検出を抑えつつ精度良く照度を測定することができ、この測定結果を用いて、バックライトの無駄な点灯や発光量を制御でき、消費電力を無意味に増大させることが無く、コストも抑えることができる。
以下、本発明を具体化した実施形態について図面に基づいて説明する。
[第1の実施の形態]
図1は本実施形態に係る液晶表示装置910の斜視構成図(一部断面図)である。液晶表示装置910は、アクティブマトリクス装置としてのアクティブマトリクス基板101と対向基板912とをシール材923により一定の間隔で貼り合わせ、ネマティック相液晶材料922を挟持してなる。アクティブマトリクス基板101上には、図示しないが、ポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板912は、図示しないが、画素に対応したカラーフィルタと、光抜けを防止してコントラストを向上させるための低反射・低透過率樹脂よりなるブラックマトリクスとが形成される。ネマティック相液晶材料922と接触する面には、ポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板101の配向膜ラビング処理方向と平行かつ逆向きにラビング処理されている。
さらに対向基板912の外側には、上偏光板924を、アクティブマトリクス基板101の外側には、下偏光板925を各々配置し、互いの偏光方向が直交するよう(クロスニコル状)に配置する。さらに下偏光板925下には、バックライトユニット926と導光板927が配置され、バックライトユニット926から導光板927に向かって光が照射され、導光板927はバックライトユニット926からの光をアクティブマトリクス基板101に向かって垂直かつ均一な面光源となるように光を反射屈折させることで液晶表示装置910の光源として機能する。バックライトユニット926は、本実施形態ではLEDユニットであるが、冷陰極管(CCFL)であってもよい。バックライトユニット926はコネクタ929を通じて電子機器1000本体に接続され、電源を供給されるが、本実施形態では電源が適宜適切な電流・電圧に調整されることでバックライトユニット926からの光量が調整される機能を有する。図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるいは上偏光板924のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。
また、アクティブマトリクス基板101は、対向基板912から張り出す張り出し部110が設けられ、その張り出し部110には、FPC(可撓性基板)928及び駆動IC921が実装され張り出し部110上に設けられた端子110aを通じて電気的に接続されている。駆動IC921はアクティブマトリクス基板101の駆動に必要な信号と電源を供給し、FPC928は電子機器1000本体に接続され、外部電源回路784及び映像処理回路780(図4参照)から必要な信号と電源を駆動IC921及びアクティブマトリクス基板101に供給する。なお、本実施形態では、張り出し部110に駆動IC921を実装するCOG(Chip On Glass)実装としたが、張り出し部110にはFPC928のみを実装し、駆動IC921はFPC928に実装するCOF(Chip On Film)実装としてもよい。
図2はアクティブマトリクス基板101の構成図である。アクティブマトリクス基板101上には480本の走査線201(201−1〜201−480)と2400本のデータ線202(202−1〜202−2400)が直交して形成されている。走査線201−1〜201−480は走査線駆動回路301に接続されて、適切に駆動される。走査線駆動回路301を構成する薄膜トランジスターは後述する画素スイッチング素子401(401−n−m)と同一の製造工程で製造された、いわゆる駆動回路内蔵型のアクティブマトリクス基板である。
データ線202−1〜202−3は第1のデマルチプレクサ回路(DEMUX)510−1に接続されてなり、データ線202−4〜202−6は第2のデマルチプレクサ回路510−2に接続されてなり、以下同様にデータ線202−(n−1)×3+1〜データ線202−(n−1)×3+3は第nのデマルチプレクサ回路510−nに接続されてなる(n=1〜800)。また第nのデマルチプレクサ回路510−n(n=1〜800)の入力側には第nの検査回路(TEST)520−nを介して第nのビデオ配線501−nが接続される。
ここで、第nのビデオ配線501−n(n=1〜800)は右側周縁辺部111において、5μmピッチで配線されている。すなわち、第1のデマルチプレクサ回路510−1と第1の検査回路520−1近傍においては、800本のビデオ配線が4mmのスペースの中に配線されており、第nのデマルチプレクサ回路510−nと第nの検査回路520−n近傍においては(801−n)本の配線が、0.005×(801−n)mmのスペースの中に配線されていることになる。また、第1のデマルチプレクサ回路510−1から表示領域310までの距離は100μmであって、第2のデマルチプレクサ回路510−2から表示領域310までの距離は105μmであって、第3のデマルチプレクサ回路510−3から表示領域310までの距離は110μmであって、以下、第nのデマルチプレクサ回路510−nから表示領域310までの距離は100+(n−1)×5μmである。
また、第nのデマルチプレクサ回路510−nと第nの検査回路520−nの距離は100μmでn=1〜800で全て一定である。すなわち、張り出し部110から離れるほどビデオ配線は少なくなるので、減った配線スペース分だけデマルチプレクサ回路と検査回路を表示領域から離すようにレイアウトされているのである。
さらに右側周縁辺部111にはデータ線202−1200とデータ線202−1201に挟まれ、第401のデマルチプレクサ回路510−401より表示領域310に近い領域に第1の光センサーユニット(ALS)531−1が配置され、データ線202−1201とデータ線202−1202に挟まれ、第401のデマルチプレクサ回路510−401より表示領域310に近い領域に第2の光センサーユニット(ALS)531−2が配置され、以下同様に、データ線202−n+1199とデータ線202−n+1200に挟まれ、これらのデータ線に接続された第mのデマルチプレクサ回路510−mより内側の隙間領域に第nの光センサーユニット(ALS)531−nが配置される(n=1〜1200)。
また、第nの光センサーユニット(ALS)531−n(n=1〜1200)と表示領域310を隔てて逆側の左側周縁辺部112の対称な位置に第n+1200の光センサーユニット(ALS)531−n+1200が配置される。
第nのデマルチプレクサ回路510−nはデマルチプレクサ回路駆動配線群511に、第nの検査回路520−nは検査回路駆動配線群521に、第nの光センサーユニット531−nは光センサー配線群539に、それぞれ接続される(いずれもn=1〜800)。ここでデマルチプレクサ回路駆動配線群511、検査回路駆動配線群521、光センサー配線群539はそれぞれ接続される回路・センサーを駆動するのに必要な電源・信号を供給するための複数の配線であって、張り出し部110に引き出されて駆動IC921に接続され、適切な電源あるいは信号を供給される。同様に、第nのビデオ配線501−n(n=1〜800)も張り出し部110で駆動IC921に接続されて適切な映像電位を供給される。
図3は表示領域310におけるm番目のデータ線202−mとn番目の走査線201−nの交差部付近の回路図である。走査線201−nとデータ線202−mの各交点にはNチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子401(401−n−m)が形成されており、そのゲート電極は走査線201−nに、ソース・ドレイン電極はそれぞれデータ線202−mと画素電極402(402−n−m)に接続されている。画素電極402−n−mは共通電極(COM)930と誘電体をはさんで補助容量コンデンサーを形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで共通電極(COM)930とやはりコンデンサーを形成する。ここで共通電極(COM)930はアクティブマトリクス基板101上の表示領域310全体に配置された透明な共通電極であって、各画素電極402−n−mとアクティブマトリクス基板101上でコンデンサーを形成し、電界がアクティブマトリクス基板101と平行な方向に印加されるいわゆるIPS(In Plane Switching)モードの液晶表示装置となるように構成されている。共通電極(COM)930は本実施形態では一定周期で反転するAC駆動を行われるが、常に一定電位を保つDC駆動であっても差し支えない。
図4は本実施形態での電子機器1000の具体的な構成を示すブロック図である。液晶表示装置910は図1で説明した液晶表示装置であって、外部電源回路784、映像処理回路780がFPC(可撓性基板)928およびコネクタ929を通じて必要な信号と電源を液晶表示装置910に供給する。中央演算回路781は外部I/F回路782を介して入出力機器783からの入力データを取得する。ここで入出力機器783とは例えばキーボード、マウス、トラックボール、LED、スピーカー、アンテナなどである。中央演算回路781は外部からのデータをもとに各種演算処理を行い、結果をコマンドとして映像処理回路780あるいは外部I/F回路782へ転送する。映像処理回路780は中央演算回路781からのコマンドに基づき映像情報を更新し、液晶表示装置910への信号を変更することで、液晶表示装置910の表示映像が変化する。また、液晶表示装置910上の光センサーユニット531−1〜531−2400の出力は駆動IC921に入力され、駆動IC921で照度に変換された後、照度データをFPC(可撓性基板)928を通じて中央演算回路781に出力する。中央演算回路781はEEPROM(Electronically Erasable and Programmable Read Only Memory)よりなる参照テーブル785にアクセスし、入力された照度データから適切なバックライトユニット926の電圧に対応する値に再変換し、外部電源回路784に送信する。外部電源回路784はこの送信された値に対応したPWM波形の電源を液晶表示装置910内のバックライトユニット926にコネクタ929を通じて供給する。バックライトユニット926の輝度は外部電源回路784より供給されるPWM波形によって変化するので、液晶表示装置910の全白表示時輝度も変化することになる。ここで電子機器1000とは具体的にはモニター、TV、ノートパソコン、PDA(Personal Digital(Data) Assistants)、デジタルカメラ、ビデオカメラ、携帯電話、携帯フォトビューワー、携帯ビデオプレイヤー、携帯DVDプレイヤー、携帯オーディオプレイヤーなどである。
図5は参照テーブル785によって設定される検出された外光の照度データとバックライトユニット926の出力の関係式である。このように、外光の照度があがるほどバックライトユニット926の出力を上げて表示領域の輝度を上げ、外光の照度が1500ルクス程度でバックライトユニットの出力は最大になるように設定することで常に外光の照度に対して最適化された輝度で表示することができ、外光に関わらず視認性を良好に保つと共に、平均的な消費電力を低減できるのである。なお、ここでいうバックライトユニット926の出力とは、外部電源回路784からバックライトユニット926へ供給されるPWM波形の電源のデューティー比に対応する。
図6は第nのデマルチプレクサ回路510−nの回路図である(n=1〜800)。第1の伝送ゲート512−n、第2の伝送ゲート513−n、第3の伝送ゲート514−nより構成される。ここで第1の伝送ゲート512−n、第2の伝送ゲート513−n、第3の伝送ゲート514−nはいずれもnチャネル型薄膜トランジスター一個とpチャネル型薄膜トランジスター一個を組み合わせたCMOS(Complementary Metal Oxide Semiconductor)型伝送ゲートである。第1の伝送ゲート512−n、第2の伝送ゲート513−n、第3の伝送ゲート514−nはいずれもその一端は第nのビデオ配線501−nに接続される。第1の伝送ゲート512−nの他端は第n1のデータ線202−n1に接続され(ここでn1=n×3+1)、nチャネル型薄膜トランジスターゲート電極は信号ENB1に接続され、pチャネル型薄膜トランジスターゲート電極は信号XENB1に接続される。また、第2の伝送ゲート513−nの他端は第n2のデータ線202−n2に接続され(ここでn2=n×3+2)、nチャネル型薄膜トランジスターゲート電極は信号ENB2に接続され、pチャネル型薄膜トランジスターゲート電極は信号XENB2に接続される。
また、第3の伝送ゲート514−nの他端は第n3のデータ線202−n3に接続され(ここでn3=n×3+3)、nチャネル型薄膜トランジスターゲート電極は信号ENB3に接続され、pチャネル型薄膜トランジスターゲート電極は信号XENB3に接続される。信号ENB1と信号XENB1、信号ENB2と信号XENB2、信号ENB3と信号XENB3はいずれも互いに逆極性の反転信号である。また、信号ENB1、信号XENB1、信号ENB2、信号XENB2、信号ENB3、信号XENB3を供給する配線群が図2のデマルチプレクサ回路駆動配線群511である。このように構成することで、一本のビデオ信号配線を3本のデータ線に時分割で配分する、1:3のデマルチプレクサ回路を構成している。またここで、第1の伝送ゲート512−n、第2の伝送ゲート513−n、第3の伝送ゲート514−nを構成する薄膜トランジスターは画素スイッチング素子401−n−mと同一の製造工程で製造されたものである。
図7は第nの検査回路520−nの回路図である(n=1〜800)。第4の伝送ゲート522−nはnチャネル型薄膜トランジスター一個とpチャネル型薄膜トランジスター一個を組み合わせたCMOS(Complementary Metal Oxide Semiconductor)型伝送ゲートであって、一端は第nのビデオ配線501−nに接続され、他端は検査映像信号TDATAに接続され、nチャネル型薄膜トランジスターゲート電極は信号TSTに接続され、pチャネル型薄膜トランジスターゲート電極は信号XTSTに接続される。ここで信号TSTと信号XTSTは互いに逆極性の反転信号であり、製造工程の検査工程で信号TST=HIGH電位、信号XTST=LOW電位を与えることで第nのビデオ配線501−nに検査映像信号TDATAの電位を印加することができ、これによって液晶表示装置901に検査用のラスター映像を表示することが出来る。ここで信号TSTと信号XTSTと検査映像信号TDATAを供給する配線群が図2の検査回路駆動配線群521であって、駆動IC921から駆動される際には信号TST=LOW電位、信号XTST=HIGH電位、検査映像信号TDATA=LOW電位が印加され、検査回路はOFF状態となる。ここで、第4の伝送ゲート522−nを構成する薄膜トランジスターは画素スイッチング素子401−n−mと同一の製造工程で製造されたものである。
図8は第nの光センサーユニット531−nの回路図である(n=1〜2400)。第1のPINダイオード532−n及び第2のPINダイオード533−nはいずれもラテラル型薄膜シリコンPINダイオードであり、そのチャネル幅は100μmであり、チャネル長は10μmである。第1のPINダイオード532−n及び第2のPINダイオード533−nは画素スイッチング素子401−n−mを構成する薄膜シリコンと同一の製造工程で作られた薄膜シリコンを能動層として有する。また、第1のPINダイオード532−nは液晶モジュールとしての液晶表示装置910に組み込まれた時には外光が照射される位置に配置されてなり、第2のPINダイオード533−nは外光が遮光される位置に配置されてなる。
第1のPINダイオード532−nのカソード電極は電源配線VHに接続され、第2のPINダイオード533−nのアノード電極は電源配線VLに接続され、第1のPINダイオード532−nのアノード電極及び第2のPINダイオード533−nのカソード電極は配線SENSEに接続される。ここで電源配線VH、電源配線VL、配線SENSEは図2の光センサー配線群539であって、駆動IC921に接続される。駆動IC921から電源配線VHには電位5Vが与えられ、電源配線VLには電位0Vが与えられる。
配線SENSEには周期的に2V電位が印加された後、一定期間フローティング状態となる。このように構成されると、配線SENSEの電位はフローティング状態にある間、外光の照射量に比例した速度で電位が2.5Vに近づく。そこで配線SENSEがフローティング状態になってから電位が2.5Vになるまでの時間t1を駆動IC921で測定すれば、時間t1は外光照度の逆数となるので容易に外光状態が判明するので、図4及び図5で説明したようなバックライトの外光照度に応じた調整が可能となる。なお、本実施形態では全ての光センサーを同一の配線SENSEに接続することで全ての光センサーの平均値を照度として測定するように構成されている。このため、指等で影になった光センサーの個数が全体の数より十分少なければ照度の検出に大きな影響を与えない。表示領域自体が小さい表示装置などでこの前提が確保できない場合、別の構成としていくつかの光センサー群(例えば左右領域の光センサーそれぞれ)を別々の配線に接続し、光センサー群ごとに照度を検出して、その中で確からしい(例えば最も照度の高い)データのみを選択するというような構成としてもよい。
本実施形態ではデマルチプレクサ回路510−n(n=1〜800)及び検査回路520−n(n=1〜800)を張り出し部110から遠くなるほど表示領域310から離して配置することで光センサーユニット531−1〜531−1200を配置する領域を右側周縁辺部111のデマルチプレクサ回路510−n(n=1〜800)と表示領域310の間に確保している。表示領域310から離す距離(表示領域310との間の間隔)は、ビデオ配線501−n(n=1〜800)の配線位置に応じて、各段ごとに変えているが、光センサーユニット531−n(n=1〜2400)を配置する領域と、配置しない領域で、少なくとも2以上の異なる間隔を設ければよい。
光センサーユニット531−1〜531−1200を配置しているのは右側周縁辺部111のうち張り出し部110からみて遠い側の半分だけであり、張り出し部110から遠くなるほど右側周縁辺部111に配置されるビデオ配線501−n(n=1〜800)の本数は減っていくので、このように配置しても周縁部のサイズは大きくならない。本実施形態では第400のデマルチプレクサ回路510−400から表示領域310の間に幅2mmの空き領域が存在するので、余裕を持って光センサーユニット531−1〜531−1200を配置できる。
なお、本実施形態では光センサーの配置幅を走査線201−nに平行な方向の表示領域310の長さの半分としたが、もちろん光センサーに必要な空きスペースとビデオ配線501−n(n=1〜800)の配線ピッチの関係で光センサーの長さは変えて差し支えない。このように、本実施形態の構成では特許文献2に記載されているような配置の制限がなく左右両側に光センサーを配置でき、それによる周縁部の増大も無く、光センサーを表示領域310近傍に配置できる。本実施形態ではデータ線駆動回路として張り出しより遠くなるほど配線すべきビデオ配線の本数が少なくなるデマルチプレクサ回路を採用しているため周縁部のサイズを拡大せずにレイアウトできるのであるが、周縁部のサイズを気にしないのであれば、データ線駆動回路にスキャナー回路を用いたアナログ順次駆動方式やDACをガラス基板上に内蔵したデータ線駆動回路方式にもデータ線駆動線回路ユニットを同様に表示領域から徐々に離して配置し、表示領域とデータ線駆動回路の間に光センサーを配置する構成をとれば本発明は適用可能である。また本実施形態では2辺の周縁部に光センサーを配置したが、さらに走査線駆動回路301の配置されている側の周縁部(下側周縁辺部114(または張り出し部110))とその辺に表示領域310を介して対峙する周縁部(上側周縁辺部113)に光センサーを配置して4辺の周縁辺に光センサーを配置してもよいし、そのうち3辺のみとしてももちろん構わない。
また本発明は本実施形態で記載のように駆動IC921が実装される周縁辺を下としたとき、光センサー及びデータ線駆動回路を右側周縁辺部111と左側周縁辺部112に配置したが、下側周縁辺部114及び上側周縁辺部113に配置しても構わない。ただしこの場合、走査線駆動回路301、ビデオ配線501−n(n=1〜800)、デマルチプレクサ回路駆動配線群511、検査回路駆動配線群521、光センサー配線群539を右側周縁辺および左側周縁辺に配置しなくてはならないため、本実施の形態のような構成に比べると外形が大きくなってしまうという問題点を有する。
[第2の実施の形態]
図9は本実施形態のアクティブマトリクス基板102の構成図である。アクティブマトリクス基板102は第1の実施の形態で図2を用いた説明したアクティブマトリクス基板101にかわるものである。本実施形態ではnが奇数の第1,3,5,…,799のデマルチプレクサ回路510−1,510−3,510−5,…,510−799は端子辺(下側周縁辺部114(または張り出し部110))を下にしたときに表示領域の右側周縁辺部111に配置され、nが偶数の第2,4,6,…,800のデマルチプレクサ回路510−2,510−4,510−6,…,510−800は端子辺を下にしたときに表示領域の左側周縁辺部112に配置される。すなわち、800個のデマルチプレクサ回路510−n(n=1〜800)は一つずつ交互に表示領域を隔てて逆側に配置される。またnが奇数の第1,3,5,…,799の検査回路520−1,520−3,520−5,…,520−799及び第1,3,5,…,799のビデオ配線501−1,501−3,501−5,…,501−799は表示領域の右側周縁辺に配置され、nが偶数の第2,4,6,…,800の検査回路520−2,520−4,520−6,…,520−800及び第2,4,6,…,800のビデオ配線501−2,501−4,501−6,…,501−800は表示領域の左側周縁辺に配置される。第2,4,6,…,800のビデオ配線501−2,501−4,501−6,…,501−800及び第1,3,5,…,799のビデオ配線501−1,501−3,501−5,…,501−799はそれぞれ、5μのピッチで幅2mmの領域に配線される。
ここで、第n+2のデマルチプレクサ回路510−n+2は第nのデマルチプレクサ回路510−nより表示領域310までの距離が5μm離れてレイアウトされる。(n=1〜798)。すなわち、張り出し部110から離れるほどビデオ配線は少なくなる分、デマルチプレクサ回路と検査回路を表示領域から離すようにレイアウトされているのは第1の実施形態と同様である。説明した以外の構成は図2で説明した第1の実施形態と同様であるので同じ番号を付与することで説明は省略する。
また、本実施形態において、アクティブマトリクス基板102を用いた液晶表示装置及び電子機器1000の説明は第1の実施の形態において図1で説明した液晶表示装置910及び図4で説明した電子機器1000と、それぞれアクティブマトリクス基板101にかわってアクティブマトリクス基板102を用いる他に差異はないので説明は省略する。また、同様に表示領域310におけるm番目のデータ線202−mとn番目の走査線201−nの交差部付近の回路図は図3と、第nのデマルチプレクサ回路510−nの回路図は図6と、第nの検査回路520−nの回路図は図7と、第nの光センサーユニット531−nの回路図は図8と、それぞれ相違ないので同じ記号を付与することで説明は省略する。
本実施形態はデータ線駆動回路(デマルチプレクサ回路)を左右両辺に配置することで、左右に均等な本数ビデオ配線を配線できるので、右側周縁辺のサイズと左側周縁辺のサイズを対称にでき、右側周縁辺のサイズは第1の実施形態より約2mm少なくなるため、よりデザインの制約が少なく電子機器1000のサイズを小さく出来る。また、右側周縁辺と左側周縁辺で光センサーの近傍の回路レイアウトも対称になるので、ノイズの影響等、光センサー性能も左右で第1の実施形態より差異が出にくい。このように、本実施の形態によれば第1の実施形態よりさらに周縁部を削減しつつ、より高性能な光センサーを提供できるのである。
[第3の実施の形態]
図10は本実施形態のアクティブマトリクス基板103の構成図である。アクティブマトリクス基板103は第1の実施の形態で図2を用いた説明したアクティブマトリクス基板101及び第2の実施の形態で図9を用いた説明したアクティブマトリクス基板102かわるものである。
本実施形態では左側周縁辺部112および右側周縁辺部111に交互にデマルチプレクサ回路及び検査回路を配置する点では第2の実施の形態で図9を用いた説明したアクティブマトリクス基板102と同様である。すなわち、nが奇数の第1,3,5,…,799のデマルチプレクサ回路510−1,510−3,510−5,…,510−799は端子辺を下にしたときに表示領域の右側周縁辺部111に配置され、nが偶数の第2,4,6,…,800のデマルチプレクサ回路510−2,510−4,510−6,…,510−800は端子辺を下にしたときに表示領域の左側周縁辺部112に配置される。すなわち、800個のデマルチプレクサ回路510−n(n=1〜800)は一つずつ交互に表示領域を隔てて逆側に配置される。またnが奇数の第1,3,5,…,799の検査回路520−1,520−3,520−5,…,520−799及び第1,3,5,…,799のビデオ配線501−1,501−3,501−5,…,501−799は表示領域の右側周縁辺部111に配置され、nが偶数の第2,4,6,…,800の検査回路520−2,520−4,520−6,…,520−800及び第2,4,6,…,800のビデオ配線501−2,501−4,501−6,…,501−800は表示領域の左側周縁辺部112に配置される。第2,4,6,…,800のビデオ配線501−2,501−4,501−6,…,501−800及び第1,3,5,…,799のビデオ配線501−1,501−3,501−5,…,501−799はそれぞれ、5μのピッチで配線される。
一方、本実施形態では第2の実施形態と異なり、第nのデマルチプレクサ回路510−n(n=1〜800)の表示領域310からの距離は全て100μmで等しい。一方、第nの検査装置520−nは第n+2の検査回路520−n+2は第nの検査回路520−nより表示領域310までの距離が5μm長くレイアウトされる。すなわち、張り出し部110から離れるほど、デマルチプレクサ回路と検査回路の間のスペースは広がっていく。
第1の光センサーユニット540−1は右側周縁辺部111の第399のビデオ配線501−399と第401のビデオ配線501−401との間に挟まれた領域に配置され、第2の光センサーユニット540−2は左側周縁辺部112の第400のビデオ配線501−400と第402のビデオ配線501−402との間に挟まれた領域に配置され、第3の光センサーユニット540−3は右側周縁辺部111の第401のビデオ配線501−401と第403のビデオ配線501−403との間に挟まれた領域に配置され、以下同様に第nの光センサーユニット540−n(n=1〜400)は、第n+398のビデオ配線501−n+398と第n+400のビデオ配線501−n+400との間に挟まれた領域に配置される。ここでnが奇数であれば右側周縁辺部111、nが偶数であれば左側周縁辺部112に配置されることになる。また、第nの光センサーユニット540−n(n=1〜400)は全て表示領域から200μm離して、前述のデマルチプレクサ回路と検査回路間のスペース領域に配置される。説明した以外の構成は図2で説明した第1の実施形態と同様であるので同じ番号を付与することで説明は省略する。
図11は第nの光センサーユニット540−n(n=1〜400)の回路図である。第3のPINダイオード542−n及び第4のPINダイオード543−nはいずれもラテラル型薄膜シリコンPINダイオードであり、そのチャネル幅は800μmであり、チャネル長は10μmである。第3のPINダイオード542−n及び第4のPINダイオード543−nは画素スイッチング素子401−n−mを構成する薄膜シリコンと同一の製造工程で作られた薄膜シリコンを能動層として有する。また、第3のPINダイオード542−nは液晶モジュールとしての液晶表示装置910に組み込まれた時には外光が照射される位置に配置されてなり、第4のPINダイオード543−nは外光が遮光される位置に配置されてなる。第3のPINダイオード542−nのカソード電極は電源配線VHに接続され、第4のPINダイオード543−nのアノード電極は電源配線VLに接続され、第3のPINダイオード542−nのアノード電極及び第4のPINダイオード543−nのカソード電極は配線SENSEに接続される。配線SENSEの駆動方法及び外光照度の検出方法は第1の実施形態の図8で説明したとおりであり、差異は無いので説明は省略する。
また、本実施形態において、アクティブマトリクス基板103を用いた液晶表示装置及び電子機器1000の説明は第1の実施の形態において図1で説明した液晶表示装置910及び図4で説明した電子機器1000と、それぞれアクティブマトリクス基板101にかわってアクティブマトリクス基板103を用いる他に差異はないので説明は省略する。また、同様に表示領域310におけるm番目のデータ線202−mとn番目の走査線201−nの交差部付近の回路図は図3と、第nのデマルチプレクサ回路510−nの回路図は図6と、第nの検査回路520−nの回路図は図7と、それぞれ相違ないので同じ記号を付与することで説明は省略する。
本実施形態においては、第1及び第2の実施形態と比較し、光センサーユニットの分割数が1/6であって、各光センサーユニットとデータ線等とに必要なスペースによるデッドエリアが削減でき、光センサーの面積あたりのチャネル幅が大きくレイアウトできるため光電流効率が3割程度よくなっており、ノイズの影響を受けにくいというメリットを有する一方で、表示領域から光センサーまでの距離をデマルチプレクサの配置スペース分(100μm)、離して配置せざるを得ないというデメリットがある。第1及び第2の実施形態の構成と本実施の形態の構成どちらを選択するかはこれらのメリット・デメリットとそれぞれの電子機器1000の特性等を考慮して決めればよい。
本発明は上記した実施形態に限定されるものではなく、IPSモードではなく垂直配向モード(VAモード)やツイスティッド・ネマティック(TN)モード、フリンジ電界を利用したFFSモードなどの液晶表示装置に利用しても構わないし、有機ELディスプレイ(OLED)に用いてもよい。また、全透過型のみならず全反射型、反射透過兼用型であっても構わない。データ線駆動回路や光センサーの構成についても本実施の形態の回路構成のみならず、既知のあらゆるデータ線駆動回路や光センサーを用いてさしつかえない。
また、光センサーの応用事例として外光の照度に応じてバックライトの輝度を変化させる構成としたが、例えば外光の照度に応じて表示ガンマ特性を変動させたり、バックライトや有機ELの輝度を測定して経時変化をフィードバックしたり、指やスタイラスの影を検出することでキー入力機能を持たせたデバイスにするなどしてもよい。
液晶表示装置の斜視構成図。 アクティブマトリクス基板の構成図。 アクティブマトリクス基板の画素回路図。 電子機器1000の実施形態を示すブロック図。 外光照度によるバックライト電圧の制御を示すグラフ。 デマルチプレクサ回路の回路図。 検査回路の回路図。 光センサーの回路図。 第2実施形態におけるアクティブマトリクス基板の構成図。 第3実施形態におけるアクティブマトリクス基板の構成図。 第3実施形態における光センサーの回路図。
符号の説明
101,102,103…アクティブマトリクス基板、201…走査線、202…データ線、301…走査線駆動回路、501…ビデオ配線、510…デマルチプレクサ回路、520…検査回路、531…光センサーユニット、540…光センサーユニット、401…画素スイッチング素子、402…画素電極、910…液晶表示装置、921…駆動IC、1000…電子機器。

Claims (9)

  1. 表示領域と、
    前記表示領域に配置されるデータ線と、
    前記表示領域の周囲に位置する周縁部と、
    前記データ線が延在する前記周縁部の1辺又は対峙する2辺に配置され、それぞれが1乃至複数の前記データ線を駆動する複数のデータ線駆動回路と、
    前記周縁部の辺に沿って配置され、前記複数のデータ線駆動回路のそれぞれに接続されて、駆動信号を供給する複数の信号線と、
    前記周縁部の辺に沿って配置され、前記データ線駆動回路と前記表示領域の間に配置される複数の光センサー素子と、
    を備えてなる電気光学パネルであって、
    前記複数の信号線は、前記周縁部の辺において、線長の短いものから前記表示領域に近い位置に配線され、
    前記データ線駆動回路と前記表示領域との間隔が、前記信号線の配置位置に応じて、前記表示領域に近い位置よりも遠い位置に配線されたものの方が、広くなるように配置される、
    電気光学パネル。
  2. 前記データ線駆動回路は、前記駆動信号に基づき前記複数のデータ線のそれぞれに供給される信号に復号するデマルチプレクサ回路である、請求項1に記載の電気光学パネル。
  3. 前記光センサー素子は、前記データ線の線間に配置されている、請求項2に記載の電気光学パネル。
  4. 前記データ線駆動回路は、検査時に前記データ線を駆動するための検査回路であり、その出力は、デマルチプレクサ回路を介して前記データ線に接続されている、請求項1に記載の電気光学パネル。
  5. 前記光センサー素子は、前記検査回路と前記デマルチプレクサ回路を接続する配線間に配置される、請求項4に記載の電気光学パネル。
  6. 前記周縁部の1辺又は対峙する2辺と略直交する辺に、前記信号線に前記駆動信号を供給する端子部が備えられる、請求項1乃至請求項5のいずれか一項に記載の電気光学パネル。
  7. 前記データ線駆動回路を構成する薄膜トランジスターと、前記光センサー素子を構成する光素子とは同じの膜厚の薄膜シリコンで構成される、請求項1乃至請求項6のいずれか一項に記載の電気光学パネル。
  8. 請求項1乃至請求項7のいずれか一項に記載の電気光学パネルを表示モジュールとして備える、電気光学装置。
  9. 請求項8に記載の電気光学装置を備える、電子機器。
JP2008147789A 2008-06-05 2008-06-05 電気光学パネル、電気光学装置及び電子機器 Active JP5243108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008147789A JP5243108B2 (ja) 2008-06-05 2008-06-05 電気光学パネル、電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008147789A JP5243108B2 (ja) 2008-06-05 2008-06-05 電気光学パネル、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2009294424A JP2009294424A (ja) 2009-12-17
JP5243108B2 true JP5243108B2 (ja) 2013-07-24

Family

ID=41542664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008147789A Active JP5243108B2 (ja) 2008-06-05 2008-06-05 電気光学パネル、電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP5243108B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129425A (ja) * 2010-12-16 2012-07-05 Canon Inc マトリクス基板、検出装置、検出システム、及び、検出装置の駆動方法
CN107608147A (zh) * 2017-10-11 2018-01-19 深圳市华星光电半导体显示技术有限公司 一种玻璃基板的布线结构、玻璃基板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084196A (ja) * 2003-09-05 2005-03-31 Seiko Epson Corp 電気光学装置及び電子機器
JP3832492B2 (ja) * 2005-04-13 2006-10-11 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置、および、電子機器
JP5008017B2 (ja) * 2006-02-10 2012-08-22 ソニーモバイルディスプレイ株式会社 表示装置
JP5233080B2 (ja) * 2006-05-10 2013-07-10 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5079384B2 (ja) * 2006-05-15 2012-11-21 株式会社ジャパンディスプレイウェスト 表示装置および電子機器
KR100739335B1 (ko) * 2006-08-08 2007-07-12 삼성에스디아이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP4827796B2 (ja) * 2007-06-06 2011-11-30 株式会社半導体エネルギー研究所 センサ付き表示装置

Also Published As

Publication number Publication date
JP2009294424A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
US10572062B2 (en) Display device and touch detection method of display device
US11594190B2 (en) Displays with supplemental loading structures
US9965063B2 (en) Display circuitry with reduced pixel parasitic capacitor coupling
US8368677B2 (en) Optical sensor device, display apparatus, and method for driving optical sensor device
TWI397890B (zh) 光電裝置、半導體裝置、顯示裝置及具備該裝置之電子機器
US11042238B1 (en) Display panel and display device
KR102412456B1 (ko) 표시장치
KR20140080670A (ko) 액정 디스플레이 장치
KR20140080671A (ko) 액정 디스플레이 장치
US9070339B2 (en) Semi-transmissive liquid crystal display device
US8674971B2 (en) Display device and electronic apparatus including display device
JP5246748B2 (ja) 表示装置およびこれを備える電子機器
US20200019031A1 (en) Display device and substrate of display device
JP2017009654A (ja) 表示装置
US7880949B1 (en) Display device and electro-optical apparatus using same
CN113284413A (zh) 显示设备
JP5283430B2 (ja) 半導体装置、電気光学装置及び電子機器
JP5243108B2 (ja) 電気光学パネル、電気光学装置及び電子機器
US12032252B2 (en) Active matrix substrate and display panel
JP5171396B2 (ja) 電気光学パネル、電気光学装置及び電子機器
KR20140081482A (ko) 플렉서블 액정 디스플레이 장치
KR20140080672A (ko) 액정 디스플레이 장치
TWI534516B (zh) 顯示面板與顯示裝置
KR102075355B1 (ko) 액정표시장치
JP2010122337A (ja) 電気光学パネル、電気光学表示装置及び電子機器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110420

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5243108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250